TWI780796B - 轉換數位影像資料 - Google Patents

轉換數位影像資料 Download PDF

Info

Publication number
TWI780796B
TWI780796B TW110123593A TW110123593A TWI780796B TW I780796 B TWI780796 B TW I780796B TW 110123593 A TW110123593 A TW 110123593A TW 110123593 A TW110123593 A TW 110123593A TW I780796 B TWI780796 B TW I780796B
Authority
TW
Taiwan
Prior art keywords
value
digital
output
circuit
digital input
Prior art date
Application number
TW110123593A
Other languages
English (en)
Other versions
TW202207641A (zh
Inventor
胡根伯特 斯蒂芬 瑪格麗特 阿爾伯特 范
Original Assignee
比利時商Ａｍｓ傳感器比利時有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 比利時商Ａｍｓ傳感器比利時有限公司 filed Critical 比利時商Ａｍｓ傳感器比利時有限公司
Publication of TW202207641A publication Critical patent/TW202207641A/zh
Application granted granted Critical
Publication of TWI780796B publication Critical patent/TWI780796B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/407—Control or modification of tonal gradation or of extreme levels, e.g. background level
    • H04N1/4072—Control or modification of tonal gradation or of extreme levels, e.g. background level dependent on the contents of the original
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration using local operators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/90—Dynamic range modification of images or parts thereof
    • G06T5/92—Dynamic range modification of images or parts thereof based on global image properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Burglar Alarm Systems (AREA)
  • Television Systems (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

本揭露關於一種用於轉換數位影像資料之處理編排(3)。傳統方法受制於速度或非理想之壓縮方案。這些缺陷藉由用於基於線性函數(1)及平方根函數(2)從數位輸入值(IN)決定數位輸出值(OUT)的處理編排(3)來克服。處理編排(3)包括第一運算塊(6)和第二運算塊(7)，該第一運算塊(6)係配置以決定線性函數(1)之第一輸出值(y1)，該第二運算塊(7)係配置以決定平方根函數(2)之第二輸出值(y2)。選擇器(14)係配置以基於數位輸入值(IN)與閾值(XLIN)之間的比較而選擇以第一運算塊(6)或是第二運算塊(7)決定數位輸出值(OUT)。

Description

轉換數位影像資料
本發明係關於一種處理編排(processing arrangement)、影像感測器及運算方法。
許多應用中，特別是感測器應用，感測訊號之連續處理是必須的。某些應用或標準要求使用給定公式處理從感測器電路讀出的感測器數值。例如，從影像感測器而來的數位影像的資料數量可藉由使用壓縮方案減少。壓縮方案能依據預定義的函數執行。
這種運算通常是用傳統的微處理器來執行的，這些傳統的微處理器已實施特定標準運算演算法，或者已經實施針對每個可能輸入值具有預運算值的查找表。
雖然後面的方法需要大量的記憶體及/或半導體晶粒上的面積，但微處理器運算演算法的速度可能不足及/或反覆多變的。
關於上述的壓縮方案必須找到適當的傳輸曲線。例如，依據平方根函數的數位資料的壓縮可能是一種解決辦法。然而，對於影像感測器的小像素值，依據平方根函數壓縮資料可能不是理想的。
本發明之目的在於提供一種以有效的方式依據最佳的傳輸曲線用於轉換數位影像資料的處理編排。另一個目的在於提供一種依據最佳的傳輸曲線用於轉換數位影像資料的運算方法。
本發明之目的依據獨立請求項的處理編排和運算方法來達成。實施例由附屬請求項衍生而得。
在實施例中，提供用於轉換數位影像資料的處理編排以從數位輸入值決定數位輸出值。該決定係基於線性函數和平方根函數。處理編排包括第一運算塊及第二運算塊，該第一運算塊配置以決定線性函數的第一輸出值，該第二運算塊配置以決定平方根函數的第二輸出值。處理編排進一步包括選擇器，其配置以基於數位輸入值與閾值之間的比較而選擇以第一運算塊或第二運算塊決定數位輸出值。
在一較佳實施例中，處理編排可被實施為積體電路，其中，第一運算塊、第二運算塊、及選擇器形成積體電路的不同部件。這表示整個處理編排係在硬體中實施。然而，在另一實施例中，處理編排形成處理單元，其中，至少第一運算塊、第二運算塊、或選擇器為處理單元上的軟體實施。
藉由從數位輸入值決定數位輸出值來轉換影像資料可以表示影像資料被壓縮。這表示數位輸入值的大小大於數位輸出值的大小。例如，數位輸入值的位元數為12，而數位輸出值的位元數為10。因此，影像資料係從12位元表示(bit representation)壓縮為10位元表示。然而，其它的壓縮程度也是可能的，例如從12位元壓縮到8位元或從10位元壓縮到8位元。
線性函數指的是根據呈現恆定梯度之傳輸曲線轉換數位輸入值。傳輸曲線的梯度可選擇為1。在這種情況下，影像資料，亦即數位輸入值，係以未壓縮的方式傳輸。然而，傳輸曲線的梯度也可不同於1。
平方根函數指的是根據數位輸出值取決於數位輸入值的平方根之傳輸曲線轉換數位輸入值。然而，數位輸出值也可取決於其它變數。例如，數位輸出值可至少取決於處理編排的最大可表示數位輸出值。
選擇器可置放在第一及第二運算塊之前或之後。假如選擇器係置放在第一及第二運算塊之前，則在執行任何運算塊之運算之前進行選擇。因此，不必同時決定第一輸出值和第二輸出值。相反地，僅基於該選擇而決定這些輸出值之其中一者。假如選擇器係置放在第一及第二運算塊之後，則第一輸出值和第二輸出值都被決定。
閾值係為數位值。閾值可表示為固定的或可編程的硬體值。
有利地，根據線性函數和平方根函數轉換數位影像資料提供有效的壓縮方案。數位影像的資料量可藉由使用該壓縮方案而減少。
實際上，線性函數用於轉換數位輸入值，數位輸入值很小，特別是小於閾值。此外，線性函數的梯度可選擇為1。如此，影像感測器的像素的小照度值將以不改變的方式傳輸，這降低處理編排的複雜度。再者，低照度值不需要被壓縮，因為有效位的數量已經很小。
平方根函數用於轉換數位輸入值，該數位輸入值大於閾值。影像感測器的像素的散粒雜訊(shot noise)也是該值的平方根，散粒雜訊指的是與光子和電子的離散性相關的量子雜訊效應。如此，根據平方根函數的壓縮所引入的誤差係與始終存在的誤差等距。
舉例來說，處理編排係用作為電路或用在可運算影像像素的光電傳輸特性之電路中。當使用建議的處理編排時，可採用現有建議的方法。這些方法例如ITU-R BT.709-6、ITU-R BT.2020-2、及ITU-R BT.2100-0。運算的結果可能不符合該些建議，但可能發生誤差係在影像感測器的像素的雜訊邊際(noise margin)內。
再者，當使用這種壓縮方案時，影像資料量將減少，但壓縮後的影像仍可使用而免於再次重建。壓縮後的影像仍顧及視覺內容。
在處理編排的實施例中，線性函數定義為y1=A．IN，其中y1為第一輸出值，A為第一因子，以及IN為數位輸入值。平方根函數定義為y2=C．
Figure 110123593-A0202-12-0004-1
，其中y2為第二輸出值，C為第二因子，B為第一減數，以及D為第二減數。
有利地，線性函數和平方根函數可藉由調整第一因子、第二因子、第一減數以及第二減數來調整。
在處理編排的實施例中，組合函數藉由將線性函數應用於小於閾值的數位輸入值，且藉由將平方根函數應用於大於閾值的數位輸入值來形成。再者，組合函數在閾值處係為連續。第一減數由
Figure 110123593-A0202-12-0004-3
決定，其中XLIN 為閾值。第二減數由
Figure 110123593-A0202-12-0004-4
決定，以及第二因子由
Figure 110123593-A0202-12-0004-5
決定。在最後的方程式中，YMAX係為處理編排的最大數位輸出值，而XMAX係為處理編排的最大數位輸入值。
藉由選擇上文提到的變數B、C、及D，組合函數在閾值處可連續地微分。這表示在這點上，線性函數的導數相同於平方根函數的導數。
實際上，第一因子可選擇為A=1。所有變數A、B、C、D及XLIN可代表固定的或可編程的硬體值。最大數位輸出值YMAX和最大數位輸入值XMAX可以是處理編排的給定值。例如，數位輸入值是來自連接到影像感測器的類比數位轉換器(analog-to-digital converter,ADC)。如果這些數位輸入值為12位元表示，則最大數位輸入值為212。如果處理編排將這些12位元表示轉換成10位元表示，則最大數位輸出值為210。
有利地，組合函數包括兩個不同的部分，線性函數和平方根函數，它們一起形成一曲線並且不顯示任何不連續性。當處理編排以數位運算電路實施時，恢復原始影像所需的反向運算可直接從方程式提取，因為不存在因矽技術變化而產生的不確定性。由於組合函數的特性，轉換後的影像仍顧及視覺內容。
取決於最大數位輸入值的選擇，最大數位輸出值、閾值、第一因子、第二因子、第一減數、及第二減數可因此做出調整。這允許具有不同輸入或輸出範圍的處理編排來使用所提出的壓縮方案。
在處理編排的實施例中，第二運算塊進一步包括至少一個左移運算子。左移運算子配置以基於數位輸入值的大小將數位輸入值及第二減數以按兩位元的方式(two-bit-wise)移位至最高有效位(most significant bit,MSB)之側。在這實施例中，第二運算塊進一步包括至少一個右移運算子，其配置以將數位中間值以按一位元的方式(bit-wise)移位至最低有效位(least significant bit,LSB)之側。
數位輸入值和第二減數(特別是它們的差)形成用於平方根運算的數位輸入字元。左移運算子基於數位輸入值的大小將數位輸入字元以按兩位元的方式移位至最高有效位之側。在最低有效位側新建立的位元被零取代。這在 平方根的運算之前完成。按兩位元的左移對應於數位輸入字元與因子22n的乘積，其中n為自然數，其對應於按兩位元左移操作的次數。舉例來說，如果n等於1，則數位輸入字元乘以4，在數位輸入字元的最低有效位側增加2個零。如果n等於2，則數位輸入字元乘以16，在數位輸入字元的最低有效位側增加4個零。
由於數位輸入字元是藉由左移運算子人為增加的，因此平方根運算的數位輸出字元必須藉由右移運算子減少才能獲得正確的結果。數位輸出字元可為上文提到的數位中間值。
然而，由於數位輸入字元的按兩位元移位係在平方根的運算之前進行的，因此在平方根運算之後的右移操作僅按一位元移位，其對應於除以因子2n。左移和右移操作的引入可見於下列方程式：
Figure 110123593-A0202-12-0006-6
雖然平方根底下的項乘以22n ，但平方根運算的結果值除以因子2 n 。這表示數位輸出字元右移的位元數為數位輸入字元左移的位元數的一半。這也表示n係對應於移位操作的次數，其中，在左移操作的情況下，移位係按兩位元的方式，而在右移操作的情況下，移位按一位元的方式。
然而，如果數位輸入值的大小已經使用處理編排的資料路徑的全容量，則不需要左移運算子和右移運算子的移位操作。
有利地，對於輸入資料(即數位輸入值)的資料大小小於處理編排的資料路徑的情況，提供移位機制以藉由左移運算子將資料向上移位。藉由這麼做，處理編排的全部運算能力用於運算數位點後的位元，從而增強最終結果。
在處理編排的實施例中，第二運算塊中的第二因子包括尾數項和指數項。數位值與指數項的乘積對應於該數位值的移位操作。
這表示第二因子C可表示為：C=C val ．C_exp=C val ．2-m ，C_val為尾數項，C_exp為指數項，以及m為自然數。由於指數項由基值2的指數給定，因此數位值與指數項的乘積可實施為數位值的按位元移位操作，其中m決定要被移位的位元數。指數中的減號決定移位操作係為右移操作。
有利地，藉由將第二因子表示為尾數項和指數項，第二因子與平方根運算結果的乘積可被最佳化。通常，乘法係由乘法器電路執行，其在特定應用積體電路(application-specific integrated circuit,ASIC)中通常非常大。尾數項含有第二因子的重要路徑，其被最佳化用於乘法。乘法器電路可因此更有效地設計。另一方面，指數項對應於移位操作，其通常可在電路中簡易地實施。
在處理編排的實施例中，第二運算塊進一步包括雜訊注入運算子。雜訊注入運算子配置以對另一數位中間值的最低有效位添加隨機值。
這可表示隨機值被添加在其數位點後的另一數位中間值。這另一數位中間值可以是平方根運算之後的暫時結果。
有利地，可以在影像中可以看到特定人工製品的情況下注入雜訊。藉由注入雜訊，這些人工製品可被隨機化，使得它們在整個影像或影像序列中不再可見。
在處理編排的實施例中，第二運算塊進一步包括舍入運算子，其配置以將第二個另一數位中間值舍入至預定的精準度。
第二個另一數位中間值可以是雜訊注入運算子在添加隨機值之後的暫時結果。例如，在數位點後的第一位元可用於舍入目的。
有利地，藉由舍入運算子可將數位輸出值的大小進一步減小。例如，數位點後的第一位元可用於舍入目的，而該位元的右側(最低有效位)的剩餘位元可截斷。藉由這樣做，仍然可以保持數位輸出值的所需精準度。
在處理編排的實施例中，第二運算塊進一步包括剪裁運算子。剪裁運算子配置以在第三個另一數位中間值超出最大數位輸出值時將其裁剪。
在第三個另一數位中間值應該超出具有一定數量的輸出位元的最大數位輸出值的情況下，可執行裁剪。第三個另一數位中間值可為由舍入運算子確定的值。
有利地，藉由提供剪裁運算子以防止轉換的溢出(overflow)。這種溢出可能是由於雜訊注入運算子和舍入運算子對運算值的不適當增加而導致。
在一實施例中，處理編排進一步包括旁路運算子，其配置以獨立於數位輸入值與閾值之間的比較來控制數位輸出值是由第一和第二運算塊之其中一者或是由不變的數位輸入值確定。在後者的情況下，數位輸入值是以不變的方式傳輸。
有利地，可以為不需要壓縮影像資料的處理編排的模式提供旁路運算子。例如，第一因子可設定為A=1，使數位輸入值以不變的方式傳輸。
在處理編排的實施例中，第二運算塊進一步包括電路的串列，串列配置以確定形成數位輸入字元的平方根的數位輸出字元。電路的串列內的各電路包括第一輸入，用以接收最多兩位元的數位輸入字元的一部分。電路的串列內的各電路進一步包括邏輯塊，配置以基於數位輸入字元的部分決定數位輸出 字元的輸出位元和暫時運算剩餘。再者，電路的串列內的各電路進一步包括第一輸出，用以轉發數位輸出字元的至少一部分作為暫時運算結果。
在一較佳實施例中，電路的串列內的各電路經由其第一輸入準確地接收數位輸入字元的兩位元。在數位輸入字元包括奇數位元的情況下，邏輯值“0”位元可在數位輸入字元的最高有效位側序連，使位元數變成為偶數。
在數位輸入字元的最高有效位的前兩個位元被分配至電路的串列內的第一電路。再來的兩個位元被分配至後續的電路，依此類推，直到最後的兩個位元(位在數位輸入字元的最低有效位側)被分配至最終的電路。由於依照處理編排的資料路徑，數位輸入字元的位元數總是相同，因此電路的數量也是固定的。
串列內的各電路經由其第一輸出轉發數位輸出字元的至少一部分作為暫時運算結果。第一電路的暫時運算結果包括數位輸出字元的最高有效位。下一個電路的暫時運算結果包括數位輸出字元的兩個最高有效位，依此類推，直到最終電路的暫時運算結果包括全部數位輸出字元。因此，暫時運算結果的位元數從一個電路至下一電路增加一位元。
在處理編排的實施例中，串列內除了第一電路和最終電路之外的各電路進一步包括第二輸出，用以接收前置電路的暫時運算剩餘。這些電路的各者進一步包括第三輸入，用以接收前置電路的第一輸出的暫時運算結果。再者，這些電路的各者進一步包括第二輸出，用以將電路的暫時運算剩餘轉發至後續電路的第二輸入。
這表示這些電路的各者的第三輸入經由資料路徑連接到前置電路的第一輸出。並且，這些電路的各者的第二輸入經由另一資料路徑連接到前置 電路的第二輸出。如同暫時運算結果，暫時運算剩餘也可從一個電路至下一電路增加一位元。
在處理編排的實施例中，電路的串列內的第一電路進一步包括第二輸入，用以接收邏輯值“0”作為暫時運算剩餘，以及第二輸出，用以將第一電路的暫時運算剩餘轉發至後續電路的第二輸入。在一實施例中，電路的串列內的最終電路進一步包括第二輸入，用以接收來自前置電路的第二輸出的暫時運算剩餘，以及第三輸入，用以接收來自前置電路的第一輸出的暫時運算結果。最終電路的第一輸出轉發輸出字元。
有利地，藉由電路的串列決定數位輸入字元的平方根，在晶片上或晶片外不需要具有相關記憶體和軟體的複雜微處理器。電路的串列內的不同電路實施例的實施確保對於各數位輸入字元或數位輸出字元的運算時間保持固定，特別是獨立於通常變化的數位輸入值。在處理具有固定資料速率的數位輸入值的序列時，這可能更加有用。
當電路以串列佈置使前置電路的輸出連接到後續電路的輸入時，處理編排的架構可為管線化(pipelined)。因此，可實現大資料吞吐量。由於管線架構，影像資料的轉換可以執行得比微處理器還要快許多。此外，串列內的各電路具有類似的結構，因此可有效地設計電路。
在一實施例中，處理編排係實施作為積體電路實行，特別是作為特定應用積體電路(ASIC)。
特定應用積體電路可免除微處理器。因此，上文提到的所有運算係以特定硬體表示來實施。舉例來說，不需要軟體或微處理器的編程來執行上文 提到的運算。然而，微處理器可由特定應用積體電路包含用於除上文提及的運算外的其他功能。
在作為積體電路實施的情況下，假設所有變數，即固定地選擇第一因子、第二因子、第一減數、第二減數、及閾值。此外，也可固定地選擇處理編排的最大數位輸入值和最大數位輸出值用於給定的期望應用。然而，上文提及的變數仍然可以是可編程的，例如，經由查找表。
有利地，處理編排不需要晶片上的微處理器。這具有降低電路的功率消耗的正面效果。此外，積體電路可以很小，因此不需要微處理器的專用記憶體。
在一實施例中，處理編排係被影像感測器包括。影像感測器提供來自多個影像像素的感測器值，且處理編排轉換感測器值，特別是以連續的方式轉換。
在各種實施中，處理編排可直接地實施，例如，在有限時間範圍內提供數千或數百萬感測器值的影像感測器上，即，影像感測器的幀速率。一般來說，這種處理編排可實施在用於膠片相機或影像相機(例如，4K-HD及其他等)的影像感測器的數位資料路徑中。
有利地，處理編排係實施作為管線化的積體電路。因此，實現了高吞吐量使其可實施在需要特定幀速率的影像感測器中。這是使用微處理器的傳統架構很難達到的。
處理編排也可實施或描述作為藉由基於線性函數和平方根函數從數位輸入值決定數位輸出值用於轉換數位影像資料的運算方法。如此的運算方法包括基於數位輸入值與閾值之間的比較而選擇以第一輸出值或是第二輸出 值決定數位輸出值。方法進一步包括決定線性函數的第一輸出值及/或藉由進行平方根運算程序決定平方根函數的第二輸出值。
如上文所述，可以在決定第一和第二輸出值之前或之後進行選擇以第一輸出值或是第二輸出值決定數位輸出值。假如該選擇在其之前進行，第一輸出值和第二輸出值不需要同時決定。反之，基於該選擇，只有這些輸出值之其中一者被決定。然而，也可以在決定第一和第二輸出值之後進行該選擇，因此兩個輸出值都被運算。接著，取決於該選擇，輸出值之其中一者會被捨棄。
有利地，根據線性函數及/或平方根函數轉換數位影像資料提供有效的壓縮方案。藉由使用線性函數，影像感測器的像素的小照度值可以不變地傳輸。藉由使用平方根函數，經由壓縮引入的誤差會與像素的散粒雜訊等距。再者，當使用該壓縮方案時，壓縮的影像仍可使用而免於再次重建，因為壓縮的影像仍顧及視覺內容。
在運算方法的一實施例中，線性函數定義為y1=A．IN，y1為第一輸出值、A為第一因子、以及IN為數位輸入值。平方根函數定義為y2=C．
Figure 110123593-A0202-12-0012-7
，其中y2為第二輸出值、C為第二因子、B為第一減數、以及D為第二減數。
有利地，線性函數和平方根函數可藉由調整第一因子、第二因子、第一減數以及第二減數來調整。
在運算方法的一實施例中，決定第二輸出值可進一步包括基於數位輸入值的大小將數位輸入值和第二減數以按兩位元的方式移位至最高有效位之側。在此實施例中，數位輸入字元藉由應用方程式INW=IN'-D'決定，其中IN’為移位後的數位輸入值，以及D’係為移位後的第二減數。
決定第二輸出值進一步包括藉由執行平方根運算程序以決定數位輸出字元
Figure 110123593-A0202-12-0013-8
。
在一實施例中，決定第二輸出值可進一步包括將第二因子提供作為尾數項和指數項。在此實施例中，數位中間值藉由應用方程式IMD1=C_VAL．0UTW決定，其中IMD1為數位中間值，且C_VAL為第二因子的尾數項。
之後基於數位輸入值的大小及第二因子的指數項，數位中間值以按位元的方式移位至最低有效位(LSB)之側。接著，另一數位中間值IMD2藉由應用方程式IMD2=IMD1'-B決定，其中IMD1’為移位後的數位中間值。
有利地，藉由數位輸入值和數位中間值的左移和右移，能提升運算方法的效能。這表示可更有效率執行乘積和運算平方根。
在運算方法的一實施例中，平方根運算程序包括從數位輸入字元決定數位輸出字元，其中，數位輸出字元形成數位輸入字元的平方根。該方法進一步包括將數位輸入字元分裂成最多兩位元的部分。數位輸入字元的各部分分配至後續運算步驟，從數位輸入字元的最高有效位側的部分開始，且繼續朝最低有效位側進行後續部分。
各運算步驟包括如果存在前置運算步驟，則藉由將運算步驟的各自部分序連至前置運算步驟的暫時運算剩餘以形成暫時運算剩餘。運算步驟進一步包括決定內部運算誤差Y=4．R+1，如果存在前置運算步驟，則R為前置運算步驟的暫時結果。該運算步驟進一步包括比較暫時運算剩餘與內部運算誤差。
如果內部運算誤差小於或等於暫時運算剩餘，則將邏輯值“1”位元序連至暫時結果。並且，如果內部運算誤差小於或等於暫時運算剩餘，藉由減去 內部運算誤差以調整暫時運算剩餘。如果內部運算誤差大於暫時運算剩餘，則將邏輯值“0”位元序連至暫時結果。
有利地，藉由將平方根運算分成後續運算步驟，各步驟提供數位輸出字元的一位元，以有效且可靠的方式運算數位輸入字元的平方根。因此，運算方法快速且提供高資料吞吐量。此外，不需要記憶體來執行平方根運算程序，因為暫時運算結果直接轉發至後續運算步驟。當數位輸入字元的各位元對分配至專用運算步驟時，可以確保運算時間保持不變，特別是獨立於通常變化的數位輸入字元。在當處理具有固定資料速率的數位輸入值的序列時，這會更加有用。
從關於處理編排的實施例進行的各種描述中，運算方法的進一步實施對於本領域具有通常知識者來說變得顯而易見。
下文將以附圖協助更詳細地描述改進的轉換概念。具有相同或相似功能的元件在所有附圖中具有相同的元件符號。因此，後續的附圖中不必重複它們的描述。
1:線性函數
2:平方根函數
3:處理編排
4:處理編排之輸入
5:處理編排之輸出
6:第一運算塊
7:第二運算塊
8:第一求和運算子
9:第一測試器
10:平方根運算子
11:第二運算塊之乘法器
12:第二求和運算子
13:第二測試器
14:選擇器
16:第一左移運算子
17:第二左移運算子
18:後移運算子
19:第三求和運算子
20:右移運算子
21:雜訊注入運算子
22:舍入運算子
23:剪裁運算子
24:旁路運算子
25:電路、第一電路、前置電路
26:電路、另一電路、前置電路
27:電路、最終電路、後續電路
28:第一輸入
29:第一輸出
30:第二輸入
31:第三輸入
32:第二輸出
33:邏輯塊
34:第一序連器
35:乘法器
36:第一求和運算子
37:比較器
38:第二序連器
39:多工器
40:第二求和運算子
41:第一運算步驟
42:第二運算步驟
43:第三運算步驟
44:第四運算步驟
45:影像感測器
46:像素
47:類比訊號
48:類比數位轉換器
B:第一減數
BP:旁路控制變數
C:第二因子
D:第二減數
IMD1:數位中間值
IMD1’:移位後的數位中間值
IMD2:另一數位中間值
IMD3:第二個另一數位中間值
IMD4:第三個另一數位中間值
IN:數位輸入值
INW:數位輸入字元
IN_SIZE:數位輸入值之大小
NC:隨機值
N,k:自然數
O:輸出位元
OUT:數位輸出值
OUTW:數位輸出字元
R:暫時運算結果
T:暫時運算剩餘
XLIN:閾值
XMAX:最大數位輸入值
Y:內部運算誤差
y1:第一輸出值
y2:第二輸出值
YMAX:最大數位輸出值
圖1顯示根據線性函數和平方根函數包括兩個不同部分之傳輸曲線。
圖2顯示處理編排之一實施例。
圖3顯示處理編排之另一實施例。
圖4顯示用於運算數位輸入字元的平方根之電路的串列之一實施例。
圖5顯示電路的串列內的一示例電路之實施例。
圖6顯示用於運算一示例數位輸入字元的平方根之示例。
圖7顯示包括處理編排之影像感測器。
圖1中係顯示傳輸曲線，根據該傳輸曲線可以執行數位輸入值IN至數位輸出值OUT的轉換。在x軸顯示數位輸入值，其可達到最大數位輸入值XMAX。在y軸顯示數位輸出值，其可達到最大數位輸出值YMAX。
傳輸曲線形成一包括兩個不同部分之組合函數。第一部分經由描述具有第一因子A之方程式OUT=A．IN的線性函數1形成。形成線性函數1之組合函數的第一部分僅對於數位輸入值在範圍從零(IN=0)至閾值XLIN(IN=XLIN)有效。組合函數的第二部分經由描述具有第一減數B、第二因子C、及第二減數D之方程式
Figure 110123593-A0202-12-0015-9
的平方根函數2形成。形成平方根函數2之組合函數的第二部分僅對於數位輸入值在範圍從閾值XLIN(IN=XLIN)至最大數位輸入值XMAX(IN=XMAX)有效。
組合函數在閾值XLIN處可連續地微分。因此，線性函數1和平方根函數2兩者的函數值和導數在閾值XLIN處係為相同。這可寫作為
Figure 110123593-A0202-12-0015-10
Figure 110123593-A0202-12-0015-11
藉由方程式(1)中的平方根取代方程式(2)中的平方根導出
Figure 110123593-A0202-12-0015-12
在最大數位輸入值XMAX處，平方根函數2應獲得結果YMAX。這表示
Figure 110123593-A0202-12-0016-13
，其中，第二減數D可由來自方程式(1)的表示取代，第一減數B可由來自方程式(2)的表示取代。這導出第二因子C：
Figure 110123593-A0202-12-0016-14
將第二因子C的表示插入方程式(1)和(2)導出第二減數D：
Figure 110123593-A0202-12-0016-15
在應用圖1顯示之傳輸曲線的實際應用中，第一因子A可選擇為1。這進一步簡化了方程式(3)至(5)。然而，第一因子A也可選擇為不同於1。
在圖1示出的傳輸曲線可用以轉換數位影像資料。因此，該轉換對應於資料的壓縮。在後續附圖中顯示，如何在處理編排3及/或用於轉換數位影像資料的運算方法中可實施根據傳輸曲線的壓縮。
圖2顯示根據圖1示出之傳輸曲線用於轉換數位影像資料的處理編排3之實施例。然而，圖2也可解釋為基於圖1示出之傳輸曲線用於從數位輸出值OUT決定數位輸入值IN的運算方法之方塊圖。處理編排3包括用於接收數位輸入值IN的輸入4。處理編排進一步包括第一運算塊6，其配置以決定第一輸出值y1。第一運算塊6連接至處理編排3的輸入4，使第一運算塊6接收數位輸入值IN。在圖2示出之一實施例中，第一運算塊6傳輸不變的數位輸入值IN。這表示第一因子A係選擇為1，使第一輸出值y1相同於數位輸入值IN。
處理編排3進一步包括第二運算塊7，其配置以決定第二輸出值y2。第二運算塊7連接至處理編排3的輸入4，使第二運算塊7接收數位輸入值IN。 數位輸入值IN轉發(forward)至第一求和運算子(sum operator)8，其配置以從數位輸入值IN減去第二減數D，且將此減法的結果作為數位輸入字元INW轉發。
第二運算塊7進一步包括第一測試器9，係將其輸入側連接至第一求和運算子8。第一測試器9檢查數位輸入字元INW是否為正。如果是這種情況下，數位輸入字元INW不變地傳輸。如果不是這種情況下，數位輸入字元INW係設定為零。
第二運算塊7進一步包括平方根運算子10，將其輸入側與第一測試器9連接。平方根運算子10配置以藉由運算數位輸入字元INW的平方根以從數位輸入字元INW決定數位輸出字元OUTW。
數位輸出字元OUTW轉發至第二運算塊7之乘法器11，其配置以將第二因子C乘以數位輸出字元OUTW，然後將此乘法之結果作為數位中間值IMD1轉發。
數位中間值IMD1轉發至第二求和運算子12，其配置以從數位中間值IMD1減去第一減數B，且將此減法的結果作為第二輸出值y2轉發。
第二運算塊7進一步包括第二測試器13，以將其輸入側連接至第二求和運算子12。測試器13檢查第二輸出值y2是否為正。如果是這種情況下，第二輸出值y2不變地傳輸。如果不是這種情況下，第二輸出值y2係設定為零。
第二運算塊7進一步包括選擇器14，其配置以基於數位輸入值IN與閾值XLIN之間的比較而選擇以第一運算塊6或第二運算塊7來決定數位輸出值OUT。
選擇的結果係轉發至處理編排3之輸出5，其中提供第一輸出值y1和第二輸出值y2。基於選擇器14的選擇，第一輸出值y1或第二輸出值y2經由輸出5作為數位輸出值OUT轉發。
圖3示出處理編排3之另一實施例。然而，圖3也可解釋為基於圖1示出之傳輸曲線用於從數位輸出值OUT決定數位輸入值IN的運算方法之另一實施例的方塊圖。
圖3之處理編排3不同於圖2示出之處裡編排3，特別是第一運算塊6包括乘法器，其配置以將第一因子A乘以數位輸入值IN，並將此乘法的結果作為第一輸出值y1轉發。
再者，第二運算塊7包括第一左移運算子16，其配置以基於數位輸入值IN的大小IN_SIZE將數位輸入值IN以按兩位元的方式移位至最高有效位MSB之側。第二運算塊7進一步包括第二左移運算子17，其配置以基於數位輸入值IN的大小IN_SIZE將第二減數D以按兩位元的方式移位至最高有效位MSB之側。這表示按兩位元左移操作的次數取決於數位輸入值IN的大小IN_SIZE。
在數位輸入值IN和第二減數D移位的情況下，求和運算子8配置以從移位後的數位輸入值IN減去移位後的第二減數D，且將此減法的結果作為數位輸入字元INW轉發。因此，求和運算子8將其輸入側連接至第一左移運算子16及第二左移運算子17。
在圖3之實施例中，提供第二因子C作為尾數項C_val和指數項C_exp。第二運算塊7之乘法器11配置以將尾數項C_val乘以數位輸出字元OUTW，數位輸出字元OUTW係經由平方根運算子10從數位輸入字元INW決定。此外，此乘法的結果作為數位中間值IMD1轉發。
第二運算塊7進一步包括後移運算子18，其基於數位輸入值IN的大小IN_SIZE決定數位輸出字元OUTW需要多少的按位元右移操作才能補償數位輸入字元INW的按兩位元左移操作。按一位元右移操作的次數可相等於按兩位元左移操作之次數以補償左移操作。
經由後移運算子18決定的結果加入至第三求和運算子19中的指數項C_exp的指數。第二運算塊7進一步包括右移運算子20，其配置以將數位中間值IMD1以特定位元數量移位至最低有效位之側。按位元右移操作之次數係基於由第三求和運算子19執行求和的結果。右移運算子20轉發移位後的數位中間值IMD1’。
移位後的數位中間值IMD1’轉發至第二求和運算子12，其配置以從移位後的數位中間值IMD1’減去第一減數B，且將此減法的結果作為另一數位中間值IMD2轉發。
圖3示出之實施例進一步包括雜訊注入運算子(noise injection operaor)21，在其輸入側連接至第二求和運算子12。雜訊注入運算子21配置以將隨機值NC加入另一數位中間值IMD2之最低有效位側。雜訊注入運算子轉發第二個另一數位中間值IMD3作為此操作的結果。
圖3之實施例進一步包括舍入運算子(rounding operator)22，在其輸入側連接至雜訊注入運算子21。舍入運算子22配置以將第二個另一數位中間值IMD3舍入至預定精準度。舍入運算子22轉發第三個另一數位中間值IMD4作為此操作的結果。
圖3之實施例進一步包括剪裁運算子(clipping operator)23，在其輸入側連接至舍入運算子22。剪裁運算子23配置以裁剪第三個另一數位中間值 IMD4以防止其超過最大數位輸出值YMAX。為此，剪裁運算子23將第三個另一數位中間值IMD4與最大數位輸出值YMAX作比較。剪裁運算子23將第二輸出值y2作為此操作的結果轉發至處理編排3之輸出5。
在圖3之實施例中，處理編排3進一步包括旁路運算子(bypass operator)24，其係配置以基於由選擇器14作的選擇而控制數位輸出值OUT係由第一和第二輸出值y1、y2的其中一者或是由不變的數位輸入值IN來決定。如果啟動旁路控制變數BP，則旁路運算子24分配數位輸入值IN至數位輸出值OUT，其獨立於選擇器14所作的選擇。反之，由選擇器14作的選擇，即第一輸出值y1或第二輸出值y2，被分配至數位輸出值OUT。
圖4顯示平方根運算子10之實施例。平方根運算子10包括電路25、26、27的串列(cascade)。電路25、26、27的串列包括第一電路25、另一電路26、及最終電路27。電路25、26、27的串列係配置以決定形成數位輸入字元INW之平方根的數位輸出字元OUTW。串列電路的各電路25、26、27包括第一輸入28用以接收兩位元的數位輸入字元INW的一部分。數位輸入字元INW包括2n位元，其中n為自然數。因此，數位輸入字元INW包括偶數的位元。第一電路25接收數位輸入字元INW之最高有效位側的前兩位元INW(2n-1：2n-2)。下個另一電路26接收數位輸入字元INW之最高有效位側接下來的兩位元INW(2n-3：2n-4)。這程序持續直到最終電路27接收數位輸入字元INW之最低有效位側的最後兩位元INW(1：0)。因此，電路25、26、27的串列包括n個電路。
另一電路26在圖4中以省略號及示例kth電路26表示，其中k為另一自然數。
串列電路的各電路25、26、27進一步包括第一輸出29用以將數位輸出字元OUTW的至少一部分作為暫時運算結果R轉發。最終電路27之第一輸出29轉發輸出字元OUTW。
各電路25、26、27進一步包括第二輸入30用以接收暫時運算剩餘(temporary calculation rest)T。除了第一電路25外，各電路26、27接收來自前置電路25、26的暫時運算剩餘T。第一電路25在第二輸入30處接收邏輯值“0”。
除了第一電路25外，各電路26、27包括第三輸入31用以接收來自前置電路25、26之第一輸出29的暫時運算結果R。
除了最終電路27外，各電路25、26包括第二輸出32用以轉發暫時運算剩餘T至後續電路26、27的第二輸入30。
電路25、26的第二輸出32係因此經由資料路徑連接至後續電路26、27的第二輸入30。電路25、26的第一輸出29經由另一資料路徑連接至後續電路26、27的第三輸入31。經由資料路徑傳輸之暫時運算剩餘T的位元數在各電路25、26之後增加一位元。舉例來說，暫時運算剩餘T包括在第一電路25之後的兩位元及在下個另一電路26之後的三位元。經由另一資料路徑傳輸之暫時運算結果R的位元數也在各電路25、26、27之後增加一位元。舉例來說，暫時運算結果R包括第一電路25之後的一位元、在下個另一電路26之後的兩位元、及在最終電路27之後到達n個位元，如圖4所示。
在圖5中詳細示出串列的kth電路26。電路26進一步包括邏輯塊33，其配置以決定數位輸出字元OUTW的輸出位元O及暫時運算剩餘T。
邏輯塊33包括第一序連器(concatenator)34連接至第一輸入28和第二輸入30。第一序連器34序連數位輸入字元INW的各自兩位元INW(2*(n-k+1)- 1：2*(n-k+1)-2)至前置電路26的暫時運算剩餘T。這表示藉由將暫時運算剩餘T移位兩位元至最高有效位側，並將最低有效位側新添加的位元替換為兩位元INW(2*(n-k+1)-1：2*(n-k+1)-2)來更新暫時運算剩餘T。
邏輯塊33進一步包括與第三輸入31連接的乘法器35以及與乘法器35連接的第一求和運算子36，用以運算內部運算誤差Y。內部運算誤差Y定義為Y=4．R+1。與因子4的乘法可以藉由按兩位元左移操作完成。
邏輯塊33進一步包括比較器37以接收更新後的暫時運算剩餘T和內部運算誤差Y。比較器37比較更新後的暫時運算剩餘T和內部運算誤差Y。如果內部運算誤差Y大於更新後的暫時運算剩餘T，比較器37輸出邏輯值“0”作為輸出位元O。反之，比較器37輸出邏輯值“1”作為輸出位元O。
邏輯塊33進一步包括第二序連器38，其連接至比較器37之輸出和第三輸入31。第二序連器38將輸出位元O序連至前置電路26的暫時運算結果R。這表示藉由將暫時運算結果R移位一位元至最高有效位側，並將最低有效位側新添加的位元替換為輸出位元O來更新暫時運算結果R。此操作的結果作為更新後的暫時運算結果R轉發至電路26的第一輸出29。
邏輯塊33進一步包括多工器39以接收輸出位元O和內部運算誤差Y。只有在輸出位元O為“1”時，內部運算誤差轉發至第二求和運算子40，其中從暫時運算剩餘T減去內部運算誤差Y以形成更新後的暫時運算剩餘T。否則，當輸出位元O為“0”時，輸出位元O轉發至第二求和運算子40，其表示暫時運算剩餘T保持不變。此操作的結果作為更新後的暫時剩餘T轉發至電路26的第二輸出32。
圖6顯示平方根運算子10的功能原理或上文描述之運算方法的例子。在一例子中，運算數位輸入字元“01010001”的平方根，其對應十進位系統中 的數字81。由於數位輸入字元包括8=4 x 2位元，因此運算可藉由四個運算步驟(或藉由四電路25、26、27的串列個別地)執行。四個運算步驟藉由元件符號41、42、43、44在圖6中指示。這些運算步驟的暫時運算剩餘T、內部運算誤差Y、輸出位元O、及暫時運算結果R的中間結果也顯示在圖6中。
運算在一開始時，暫時運算剩餘T和暫時運算結果R係設定為零，T=“0”、R=“0”。
藉由將數位輸入字元INW的前兩個位元“01”分配至第一運算步驟41開始運算，將它們序連至目前的暫時運算剩餘T。因而，暫時運算剩餘T變為T=“001”。內部運算誤差Y可定義為Y=4．R+1，使Y=“1”。由於內部運算誤差Y小於或等於暫時運算剩餘T，Y≦T，因此產生輸出位元O=“1”並序連至暫時運算結果R，R變為“1”。暫時運算剩餘T藉由減去內部運算誤差Y來更新，使T=“00”。
在第二運算步驟42中，數位輸入字元INW的下兩個位元“01”序連至目前的暫時運算剩餘T。因而，暫時運算剩餘T變為T=“0001”。內部運算誤差Y可定義為Y=“0101”，其大於暫時運算剩餘T。因此，產生輸出位元O=“0”，並序連至暫時運算結果R，R變為“10”。暫時運算剩餘T藉由減去輸出位元O來更新，使其變為T=“001”。
在第三運算步驟43中，數位輸入字元INW的下兩個位元“00”序連至目前的暫時運算剩餘T。因而，暫時運算剩餘T變為T=“00100”。內部運算誤差Y可定義為Y=“01001”，其大於暫時運算剩餘T。因此，產生輸出位元O=“0”，並序連至暫時運算結果R，R變為“100”。暫時運算剩餘T藉由減去輸出位元O來更新，使其變為T=“0100”。
在第四運算步驟44中，數位輸入字元INW的下兩個位元“01”序連至目前的暫時運算剩餘T。因而，暫時運算剩餘T變為T=“010001”。內部運算誤差Y可定義為Y=“010001”，其等於暫時運算剩餘T。因此，產生輸出位元O=“1”，並序連至暫時運算結果R，R變為“1001”。暫時運算剩餘T藉由減去內部運算誤差Y來更新，使T=“0”。這表示沒有剩餘餘留下來。暫時運算結果R係為數位輸出字元OUTW=“1001”，其對應十進位系統中的數字9。
圖7顯示包括處理編排3的影像感測器45。影像感測器也包括複數個像素46。像素配置以接收電磁輻射，並產生類比訊號47作為電磁輻射的響應。類比訊號47可藉由類比數位轉換器48轉換(特別是以連續方式轉換)成數位輸入值IN。處理編排3接收數位輸入值IN。此外，處理編排3將各數位輸入值IN以所描述的方式轉換成數位輸出值OUT。影像感測器45可包括另外的組件，例如影像處理器，其未顯示在圖7中。數位輸出值OUT可藉由影像處理器進一步處理。
出於使讀者熟悉該想法的新穎方面的目的，已討論處理編排3和在此討論所揭露的運算方法之實施例。儘管示出且描述較佳的實施例，但許多揭露概念的改變、修改、等效及替換可經由本領域具通常知識者在不需要脫離申請專利範圍下完成。
應當理解，本揭露不限於公開的實施例以及上文特別顯示及討論的內容。相反，記載於個別附屬請求項或說明書中的特徵可有利地結合。此外，本揭露的範圍包括那些對本領域具通常知識者來說是顯而易見且落入所附請求項範圍內的變化和修改。
就請求項或說明書中的使用而言，術語“包括”不排除其他元件或對應特徵或程序的步驟。在術語“一”或“一個”結合特徵使用時，它們不排除多個這樣的特徵。此外，請求項中的任何元件符號不應解釋為限制其範圍。
本專利申請主張歐洲專利申請案號20182937.1的優先權，其公開內容以引用方式併入本文。
1:線性函數
2:平方根函數
IN:數位輸入值
OUT:數位輸出值
XLIN:閾值
XMAX:最大數位輸入值
YMAX:最大數位輸出值

Claims (15)

  1. 一種處理編排(3)，用於藉由基於線性函數(1)與平方根函數(2)從數位輸入值(IN)決定數位輸出值(OUT)來轉換數位影像資料，該處理編排(3)包括：第一運算塊(6)，配置以決定該線性函數(1)的第一輸出值(y1)，第二運算塊(7)，配置以決定該平方根函數(2)的第二輸出值(y2)，以及選擇器(14)，配置以基於該數位輸入值(IN)與閾值(XLIN)之間的比較，選擇以該第一運算塊(6)或是該第二運算塊(7)決定該數位輸出值(OUT)。
  2. 如請求項1所述的處理編排(3)，其中，該線性函數(1)定義為y1=A．IN，A為第一因子(A)，且其中，該平方根函數(2)定義為
    Figure 110123593-A0305-02-0031-1
    B，C為第二因子(C)，B為第一減數(B)以及D為第二減數(D)。
  3. 如請求項2所述的處理編排(3)，其中，組合函數係藉由將該線性函數(1)應用於小於該閾值(XLIN)的數位輸入值(IN)且藉由將該平方根函數(2)應用於大於該閾值(XLIN)的數位輸入值(IN)而形成，該組合函數在該閾值(XLIN)處係為連續，使得：該第一減數(B)係由
    Figure 110123593-A0305-02-0031-2
    決定， 該第二減數(D)係由
    Figure 110123593-A0305-02-0031-3
    決定，以及 該第二因子(C)係由
    Figure 110123593-A0305-02-0031-4
    決定，其中，YMAX為該處理編排(3)的最大數位輸出值(YMAX)，且XMAX為該處理編排(3)的最大數位輸入值(XMAX)。
  4. 如請求項2所述的處理編排(3)，其中，該第二運算塊(7)進一步包括： 至少一個左移運算子(16,17)，配置以基於該數位輸入值(IN)的大小(IN_SIZE)將該數位輸入值(IN)及該第二減數(D)以按兩位元的方式移位至最高有效位(most significant bit,MSB)之側，以及至少一個右移運算子(20)，配置以將數位中間值(IMD1)以按一位元的方式移位至最低有效位(least significant bit,LSB)之側。
  5. 如請求項2所述的處理編排(3)，其中，在該第二運算塊(7)中，該第二因子(C)包括尾數項(C_VAL)及指數項(C_EXP)，且其中，數位值與該指數項(C_EXP)之乘法對應於該數位值的移位操作。
  6. 如請求項3所述的處理編排(3)，其中，該第二運算塊(7)進一步包括：雜訊注入運算子(21)，配置以將隨機值(NC)加入至另一數位中間值(IMD2)之最低有效位側，及/或舍入運算子(22)，配置以將第二個另一數位中間值(IMD3)舍入至預定的精準度，及/或剪裁運算子(23)，配置以將第三個另一數位中間值(IMD4)裁剪以免超出該最大數位輸出值(YMAX)。
  7. 如請求項1所述的處理編排(3)，其中，該第二運算塊(7)進一步包括電路(25,26,27)的串列，該串列配置以決定形成數位輸入字元(INW)的平方根的數位輸出字元(OUTW)，且其中，該串列內的各電路(25,26,27)包括：第一輸入(28)，用以接收最多兩位元之該數位輸入字元(INW)的一部分，邏輯塊(33)，配置以基於該數位輸入字元(INW)的該部分決定該數位輸出字元(OUTW)的輸出位元以及暫時運算剩餘(T)， 第一輸出(29)，用於轉發該數位輸出字元(OUTW)的至少一部分作為暫時運算結果(R)。
  8. 如請求項7所述的處理編排(3)，其中，該串列內除了第一電路(25)和最終電路(27)以外的各電路(26)進一步包括：第二輸入(30)，用於接收前置電路(25,26)的該暫時運算剩餘(T)，第三輸入(31)，用於接收來自該前置電路(25,26)的該第一輸出(29)的該暫時運算結果(R)，以及第二輸出(32)，用於轉發該電路(26)的該暫時運算剩餘(T)至後續電路(26,27)的該第二輸入(30)。
  9. 如請求項8所述的處理編排(3)，其中，該串列內的該第一電路(25)進一步包括：第二輸入(30)，用以接收邏輯值“0”作為該暫時運算剩餘(T)，以及第二輸出(32)，用以轉發該第一電路(25)的該暫時運算剩餘(T)至該後續電路(26)的該第二輸入(30)，且其中，該串列內的該最終電路(27)進一步包括：第二輸入(30)，用以接收來自該前置電路(26)的該第二輸出(32)的該暫時運算剩餘(T)，第三輸入(31)，用以接收來自該前置電路(26)的該第一輸出(29)的該暫時運算結果(R)，以及其中：該最終電路(27)的該第一輸出(29)轉發該輸出字元(OUTW)。
  10. 如請求項1所述的處理編排(3)，該處理編排(3)實施作為積體電路，特別是作為特殊應用積體電路(application-specific integrated circuit,ASIC)。
  11. 一種包含如請求項1至10中任一項所述的處理編排(3)之影像感測器(45)，該影像感測器提供來自複數個影像像素(46)的感測器數值，其中，該處理編排(3)轉換該感測器數值，特別是以連續的方式轉換。
  12. 一種運算方法，用於藉由基於線性函數(1)和平方根函數(2)從數位輸入值(IN)決定數位輸出值(OUT)而轉換數位影像資料，該運算方法包括：基於該數位輸入值(IN)與閾值(XLIN)之間的比較而選擇以第一輸出值(y1)或是第二輸出值(y2)決定該數位輸出值(OUT)，決定該線性函數(1)的該第一輸出值(y1)，及/或藉由進行平方根運算程序決定該平方根函數(2)的第二輸出值(y2)。
  13. 如請求項12所述的方法，其中，該線性函數(1)定義為y1=A．IN，A為第一因子(A)，且其中，該平方根函數(2)定義為
    Figure 110123593-A0305-02-0034-5
    ，C為第二因子(C)，B為第一減數(B)以及D為第二減數(D)。
  14. 如請求項13所述的方法，其中，決定該第二輸出值(y2)進一步包括：基於該數位輸入值(IN)的大小(IN_SIZE)將該數位輸入值(IN)及該第二減數(D)以按兩位元的方式移位至最高有效位(most significant bit,MSB)之側，決定數位輸入字元INW=IN'-D'，其中，IN’係為移位後的數位輸入值(IN)以及D’係為移位後的第二減數(D)，藉由執行該平方根運算程序決定數位輸出字元
    Figure 110123593-A0305-02-0034-6
    ，提供該第二因子(C)作為尾數項(C_VAL)及指數項(C_EXP)，藉由IMD1=C_VAL．OUTW決定數位中間值(IMD1)， 基於該數位輸入值(IN)的大小(IN_SIZE)及該指數項(C_EXP)將該數位中間值(IMD1)以按一位元的方式移位至最低有效位(least significant bit,LSB)之側，藉由IMD2=IMD1'-B決定另一數位中間值(IMD2)，其中，IMD1’係為移位後的數位中間值(IMD1)。
  15. 如請求項12至14中任一項所述的方法，其中，用於從數位輸入字元(INW)決定數位輸出字元(OUTW)的該平方根運算程序進一步包括：將該數位輸入字元(INW)分裂成最多兩位元的部分，將該數位輸入字元(INW)的各部分分配至後續運算步驟(41,42,43,44)，從該數位輸入字元(INW)的該最高有效位側的該部分開始，且繼續朝該最低有效位側進行後續部分，其中，各運算步驟(41,42,43,44)包括：如果存在前置運算步驟，則藉由將該運算步驟(41,42,43,44)的各自部分序連至該前置運算步驟的暫時運算剩餘(T)以形成該暫時運算剩餘(T)，如果存在前置運算步驟，則藉由Y=4．R+1決定內部運算誤差(Y)，其中，R係為該前置運算步驟的暫時運算結果(R)，比較該暫時運算剩餘(T)與該內部運算誤差(Y)，如果該內部運算誤差(Y)小於或等於該暫時運算剩餘(T)，則將邏輯值“1”位元序連至該暫時運算結果(R)並藉由減去該內部運算誤差(Y)調整該暫時運算剩餘(T)，如果該內部運算誤差(Y)大於該暫時運算剩餘(T)，則將邏輯值“0”位元序連至該暫時運算結果(R)。
TW110123593A 2020-06-29 2021-06-28 轉換數位影像資料 TWI780796B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20182937.1 2020-06-29
EP20182937.1A EP3934223A1 (en) 2020-06-29 2020-06-29 Converting digital image data

Publications (2)

Publication Number Publication Date
TW202207641A TW202207641A (zh) 2022-02-16
TWI780796B true TWI780796B (zh) 2022-10-11

Family

ID=71401632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123593A TWI780796B (zh) 2020-06-29 2021-06-28 轉換數位影像資料

Country Status (6)

Country Link
US (1) US12022203B2 (zh)
EP (1) EP3934223A1 (zh)
CN (1) CN115715462A (zh)
DE (1) DE112021003498T5 (zh)
TW (1) TWI780796B (zh)
WO (1) WO2022002697A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930711B2 (en) * 2001-03-29 2005-08-16 Canon Kabushiki Kaisha Signal processing apparatus and method
US20150280648A1 (en) * 2014-03-28 2015-10-01 Stmicroelectronics S.R.L. Multichannel transducer devices and methods of operation thereof
US20180068427A1 (en) * 2016-09-07 2018-03-08 Gvbb Holdings S.A.R.L. High dynamic range processing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11182882B2 (en) * 2015-07-16 2021-11-23 Interdigital Madison Patent Holdings, Sas Method and device for tone-mapping a picture by using a parametric tone-adjustment function
US10264263B2 (en) * 2016-07-06 2019-04-16 Morpho Detection, Llc Systems and methods for compressing image data generated by a computed tomography (CT) imaging system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930711B2 (en) * 2001-03-29 2005-08-16 Canon Kabushiki Kaisha Signal processing apparatus and method
US20150280648A1 (en) * 2014-03-28 2015-10-01 Stmicroelectronics S.R.L. Multichannel transducer devices and methods of operation thereof
US20180068427A1 (en) * 2016-09-07 2018-03-08 Gvbb Holdings S.A.R.L. High dynamic range processing

Also Published As

Publication number Publication date
DE112021003498T5 (de) 2023-04-27
CN115715462A (zh) 2023-02-24
TW202207641A (zh) 2022-02-16
US20230276137A1 (en) 2023-08-31
EP3934223A1 (en) 2022-01-05
US12022203B2 (en) 2024-06-25
WO2022002697A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
JPH09510805A (ja) 高速アダマール変換を行う方法およびその装置
TWI416959B (zh) 編碼視訊壓縮的方法與系統
TWI780796B (zh) 轉換數位影像資料
JP2608165B2 (ja) ディジタル信号処理システムにおける実時間２の補数コードの乗算方法及び装置
JP2001222410A (ja) 除算器
WO1991018355A1 (en) Integrated interpolator and method of operation
CN111492369A (zh) 人工神经网络中移位权重的残差量化
KR100241064B1 (ko) 단일 명령 사이클에서 0으로 반올림된 네개의 정수의 평균을 산출하기위한 방법 및 장치
KR100241069B1 (ko) 단일명령사이클에서 0부터 라운드처리된 4정수의 평균산출방법과 그 장치
US6453332B1 (en) Method and apparatus for performing plural matrix multiplication operations
US6317772B1 (en) Split remainder divider
WO2019135355A1 (ja) 演算回路
KR950001055B1 (ko) 승산방법 및 회로
JP2005025752A (ja) ディジタル画像データを処理するための装置及び方法
JP2606326B2 (ja) 乗算器
KR100241066B1 (ko) 단일명령사이클에서의 A+sin(A)식의 연산
US11042359B2 (en) Semiconductor device including an adder
US20230176819A1 (en) Pipelined processing of polynomial computation
TWI614993B (zh) 運算電路
JP2699358B2 (ja) デコーダ回路
KR100241074B1 (ko) 단일명령사이클에서의 A-sin(A)식의 연산
KR0162320B1 (ko) 고집적 회로 구현에 적합한 고차 유한 충격 응답 필터 구조
JP2777265B2 (ja) 高基数開平演算装置
Thabah et al. Improved Signed Binary Multiplier Through New Partial Product Generation Scheme
Tanaka et al. An efficient diminished-1 modulo 2n+ 1 multiplier using signed-digit number representation

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent