TW311268B - - Google Patents

Download PDF

Info

Publication number
TW311268B
TW311268B TW084103098A TW84103098A TW311268B TW 311268 B TW311268 B TW 311268B TW 084103098 A TW084103098 A TW 084103098A TW 84103098 A TW84103098 A TW 84103098A TW 311268 B TW311268 B TW 311268B
Authority
TW
Taiwan
Prior art keywords
lead frame
thickness
resin layer
thermoplastic
film
Prior art date
Application number
TW084103098A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW311268B publication Critical patent/TW311268B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012—Semiconductor purity grades
    • H01L2924/01204—4N purity grades, i.e. 99.99%
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

A7 3U268 五、發明説明（1 ) 本發明係關於一種供半導體元件之包裝件，尤指一種具 有L〇C (Lead On Chip,引線在晶片上）結構之包裝件， 及其製造方法。 發明之背景 一種L0C結構有一引線框裝設在ic晶片之電路形成面上 ’曾被用作一種有1C晶片密封於其上之包裝件。 圖40及41例示一種具有習知l〇C結構之DRAM (動態RAM) 包裝件。在此情形，許多結合片1在半導體1(：晶片1〇之中 央部份排列於單一直線（片列）。電源線42，43 (稱作匯 流排 >’以及許多信號線44, 45分别排列在片列之兩側， 形成一供L0C之引線框11。此§丨線框可由鐵線合金，銅合 金，或铜製成。 匯流排42, 43可連接至電源Vss及Vcc。在另一方面，信 號線44，45則用於供各種信號，諸如位址a〇-Ai(), CAs, RAS等 〇 結合片1至各線之連接，在結合片列之一侧藉第一組結 合線6 , 7 ,及在另一侧藉第二組結合線8 9完成。在 此情形，將信號線44，45速接至對應片1之線7 , 9跨接 匯流排42, 43 »該整體由環氧樹脂18或苺種其他模製樹脂 予以封閉（在圖40中由斷線所示〉，、而各線之外引線部份 露出在模製樹脂18外面。 在圖41中所示型式之ic晶片包裝件，如現將參照圈41所 詳細解釋，由於L0C結構，引線框11係予附著在ic晶片上 (更明確爲在其電路形成面上）。 本紙張尺度適用中國國家標牟（CNS ) Α4規格（210X297公釐） ----：--.---^丨裝---^---^訂------線 (請先閲讀背面之注意^項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標率局員工消費合作杜印製 3U268 A7 __B7 五、發明説明（2 ) 首先，例如就1C晶片10而言，在一矽基片12之主要表面 提供一SiO 2或類似者之純化膜（保護膜〉13。連接至ic 晶片10内部電路之結合片1，在矽基片上形成在設於純化 膜上之開口。除了結合片之部位外整個表面均塗有可熱 凝衆亞胺型保護膜14。 ''' 模製樹脂18通常含有一種填料，諸如Si〇2，添加用以 減低其熱膨脹係數。但此種填料可能含有一種〇粒子發射 放射性元素，諸如鈾或钍。由填料中之放射性元素所發射 之α粒子照射IC$片10時，可能發生稱作"軟誤差.，之電路 操作誤差。聚亞挺型保護膜14予以特别設爲阻止α粒子之 侵入，以防止軟誤差。 圖42-45爲示意圖，例示在Si 3 ν4膜13Α及SiO 2膜13Β 所製成之薄片狀純化膜13上形成聚亞胺樹脂保護膜14之過 程。首先，在整個表面塗布一種未固化之可熱凝聚亞胺型 樹脂14 (圖42),繼之使用一曝光掩模2〇暴露於UV輻照21 (圖43)。藉蝕刻除去樹脂之未曝先部份並完成固化以 形成固化之聚亞胺樹脂保護膜14 (圖44)。然後藉CF 4 / 〇2等離子22除去鈍化膜14之上片1上面之選定部份（圖 45)。 然後藉雙面絶緣膠帶15將引線框11結合至聚亞胺樹脂保 護膜14(爲求簡單，在圖40中未示絶緣膠帶15)。如圖41 中所示，此绝緣膠帶15爲將黏合劑17, 19分别塗布在绝緣 膜基片16之兩面所製成。一面上之黏合劑17用以在熱及壓 力下將引線框11結合至基片16。另一面上之黏合劑19用以 本紙張尺度適用中國國家樣準（CNS > A4規格（210X297公釐） ----^-- {請先閲讀背面之注意事項再填寫本頁) 、va
I 311268 A7 一 B7 五、發明説明（3 ) 在熱及壓力下將基片16結合至1C晶片之聚亞胺樹脂保護膜 H。以此方式，便藉绝緣膠帶15，藉壓力及結合（裝架壓 製）將引線框11安裝在1C晶片10上。 在上述之包裝件，引線框11藉絶緣膠帶15附著至1C晶片 10。因之，膠帶絶緣膜基片16之厚度例如爲50微米，以及 在兩面之黏合劑層17及19之厚度例如分别爲12.5微米時， 绝緣膠帶15之總厚度爲75微米（或依狀沉而定，在75-175 微米之範圍），導致下列缺點⑴一⑷。 ⑴在裝架壓製後及在溫度循環中可能發生金屬接線之斷 裂。 在引線框11之上述裝架壓製過程中，發生由下式所示之 應力》 應力=
Tm -65
{〇2 -ajEj hWdT I - II I I II —m I— I HI 1 —Μ» (請先閲讀背面之注意事項再填寫本頁) 式中： Tffl _65 經濟部中央標準局員工消費合作社印製 安裝作業時之溫度ec) 溫度循環中之最低溫度（·〇) 含有黏合劑之絶緣膠帶之熱膨脹係數 1C晶片之矽基片之熱膨脹係數 含有黏合劑之絶緣膠帶之厚度（微米） 含有黏合劑之絶緣膠帶之寬度（微米） 由上述之應力公式可看出，含有黏合劑之絶緣膠帶之厚 度h及其熱膨脹係數〇( 2大時，應力易於在引線框之裝架 壓製操作中變高。上迷引線框η因爲使用絶緣膠帶15予以 αα h f 本紙張纽適财關家標準（CNS ) A4規; 經濟部中央揉準局貝工消費合作社印褽 A7 _____B7_ 五、發明説明（4 ) 裝架壓製時，由於此绝緣膠帶15之厚度及熱膨脹係數，而 如圈46中所示，在1C晶片10外面，特别是由絶緣膠帶Μ之 端部產生裂缝23,並可能發生金屬接線24之斷裂。 ⑵由於IR回流時所產生之绝緣膠帶之膨脹，而產生包裝 件裂缝。 如圓48中所示，已完成之iC包装件附著至印刷接線板％ 時，使用紅外〔輻射〕（IR)執行加熱而藉結合實施丨尺回 流法，作爲一種將外引線部份45a或44a焊接在電路圖案27 上之方案。執行IR回流時，1C包裝件予以加熱至約爲245〇 1C之尖峰溫度。" 由於絶緣膠帶15之總厚度（75微米）大，並且膠帶本身 之水分吸收高達2-2.5%之範園（85.C, 85%相對濕度〉， 故將包裝件長時間置於大氣中時，水分便被吸收。如圖Ο 中所示，可能容易發生黏合劑層17及19之脹大。因此，在 IR回流過程中，可能在密封樹脂18產生裂缝25，並可能出 現包裝件裂缝。在120件樣品中，在其中16件曾出現包裝 件裂缝。 ⑶產生包裝件翹曲。 在以下之表I中列示由A，，B，，（；，，d，，E，，F，， I’，及J’所表示之各部份之特定大小。在此情形列示資 料爲供一種TS0P( Thin Small Outline Package,薄小輪 * 靡包裝件）總厚度約1毫米（ 1000微米）及一種S〇J (Single Outline J-lead Package,單輪廓j 引線包裝 件）總厚度約2.7毫米（ 2700微米）。 (請先閲讀背面之注意事項再填寫本頁) •裝
經濟部中央標準局員工消費合作杜印製 SU268 Λ7 ____Β7 五、發明説明（5 ) 表 I (請見圓41) lmm TSOP 2.7mm SOJ A， 0.195mm (195/zm) 0.810mm (810/z m) B， 0.125mm (125/xin) 0.200mm (20〇am) C， 0.075mm (75 u m) 0.075mm (75a ») D， 1 0.020mm (20 a m) 0.010mm (10/x m) E, 0.280mm (28〇am) 0.280mm (280 a®) F， 0.325mm (325//m) 1.335mm (1335/xm) H， 0.405mm (405 am) 1.905mm (1905uni) r 0.325mm (325 um) 1.335mm (1335 ttm) J, 15.240mm(15240um) 15.240mm( 15240/x m) 由於绝緣膠帶15具有大厚度（C，=75//In>，故難以在包 裝件實現結構平衡。特别是，對於厚度lmin之TSOP包裝件 ，可能容易出現由膠帶之大厚度（75um)所引起之包裝 件翹曲。 對於習知之1 mm TSOP包裝件，難以使引線框上之樹脂 厚度A’小於195wm。此係由於接線器能力及由於線環不在 包裝件外面。因之，1C晶片之厚度E?爲28〇um時，晶片上 之樹脂厚度H，=405um,及晶片下之樹脂厚度I’=325UB1〇 不平衡之厚度關係爲絶緣膠帶厚度爲C’=75 uni之自然結果 ，並且这導致與包裝件翹曲間題有關之問題。 如圖48中以擴大方式所示，由於出現包裝件翹曲，包裝 ----5--.----裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公嫠） 經濟部中央樣準局員工消費合作社印製 丄 i 2 6 8 A7 ------— B7 五、發明説明（6 ) "~' ' 件趣曲30-60"。特别是，二端部上之外部恤或44a，相 對於印刷接線基片26上之電路圈案27浮起，並且不作成連 接。 ⑷成本增加。 與上述切線框11結合之绝緣膠帶15，每一單元償格高達 數十曰元（數十美分>。因之，包裝件之成本上升，因此 使削減成本之努力受到限制。 1 發明之概述 本發明提供一種型式爲具有一種包裝結構之半導體元件 ，及其製造方法，在裝架壓製引線框後及在溫度循環期間 防止晶片裂開及接線之斷裂，在以回流過程中抑制包裝件 裂開及包裝件赵曲，並能以低成本製造而藉以解決先前 方法之種種問題。 在一種根據本發明之半導體元件實施例一第二保護膜 設於半導體晶片之保護膜上，一引線框附著至第二保護膜 ，並且引線框電連接至上述半導體晶片之電路。上述引線 框之主要部份經由至少作用如第二保護膜之一部份之熱塑 性樹脂附著至上述第二保護膜。 在本發明之一種實施例，第二保護膜由一疊片所構成， 有一以可熱凝聚亞胺型樹脂作成之下層及一以熱塑性衆亞 胺型樹脂作成之上層。對於上述疊片在引線框結合之部· 位，熱塱性聚亞胺型樹脂層及可熱凝聚亞胺型樹脂層形成 於幾乎同一圖案。例如，上述熱塑性聚亞胺型樹脂層之厚 度爲15-35/xm，而上述可熱凝聚亞胺型樹脂層之厚度爲 -8 - 本紙張尺度適用中國國家樣準（CNS ) M規格（21〇><297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝·
Ml *1τ 經濟部中央樣準局員工消費合作杜印製 ^11268 A7 B7 五、發明説明（7 ) -3〇am;在上述引線框之非結合部位，上述可熱凝聚亞胺 型樹脂層之厚度爲5-15/χΐη。 在上述疊片，在可熱凝聚亞胺型樹脂層上也可在非結合 部位形成一熱塑性聚亞胺型樹脂層，上述熱塱性聚亞胺型 樹脂層之厚度爲15-35/xm,而上述可熱凝衆亞胺型樹脂層 之厚度爲l〇_3〇ttm 〇 在兩種情形，至少在引線框之結合部位，疊片之總厚度 應爲 35-65 m。 在本發明之另一種半導體元件，上述第二保護膜也可單 獨由熱塑性聚亞胺型樹脂層構成。在此情形，熱塑性聚亞 胺型樹脂廣之厚度可爲3〇-50/xm。而且，熱塑性聚益胺型 樹脂層較佳爲也設在引線框之非結合部位。 在本發明之半導體元件，在引線框結合部位，熱塑性聚 亞胺型樹脂層之端部可自上述引線框之端部凸起01-015 丽（特别是，熱塱性聚亞胺型樹脂層之厚度在每一邊可大 於上述引線框之厚度〇.卜〇.15mm)。 在半導體元件結合片之側面，上述半導體元件之單元部 份之末端與熱塑性聚亞胺型樹脂層之末端間之間隙可爲 100-500 & m。 而且，在結合片之部位，可有可熱凝聚亞胺型樹脂層及 (或）熱塑性聚亞胺型樹脂層。 實際上，對於本發明之半導體元件，結合片及引線框可 予以金屬線結合，並且整個組合件可由模製樹脂予以密封 。而且，幻線框可有一供信號線之引線框部份及一供電源 本紙張尺度適用中國國家榡準（CNS > A4規格（210X297公釐） --1 I IJ -1 Is 1-11 - —- m - -11 4ί - — 1< -- -I 11 - - - -I - 11 (請先閲讀背面之注意事項再填寫本頁) A7 _B7 五、發明説明（8 ) 線之引線框部份。 製造本發明之半導體元件時，一種較佳方法有下列步驟 :在半導體元件之保護膜上塗布至少一熱槊性樹脂層；在 塗布之樹脂層作成圖案及固化後，將引線框結合至上述熱 塱性樹脂層。 在此情形，實際上，在引線框結合後，半導體元件之結 合片及上述引線框予以金屬線結合，繼之以模製樹脂將整 4 個组合件密封β 本發明之此等及其他諸多特色，將參照附圖予以更詳細 解釋。 附圖之筋要説明 圖1爲一種根據本發明第一實施例，具有LOC結構之1C 包裝件之剖面圖； 圖2爲圖1之包裝件主要部份之放大剖面圖（沿圖4之 I-Π 線〉； 圖3爲圖1之包裝件主要部份之放大剖面圖（沿圖4之 1 - 1D 線）； 圖4爲圖1之包裝件主要部份之示意平面圖； 圖5爲放大圖，示圖4之上述平面圖之一部份； 經濟部中央標準局員工消費合作社印製 ----：--'----- 裝 1 7"訂 (請先聞讀背面之注意事項再填寫本頁) 圖6爲對應於圖5之VE-V[線之部份之剖面圏，示包裝 件空隙之產生； 围7爲圖1之包裝件主要部份之放大斜視圖； 圖8爲剖面圖，示圖1之包裝件製造方法中之一階段； 圖9爲剖面圖示圖1之包裝件製造方法之另一階段； 本紙張纽適用中國國家榡準（CNS) Α4^_ (21()><297公瘦） A7 B7 圖21爲剖面圖 圖22爲剖面圖 圖23爲剖面圖 圖24爲剖面圖 圖25爲剖面圖 圖26爲剖面圖 311268 五、發明説明（9 ) 圖10爲剖面圖，示圖1之包裝件製造方法之另一階段； 圖11爲剖面圖，示圖1之包裝件製造方法之另一階段； 圖12爲圖1之包裝件主要部份之剖面圖； 圖13爲剖面圖，示圖1之包裝件製造方法中之一階段 圖14爲剖面圖，示圖1之包裝件製造方法之另一階段 圖15爲剖面圓，示圖1之包裝件製造方法之另一階段 圖16爲剖面圖，示圖1之包裝件製造方法之另一階段 1 圖17爲一種根據本發明第二實施例，具有LOC結構之IC 包裝件主要部份之示意平面圖； 圖18爲放大剖面圖，示圖17之包裝件之主要部份； 圖19爲放大斜視圖，示圖17之包裝件之主要部份； 圖20爲剖面圖，示圖17之包裝件製造方法之一階段； 示圖17之包裝件製造方法之另一階段 示圖17之包裝件製造方法之另一階段 示圖17之包裝件製造方法之另一階段 示圖17之包裝件製造方法之另一階段 示圖17之包裝件製造方法之另一階段 示圖17之包裝件製造方法之又一階段 圖27爲一種根據本發明第三實施例，具有LOC結構之IC 包裝件主要部份之示意平面圖； 圖28爲圖27之包裝件之放大斜視圖； 圖29爲剖面圖，示圖27之包裝件製造方法中之一階段； 圖30爲剖面圖，示圖27之包裝件製造方法之另一階段； 圖31爲剖面圖，示圖27之包裝件製造方法之另一階段；
-II 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐} n ·^— i-11—1.1 , I : 訂 , , ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 五、發明説明（10 ) 圖32爲剖面圖 圖33爲剖面圖 圖34爲剖面圖 圈35爲曲線圖 ，及放大剖面圖 圖36爲曲線圖 A7 B7 示圖27之包裝件製造方法之另一階段； 示圖27之包裝件製造方法之另一階段； 示圖27之包裝件製造方法之又一階段； 示〇(粒子所引起之軟誤差率（不良率） 示圖27之包裝件之主要部份； 示寄生電容之變化； 圖37爲一樣本之剖面圖，示剝離試驗之狀態； 圖38爲一種根據本發明第四實施例，具有LOC結構之1C 包裝件，其引線框之平面圖； 圖39爲一種根據本發明第五實施例之1C包裝件之剖面圖； 圖40爲一種具有習知L0C結構之包裝件，其主要部份之 斜視圖； 圖41爲沿圖40之XXXXI-XXXXI線之剖面圖； 圖42爲剖面圖，示圖40之包裝件製造方法之一階段； 圖43爲剖面圖，示圖40之包裝件製造方法中之另一階段； 圖44爲剖面圖，示圖40之包裝件製造方法中之另一階段； 圖45爲剖面圖，示圖40之包裝件製造方法中之又一階段； 圖46爲圖40之包裝件主要部份，在圖40沿XXXXVI -XXXXVI 線之剖面圖； 圖47爲圖40之包裝件主要部份，在IR回流試驗時之放大 剖面圖； 圖48爲示意側視圖，示由厚絶緣膠帶所引起之圖40之包 裝件翹曲。 較佳實施例之詳細説明 -12 - 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） I !「一 —r.J . n 1 1— IJ―訂一- I . 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印褽 311268 a? Β7 五、發明説明（11 ) 圖卜16例示本發明之DRAM包裝件之第一實施例，其中與 圖40-48之習知方法中者對應之諸部份以相同符號表示。 首先，請考慮此實施例中具有L0C結構之包裝件之構形 。此包裝件在結構上具有下列特色：一可熱凝衆亞胺型樹 脂層54a及一熱塑性聚爻胺型樹脂層54b層塵於1C晶片10 之鈍化膜13上，以形成一疊片54。在此二衆亞胺樹脂層54a 及54b ,提，供樹脂層54a防止密封樹脂之填料發射之 子所引起之軟誤差，一如圖41中之聚亞胺樹脂保護膜。並 且也利用樹脂層54b之熱塑特性，使引線框1丨之匯流排42 ，43及信號線44，45能熱壓及結合（裝架壓製）於此層。 亦即’對於該疊片54及樹脂層54a，設於1C晶片上之衆 亞胺樹脂層作用如第二保護膜，一如上述聚亞胺樹脂保護 膜14。在另一方面，熱塑性聚亞胺型樹脂層54b (保護膜 之一部份）用作如引線框Π之黏合费J,同時不使用圖Ο之 絶緣膠帶15。此爲一項顯著特色。 除了結合片1外，在幾乎整個部位均提供可熱凝衆亞胺 型樹脂層54a。在引線框π之匯流排42，43及信號線44， 45之壓緊結合部位（具有近乎完全相同圖案〉，由可熱凝 聚亞胺型樹脂層54a及熱塑性聚亞胺型樹脂層54b形成— 疊片54,形成一相當厚之凸條部份。在此凸條部份可熱 凝聚亜胺型樹脂層以54a’表示，以有别於在其他部位之相· 同類型樹脂層54a。 各聚亞胺樹脂層之厚度較佳爲予以選擇下（請見圖3 ) 〇 -13 - (請先閱讀背面之注意事項再填寫本頁) •裝· *1Τ 本紙張纽適用中關家標準（CNS) (----- 經濟部中央橾準局負工消費合作社印製 ^^ί2ββ Α7 _Β7____ 五、發明説明（I2 ) 可熱固聚亞胺型樹脂層54a，之厚度（a)=l〇-3〇ttm 熱塑性聚亞胺型樹脂層54b之厚度（b) = 15-35ttni 可熱凝聚亞胺型樹脂層54a之厚度（c)= 5-15WDI 可熱凝衆亞胺型樹脂層54a’及熱塱性聚亞胺型樹脂層54b 之總厚度（a+b)=35-65um 引線框（信號線及匯流排）之厚度（W)=約400 um 引線框之邊緣面輿熱塑性衆亞胺型樹脂層54b間之間隙 1 (d) = 100-150am。 以下將提出各衆亞胺樹脂層之上述厚度選擇之理由。 聚亞胺樹脂層54b之厚度〇>): 引線框之内引線安裝在1C晶片10上表面時，爲保證聚亞 胺樹脂層54b之可濕性，厚度（b)必須爲15-35 am。 衆亞胺樹脂層54a’之厚度（b)及聚亞胺樹脂層之總厚度（a +b): 由於厚度（a)應至少爲l〇um,故總厚度（a+b)爲35_65 /xm。此爲用以抑制引線框11與金屬層24間之二層聚亞胺 樹脂層54a’及54b之靜電電容，並掩護引線框以防α粒子 。總厚度（a+b)之上限予以選擇爲防止聚亞胺樹脂層由於 高水分吸收所引起之包裝件裂開，並且相對於lmm厚度 TS0P或其他薄包裝件，便於包裝件平衡之處理。 樹脂層54a之厚度（c): 爲防止由密封樹脂中之填料所發射子損壞電路， 此厚度應至少爲5am。在另一方面，爲防止1(：晶片之趣曲 ，此厚度應小於15 “ m。 ----Π-----(、裝 ： 一訂 I (請先閲讀背面之注意事項再填寫本頁)
A7 B7 發明説明（13 ) 51線框之邊緣面與樹脂層54b之邊緣面間之間隙（d): 此間隙（d)應爲l〇〇-15〇wm。聚亞胺樹脂層54b之面積 ，相對於内引線部份上之圖案應儘量小。但考慮引線框安 裳操作時位置之偏差，d應爲l〇〇-15〇ttm。如圓6中所示 ，如果d太小，可能容易形成無密封樹脂18之包裝件空隙 55°缩小衆亞胺樹脂層54b之面積，其理由爲防止1C晶片 之叙曲，及防止聚亞胺樹脂由於高水分吸收所引起之包裝 件裂開。' 對於整個包裝件，圖1中所示A , B，b , a，E , F ，H，I，及J所標示各部份之大小，可予設定如以下之 表I中所列示。
表I (請先閱讀背面之注$項再填寫本頁) -裝- 經濟部中央橾準局員工消費合作社印製 1mm TSOP 2.7mm SOJ A 0.195mm (195m m) 0.810mm (810 ttm) B 0.125mm (125 um) 0.200mm (200 am) b 0.020mm (20 //,111) 0.020mm (20 am) a 0.020mm (20 am) 0.020mm (20 u m) (C) (0.010mm (10 u ) (0.010mm (l〇tt m)) E 0.280mm (280 am) 0‘280mm (280 iim) F 0.370mm (370/Ltm) 1.380mm (1380am) H 0.360mm (36〇u^) 1.050mm (1050am) I 0.370mm (370/xm) 1 ‘ 380mm (1380 um) J 15.240mm(15240 a m) 15.240mm(15240 a m) 訂 線. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐5 經濟部中央標率局員工消費合作社印製 丄丄2 6 3 A? —^___ B7 五、發明説明（14 ) 考慮金屬線結合器之能力，並保證金屬線不在包裝件密 封樹脂之外表面及其附近露出，必須在引線框11上形成一 層厚度A爲195ttm之樹脂。即使考慮此因素時，在本發明 之應用實例也不使用習知之雙面附黏合劑绝緣膠帶用於引 線框Π之裝架壓製，而使用熱塑性聚亞胺型樹脂層54b之 熱塑特性（在加熱後之黏性），其形成第二保護膜之一部份 ;因而可具有1C晶片上之樹脂層之厚度Η在355-385ttm之 範園（例如36〇ttin)，以及在1C晶片下面之樹脂層之厚度 I在35〇-38〇am之範圍（例如37〇um) (1C晶片之厚度爲 28〇am) 〇 換言之，由於不用絶緣膠帶，並且弓丨線框直接結合在衆 亞胺樹脂層，故可獲得下列重要效果⑴一⑷。 ⑴可在裝架壓製後及在溫度循環期間防止金屬線斷裂。 由於在習知方法供安裝之絶緣膠帶厚達75-175um，故 熱應力高。在另一方面，在此實施例之情形，聚亞胺樹脂 層之厚度小至35-65um。因之，可具有較習知類型低30% 之抗張應力。 特别是，如圖7中所示，在包裝件内部，最大應力集中 在晶片之表面就在匯流排之角部P下面。因之，抗張應力 對元件之特徵顯示一種不利影響。在15(TC至-65¾之溫度 循環期間，在上述晶片之表面便導出抗張應力，並且在此， 實施例，在圓1中所示之構形經發現抗張應力爲2.90kg/ mm2。這較之圖41中所示結構之抗張應力4.20kg/mm2減 少约30%。 -16 - 本紙張尺度適用中國國家榡準（CNS ) A4規格(+ 210X297公釐） ----T--r.----裝---：---：-訂-------線 (請先閲讀背面之注意事項再填寫本頁) 3ίί2β8 Α7 Β7 五、發明説明（15 ) " ⑵可防止IR回流時可能發生之包裝件裂開。 由於黏合劑層（聚亞胺樹脂層）之體積減小，故水分吸 收減少。因之，可顯著減低IR回流時包裝件裂開之頻率， 或可完全防止。在此情形，所測量之所有12〇件樣本均發 現未發生包裝件裂開。 ⑶可防止包裝件翹曲。 特别是，在lmm TSOP等，可容易藉H與丨間之平衡獲 得上樹層厚度與下樹脂層者之間，相對於包裝件之晶片之 平衡。因此可抑制包裝件之勉曲至小於2〇um，或完全消 除魏曲。 ⑷可削減成本。 與習知绝緣膠帶（附著至引線框）之成本比較，在此實 施例之安裝結構，每單元之成本可削減至约爲1/7至1/33 或更低。 以下將介紹該實施例之包裝件之實例。 首先，在本例所使用之結構材料如下： 熱塑性聚亞胺型樹脂54b 抗拉強度：lOkg/min 2 (室溫） 拉伸模數：280kg/mm2 (室溫） 拉伸長度：10% (室溫） 體電阻率：6·3χ1〇ΐ6Ω-αη 漏泄電流：1.61x1011 (Α)(室溫） 1.07X l〇ii (A) ( PCT 在500h) (PCT(Pressure Cooker Test壓力鍋試驗）爲一種 -17 - (請先閲讀背面之注意事項再填寫本頁) -裝. 1訂 經濟部中央標準局員工消費合作社印裝 本紙張纽適用巾賴家縣（CNS ) ( 21GX297公釐) 經濟部中央樣準局員工消費合作社印製 311268 A7 B7 五、發明説明（16 ) 在latm之壓力下，將供試驗之樣本設定在121它，並觀察 試驗後之特徵變化，所進行之一種應力試驗方法） 熱解溫度：520¾ 熱膨脹係數：4.3X105 (1/1〇)(3〇-1〇〇·〇) 玻璃過渡：240¾ (供樣本評量爲在160-300¾之範園） 水分吸收：0.91%(22·(〇,相對濕度60%) 可熱凝聚亞胺型樹脂54a, 54a’： 1 抗拉強度：I5kg/mm 2 (室溫） 拉伸模數：300kg/min2 (室溫） 拉伸長度：30% (室溫） 體電阻率：l〇i6〇-cm 熱解溫度：500¾ 熱膨脹係數：4.0χ105(1/·〇)(30-100·〇) 水分吸收：0.80%(22·〇,相對濕度60%) 可熱凝模製樹脂18: 多功能環氧樹脂： 抗拉強度：I4.2kg/nun2 (室溫） 拉伸模數：l58〇kg/mm2 (室溫）
玻璃過渡點：l57eC 熱膨脹係數：0.9X105 (ι/·ο (低於玻璃過渡點）； 4.3Χ105(1/·〇 (高於玻璃過渡點）。 以下解釋此實施例中之包裝件製造方法之主要過程。首 先，如圖8中所示，將一層厚之可熱凝聚亞胺型樹 脂54a (SiC)塗布在一鈍化膜13上，有半導體電路形成於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2S»7公釐） -----— I-----裝-------1 ^ ―T-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 ^126β at Β7 五、發明説明（17 ) 其上。然後進行預烘乾（100tJX 360秒）。 如圖9中所示，藉曝光掩膜70使用UV光61進行總禮曝光 70秒。如圖10中所示，然後藉蝕刻形成結合片i之部份及 劃線（圓中未示），繼之衆亞胺樹脂在390¾熱凝60分鐘， 形成樹脂層54a。 如圈11中所示，以2〇um之厚度旋签塗布相同類型之聚 亞胺樹脂後，進行預烘乾（1001CX 360秒）。 t 如圖1 2所示，藉曝光掩膜8使用UV光7進行總體曝光 70秒後，如圖13中所示，蝕刻諸劃線及結合片，以適當保 證内引線寬度（〇.4mm) +凸起寬度d (在兩側面爲〇.immx 2)。然後在39〇tJ進行熱凝（固化）60分鐘。 如圖14中所示，敷著熱塑性聚亞胺型樹脂54B ,繼之爲 在熱板上在125¾預烘乾2分鐘。 如圖15中所示，在塗布抗蝕刻劑後，使用UV曝光設備在 250mJ/cm進行曝光，繼之爲使用一種鹼性顯影液，及以― 種保證内引線寬度（〇.4mm) +凸起寬度（兩面爲〇.lmmX2) ，形成樹脂層54b之適當方式所進行之劃線及結合片諸部 份之顯影處理（蝕刻）。 然後，在抗蝕刻劑剝離後，進行最後之固化（250¾ X 60分鐘）。如圖16中所示，藉CF4+O2等離子體72除去片 1上之鈍化膜。 另外，如圖2中所示，内引線（以42合金製成）予以在 35〇1父41^熱壓後，藉金屬線（以99.99%金製成）進行 金屬線結合，繼之爲注射模製可熱凝模製樹脂，然後在 -19 -
Hi! —4 |> J1--- u I -I-1» n —Ί I I-- 1 (請先閲讀背面之注項再填寫本頁) 本紙張尺度適用中國國家橾率（CNS ) 格（210X297公釐） 311268 A7 --- B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（18 ) 175tJ熱凝（固化> 5小時。所獲得之包裝件爲s〇J 34接 腳型，尺寸爲_密耳（寬）χ 875密耳（長> χ1〇6密 耳（高）（請見圖7 )。 對於在上述過程所製成之此實施例之包裝件進行下列諸 項評量： 引線框之裝架熱壓： 熱塑性聚亞胺型樹脂之玻璃過渡點較佳爲3〇〇.c或更低 。由於裝架之壓製溫度等於玻瑞過渡點+ 100.C，故考慮裝 架之可濕性，玻璃過渡點爲在160-300·〇之範圍時便能 獲得良好結果。 金屬線結合操作階段： 熱塑性衆亞胺型樹脂之玻璃過渡點較佳爲2〇(rc或更高 。理由如下：由於金屬線結合溫度爲2〇〇，c，如果玻璃過 渡點對聚亞胺樹脂低於2001C,則金屬線結合作業便在黏 彈性範圍以内，並可能容易發生引線結合上之缺陷。 設定在85〇t；/相對濕度85%後之IR回流試驗 如果可熱凝聚亞胺型樹脂之玻璃過渡點爲23〇eC或更低， 則可能容易發生包裝件裂開。此係因爲在包裝件内靠近晶 片之溫度由於IR回流（最高245eC )而達到約230·〇。 熱循環試驗（-65·〇至15〇tJ ) 在2000次循環後，不良率爲0/20(在20樣本中均無問題） ，亦即沒有問題。 (熱循環試驗進行如下：將樣本由-65¾加熱至150°C (超過）15分鐘，然後由150eC冷卻至-65·〇15分鐘。此取 -20 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝·
、1T 線 A7 B7 五、發明説明（l9 ) 爲一次循環。觀測數次循環後各特性之變化）。 電衰變（電特性試驗）： 在試驗中使用4M DRAM。以VCC=5.65V加於其上，觀測電 流 I dd 〇 膠帶附著之LOC (習知之樣本） 本發明之樣本 平均値 標準誤差
61.94mA 1.35mA
62.35mA 1.57mA 在試驗中使用4M DRAM。以VCC=4.35V加於其上，觀測 tRAC (自RAS之存取時間）。 膠帶附著之LOC 本發明之樣本 (習知之樣本） 平均値 74.31ms 75.95ns 標準誤差 1.92ns 2.11ns 在試驗中使用4M DRAM°tMc=80nsec，觀測允許操作之 電源電壓之範圍（Vcc限度）。 -n. JI. - HI · m I In I - I :，^T:n ... I m n (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 膠帶附著之LOC 本發明之樣本 (習知之樣本） 平均値 3.86V 3.91V 標準誤差 0.07V 0.10V -21 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
Sl^S6a A7 — ______B7_ 五、發明説明（20 ) 〜'' ' 如以上所解釋，習知之樣本與本發明之樣本其間之差 異很小。因之，就電衰變而言，本發明之樣本顯然無問題 〇 成本性能： 在6吋晶面上製造4M DRAM,根據本發明I單元之材料製 造成本約爲習知設計者之1/33。 圖17-26諸圖例示第二實施例具有某些與第一實施例不 同之特色。 根據第二實施例，如圖17中所略示，熱塑性聚亞胺型樹 脂層54b設於圖中由陰影部份所示之部位，亦即幾乎在Ic 記憶體單元90a, 90b, 90c, 90d之整個部位。 因之，代替如在以上實施例1中所採用，將熱塑性聚亞 胺型樹脂層54b設在引線框II之裝架部位（結合部位）， 也將其設在引線框11之結合部位之可熱凝聚亞胺型樹脂層 54a 上 〇 各衆亞胺樹脂層之厚度及其他參數較佳爲選擇如下： 樹脂層54b之厚度（b) = 15-35αιη 樹脂層54a之厚度（a) = 經濟部_央標準局員工消費合作社印裝 單元部份之末端與樹脂層54b之末端間之間隙e=〗〇〇-500 m ° a + b = 35-65 a m 至於整個包裝件，各部份之尺寸（請見圖2 )選擇如表 坩中所列示。 本紙張尺度適财) A4^ (训幻97公趁—- A7 一 _ B7 五、發明説明（21 ) 表 m 1mm TSOP 2.7mm SOJ A 0.195mm (195/zm) 0.810mm (810 a ®) B 0.125mm (125am) 0.200mm (200/χΐη) b 0.020mm (20 m) 0.020mm (20 u®) a 0.015mm (15u m) 4 0.015mm (15a®) E 0.280mm (280/im) 0.280mm (280 F 0.370mm (370 ttm) 1.380mm (1380 H 0,355mm (355 am) 1.045mm (1045ffl) I 0.370mm (370/^m) 1.380mm (138〇a®) J 15.240mm(15240 a m) 15.240nun(15240紅 m) (請先閲讀背面之注意事項算填寫本萸) 装 經濟部中央標準局員工消費合作社印製 對於此實施例之包裝件，可將引線框11直接裝架壓製及 結合在聚亞胺樹脂層上作爲保護膜，特别是在熱塑性聚炎 胺型樹脂層541)上。因之，可獲得在上述實施例1中所解 釋之效果⑴-⑷。另外，由於樹脂層54b設於單元部份之 幾乎整個表面，故保持間隙e 。因之，可進一步減少1C晶 片之翹曲。而且，晶片表面上之拉伸應力，就在匯流排之 角部下面爲3.31kg/min2，約低於習知設計者20%。 在此實施例，因爲熱塑性聚亞胺型樹脂層54b幾乎設於， 單元部份之整個部位，故該結構極爲有效防止〇ί粒子所弓丨 起之軟誤差。 亦即，由於單元部份覆蓋厚度15-35/xm之熱塑性衆亞胺 -23 - 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（22 ) 型樹脂層54b及厚度10-30 ttm之可熱凝聚亞胺型樹脂層54a 之層狀膜，故由此二樹脂層所作成之保護膜，其厚度爲35 _65am。此處，衆亞胺中之α粒子之飛行距離约爲3〇^m 。記憶體單元部份上之衆亞胺樹脂層在本發明之結構中 ’厚度（總厚度：a+b )至少爲35j^m〇可有效遮兹由構迤 樹脂18中或引線框中之填料（Si0等〉所發射之^粒子'， 並因此可防止記憶體單元部份之軟誤差。 聚亞胺樹脂層之厚度小時’（在習知方法），必須採取 措施減少cx粒子，諸如使用溶膠凝膠法減少Si〇2 (二氧 化石夕）中之轴或钍之含量。然而，這使成本上升。在一另一 方=在本發明之此一實施例，可如以上所解釋有效遮蔽 .^ . 私'子，並且如下表 中所π ’可削減模製樹脂之成本。 經濟部中央標準局員工消費合作社印製 有/無措施用以 _^少ot粒子_ 密封樹脂曾接受處 理，以減少來自填 料之CX粒子 密封樹脂未採取措 施，以減少來自填 料之〇(粒子（本實 施例） 填料中之鈾 及姓之含量 Ippb lOOppb 24 - 模製樹脂之 j格比例2.0 1.0 ! , ΓΓ-訂 1· I 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適财CNS ) ( ^^別公瘦 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（23〉 以下解釋此實施例中之包裝件製造方法之主要過程。首 先，如圖20中所示，將15am厚之一層可熱凝聚亞胺型樹 脂54A’塗布在鈍化膜13上，而有半導體電路形成於其上。 然後進行預烘乾（100¾ X 360秒）。 其次，如圖21中所示，使用UV光61,藉曝光掩模7〇之助 進行整體曝光70秒。如圏22中所示，然後藉蝕刻劑形成結 合片部份1及劃線（固中未示），繼之爲衆亞胺樹脂在 390¾熱凝60分鐘，形成樹脂層54a。 如圖23中所示，在塗布聚亞胺樹脂54B，後，在一熱板上 在125TC進行預烘乾2分鐘。 如圖24中所示，在塗布抗蝕刻劑91後，如圖25中所示使 用UV曝光設備進行曝光250mJ/cm,繼之爲劃線及結合片部 份之顯影處理，形成樹脂層54b。 在抗蝕刻劑剝離後，進行最後之固化（250eCX 60分鐘） 。如圖26中所示，藉CF4+〇2等離子體72除去片1上之鈍 化膜。 另外，如圖19中所示，内引線（以42合金製成）予以在 350勺父41^熱壓後，藉金屬線（以99.99%金製成）進行 金屬線結合，繼之爲注射模製可熱凝模製樹脂，然後在 175eC熱凝（固化）5小時。所獲得之包裝件爲S0J 34接 腳型，尺寸爲600密耳（寬）X 875密耳（長）X106密* 耳（高）。 圖27勺7諸圖例示實施例3，具有某些與實施例1不同 之特色。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---j---------裝------1 訂一!------線 (請先閱讀背面之注意事項再填寫本頁) 3·11268 Α7 Β7 五、發明説明（24 ) 根據實施例3，如圖27及28中所示，第二保護膜單獨由 熱塑性聚亞胺型樹脂層54b所形成。此樹脂層54b設於圖 17中由陰影部份所示之部位，亦即幾乎在1C記憶體單元 90a, 90b, 90c, 90d之整個部位（其他結構特色爲與上述 諸實施例者完全相同）。 聚亞胺樹脂層54b之厚度及其他參數較佳爲選擇如下， 並且材料（模製樹脂18>可與上述實施例1中所用者相同 (該材料可具有玻璃過渡點在210¾及介質常數3.3)。 樹脂層54b之厚度（b) ：= 30-50um 單元部份之末端與樹脂層54b之末端間之間隙e = 100-500 /X m 設定熱塑性衆亞胺型樹脂層54b之玻璃過渡點在210·〇, 其理由如下。引線框熱壓並結合在1C晶片之表面時，溫度 低於4001C,並且金屬線結合溫度設定在200亡，在溫度在 玻璃過渡點+ (100-150¾)之範園，可將引線框熱壓及結合 在1C晶片之表面上。引線框在溫度高於4〇〇亡予以熱壓及 結合時，便〔無法〕抑制引線框之氧化，對1C晶片元件之 熱衝擊以及熱應力。在200¾之金屬線結合溫度，爲一種 使能在大量生產時結合之溫度。玻璃過渡點不設定在2〇〇 C或更高時，在引線框結合之情形，便顯示熱塑性衆亞胺 型樹脂之黏性之效應。 至於整個包裝件，各部份之尺寸予以選擇如表IV中所列 示0 本紙張尺度適财關( CNS > A4⑽（2l〇x297公釐) i n LI n n m m n I I n n r-n n Μ T If n m n I ... u (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 A7 B7 發明説明（25 )
表IV lmin TSOP 2.7mm SOJ A 0.195mm (195am) 0.810mm (810u m) B 0.125mm (125^m) 0.200mm (200//m) b 0.030mm (30 u m) 0.030mm (30 am) E 0.280mm (280 am) 0.280mm (280 am) F 0.370mm (370/xm) 1.380mm (1380 ttm) Η 0.350mm (350u m) 1‘040ram (1040 a m) I 0.370mm (370 ttm) 1.380mm (1380am) J 15.240ram(15240 a m) 15.240min( 15240^1») (請先閲讀背面之注意事項再填寫本頁) 裝. 對於此實施例之包裝件，可將引線框11直接裝架壓製及 結合至衆爻胺樹脂層54b作爲保護膜。因之，可獲得在上 述實施例1中所解釋之效果⑴-⑷。另外，由於藉蝕刻以 線型輪廓除去結合片周邊上之樹脂層54b ,同時保持上述 間隙e (請見圖17),故可將1C晶片包裝件抑制至小於 10〇um。而且，晶片表面上之拉伸應力，就在匯流排之角 部下面爲2.90kg/nun2，约低於習知設計者30%。 在此實施例，因爲幾乎所有單元部份均覆蓋一由厚度超 過3〇um之熱塑性聚亞胺型樹脂層54b所作成之層狀膜， 故可遮蔽單元部份以防〇(粒子。對於此實施例之構形，可 有效遮蔽由模製樹脂18或引線框中之塡料（Si〇2等）所 發射之〇ί粒子，並因此可防止記憶體單元部份之軟誤差。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 線 經濟部中央標準局員工消費合作社印裝 ^^i2es A7 -------—______ B7 五、發明説明（26 ) 以下解釋此實施例中之包裝件製造方法之主要過程。首 先，如圖29中所示，將一抗餘刻劑層101塗布在純化膜13 上，而有半導體電路形成於其上。然後藉曝光掩模之助 (圖中未示）選擇性進行(JV照射，並除去未曝光部份（在 結合片上）。 如圖30中所示，藉抗蝕刻劑用作掩模選擇性除去以3 層13A後，如圖31中所示塗布熱塑性聚亞胺型樹脂層54B， ，繼之爲在熱板上在125¾預烘乾2分鐘。 如圖32中所示，塗敷抗蝕刻劑層。如圖33中所示，使用 一種UV分檔器供以250mJ/cm曝光，繼之爲劃線及結合片部 份之顯影處理，形成樹脂層54b。 在抗蝕刻劑剝離後，進行最後之固化（25(rc X 6〇分鐘） 。如圖34中所示，藉CF4+02等離子體除去片1上之鈍化 膜。 另外，如圖27中所示，内引線（以42合金製成）予以在 350¾ X 4kg熱壓後，進行金屬線結合（藉99 99%金製成 之金屬線）’繼之爲注射模製可熱凝模製樹脂，然後在 熱凝（固化> 5小時。所獲得之包裝件爲SOJ 34接 腳型，尺寸爲600密耳（寬）X 875密耳（長）xl〇6密 耳（高）。 對於以上在此實施例所形成之包裝件，進行下列詳量：， IR回流試驗： 在851〇/相對濕度85%凝固336小時後，IR回流試驗 (最高245*c )之結果如下。未產生包裝件裂缝。此係因 -28 - 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •裝. 經濟部中央標準局負工消費合作社印製 3也68 A7 B7 五、發明説明（27 ) 爲熱塱性衆亞胺型樹脂之水分吸收選擇爲低於】。 _此實施例 習知設計 故·障率 07TJ5 16/120 溫度循環試驗（-651C至150¾): 溫度循環，之試驗結果如下。未產生包裝件裂缝 _碑實施例 習知設計 2000次循環後 0/20 〇/2〇 之不良率 軟誤差： 如圖35中所示，由於熱塑性衆亞胺型樹脂層54b之厚度 爲3〇-5〇um，故可顯著減低4M DRAM之由α粒子所引起之 ASER (加速軟誤差率）及其他軟誤差。在另一方面，樹脂 層之厚度小於2〇μπι時，軟誤差率便行增加。 在此情形，如圖35中所示，引線框丨1在ic晶片表面上熱 壓並結合於樹脂層54b之表面時，引線框11便在深度約1〇 izm陷入樹脂層54b。因之，熱塑性聚爻胺型樹脂層54b之 厚度不設定在3〇am或更大時，便可能容易發生ASER問題。 如以上所解釋，爲了防止高ASER(加速軟誤差率），在 1C晶片之單元部份應形成厚度20以m或更大（在安裝前爲 30 a m或更大）之塗層。在習知之結構（圖41),僅有一 -29 - 本纸張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝_ 訂 經濟部中央棣準局員工消費合作社印製 311268 A7 經濟部中央標準局員工消費合作社印製 五、發明説明（28 ) 厚度〗之塗層（衆亞胺樹脂層）14塗布在晶片之單元 部份。因之，作爲一種防止ASER之措施，應進行處理將模 製密封劑中之鈾及钍含量減低至少於〗ppb (習知模製密封 劑中之鈾及钍含量约爲l00ppb) Q因之，模製密封劑之償 格爲習知價格兩倍。在另一方面，在此實施例，將厚度30 am之熱塑性聚亞胺型樹脂層54b塗布在單元部份。因之， 無需顧慮不，良ASER,並可利用習知之密封劑（具有i〇〇ppb 之鈾及钍含量），故可使償格減少一半。 寄生電容： 上述引線框用於DRAM之位元線時，爲了將寄生電容（位 元線至引線框電容）抑制至低於lpf，如圖邡中所示，熱 塑性聚亞胺型樹脂層54b之厚度必須大於3〇以讯。在引線 框壓製及結合後，厚度應大於2〇uin。 圖36中所示之曲線爲使用下列公式所求得。 C=4；z： e〇 ε /ln(4t 2 ) 其中，t :衆亞胺樹脂層之厚度 ε :聚亞胺樹脂之介質常數（3 3) ε〇 :眞空介質常數 C :電容 大量生產及成本性能： 熱塑性聚亞胺型樹脂層54b之厚度大糊u 固 化前大於800) ’將其餘刻需時約5分鐘 爲 不適合大量生產。在此實施例，由於上述厚度減主5〇" 或更小’故可縮短蝕刻時間。而且，此實施例中之包装件 -30 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本莧) -装.
•1T .1J JIIS * A7 311263 B7 五、發明説明（29 ) 不使用雙面黏性膠帶（绝緣膠帶）。引線框可予以直接裝 架壓製及結合。囡此，改進引線框之安裝可處理性，並可 顯著降低引線框之價格至約爲目前水準之1/7至1/10。 結合強度： 如圖37中所示，依據ISO標準4578-1979中所闡釋之 90·剝離試驗法進行測定，以求得熱塑性聚亞胺型樹脂層 54b與可熱凝聚亞胺型樹脂層54a’間之界面，以及熱塱性 衆亞胺型樹脂層54b與氮化物（鈍化膜13)間之界面處之 結合強度。根據ISO標準，在9(Γ剝離試驗所用之樣本， 厚度爲2.5±0.05cm。結果列示於以下之表V。 —-JJ---ΊΜ-111 -I--II η—訂 -----線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製
表 V 樣本 編號 熱塑性聚亞胺型樹脂 結合強度（g/cm) 玻璃 過渡點 熱解 溫度 水分 吸收 熱塑性聚亞胺型樹脂與 可熱凝聚亞胺型樹脂間 之結合強度 熱塑性衆亞胺型 樹脂與氮化物間 之結合強度 1 245 430 0.4 152 671 2 226 400 0.3 176 632 3 218 380 0.3 143 655 4 228 520 2.2 232 1012 5 228 440 1.8 481 1311 6 228 440 1.8 467 1431 7 228 440 1.8 432 1406 8, 260 480 1.2 145 903 9 240 450 1.5 273 892 10 180 350 1.6 262 1326 11 268 410 0.9 125 517 12 278 420 2.0 176 420 13 272 370 1.7 328 691 本紙張尺度適用中國國家標準（CNS ) Α4规格（210Χ297公嫠） -31 經濟部中央標準局員工消費合作社印製 A7 —* _— —_B7 五、發明説明（30 ) 對13種類型樣本，進行結合強度之測定 。結果指示熱塑 性聚亞胺型樹脂與可熱凝聚亞胺型樹脂間之結合強度低 於可熱凝聚亞胺型樹脂與氮化物間之結合強度。亦即，此 實施例中之一層結構（衆亞胺樹脂），其可靠性高於二層 結構者（熱塑性聚亞胺型樹脂/可熱凝衆亞胺型樹脂）。 由上述測定之結果，結合強度爲在下列範園： 熱塱性衆亞胺型樹脂與可熱凝聚亞胺型樹脂間之結合強 度：100~500g/cm 熱塑性聚亞胺型樹脂與氮化物間之結合強度：4〇〇_15〇〇 g/cm。 結合強度係由供剝離試驗之樣本厚度爲1〇以]11時之結果 所確定。剝離試驗中之樣本（特别是聚亞胺樹脂），其厚 度改變時，依據彈性機械分析所估計之結合強度如下。 P(1-COS0 ) + (P2 /2CsE)=Wa ⑶ 式中，P :結合強度（g/cn〇 Θ :剝離角度Γ ) E :供剝離之樣本之模數（dyn/cin2 Wa :結合功（erg/cm 2 ) cs :熱塑性聚亞胺型樹脂層之厚度（cm) 此處，0=90° ,則 P+(P2 /2CSE)= Wa ⑷
由以上公式，結合強度之可能範圍可概述於下列之表W 〇 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公着） I n 4Ί n 4J n n n I . .! n ΜΊ ΙΊ n I In In (請先閲讀背面之注意事項再填寫本頁) 8 6 2 1 /A 3 B7 五、發明说明（31 ) 表VI 熱塑性衆亞胺型 樹脂層之厚度 熱塑性衆亞胺型樹脂舆 可熱固聚亞胺型樹脂間 之結合強度 熱塑性聚亞胺型樹脂舆 氮化物間之結合強度 \0 u m 100-500g/cm 100-500g/c丨 實測値 20 w a 71*354g/cm 283-990g/cn 計算値 30 u b 58-289g/cm 231-808g/c· 40 ϋ m 50-250g/cn* 200-700g/cn 50 α λ 45-224g/cm 179-626g/cm 圖38例示本發明之實施例4 ,具有一種LOC構形爲一項 不同於上述諸實施例之特色。 (請先閱讀背面之注意事項再填寫本頁) 裝· 在此實施例，在斷線所示之1C晶片1〇上，結合片121及 131在左右兩侧排列成一列。信號線124，125及匯流排 122 , 123分别設於每列片之兩側。而且，對於每一片列 ，將金屬線W在一側結合至信號線，及在另一側結合至匯 流排，藉以作成連接（結構之其他特色基本上與上述諸實 施例中者完全相同）。 因之，不同於上述諸實施例，金屬線不跨越匯流排。引 線框141可以更可靠防止信號線與匯流排間之短路。因之 ，無需增加金屬線W之高度，有利減少樹脂模製包裝件之 厚度。 圖39例示本發明之應用於其他類型包裝件之實施例5。 在此實施例，對於多接腳QFP (方形平面包裝件）’具 有L0C結構之引線框，其1C晶片裝架部份經由熱塑性聚亞 胺型樹脂層54b熱壓並結合在1C晶片10上；在1C晶片10周 本紙張尺度適用中國國家榡準（CNS ) A4规格（210X297公釐） 訂 經濟部中央標準局員工消費合作社印製 1________B7 五、發明説明（32 ) 邊之結合片161藉金屬線15〇 , 151予以金屬線結合在内 引線部份153 , 154，並且整個组合件藉模製樹脂158予 以密封。樹脂層54b下面之薄膜結構，可爲與上述實施例 相同方式設計。 對於此實施例中之包裝件，不使用在兩面附著有黏合劑 之絶緣膠帶。因之，引線框藉熱塑性衆亞胺型樹脂層54b 裝架恩製及結合在1C晶片上。因之可獲得與上述實施例中 相同之效果。 另外，在1C晶片之周邊部份與内引線部份之間進行金屬 線結合。因之，如躅39中所示，可防止金屬線對晶片之經 常短路，此爲附著至裝架部份152之1C晶片1〇及内引線部 份彼此金屬線結合時，所容易發生之問題。 本發明業已在上文參照實施例予以解釋。但本發明不限 於此等實施例，只要遵照本發明之基本技術理念，便允許 其他種種修改。 經濟部中央標準局貝工消費合作社印製 例如，在上述實施例1 ,如圖3中所示，在引線框安裝 部位與其他部位之間，熱塑性衆亞胺型樹脂層54a之厚度 具有差異，但在幾乎整個部位選擇相同厚度（a)。在此情 形，可增進防止α粒子所引起之軟誤差之效果。對引線框 安裝部位外面之部位，增加樹脂層54a之厚度（c)時，可 保持此種效果。而且，可增加疊片之層數，例如，除了上 述二樹脂層外，可層壓一第三樹脂層。 而且，在圖3中所示之結構，可將熱塑性聚亞胺型樹脂 層54b，設於幾乎整個部位。就材料而言，使用衆亞胺樹 -34 - ^紙^尺^適用中國國家操準（CNS ] A4規格（210X 297公釐) '一 A7 B7 五、發明説明（33 ) 脂<»但也可使用其他類型樹脂，諸如衆酯樹脂及聚醚氨基 亞胺樹脂（可熱凝樹脂也是如此 >。對於模製樹脂，除了 多功能環氧樹脂外，也可使用其他類型，諸如正甲酚酚醛 清漆樹脂，聯苯樹脂，萘樹脂等。也可作成材料之各種變 化，以形成包裝件之各其他郝份。 而且，本發明可應用於各種型式之包裝件，諸如TSOP型 ,SOJ型等,。本發明不限於DRAM(16M, 64Μ等），其也可 用於各其他墊式之元件。 如以上所解釋，根據本發明，引線框之主要部份通過至 少作用如第二保護膜一部份之熱塑性樹脂層予以結合。因 之，Τ瀘少用以安裝引線框之黏合劑層之厚度。因此可防 止在裝架壓製後及在溫度循環期間金屬線之斷裂；也可減 少在IR回流期間所易於發生之包裝件裂開以保證包裝件 平衡（減少包裝件翹曲），並削減成本。 (請先閲讀背面之注$項再填寫本頁) a rn art · -裝. 訂 線 經濟部中央標準局員工消費合作社印裝
本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐）

Claims (1)

  1. 4 A8 B8 C8 D8 #、申請專利範圍 專利申請案第84103098號 ROC Patent Appln. No.84103098 修巧气申請年利释園中文本-附件一 Amended Claims in Chinese - End. I 巧國85年9月25日送呈） (bubmitted on September 25 , 1996) 1一種半導體元件包含： 一半導體晶片，於該半導體晶片上形成一電路； 一純化膜於該半導體晶片上； 一疊片膜，具有一可熱凝之α -阻擋層與熱塑性黏合 劑層接觸，該α-阻擋層配置於該鈍化膜上；及 一引線框，附著至熱塑性黏合劑層及電連接至電路。 2. 如申請專利範園第1項之半導體元件，具中該阻 擋層係以一種可熱凝聚亞胺型樹脂製成，而該熱塑性 黏合劑層係以一種熱塑性聚亞胺型樹脂製成。 3. 如申請專利範圍第2項之半導體元件，其中在引線框 附著之部位，熱塑性聚亞胺型樹脂層之厚度爲15至35 微米，而在其它地方之可熱凝衆亞胺型樹脂的厚度爲 5至15微米。 4. 如申請專利範圍第2項之半導體元件，其中熱塑性聚 亞胺型樹脂層也配置在引線框之非結合部位之可熱凝 聚亞胺型樹脂層上，熱塑性聚亞胺型樹脂層之厚度爲 15至35微米，而可熱凝聚亞胺型樹脂之厚度爲10至30 微米。 5. 如申請專利範園第2項之半導體元件，其中疊片之總 -36 * Qfi-QTI.1181a-T 本紙張X·度適用中國國家標準（CNS ) A4a格（210X297公釐〉 - ； ·.. Ί'.'] _ n —裝 n 訂 n^ (請先wt背面.V/·注意事項再填寫本I ) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 厚度至少在引線框之結合部位爲35至65微米。 6·如申請專利範固第1項之半導體元件，其中在引線框 結合部上之熱塑性黏合劑層之一端部自引線框之端部 凸出0.1至0.15毫米。 7. 如申請專利範園第1項之半導體元件，其中在半導體 晶片之結合片側面，在半導體晶片之單元部份末端與 熱塑性黏合劑層末端間之間隙爲1〇〇至5〇〇微米。 8. 如申請專利範圍第1項之半導體元件，其中元件之總 體由樹脂予以密封。 9. 如申請專利範園第1項之半導體元件，其中引線框由 一供信號接線之第一引線框部份及一供電源接線之第 二引線框部份所構成。 J0· -種製造_導禮元件之方·法，包含下列步骤： 提供一具有玄撐表面之半導體晶片； 配置一鈍化膜於該支撐表面上； 塗布一熱塑性樹脂層於該半導體晶片之鈍化膜上； 圖案化及固化該熱塑性樹脂層，以及 提供一引線枢； 將引線框結合於熱塑性樹脂層上。 1J.如申請專利範園第10項之方法，其中該晶片具有多數 個結合片以及在引線框結合後，進行一項將半導體晶 片之結合片金屬線結合至引線框之步骤。 本紙張尺度適用中國國家標率（CNS > Λ4规格（2!〇X297公釐）
    申請專利範圍 經濟部中夬標準局員工消費合作社印装 士= x附著—具有引線附著表面之引線框至-具有 文揮表面之半導體晶片之附著結構，包含： 一可熱凝膜實質覆蓋該支撑表面；及 熱塑性膜直接黏合夹於該引線附著表面及可熱凝 魏之間。 议如申請#_«12項之附著結構，其巾該支撐表面 X純化膜覆蓋，而可熱凝膜配置於該純化膜上。 如申請專利範圍第12項之附著結構，其中該可熱凝膜 爲0(-阻擋層。 瓜如申請專㈣12項之特結構其中該可熱凝膜 爲衆亞胺樹脂。 瓜如申請專利範圍第12項之附著結構，其中該熱塑性膜 爲聚亞胺樹脂。 J7.如申請專利範圍第12項之附著結構，其中該可熱凝膜 及該熱塑性膜爲聚亞胺樹脂。 仇如申請專利範圍第12項之附著結構，其中該熱塑性膜 主要係配置於鄰接該引線附著表面。 m如申請專利範圍第12項之附著結構，其中該可熱凝膜 具有一第一厚度於該支撐表面鄰接引線附著表面上， 而在其它地方具有實質較少之厚度。 诹如申請專利範圍第19項之附著結構，其中該可熱凝膜 具有约〗0至30微米之厚度於該支撐表面鄰接引線附著 -38 - 本紙張尺度適用中國國家標率（CNS ) Λ4規格（2丨0X297公釐） (請先閲讀背面之注意事項再填寫本頁) ---裝. 、11 A8 B8 C8 D8 S11268 申請專利範圍 表面上，而在其它地方爲约5至15微米。 迓如申請專利範園第19項之附著結構，其中該熱塑性膜 具有約15至35微米之厚度，且該可熱凝膜具有約10至 30微米之厚度於該支撐表面鄰接引線附著表面上，而 在其它地方爲约5至15微米。 請 先 閲- 讀― 背 冬: Ϊ 事 項 再 填 寫 本 頁 經濟部中央標準局員工消費合作社印製 9 3 本紙張尺度適用中國國家標準（CNS > Λ4规格（210Χ297公釐）
TW084103098A 1994-01-31 1995-03-31 TW311268B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02736794A JP3388369B2 (ja) 1994-01-31 1994-01-31 半導体パッケージ装置

Publications (1)

Publication Number Publication Date
TW311268B true TW311268B (zh) 1997-07-21

Family

ID=12219082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084103098A TW311268B (zh) 1994-01-31 1995-03-31

Country Status (4)

Country Link
EP (1) EP0665592A1 (zh)
JP (1) JP3388369B2 (zh)
KR (1) KR950034706A (zh)
TW (1) TW311268B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW378345B (en) 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
JP3427713B2 (ja) * 1997-01-22 2003-07-22 株式会社日立製作所 樹脂封止型半導体装置およびその製造方法
JP3169072B2 (ja) 1998-05-15 2001-05-21 日本電気株式会社 半導体装置
JP4666703B2 (ja) * 1999-10-12 2011-04-06 旭化成イーマテリアルズ株式会社 半導体装置及びその材料
JP4003780B2 (ja) 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
DE102005047856B4 (de) 2005-10-05 2007-09-06 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
JP2007207873A (ja) * 2006-01-31 2007-08-16 Aisin Seiki Co Ltd 電子装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234824B1 (ko) * 1991-03-20 1999-12-15 윌리엄 비. 켐플러 반도체 장치
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer

Also Published As

Publication number Publication date
EP0665592A1 (en) 1995-08-02
JP3388369B2 (ja) 2003-03-17
KR950034706A (ko) 1995-12-28
JPH07221259A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
TW442930B (en) Semiconductor device and manufacturing method thereof
JP3701542B2 (ja) 半導体装置およびその製造方法
TW564536B (en) Semiconductor device and mounting structure of semiconductor device
US6555416B2 (en) Chip size package semiconductor device and method of forming the same
US8241959B2 (en) Microelectronic packages fabricated at the wafer level and methods therefor
TW200522228A (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
JPH0897217A (ja) 半導体装置及びその製造方法
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
TW511401B (en) Method for manufacturing circuit device
JPH0729934A (ja) バンプを持つ半導体構造
US7678706B2 (en) Method of manufacturing a semiconductor device
TW311268B (zh)
US7615408B2 (en) Method of manufacturing semiconductor device
US7964493B2 (en) Method of manufacturing semiconductor device
JPS6239018A (ja) パツシベ−シヨン膜の形成方法
JPH1092865A (ja) 半導体装置およびその製造方法
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
US5990543A (en) Reframed chip-on-tape die
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JPH06177315A (ja) 多層リードフレーム
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
KR100222750B1 (ko) 단자형성이 용이한 탭 테이프 캐리어의 제조방법
US20050067682A1 (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
TW432644B (en) Ball grid array package with printed trace line and metal plug