TW306121B - - Google Patents

Description

經濟部中央梂隼局貝工消費合作社印製 S06121 at Β7 五、發明説明（/ ) 〔發明之背景〕 發明之領域 本發明係醑於具一倒裝於基片上之積體電路的電路结 構，該基片具金屬化而與該積體電路相連。特別地•本發 明係闞於該一具複數個装置之積《電路，其由基片上之金 靥化來提供裝置間的互連。 〔相闞技術] 由於砷化鎵（GaAs)積體電路相對地較為昂貴，其通 常用來製造撤波與奄米（am)波霣路如混合電路。該等需 要使用砷化鎵的主動装置被製於砷化鎵晶片上•其後該晶 Η被安裝於具一較廉價基片之一母板上|如矽、氧化鋁、 氧化鈹與氮化鋁。 具複數個主動装置之傳統式電路係藉由對各主動裝置 製造一分離式積體霣路或晶片來達成。«路金饜化與被動 裝置被印刷於母板上且其後各晶片被安裝於該母板之一分 配區。該晶片上的樓體電路可為非常簡單，如一單個F Ε Τ。其亦可為很複雜，與各種裝置结合Κ提供一全功能* 如係提供一放大器。 一複雜電路可能需要大量的該等晶片之製造與安裝。 單獨處理小晶片之所需亦會使製程多少變得昂貴。或者， 當一晶片具一複雜電路時，由於其比起一較其更籣單之晶 片需要更大的砷化鎵基片，故其製造上更為昂貴，且混合 電路結構之受益未被充份實現。 -3 - 本紙張尺度適用中國國家橾準（CNS > Α4規格（210X297公釐) ' 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁)

Λ、發明説明（工) 因 用 且所 , 將 法其 方， 成時 構路 的霣 路波 電米 合毫 混與 種波 1 微 要於 需用 此應 因被 路 窜 以 此 因 造 製 於 易 且 並 度 限 小。 最造 到製 低的 降效 寸有 尺供 片提 合基本 混鎵成 1 化的 當砷低 此之降 本數 於複 而輿 法 方 造子 製霣 其個 與數 路複 霄具 合其 混· 的成 良構 改被 一 片 由晶 J 藉一 要激。 概特出 之些提 明這中 發 明 C 發 置 裝 装上片 各片基 , 基底 子底該 纗一於 聯於位 U 成個 之構數 置被複 位路具 定® 其 選 一， 上，路 面地霣 同應次 共對的 1 。 路 之子電 片皤合 晶個混 該 一 總 於少一 置至為 設具稱 個置， 安。 被子 Η 靖 晶應 。 該對子 。 的端 子路別 端電個 的次的 置該路 位到電 子裝次 端安該 之被到 片子接 晶端連 於其被 應-此 對上因 上路置 面電裝 同次子 共該電 一 於等 之裝該 晶些 之該 置， 装置 的装 列鄰 陣相 大的 括列 包陣 一 少 從較 係括 好包 最可 片後 晶其 該片 晶 該 對1 為 計 設 被 亦 此 因 子 端 路 電 次。 ο 子 者端 同 片 不晶 或連 同互 中置陣 画装懕 。 相 割為 切可 供 列 ( -. 為裝 訂 線 (請先W讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作杜印製 於一較佳形式中，本發明提供一種連接複數個本質上 相同之主動裝置的裝置以用於多功能（多數功能）及多功 能（一種功能之多重性）操作之目的。這些装置被安裝於 —依次倒裝於一具被動元件之電路母板上的晶片。若疽些 被動裝置係在該晶片上•則昂贵的主動介霣的尺寸將會指 加，從而大大增加餹成本。此係因為作用區典型地小於非 本紙張尺度通用中國國家標準（CNS ) Α4规格（210Χ297公釐） B7 Λ、發明説明（j ) 作用區。 (請先閲讀背面之注意事項再填寫本頁) 本發明可被用於製造眾多不同類型的霄路*如放大器 、振邇器、偵测器、混合器、及其它使用複數個相同或不 闻主動裝置•最好係使用一單個主動裝置之矩陣晶片的堪 路° 如一特別實例，一依據本發明製成之推挽功率R · F •放大器包括一第一對主動裝置，如場效電晶體（FET )，具個別的控制端（閘極）與載流端（汲極與源極）。 各主動装置之載流端子之一被耦合到一參考霣位，如一« 路或實體接地。一輸入電磁耦合器，如一變懕器或一平衡 -不平衡變壓器，具一電氣耦埋到該對主動裝置之第一者 的輪入端與控制端之間的轆入初级導體一輪入次级導級電 磁耩合到該_入初鈒導體並電氣連接於該對主動裝置之第 二者的一輪入參考電位與一控制端之間。 經濟部中央標隼局貝工消费合作社印製 一輸出電磁耩合器具一電氣耦合於該第一主動裝置之 載流端之另者與輪出端之間的初级導體。一輸出次级専體 被電磁耦合到該輪出初级導體並被電氣網合於該第二主動 裝置之載流端的另者與輪出初級導體之參考®位間。 结果，該輪出端上的信號為由該對主動裝置所傳導之 信號的組合。該對主動裝置可被形成於一具連接到倒裝於 該變壓器或平衡一不平衡變壓器所形成之一基片上對懕纗 之主動装置之分離端的單晶片上。輸入與_出變壓器或平 衡_不平衡變壓器亦可被形成為基片上的榷襯或共平面波 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公釐） 306121五、發明说明（4 ) A7 B7 導。樓襯可為U型，具一相鄰於一第二部延伸的第一部 該第一部提供與 第一與第二部由 對於基片安裝， 經濟部中央標準局貝工消費合作杜印製 體。 襯至 形成為 載有該 因 鬣路。 所述及 〔附圖 第 T陣列 第 F E T 第 片的多 第 實施例藉 共平面波 延伸入 輸入信號 此很明顯 本發明的 附圖中所 一延該第二部傅输之信號的電磁耩合。該 延伸入U型槽襯之半導艚界定。該晶片相 其主動装置之一的控制端被倒裝於該半導 由使用U型槽端部的環形開口來提供一榷 導的轉換。逭些開口用作開路，藉此允許 該U型榷之開端導體接脚之俚別信諕導嫌 0 ，本發明提供一種構成籣單且成本低廉的 逭些與其它特激及優點在Μ下詳细描述中 說明的較佳簧施例中將更為淸楚。 籣要說明〕 一圖係為一用於製造依摟本發明之電路之具一 F Ε 之晶圓部份的籣化平面圖。 二圖係為可依攄本發明，使用一组第一圈陣列内之 來製造的一推挽式放大電路的示意圈； 三圖係為第二圔中使用一具一F Ε Τ掮展陣列之晶 重串聯電路的示意圖； 四圖係為可用於第三圖電路之一晶片的簡化平面疆 第五钃說明第三圖之使用微帶線路導體之電路的一第 實施例的平面圈； 第六圔說明可用於本發明之一第二實施例的一推挽式 -6- 本紙張尺度逍用中國國家揉牟（CNS ) A4规格（2丨0X297公釐） (請先閲讀背面之注f項再填寫本頁) 經濟部中央標準局貝工消费合作杜印製 A7 B7 五、發明説明（女） 放大器的藺化示意圈； 第七圖說明第三圖之使用槽襯之霣路的第二實施例的 平面騙； 第八_說明可作為一晶片用於第七_實施例之一陣列 内的FET配置的平面圖； 第九匾說明第三圓之使用共平面波導之霄路的一第三 實施例的平面圔； 第十·係為一放大麵•說明對第九之霣路内一晶片 的F E T配置； 第十一臞係為一平面圈，說明第三圔之具一槽期至雙 面波導之轉換的電路的一第四實施例。 〔較佳實施例的詳细說明] 本發明之一方面係針對一具複數個分別連接至一形成 於母板上之次電路之主動裝置的單晶Η的使用。首先參看 第一圖所示，一主動裝置之陣列1 0，如F Ε Τ 1 2所示 ，使用傳統技術形成於一晶圓1 4上。主動裝置一詞係相 單個元件，如二極觼或電晶體•或指任一相Μ的積》電路 ♦如一放大器。 垂直與水平虛線·如虛線1 6與1 8，說明用於從相 鄰的F Ε Τ中分開一或數組F Ε Τ的可能的鋸齒狀部或劃 線道。各FET包括一 W極20 ·或控制端、一源極22 與一汲極24。該源極與汲極亦被稱為載霣嫌。各閛極、 源極與汲極被連接到至少一個埋接端，如個別端子26、 -7- 本紙張尺度適用中國國家橾準（CNS ) A4规格（210 X 297公釐〉 ---------^------11------# (請先W讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標率局属工消費合作社印製 五、發明説明 ( b ) 2 8 與 3 0 〇 L. 1 I 晶 圓 1 4 可 被 大 ft 生 產 因 此 使 各 主 動 裝 置 的 製 造 相 請 1 1 | 對 便 宜 〇 其 後 f 選 定 的 晶 圓 可 藉 由 使 用 選 定 的 切 剌 棋 式 先 1 I 讀 1 1 來 分 割 而 被 分 為 主 動 裝 置 陣 列 因 此 所 得 的 晶 片 具 有 主 動 背 面 1 1 之 1 裝 置 > 該 等 主 動 装 置 具 有 在 位 置 上 與 母 板 上 之 連 接 蟠 相 對 注 意 1 事 1 應 的 連 接 端 0 藉 由 改 變 晶 圓 切 割 横 式 不 同 的 主 動 装 置 陣 項 再 1 | 列 可 被 用 Μ 形 成 不 同 的 霣 路 0 於 此 概 之 一 懕 用 中 晶 Η 4 % 本 1 袭 上 之 主 動 元 件 未 被 互 連 0 然 而 於 其 它 應 用 中 可 能 有 某 頁 1 1 些 互 連 而 各 主 動 装 置 仍 具 有 單 獨 的 連 接 端 0 此 後 一 特 激 1 I 之 一 實 例 顯 示 於 第 九 圖 與 第 十 圖 中 並 描 述 如 下 其 中 相 鄰 1 I 的 類 U 端 子 如 源 極 或 汲 極 被 連 接 一 起 0 1 訂 第 一 圈 說 明 本 發 明 之 一 簡 單 形 式 其 中 晶 圓 上 所 有 的 1 1 裝 置 相 同 〇 當 欲 使 用 不 同 裝 置 時 一 晶 圓 係 由 不 同 裝 置 串 1 | K 一 重 複 的 構 型 或 圖 案 形 成 〇 1 1 一 種 單 個 多 個 装 置 陣 列 可 被 使 用 的 應 用 係 用 在 — 用 1 線 於 高 電 流 傳 導 或 高 功 率 m 出 之 大 晶 « 的 閛 極 陣 列 的 構 成 中 1 1 〇 對 於 微 波 與 m 米 波 應 用 此 往 注 係 藉 由 F E T 利 用 1 | Wi 1 k i η so η組合器或等效物連接來提供以提供胆抗轉變以及 1 I 組 合 多 數 端 子 的 連 接 0 1 1 類 似 的 结 果 可 使 用 一 推 挽 式 放 大 霣 路 如 第 二 牖 中 所 1 1 示 之 電 路 3 2 來 達 成 〇 此 電 路 同 時 提 供 內 在 受 益 特 別 1 | 地 相 對 於 阻 抗 轉 變 9 於 傳 統 的 多 數 F E T 之 上 輿 功 率 放 1 I 大 器 並 聯 • 可 使 用 一 主 動 裝 置 陣 列 晶 片 ( 如 參 考 第 —- 所 1 1 I - 8 _ 1 1 本紙張尺度適用中國國家標準（CNS ) A4规格（21 OX 2的公釐） 經濟部中央揉準局貝工消費合作社印製 A7 B7 五、發明説明（q ) 述者）來構成。霄路32包括一輸入纗33、一由一第一 輪入耦合元件3 6構成之輸入«磁親合34與一Μ«磁方 式耦合到元件35的一第二輪入耦合元件36。 一晶片38，由處線表示，包括第一與第二FET3 9與40。元件35將該輪入端耦合到該第一FET之W 極。元件36將該第二F Ε Τ之閘極耦合到一共用霣位， 如接地。 F Ε Τ 3 9之汲極鶫由一形成一輸出霣磁鞲合4 5之 一部份的轆出耦合元件44而被耦合到一輪出端4 2。一 第二輸出耦合元件4 6，Κ電磁方式與元件44耦合，將 F Ε Τ4 0之汲極耦合到接地。 透過輪入與輸出上的電磁«合，信號被兩F Ε Τ分開 Μ供放大，。此结構可被用於一用於阻抗轉變的串聪/並 聯推挽配置，如第三圈中所示。此圔說明一具複數個串聪 (推挽）段的功率放大器50 *如段52與54。各段5 2與54包括電路部分5 6與5 8，該兩電路部份等效於 第二圖之轚路3 2，除了該兩霣路部份係連接一起而非埋 接到接地，如連接部6 0、6 2所示。此導致在接點處的 一事實接地。 藉由將一蝓入信號分為一用於各霣路段Μ及簠組輸出 信號，如藉由使用Wilkinson分配器，可獲得資II的功率姐 合。阻抗匹配可於單個F Ε T處或於信號分雕或簠組前後 提供。 -9- 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐） II 裝 I 訂——III1線 (請先閲讀背面之注意事項再填寫本頁) 五、發明説明 (》） A7 B7 F E T可與一 F E T的媒性陣列成一直線，該陣列可 由Μ參考第一 所述之方法製造的單晶片6 6形成。一示 鲔性F Ε Τ或晶片6 6之雙極霣晶《實«_樣顬示於第四 ®中。於此情形下，罨晶β顧示為«晶«對Q1與Q2、 Q3與Q4K類似者的後製品。各霣晶钃對與第三圈中所 示之一霣路部份內的第一與第二F Ε Τ相對應。如參考第 '-匾所述者，各FET，如FETQ1 ，包括一 W極68 一閜極端6 9 源極7 0 源極皤7 1、一汲極 經濟部中央揉準局貝工消费合作社印製 與一汲 於其所 功 大器7 ?、7 份8 0 —空氣 6由一 •如部 之較低 充的輪 體8 8 輪入側 微 或输出 極端7 行使的 率放大 4。晶 8與7 與8 1 橋8 4 空氣橋 份8 2 部位的 入信號 3。這些 個別職能 器5 0之 片7 5具 9。放大 。四分之 連接。類 8 7連接 s，對各 第二F Ε 。該等個 與8 9被耩合一 上一般形式的導 帶線路被設計為 姐抗被串《直至 m晶體對的结構可互不相闻，取決 一第一實 八個F E 器7 4包 一波的撤 似地•輪 。這些導 段提供輸 T，如F 別的第二 起。輪出 驩。 無論阻抗 該阻抗足 施例於第五 T，包括F 括類似的串 帶線路導》 入微帶媒路 髓*包括四 入信號。電 Ε T 7 7 與 F Ε T藉由 側上的該微 所需如何均 夠高•且其 _中顯 Ε T 7 鵰推挽 8 2與 導Η 8 分之一 示為放 6、7 電路部 8 3由 5與8 波部份 磁耩合向各段 7 8提供一補 個別的 箝鎳路 U型導 類似於 可達成。输入 後•其以適合 裝 訂 矣 (請先閲讀背面之注意事項再填寫本頁). -10 本紙張尺度適用中國國家揉準（CNS ) Α4洗格（210X297公釐〉 S06121 A7 B7 經濟部中央梂率局負工消费合作社印製 五、發明説明 ( 1 ) 於 欲 求 功 率 水 平 的 多 數 並 聯 段 埋 接 〇 1 1 1 第 六 至 第 八 圃 說 明 使 用 槽 m 實 施 本 發 明 的 — 功 率 放 大 請 1 1 | 器 9 0 〇 第 六 圖 係 為 —. 具 兩 F E T 9 1 與 9 3 的 的 推 挽 W 1 I 1 I 段 9 2 的 示 意 ΓΒΠ 画 其 中 該 兩 F E T 具 相 連 的 源 極 〇 兩 均 衡 背 面 1 I 之 1 _ 入 信 號 被 加 諸 於 個 別 的 閛 極 且 兩 均 衡 輸 出 信 號 形 成 於 % 1 I 個 別 的 汲 極 上 〇 事 項 再 1 1 | 第 七 圓 說 明 用 於 段 9 2 與 — 類 似 於 段 9 2 之 附 加 段 9 填 寫 本 1 裝 5 的 槽 襯 的 較 佳 形 式 如 其 將 出 現 於 一 母 板 之 基 片 上 N 頁 1 1 混 合 基 片 或 另 種 底 基 片 上 者 Ο 放 大 器 9 0 搡 作 性 地 等 效 1 | 於 放 大 器 7 6 〇 一 m 入 權 獮 9 4 亦 被 稱 為 一 放 大 器 9 0 之 1 I 電 路 之 一 次 電 路 且 可 由 相 反 的 平 面 等 體 9 6 與 9 8 形 成 » 1 訂 該 輪 入 檑 襯 9 4 被 構 形 為 類 似 — 倒 轉 的 // E 並 具 一 中 心 1 1 部 位 的 長 腳 9 4 a 相 反 延 伸 的 横 向 m 曲 部 9 4 b 與 9 4 1 | C Μ 及 平 行 於 中 心 接 腳 部 9 4 a 的 閉 端 外 部 接 脚 部 9 4 1 I d 與 9 4 e 〇 此 構 形 產 生 延 伸 在 權 襯 接 KP 部 之 間 的 個 別 的 1 線 開 端 導 體 指 9 6 a 與 9 8 a 〇 1 1 該 外 部 接 腳 部 用 作 R F 阻 滾 〇 該 m 出 播 襯 1 0 0 為 該 1 | 輸 入 槽 襯 之 — 鏡 像 並 以 同 一 方 式 作 用 儘 管 其 尺 寸 由 於 輪 1 1 入 與 輸 出 電 路 之 阻 抗 匹 配 差 異 互 不 相 同 0 對 應 的 F E T 结 1 1 構 藉 由 晶 片 1 〇 2 顯 示 於 第 八 圈 中 如 其 當 連 接 於 槽 期 9 1 1 4 與 1 0 0 上 時 所 呈 現 者 0 晶 片 1 0 2 包 括 F E T 9 1 1 | 9 3 \ 1 0 4 與 1 0 6 9 具 個 別 的 被 視 為 G S 與 D 的 Μ 1 I 極 、 源 極 與 汲 極 蝙 〇 這 些 端 子 輿 第 七 黼 中 的 對 應 端 子 排 成 1 1 - 11 - 1 1 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作杜印製 。4接號 為4F 於 62 連信 致 1 致用 116 該 大 1 専管 1 點 2 於 ο 片化儘 導接 1 伸 3 晶钃， 波一器延 1 列金驊 面於阻 8 導陣此並 平後霣 2 波 T 。 \ 共其一 1 面 E 像串 入，。體 平 F 鏡的 輪 a C 導 共於的作 188 地 出伸 2 操 的 11 接 輪延 3 挽 2 1 1 一 一 一 1 推 2 線與。 ，於帶於 1 單 be 異 對面用 與 一 8 8 差相平非 ο 為 11 配導地而 2 方 11 匹波接瞄 1 最線與 抗面的並 體體雙 b 阻平接列 導導為 8 。 了 共連陣 考號分 1 間除入之的 參信被 1 之 輸下 T 或該處線線 該 me A7 B7 五、發明説明（（。） 一直線。 晶片10 2被倒裝於第七圔所示之金鼷化上，其閛極 被連接到_入指的纗部，其源極被連接到一連接E形樓襯 之背面間之導體96與98的専饅1 08。導髓1 08用 作一實體接地。汲極蟠因此被連接到输出指的端部，如圓 所示。 第九_與第十麵說明實施本發明之一第三功率放大器 1 1 0。第九鼸說明一形成為一母板之基片上的金屬化的 次電路1 1 2 *且第十蒯係為一専装晶片1 14的放大圓 ，如其當被安装於該金鵰化上時所呈現者。如於1994 年8月2 6日提申的尚在申誚中並讓渡於與本發明相同之 代理人之美圃專利申請序號08/3 1 3 , 92 7中所述，共平面波 等亦提供用於功率放大器的阻抗匹配與信號傅输。 金靨化1 1 2包括一具一信號導體1 1 8與反面接地 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 裝 訂 線 (請先W讀背面之注意事項再填寫本页) A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明 ( 丨丨） 1 推 挽 的 該 金 臑 化 亦 可 被 鼸 易 構 成 〇 1· 1 I 第 十 圔 係 為 具 兩 組 ( 1 3 4 Ν 1 3 5 ) 雙 F Ε Τ 對 1 請 1 1 I 3 6 之 F E T 晶 片 1 1 4 的 說 明 〇 晶 片 中 各 F Ε Τ 對 1 3 先 閱 1 I 1 I 6 具 一 倒 裝 於 次 霣 路 上 對 應 級 子 的 相 建 蟠 〇 因 此 一 Μ 樋 背 面 1 1 之 1 端 1 3 8 被 埋 接 到 閛 « 1 3 9 與 1 4 0 〇 涯 極 皤 1 4 1 與 注 意 1 I 1 4 2 » 及 汲 極 端 1 4 3 被 分 別 連 接 到 源 極 1 4 4 1 4 事 項 再 1 1 | 5 與 汲 棰 1 4 6 〇 F Ε Τ 端 1 3 8 % 1 4 1 、 1 4 2 與 1 寫 本 1 裝 4 3 被 連 接 到 俚 別 的 次 霣 路 段 1 5 0 1 5 1 1 5 2 與 頁 1 1 1 5 3 0 1 I 汲 極 1 4 6 用 作 一 用 於 各 F Ε Τ 對 1 3 6 中 兩 F Ε Τ 1 | 的 雙 汲 極 〇 類 似 地 各 源 極 類 似 源 極 1 4 2 用 作 相 鄰 對 1 訂 中 相 m F E T 的 一 灌 極 〇 埴 些 兩 用 的 孀 子 因 此 實 際 上 為 連 1 1 接 端 0 1 I 儘 管 晶 片 於 此 實 施 例 中 被 特 別 設 計 其 可 被 修 正 為 從 1 I F E T 對 組 之 一 晶 圃 上 切 割 出 〇 於 該 一 情 形 下 分 離 的 源 1 線 極 端 將 被 供 給 各 F Ε Τ 對 1 3 6 或 燮 F Ε Τ 對 組 0 或 者 $ 1 1 放 大 器 1 1 0 可 Μ 並 聯 的 雙 金 羼 化 1 1 2 與 1 3 0 形 成 1 I ， 該 雙 金 騰 化 被 埋 接 到 —* 具 復 製 晶 片 1 1 4 之 F Ε Τ 構 型 1 1 的 單 晶 片 〇 1 1 最 後 9 第 十 一 圃 說 明 一 具 倒 装 於 F Ε Τ 晶 片 1 6 4 1 1 的 母 板 次 霣 路 1 6 2 之 功 率 放 大 器 1 6 0 的 一 部 份 * 如 虛 1 I 線 所 示 〇 如 具 放 大 器 1 1 0 的 此 情 形 » 晶 片 1 6 4 中 F Ε 1 1 I T 之 陣 列 1 6 8 内 的 F Ε Τ 9 如 F Ε Τ 1 6 6 ， 於 输 入 端 1 1 - 13 - 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 經濟部中央橾準局貝工消費合作社印製 A7 B7 五、發明説明（α) (w極）以電氣方式串聯。 次霄路1 6 2的輪入部份於此實施例中有所不同，其 提供一_入播襯1 70至雙共平面波導1 76與1 78的 轉換，該轉換藉由共平面導體1 72輿1 74形成。埴些 输出線可Μ類似於該_入電路的方式或如推挽線路般被組 合。一槽1 80於一接點1 82處分為延長的U型槽1 8 0a與180b *而非终止於第七圃所述之放大器90之 E型榷。 該U型搢終止於環形開口 80c與1 80d。這些開 口用作開路，藉此允許形成為延伸入U型榷之開端専體接 腳1 72a與1 74a之個別導«載有_入信號。一中間 導體1 84 »於晶片1 64之下速接到専體1 72與1 7 4 ·自接點182延伸到源極蟠•如FET的鳙子1 86 。F E T裝配與連接到導髓係與躭放大器9 0之所述相同 者0 因此，可Μ理解本發明提供一混合電路结構*其中複 數個主動裝置被形成，最好其係安裝於一晶片上之陣列中 *且單獨地連接到一形成於一母板之基片上的次霜路。本 發明特別地可用於多功能晶片與功率放大器*儒管其可應 用於任一需與複數個獮立的主動裝置相接觸的《路或«路 組合。本發明亦可特別懕用於FET的推挽配置，其中不 同的共平面金屬化圈案提供特別的益處。埋接亦可存在於 晶片上之主動装置之間•且無需涉及連接到各主動装置的 -1 4 - 本紙張尺度適用中國國家橾率（CNS ) A4规格（210X297公釐） ---------^------iT------典. (請先閲讀背面之注意事項再填寫本頁) 306121 經濟部中央橾準局貝工消费合作杜印製 五、發明説明（I)) 次電路。 依據本發明被有利實施的其它示範性霣路包括一具一 內部偵测器的功率放大器、一具一 R F低嗓音放大器的接 收器、一混合器•如一吉爾伯特格混合器、一具有或未具 一可調變霣容二極體的振盪器、與一中頻放大器。行使特 殊職能的二極體陣列，如被用於雙均衡或鏡像干擾抑制潘 合器，亦可依據本發明來建立。本發明亦可應用於移相器 ，特別係分配線路（人工傅输線）與離散的二極鱧/播合 器類型。 最好係*於所有這些情形中•矩陣晶粒或晶片僅具倒 装於一基片上的主動装置，如F E T與二極鱷。因此若干 優點可被實現。晶片可使用一單個的、簡單的FET (或 二極體）製程，K及一MMIC製程來製造。由於晶圓可 被切割為各種不同的構型，故照相製版可籣單地來配合。 此產品軍元其後可如照相製版般製造。缠宜的晶圓甚至可 於確定該運用之前被製造。因此可獲得高收益與高產悬的 產品。 因此一在此技藝中有經驗之人士可明瞭未改變由申請 專利範圍中界定之本發明的精神與範疇，及任一可能於等 效物之主旨下提供之修正的申請專利範_語言或含意的變 化可被作出。因此用於解釋與說明目的的較佳實施例可被 提供，但未具限制之意。 -1 5 - (請先閲讀背面之注意事項再填寫本頁) 裝· *11 線 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐）

Claims (1)

1. A8 B8 C8 D8 圍 煩··^委眞明 示"^年N月"^ θ^提之 修正本有無變更賞質内容是否准予修正。 經濟部中央標準局員工消費合作社印製 、申請專利範 1 · ~種構成一第一混合霉路（50)之方法，其包括步 软： 構成一具第一複數個電子装置（Q1,Q2)之第一晶片（66) Γ ^ ^ ’ 裝置（Ql, Q2)包括至少一個具一控制端（68)與） 兩載流端（70 ,72)的主動裝置（Q1，Q2),及至少兩個與各主 動裝置（Ql, Q2)相聯的晶片端（69, 71，73)，該等晶片端 包括與該控制端（68)相聯的一第一晶片端（69)及與該等載 流端（70, 72)之一相聯的一第二晶片端（71, 73); 於一具對懕於各晶片端（69,71,73)之基端（G,S，D)及該 等基端（G，S,D)間之互連的一第一底基片上構成一第一次電 路（35,45); 將該晶片（6 6 )倒裝於該次電路（3 4 , 4 5 )上，各晶片端 (6 9，7 1 , 7 3 )安装於相聯的基端（G，S，D )上K使該等電子 裝置（Ql, Q2)電氣互連。 2 ·如申請專利範圍第1項所述之方法，其中該構成 —第一晶片（6 6 )的步驟更包括於一第一晶圓（1 4 )上構成一 該電子裝置（1 2 )之一陣列（1 〇 )，並從該晶圓（1 4 )上切下複 數個具該等第一晶片（66)，各第一晶片（66)包括複數個電 子装置（Q1 , Q2)。 3 .如申請專利範圍第2項所述之方法’其中該構成 電子裝置（12)之該陣列（1〇)的步驟包括構成.電子裝置（12) 之該陣列（1 〇 )，於該等電子裝置（1 2 )間之晶圆（1 4 )上無互 連。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 306121 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 4 ·如申請專利範圍第2項所述之方法，其中該構成 一陣列（10)的步驟包括構成具該等相同電子裝置（12)之陣 列（1 0 )。 5 ·如申請專利範圍第4項所述之方法，更用於構成 一不同於該第一混合電路（80)之一第二混合電路（90)，該 第二混合電路（90)包括步驟： 於一第二晶圓（14)上構成該等電子装置U2)之一陣列 (10)； 自該第二晶圓（14)上切下複數個不同於該等第一晶片 (6 6 )的複數個第二晶片（1 0 2 )，各第二晶片U 〇 2 )亦具複數 個電子裝置（91,93)，各電子裝置（91,93)包括至少一個具 一控制端（G)與兩載流端（S,D)的主動裝置（91,93)、及至 少兩個與各主動裝置（9 1 , 9 3 )相聯的晶片端（G，S , D )，該等 晶片端 （G , S , D )包括與該控制端（G )相聯的一第一晶片端 (G)及與該等載流端 （S,D)之一相聯的—第二晶Η端 (S , D)； 於一亦具對應於各晶片端（G , S，D )之一基端（G , S，D )及 該等基端（G,S，D)間之互連的一第二底基片上構成一不同 於該第一次電路（8 2 )之一第二次電路（9 4 ); 將一第二晶片（1 0 2 )倒裝於該第二次電路上*各晶片端 (G , S , D) 安裝於相聯的基端（G，S,D)上該等電子裝置 (91 , 93 , 104 , 106)電氣互埋。 6 ·如申請專利範圔第5項所述之方法’其中該構成 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -------f —^------、玎-----f -線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 _______ 六、申請專利範圍 —陣列（10)之步驟包括構成包括電晶體（12)的電子裝置 (12)。 7 ·如申請專利範圍第4項所述之方法，更用於構成 —不同於該第一混合電路（74)之一第二混合電路（90)，該 第二混合電路（90)包括步嫌： 於一第二晶圓（14)上構成該等電子裝置（12)之相同的 陣列（1 0 ); 自該第二晶圓（14)上切下複數個該等第一晶片（66); 於一亦具對應於各晶片端（G , S , D )之一基端（G , S，D )及 該等基端（G,S,D)間之互埋的一第二底基片上構成一不同於 該第一次電路（82)之一第二次電路（94); 將一第一晶片（6 6 )倒裝於該第二次電路（9 4 )上，各晶 片端（G,S,D)安装於相連的基端（G，S,D)K使該等電子裝置 (Q1，Q2)電氣互埋。 8，如申請專利範圍第7項所述之方法，其中該構成 一陣列（14)之步驟更包括構成包括電晶體（12)之電子裝置 (12)〇 9 .如申請專利範圍第1項所述之方法’其中該耦合 步驟包括將各電子装置（Q1,^2)直接連接到該次電路 (34,35)。 1〇.如申請專利範圍第9項所述之方法’其中該安 装步驟包括將晶片（66)倒裝於該底基片上° 1 1 .如申請專利範圍第1項所述之方法’其中該構 -3 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇 X 297公釐） -------{' 丨&----.--ΐτ-----f -.ii (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 Bg C8 D8六、申請專利範圍 成一晶片（66)之步驟更包括構成具相同轚子裝置（Q1, Q2) 之該晶片（6 6 ) ° 1 2 ♦如申講專利範圍第1項所述之方法，其中該構 成一晶片（66)之步驟包括構成具複數個主動電子裝置（qi, Q 2 )之該晶片（6 6 )。 1 3 ·如申請專利範圍第1 2項所述之方法，其中該 耦合步驟包括將各主動裝置（Ql, Q2)直接埋接到該次電路 (34,45)。 1 4 ·如申請專利範圍第1 2項所述之方法，其中該 構成一晶片（66)之步驟包括構成具複數個端子（G,S，D)之該 晶片（6 6 )，於該晶片（6 6 )之一共用面上，該等端子（G，S，D ) 被連接到該主動電子裝置 （Ql, Q2)中至少一個，該構成 一次電路（34,45)之步驟包括構成於一共用面上具複數個 端子（G,S,D)的該次電路（34,45)，及該耦合步驟包括將該 晶片（66)之該等端子（G,S,D)倒裝於該次電路（34, 45)之端 子（G , S，D )。 1 5 ·如申請專利範圍第1 4項所述之方法，其中該 構成一晶片（66)之步驟更包括構成具連接到各主動電子裝 置（Ql, Q2)之至少一個端子（G，S,D)的該晶片（66)。 1 6 ·如申請專利範圍第1項所述之方法*其中該構 成一晶片（75)之步驟更包括構成具電子裝置（76, 77, 78, 79) 之間之電連接部（8 4 , 8 7 , 8 8 , 8 9 )的該晶片（7 5 ) ° 1 7 .如申諝專利範圍第1 6項所述之方法’其中該 -4 ~ (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 丨線 本紙張尺度適用中國國家標準（CNS ) A<4規格（210X297公釐） 經濟部中央標隼局員工消費合作社印製 A8 68 C8 D8 々、申請專利範圍 構成一晶片（75)之步驟更包括構成具電晶體（76,77,78,79) 形式之主動裝置Π 6 , Ή , 7 8 , 7 9 )的該晶片（7 5 )。 1 8 ·如申請專利範圍第1項所述之方法，其中構成 一晶片（66)之步驟更包括構成具電晶體（Ql, Q2)形式之主 動裝置（Q 1 , Q 2 )的該晶片（6 6 )。 1 9 .如申請專利範圓第1 8項所述之方法，其中該 混合電路（5G)是為一放大器（50)，該構成一晶Μ (66)之步 驟包括構成具複數個置於一線性陣列（64)内之場效電晶體 (Q 1 , Q 2 )的一晶片（6 6 )，該線性陣列（6 4 )具耦合到該等電 晶體閘極（6 8 )的晶片輸入端（6 9 )之一對應陣列（6 4 )。 20 .如申請專利範圍第1 9項所述之方法，其中該 構成該底次電路（80)之步驟包括形成複數個延伸到一埋接 區（75)的隔開的輸入導體（82,85,88)，各輸入等體 (82,85, 88)連接到一與各晶片輸入端（G)相聪的基極輸入端 (G)，且該安装該晶片（75)之步驟包括將該晶片（75)安装於 該連接區（75)内，各晶片輸入端（G)連接到相聯的基極輪入 端（G)。 21 ，如申請專利範圍第20項所述之方法，其中該 構成該底次電路（80)之步驟更包括將該連接區（75)之該等 輸入導體（82,83)之至少一部分Μ末梢連接一起的步驟。 22 ·如申請專利範圍第20項所述之方法，其中該 構成該晶片（7 5 )之方法更包括構成具耦合到該等電晶體汲 極或源極之晶片輸出端（D , S )之一線性陣列的該晶片U 5 )， -5 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X：W公釐） -------{ I裝----^--訂-----f -線 (請先閲讀背面之注$項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 且該構成該底次轚路（80)之步驟包括形成複數個延伸到該 連接區（75)的隔開的輸出導體，各輸出辱體連接到一與各 晶片輸出端（D,S)相聯的基極輸出端（D,S)，且該安裝該晶 片（75)之步嫌包括將該晶片（75)安装於該埋接區Π5)内’ 各晶片輸出端（D,S)連接到相聯的基極輪出端（D，S)° 23 *如申請專利範圃第2 1項所述之方法，其中該 構成該底次電路（80)之步驟更包括將該連接區（75)之該等 輸出導體之至少一部分K末梢連接一起的步驟。 24 ♦如申請專利範圍第1 9項所述之方法，其中該 構成該晶片（75)之步驟包括構成具一 IX N陣列内之該等電 晶體（7 6，7 7，7 8，7 9 )之該晶片（7 5 )，其中N是為一大於1的整 數，且該等晶片輸入端（G )是沿陣列長度分配。 25 ·如申請專利範圍第1項所述之方法，其中該構 成一晶片（66)之步驟更包括構成於複數個電子裝置（qi, Q 2 )之間無電連接之該晶片（6 6 )。 26·如申講專利範圍第25項所述之方法，其中該 構成一晶片（66)之步驟包括構成具電晶體（cn, Q2)形式之 主動裝置（Q 1 , Q 2 )的該晶片（6 6 )。 27 ·如申請專利範圍第25項所述之方法，其中該 構成一晶片（66)之步驟包括構成具僅含電晶體（Q1, Q2)之 電子裝置（Q 1，Q 2 )的該晶片（6 6 )。 2 8 · —種混合電路，其包括： —晶片（66)，具複數個電子裝置（Qi, Q2)，各電子裝 -6 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨Ο X 297公釐） n n^i nn n··— 1^1 m n^i —^ϋ nn *一eJml ml n (請先閲讀背面之注意事項再填寫本頁) 306121 A8 B8 C8 D8 六、申請專利範圍 置 （Ql, Q2)包括至少一個具一控制端（68)與兩載流端 (70, 72s)的主動裝置（Ql, Q2)，與至少兩個與各主動裝置 (Ql, Q2)相聯的晶片端（69,71，73)，該等晶片端包括與該 控制端（68)相聯之一第一晶片端（69)及與該等載流端 (7 0 , 7 2 )中之一個相聯的一第.二晶片端（7 1 , 7 3 ); 一底基片； 一次電路（34,45)，構成於該底基片上，該底基片具 —對懕於各晶片端（69,71,73)之基端（G,S，D)及該等基端 (G , S , D )間之互連； 該晶片（6 6 )被倒裝於該次電路（3 4，4 5 )上，各晶片端 (69, 71，73)被安装到相聯的基端（G,S,D)上K使該等電子装 置（Ql , Q2)電氣互連。 29 .如申請專利範團第28項所述之電路’其中該 晶片（6 6 )於該等電子裝置（Q 1，Q 2)之間未包括互連。 30 ♦如申請專利範圍第28項所述之踅路’其中該 等電子裝置（Ql, Q2)僅包栝電晶體（Ql, Q2)° 31.如申請專利範圍第28項所述之電路，其中該 次電路（3 4 , 4 5 )互連該次電路端（G，S，D )。 32 .如申請專利範圍第28項所述之踅路’其中該 等電子裝置（Ql，Q2)為相同。 33 .如申請專利範圍第28項所述之電路’其中該 等主動裝置U 1 , Q 2 )為電晶體（Q 1 , Q 2 )。 34 .如申請專利範圍第2 8項所述之霄路’其中該 -7 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ2<ί7公釐） -------(丨裝----^--訂-----ί -線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 ABCD 經濟部中央榡準局負工消費合作社印製 六、申請專利範圍 等主動裝置（Q 1 , Q 2 )是被直接連接到該次電路（3 4，4 5 )。 35 .如申請專利範圃第28項所述之電路，其中該 晶片（114)更包括主動装置（136)之間之電連接部 (138,142,143,146)。 36 ·如申請專利範圍第28項所述之電路，其中該 晶片（6 6 )具複數個設於一線性陣列（6 4 )内之電晶體（（Q 1 , Q 2 , Q 3 , Q 4 )，該線性陣列（6 4 )具一耦合到該電晶體控制端 (68)的晶片輸入端（69)的對應陣列。 37 .如申請專利範圍第36項所述之電路，其中該 底次電路（8 D )包括複數個延伸到一連接區（7 5 )的隔開的輪 入導體（8 2 ,8 5, 8 8 )「，各輸出導髅（8 2 ,8 5,8 8^埋接到一與各 晶片輸入端（6 9 )相聯的基極輸入端（G ) ’且該晶片 Π 5 ) 是被安装於該連接區（75)内，各晶片輸入端（69)連接到 相聯的基極輸入端（G)。 38 .如申請專利範圍第37項所述之電路’其中該 連接區（75)之該等輸入導體（82,83)之至少一部分Μ末梢 連接一起（8 4 )。 39 ·如申請專利範圍第37項所述之電路，其中該 晶片（7 5 )具一耦合到電晶體載流端（7 1，7 3 )的晶片輸出端 (D , S )的一線性陣列，該底次電路（8 Q )具複數個延伸到該 連接區（75)的隔開的輸出導體’各輸出導體連接到一與各 晶片輸出端（D，S )相聯的基極輸出端（D , S ) »且該晶片（7 5 ) 是被安裝於該連接區（75)內’且各晶片輸出端（D,S)是被連 -8- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -------一-丨裝-------訂----7丨線 (請先閱讀背面之注意事項再填寫本頁} A8 B8 C8 D8 '、申請專利範圍 接到相聯的基極輸出端（D，S )。 40 ·如申請專利範圍第39項所述之電路，其中該 連接區（75)之該等輸出導體之至少一部分Μ末梢埋接一起 Ο 4 1 ·如申請專利範圍第36項所述之電路，其中該 等晶片電晶體（7 6 , Ή，7 8 , 7 9 )是被設置於一 1 X Ν陣列内，其 中Ν是為一大於1的整數，且該等晶片輸入端（G)是沿該陣 列之長度分配。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210Χ297公嫠〉