CN110867442A - 集成无源耦合器和方法 - Google Patents

集成无源耦合器和方法 Download PDF

Info

Publication number
CN110867442A
CN110867442A CN201910807003.9A CN201910807003A CN110867442A CN 110867442 A CN110867442 A CN 110867442A CN 201910807003 A CN201910807003 A CN 201910807003A CN 110867442 A CN110867442 A CN 110867442A
Authority
CN
China
Prior art keywords
solenoid
integrated circuit
metallization stack
coupler
passive coupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910807003.9A
Other languages
English (en)
Inventor
奥利弗·泰森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN110867442A publication Critical patent/CN110867442A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H04B3/56—Circuits for coupling, blocking, or by-passing of signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electromagnetism (AREA)
  • Near-Field Transmission Systems (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种集成电路包括半导体衬底和位于所述衬底上的无源耦合器。所述耦合器包括螺线管。所述耦合器还包括穿过所述螺线管的信号线。一种制造集成电路的方法。所述方法包括提供半导体衬底并在所述衬底上的金属化堆叠中形成无源耦合器。在所述衬底上的所述金属化堆叠中形成所述无源耦合器包括使用所述金属化堆叠的多个金属层中的图案化金属特征形成所述螺线管的一个或多个绕组。在所述衬底上的所述金属化堆叠中形成所述无源耦合器还包括使用所述金属化堆叠的一个或多个金属层中的一个或多个图案化金属特征形成信号线。所述信号线穿过所述螺线管。

Description

集成无源耦合器和方法
技术领域
本说明书涉及一种集成无源耦合器和一种制造集成无源耦合器的方法。
背景技术
耦合器用于许多RF电路中以捕获信号的一小部分，所述信号将由电力检测器(例如基站中的遥测相关应用)读取。由于应用周围的条件可能不同，这可能导致阻抗值的改变，这可以通过电压驻波比(VSWR)来确定。一种使耦合器更强大的方法是保证方向性水平大于10dB。指令耦合器通常也占据集成电路(IC)上的大面积区域，并且难以考虑制造工艺变化。实际上，在核心IC中，必须通过数个耦合器测量若干不同的电压电平，这取决于输出信号电平。
发明内容
在随附的独立权利要求和从属权利要求中阐述了本公开的各方面。来自从属权利要求的特征的组合可按需要与独立权利要求的特征组合，且不仅仅是按照权利要求书中所明确地陈述的那样组合。
根据本发明的方面，提供一种集成电路，其包括：
半导体衬底；以及
无源耦合器，其位于所述衬底上，
其中所述耦合器包括：
螺线管；以及
信号线，其穿过所述螺线管。
根据本公开的另一方面，提供一种制造集成电路的方法，所述方法包括：
提供半导体衬底；以及
通过以下操作来在所述衬底上的金属化堆叠中形成无源耦合器：
使用所述金属化堆叠的多个金属层中的图案化金属特征形成所述螺线管的一个或多个绕组；以及
使用所述金属化堆叠的一个或多个金属层中的一个或多个图案化金属特征形成信号线，其中所述信号线穿过所述螺线管。
提供位于集成电路(IC)的衬底上的无源耦合器可允许IC收集位于信号线上的信号的所需部分以供处理。
可隔离螺线管的第一端。螺线管的第二端可形成螺线管的耦合输出。耦合输出可用于收集位于信号线上的信号的所需部分以供处理。螺线管的第一端的隔离可增强耦合器的方向性。
螺线管的耦合输出可耦合到电力检测器。
集成电路可包括多个开关。每个开关可耦合于螺线管的相应绕组与螺线管的耦合输出之间。可使用一个或多个晶体管实施开关。
所述多个开关是可断开且可闭合的，以选择耦合于螺线管的隔离的第一端与螺线管的耦合输出之间的所述螺线管的数个绕组。因此，可以允许调谐无源耦合器的耦合系数和/或方向性。
集成电路可包括可用于选择性地断开和闭合多个开关的控制器。
集成电路可包括用于存储每个开关的断开/闭合状态的存储器。这可允许存储一组开关的预定配置以供稍后使用(例如，以考虑制造工艺变化)。
集成电路可包括位于衬底的表面上的金属化堆叠。螺线管和信号线可由位于金属化堆叠的金属和通孔层中的图案化金属特征形成。使用金属化堆叠形成螺线管和信号线可以允许特别紧凑的结构，其不需要在IC上占据大量空间。
螺线管可包括多个绕组。每个绕组可包括第一绕组区段，所述第一绕组区段包括位于金属化堆叠的第一金属层中的图案化金属特征。每个绕组还可包括第二绕组区段，所述第二绕组区段包括位于金属化堆叠的第二金属层中的图案化金属特征。每个绕组可另外包括将第一绕组区段联接到第二绕组区段的至少一个通孔。此布置可为螺线管提供特别紧凑的结构，从而使插入损失最小化。
所述绕组中的一个的绕组区段的端可形成螺线管的隔离的端。
信号线可包括细长图案化金属特征，其在位于金属化堆叠的第一金属层与第二金属层之间中的金属层中。此布置可为螺线管提供特别紧凑的结构。举例来说，螺线管和信号线可以在金属化堆叠中构造至少三个邻近的金属层(例如，M4、M5、M6)。
信号线可以是电感器。
根据本公开的另一方面，提供一种基站，其在蜂窝式电话网络中，所述基站包括上文所阐述的种类的集成电路。
根据本公开的另一方面，提供一种汽车无线电检测和测距(RADAR)系统，其包括上文所阐述的种类的集成电路。
附图说明
下文中将仅借助于例子而参考附图来描述本公开的实施例，在附图中相同的附图标记是指相同的元件，且在附图中：
图1到3示出根据本公开的实施例的集成无源耦合器的各个层；
图4示出根据本公开的另一实施例的集成无源耦合器；以及
图5示出根据本公开的实施例的另外包括多个开关的图1到3中所示出种类的集成无源耦合器。
具体实施方式
下文中参考附图来描述本公开的实施例。
图1到3示出根据本公开的实施例的集成无源耦合器10的各个层。如下文将描述，无源耦合器10可集成在包括半导体衬底的半导体管芯上。衬底可例如包括硅。
无源耦合器包括螺线管和穿过螺线管的信号线。这可允许包括无源耦合器的集成电路收集位于信号线上的信号的所需部分以供处理。如下文关于图4将描述，可提供多个开关以用于选择要耦合于螺线管的隔离的第一端与螺线管的耦合输出之间的螺线管的数个绕组。可以允许调谐耦合器的耦合系数和/或方向性。因此，可以提供一定程度的灵活性，以允许优化无源耦合器的耦合系数与方向性之间的折衷。
在本实施例中，无源耦合器10可形成于金属化堆叠中，所述金属化堆叠形成于半导体衬底的表面12上。如半导体制造领域中已知，金属化堆叠通常包括积累在集成电路(IC)的半导体衬底的表面上的一系列层。层包括多个金属层(其可由例如M1、M2、M3、M4、M5、M6......标示)，其含有被介电质环绕的图案化金属特征。图案化金属层可通过光刻工艺形成。层还包括一系列通孔层，其位于堆叠的金属层之间。通孔层(其可由例如V1、V2、V3、V4、V5、V6......标示)包括被介电质环绕的导电通孔。导电通孔延伸通过通孔层，以便互连位于金属层中的图案化金属特征。金属层和通孔层可通常以如下顺序积累：M1、V1、M2、V2、M3、V3、M4、V4、M5、V5、M6、V6......。以此方式，有可能在堆叠中积累三维导电结构。
图1示出在此实施例中形成无源耦合器10的金属化堆叠的下层。应了解，本文中所描述的种类的无源耦合器10可位于金属化堆叠中的任何位置且占据任何数目个层。在本实施例中，无源耦合器10形成于金属层M4、M5、M6和其相邻通孔层中。出于清晰性和简洁的目的，此处将不描述与无源耦合器10不相关联的金属化堆叠的任何特征(例如，在底层M1、M2、M3......中，或在位于层上方的任何层中。
在此实施例中，无源耦合器10包括多个第一绕组区段2，其由位于金属层M4中的一系列图案化金属特征形成。第一绕组区段2是通常是细长的且大体上彼此平行地延伸。每个第一绕组区段2的端可形成为岛状物14，其可容纳位于通孔层V4中的相应通孔4的着陆。
在本实施例中，位于螺线管的一端处的第一绕组区段2中的一个的一端(例如，所述第一绕组区段2的岛状物)形成螺线管的隔离端78。金属层M4还可包括另一岛状物144，用于着陆来自通孔层V4的另一通孔114。另一岛状物位于螺线管的与隔离端78相对的端处。
图2示出在此实施例中的下一金属层(M5)和通孔层V5的图案化金属特征。
金属层M5中的图案化金属特征包括信号线6。在此实施例中，信号线6包括细长金属特征，其延伸通过螺线管。确切地说，形成信号线的细长金属特征可沿着螺线管的中心轴延伸。应注意，在此实施例中，第一绕组区段2不关于螺线管的中心轴正交地延伸但代替地成角度，以便促进基本上螺旋形螺线管绕组的形成。对于下文将描述的第二绕组区段32通常也是如此，尽管第二绕组区段32通常关于中心轴线在与第一绕组区段2相对的方向上成角度。
金属层M5中的图案化金属特征还包括数个岛状物24。岛状物可定位于关于图1所描述的岛状物14和通孔4正上方。通孔4可电互连岛状物14和岛状物24。岛状物24还容纳位于V5中的数个相应通孔18的着陆。另一岛状物244和另一通孔214也可设置有另一岛状物124和另一通孔118。应注意，虽然螺线管的隔离端78可设置有岛状物24，但是无需设置有通孔18。
图3示出在此实施例中的下一金属层(M6)的图案化金属特征。
在此实施例中，无源耦合器10包括多个第二绕组区段32，其由位于金属层M6中的一系列图案化金属特征形成。与第一绕组区段2类似，第二绕组区段32是通常是细长的且大体上彼此平行地延伸。每个第二绕组区段32的端可形成为岛状物34，其可容纳位于通孔层V5中的通孔18中的相应一个的着陆。以此方式，第一绕组区段2和第二绕组区段32可通过通孔4、岛状物24和通孔18通过金属化堆叠互连，以便形成螺线管的大体上螺旋形绕组。应注意，M6中无第二绕组区段32连接到螺线管的隔离端78。另一方面，位于螺线管的相对端处的第二绕组区段32中的一个通过另一通孔114、另一岛状物244和另一通孔214与另一岛状物144互连。在此实施例中，另一岛状物144形成螺线管的耦合输出72。
图1到3还示意性地相应地示出金属和通孔层M4、V4、M5、V5、M6的其它特征20、40、60、80、100。本发明的实施例是基于CPW(共面波导)实施，其中特征20、40、60、80、100形成包括针对CPW模式的接地轨的侧向轨。在其它例子中，举例来说在微带实施中，可省略这些特征20、40、60、80、100。
尽管在图1到3中示出的实施例中第一绕组区段2和第二绕组区段32被单个金属层(M5)分离，但可以设想它们可以被多于一个金属层分离。这可以允许关于信号线6的形状和配置的更大灵活性。为了在此实施例中实施第一绕组区段2和第二绕组区段32的互连，可使用额外通孔和岛状物(类似于通孔4、18和岛状物24)。尽管如此，图1到3的实施例示出最紧凑的布置，其可以允许插入损失最小化。
如上文所提及，螺线管的第一端被隔离且螺线管的第二端形成螺线管的耦合输出72。如上文关于图1到3所描述的金属化堆叠中的螺线管的构造可为螺线管的隔离端78提供高度隔离，这又可得到方向性得到改进的无源耦合器10。信号线6可形成无源耦合器10的信号输入74和信号输出76。举例来说，信号线可携载RF或毫米波信号。出于本公开的目的，“射频(RF)”是指通常处于，但不限于10MHz≤f≤12GHz范围内的频率。出于本公开的目的，“毫米波”是指通常处于，但不限于12GHz≤f≤300GHz范围内的频率。举例来说，可使用Ku(12到18GHz)、K(18到27GHz)或Ka(26.5到40)频带中的频率。
如上文所提及，穿过螺线管的信号线6的布置可允许包括无源耦合器的集成电路收集位于信号线上的信号的所需部分以供处理。举例来说，螺线管的耦合输出72可耦合到电力检测器。电力检测器可连同无源耦合器10一起集成在IC中。
图4示出根据本公开的另一实施例的集成无源耦合器10。在此实施例中，信号线6形成无源组件，例如电感器70。电感器70的端形成无源耦合器10的信号输入74和信号输出76。可以设想此实施例可实施于上文关于图1到3所描述的种类的金属化堆叠中，其中信号线6并非如所述实施例中所示出为基本上线性的，而是被成形为形成电感器绕组。应注意，电感器70的绕组将穿过形成于堆叠中的螺线管绕组，如先前所描述。
图5示出根据本公开的实施例的另外包括多个开关50的图1到3中所示出种类的集成无源耦合器。开关50各自耦合于螺线管的相应绕组与耦合输出72之间。开关50可例如使用多个晶体管实施，所述晶体管可位于IC的衬底中。金属化堆叠可设置有图案化金属特征，以将每个开关50的第一侧(例如，源极)连接到螺线管的绕组中的一个。举例来说，每个开关的第一侧可连接到岛状物14、24或34中的一个。通常，连接将形成为使得在螺线管的每个相应绕组之后连接开关。举例来说，单个螺线管绕组可位于螺线管的隔离端78与开关50中的第一开关之间，且接着可隔距隔离端78两匝的距离连接第二开关等等。在本实施例中，螺线管具有六个绕组和六个开关50，每个开关50连接到绕组中的一个。应了解，螺线管可具有任何数目个绕组和开关50，且螺线管的每个绕组没有必要设置有开关50。每个开关的另一侧(例如，漏极)连接到耦合输出72，如上文所提及。
在此实施例中，开关50通过闭合开关50中的选定一个开关同时保持其它开关50断开来允许调谐螺线管中要使用的绕组的数目。举例来说，在图4中，示出闭合开关50A，同时使其它开关50均保持断开。在此状况下，启用位于螺线管的隔离端78与耦合输出72之间的螺线管的所有(六个)绕组。在另一例子中，闭合开关50C，接着将仅启用六个绕组中的四个。以此方式，可选择性地更改启用的绕组的数目，以便调谐无源耦合器10的耦合系数和/或方向性。因此，无源耦合器10的耦合系数和/或方向性可以是可编程的。举例来说，这可允许考虑到制造工艺变化。
在一些实施例中，集成电路可包括可用于选择性地断开和闭合多个开关50的控制器。集成电路还可包括用于存储每个开关的断开/闭合状态的存储器。这可允许存储一组开关50的每个开关50的预定状态以供稍后使用。举例来说，可确定存储的一组预定开关状态并将其存储为校准过程的部分。
本文中所描述的种类的集成无源耦合器可设置于蜂窝式电话网络中的基站中。在另一可能的应用中，本文中所描述的种类的集成无源耦合器可设置于汽车无线电检测和测距(RADAR)系统中。在另一可能的应用中，本文中所描述的种类的集成无源耦合器可设置于无线局域网(WLAN)的前端组件中。
因此，已描述一种集成电路，其包括半导体衬底和位于衬底上的无源耦合器。所述耦合器包括螺线管。所述耦合器还包括穿过所述螺线管的信号线。一种制造集成电路的方法。所述方法包括提供半导体衬底并在所述衬底上的金属化堆叠中形成无源耦合器。在所述衬底上的所述金属化堆叠中形成所述无源耦合器包括使用所述金属化堆叠的多个金属层中的图案化金属特征形成所述螺线管的一个或多个绕组。在所述衬底上的所述金属化堆叠中形成所述无源耦合器还包括使用所述金属化堆叠的一个或多个金属层中的一个或多个图案化金属特征形成信号线。所述信号线穿过所述螺线管。
尽管已经描述了本发明的具体实施例，但是应了解，可以在权利要求书的范围内作出许多修改/添加和/或替代。

Claims (10)

1.一种集成电路，其特征在于，包括：
半导体衬底；以及
无源耦合器，其位于所述衬底上，
其中所述耦合器包括：
螺线管；以及
信号线，其穿过所述螺线管。
2.根据权利要求1所述的集成电路，其特征在于，所述螺线管的第一端被隔离且其中所述螺线管的第二端形成所述螺线管的耦合输出。
3.根据权利要求2所述的集成电路，其特征在于，所述螺线管的所述耦合输出耦合到电力检测器。
4.根据权利要求2或权利要求3所述的集成电路，其特征在于，所述集成电路包括多个开关，其中每个开关耦合于所述螺线管的相应绕组与所述螺线管的所述耦合输出之间。
5.根据权利要求4所述的集成电路，其特征在于，所述多个开关是可断开且可闭合的，以选择耦合于所述螺线管的所述隔离的第一端与所述螺线管的所述耦合输出之间的所述螺线管的数个绕组。
6.根据权利要求4或权利要求5所述的集成电路，其特征在于，所述集成电路包括可用于选择性地断开和闭合所述多个开关的控制器。
7.根据在前的任一项权利要求所述的集成电路，其特征在于，所述集成电路包括位于所述衬底的表面上的金属化堆叠，其中所述螺线管和所述信号线由位于所述金属化堆叠的金属和通孔层中的图案化金属特征形成。
8.一种在蜂窝式电话网络中的基站，其特征在于，所述基站包括根据在前的任一项权利要求所述的集成电路。
9.一种汽车RADAR系统，其特征在于，所述汽车RADAR系统包括根据权利要求1至7中任一项权利要求所述的集成电路。
10.一种制造集成电路的方法，其特征在于，所述方法包括：
提供半导体衬底；以及
通过以下操作来在所述衬底上的金属化堆叠中形成无源耦合器：
使用所述金属化堆叠的多个金属层中的图案化金属特征形成螺线管的一个或多个绕组；以及
使用所述金属化堆叠的一个或多个金属层中的一个或多个图案化金属特征形成信号线，其中所述信号线穿过螺线管。
CN201910807003.9A 2018-08-28 2019-08-28 集成无源耦合器和方法 Pending CN110867442A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18306141.5A EP3618109B1 (en) 2018-08-28 2018-08-28 Integrated passive coupler and method
EP18306141.5 2018-08-28

Publications (1)

Publication Number Publication Date
CN110867442A true CN110867442A (zh) 2020-03-06

Family

ID=63490377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910807003.9A Pending CN110867442A (zh) 2018-08-28 2019-08-28 集成无源耦合器和方法

Country Status (3)

Country Link
US (1) US11201113B2 (zh)
EP (1) EP3618109B1 (zh)
CN (1) CN110867442A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022192200A1 (en) * 2021-03-08 2022-09-15 Mobix Labs, Inc. Small-size millimeter wave on-chip 90-degree 3db couplers based on solenoid structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181961A (ja) * 1989-01-09 1990-07-16 Nec Corp 集積回路装置
US6031445A (en) * 1997-11-28 2000-02-29 Stmicroelectronics S.A. Transformer for integrated circuits
WO2004021374A1 (ja) * 2002-08-29 2004-03-11 Ajinomoto Co.,Inc. 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子
CN105659380A (zh) * 2013-10-16 2016-06-08 瑞典爱立信有限公司 可调谐电感器装置、收发器、方法和计算机程序

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158005B2 (en) 2005-02-10 2007-01-02 Harris Corporation Embedded toroidal inductor
US7869784B2 (en) 2007-02-27 2011-01-11 Freescale Semiconductor, Inc. Radio frequency circuit with integrated on-chip radio frequency inductive signal coupler
US8013689B2 (en) 2008-09-03 2011-09-06 Applied Micro Circuits Corporation Integrated circuit inductor with transverse interfaces
US9356330B1 (en) 2012-09-14 2016-05-31 Anadigics, Inc. Radio frequency (RF) couplers
US8981852B2 (en) 2012-11-12 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Providing an integrated directional coupler in a power amplifier
US10483035B2 (en) 2015-09-21 2019-11-19 Qorvo Us, Inc. Substrates with integrated three dimensional solenoid inductors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181961A (ja) * 1989-01-09 1990-07-16 Nec Corp 集積回路装置
US6031445A (en) * 1997-11-28 2000-02-29 Stmicroelectronics S.A. Transformer for integrated circuits
WO2004021374A1 (ja) * 2002-08-29 2004-03-11 Ajinomoto Co.,Inc. 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子
CN105659380A (zh) * 2013-10-16 2016-06-08 瑞典爱立信有限公司 可调谐电感器装置、收发器、方法和计算机程序

Also Published As

Publication number Publication date
EP3618109A1 (en) 2020-03-04
US11201113B2 (en) 2021-12-14
EP3618109B1 (en) 2021-11-17
US20200075485A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
KR100562966B1 (ko) 집적된 브로드사이드 결합 전송 라인 소자
CN103367336B (zh) 多维集成电路的电源线滤波器
US10211169B2 (en) Glass interposer integrated high quality electronic components and systems
US8823466B2 (en) Miniaturized wide-band baluns for RF applications
US7511591B2 (en) Setting of the impedance ratio of a balun
US8508314B2 (en) On-chip variable delay transmission line with fixed characteristic impedance
US8476988B2 (en) Structure, structure and method for providing an on-chip variable delay transmission line with fixed characteristic impedance
KR101079015B1 (ko) 합성 우좌향 전송선로를 이용한 이중대역 고주파 증폭기
JP6280985B2 (ja) セルラー用途向けの小型無線方向性結合器
US8188808B2 (en) Compact on-chip branchline coupler using slow wave transmission line
US11075050B2 (en) Miniature slow-wave transmission line with asymmetrical ground and associated phase shifter systems
Chin et al. A 24-GHz CMOS Butler Matrix MMIC for multi-beam smart antenna systems
US5012321A (en) Interconnection device between the cells of a pre-implanted hyperfrequency integrated circuit
CN110867442A (zh) 集成无源耦合器和方法
US10454444B2 (en) Integrated delay modules
US6437658B1 (en) Three-level semiconductor balun and method for creating the same
May et al. A 40-50-GHz SiGe 1: 8 differential power divider using shielded broadside-coupled striplines
US9979374B2 (en) Integrated delay modules
JP2002164704A (ja) バランス信号を扱う高周波スイッチ、スパイラルインダクタ及び分配器
US11469758B2 (en) High frequency switch
WO2018128968A1 (en) Transmission line transformers
Benech et al. Integrated Silicon Microwave and Millimeterwave Passive Components and Functions
US20220102826A1 (en) Balun
Hettak et al. DC to 70 GHz 90 nm 3D CMOS SPDT using elevated CPW and CPS series stubs
Hao et al. A 6-18GHz 6-bit Phase Shifter for Broadband Phased Array Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination