TW306060B - - Google Patents

Download PDF

Info

Publication number
TW306060B
TW306060B TW085108043A TW85108043A TW306060B TW 306060 B TW306060 B TW 306060B TW 085108043 A TW085108043 A TW 085108043A TW 85108043 A TW85108043 A TW 85108043A TW 306060 B TW306060 B TW 306060B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
doped
source
item
Prior art date
Application number
TW085108043A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW306060B publication Critical patent/TW306060B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Description

306060 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（/ ) 逐漸增加之M0S電晶體將使用在電池操作的電路以及 具有高封裝密度之邏輯電路中，M0S電晶體Μ供應電壓 Vdd <2伏（volt)來操作。在此種供應電壓中為了確保足 夠之電流可用性（performance),則閘極長度R起動電壓 必須對應地具有某種比例。此種M0S電晶體之典型的閘 極長度低於l/4w η,起動霄壓Vt小於0.3伏。因此須考 慮Μ 0 S電晶體對短通道客辱摩需要。此種需要造成一種 深度小於ΙΟΟηι*之平面式源極/汲極區域Μ及對出口端 之操作為最佳之閘極電極技術。為了使閘極電極之出口 端的操作最佳化。η通道之M0S電晶體通常使用η +摻雜 之複晶矽閘極霣極，Ρ通埴之Μ 0 S電晶體則使用由複晶 矽構成之Ρ+摻雜的閘極電極（所謂雙工作函數之閘極技 術）。 在雙工作函數之關勇直術.中，由於由複晶矽構成之閘極 電極和各別電晶體之源極/汲極區域係以相同之導電型接雜 .刖W極電極和源極/汲極區域在原理上可同時利用離 子植入來進行摻雜。可是在具有平面式源極/汲極區域 之M0S電晶體中又因閘極電極必須高摻雜以避免由於摻 雜物質在閘極内耗盡（稱為”閘極空乏”）而損害電流之可 用性（例如請參閲C.Y.Wong等人所著，IEDM 1;8§ ,證2 3 δ頁），則經由植入法以形成平面式源極/汲極區域和高 Ι1ΙΙ1ΙΙ.Ι ill—ΙΙΙΙΙΙΙ 摻雜之閘極電極所考慮的需求是不同的，使MO S電晶體 不可能具有平面式源極/汲極區域。 在離子植入法中，由於不同之效應會導致植入輪廊（ ϋ. I— --- i I - I - —li 1^1 I 1^1 t^i - - -—I. m 、va (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼（CMS ) A4規格（210X 297公麼） Μ Β7 經濟部中央標準局員工消費合作社印聚 五、發明説明（ > ) 1 1 P r 0 f i 1 e ) 之 擴 大 9 這 會 限 制 平 面 摻 雜 區 域 之 最 小 深 度 〇 1 1 由 於 所 m 通 道 (c h a η η e 1 )效應之故， 有- -部份不可忽略 1 1 之 摻 雜 物 質 將 侵 入 晶 體 中 > 其 較 離 子 植 入 之 範 圍 堪 深 » S 請 1 先 1 瑄 樣 所 形 成 之 通 道 尾 (t a i 1 ) 使 植 入 輪 廊 擴 大 〇 由 於 這 種 閱 ik 1 1 效 應 是 晶 格 中 之 規 則 性 所 造 成 之 结 果 » 因 此 建 議 ( 請 參 背 T& 1 I 之 1 R . B . Fa i r » IEDM1987 ，第 260 頁 ) 在 植 入 摻 雜 物 質 之 前 注 1 事 1 * 另 外 再 Μ 矽 或 睹 植 入 矽 之 區 域 中 使 其 成 為 非 结 晶 形 ( 項 再 1 am or P h 0 U s ) (所諝預先非晶形化） t 其 中 會 形 成 摻 雜 區 域 填 % 本 裝 〇 在 矽 或 緒 之 植 入 過 程 中 所 產 生 之 晶 體 損 害 必 須 在 接 雜 1 I 過 程 之 後 於 另 外 之 退 火 步 驟 中 復 原 0 1 1 此 外 參 植 入 輪 廊 依 下 述 方 式 擴 大 : 在 椬 入 過 程 中 會 形 1 1 成 矽 中 間 晶 格 原 子 此 種 原 子 會 導 致 擴 敗 速 率 之 提 高 » 1 訂 尤 其 是 摻 雜 物 質 為 硼 和 m 時 更 是 如 此 (請參見P .Β .G Γ 1 f f i η 1 等 人 所 著 • IEDM 1 9 9 3 , 第 2 9 5 頁） 〇 1 1 在 製 造 具 有 平 面 式 源 極 / 汲 極 區 域 之 Μ 0 S電晶體的習 1 I 知 方 法 中 * m m m 和 m 極 / 汲 極 區 域 之 變 兩 涸 1 1 驟 中 進 行 最 佳 化 0 .,、 1 由 T . E g U C hi 等 人 所 著 » IEDM 1 99 3 , m 83 1 頁 中 可 知 已 1 I 有 一 種 方 法 » 其 中 閘 極 電 極 由 原 部 位 中 接 雜 複 晶 矽 所 構 1 1 成 〇 閘 極 電 極 结 構 化 之 後 * 源 極 / 汲 極 區 域 藉 由 植 人 法 1 | 而 形 成 〇 在 此 種 過 程 中 $ 會 由 於 1 至 2 次 之 塗 漆 光 罩 而 1 造 成 額 外 之 費 用 〇 1 1 由 D . C . Μ . Yu 等 人 所 著 1 ΙΜΛ^ 頁 中 可 知 已 1 I 有 種 方 法 t 其 中 源 極 / 汲 掻 4- 區 域 及 閘 極 霣 極 各 白 在 獨 1 1 1 1 1 1 本纸乐尺度適用中國國家標準（CNS ) Λ4規格（：!10Χ297公釐） 經濟部中央標準局員工消费合作社印製 A7 B7五、發明説明（4 ) 立之植入步嫌中形成。在源極/汲極植入過程中，離子 束會被局限且Μ極小之能量射入。每次植入都需各自之 光罩。 由T. H〇r ί , I E DM 1 994 , M 75¾ Ψ已知有一種方法可 製造具有平面式源極/汲極區域之MOS電晶體，其中源極 /汲極區域之深度可在事後經由另一受局限之逆（anti) 椬入而減少。在此種逆植入法中，閘極霄極經由另一光 簞來覆蓋。 由M.Toso萼人所著，VLSI Symp. 1 994第21罠中已知 有一種方法可製造M0S電晶髖，其中在設有閘極氧化物之 半導體基體上首先製造閘極電極。此閘極霣極之側邊是 設有源極/汲極區域之區域，其Μ閛極氧化物覆蓋。接 著沈積一層複晶矽曆，其將源極/汲極區域和閘極電極 區域覆蓋。此複晶矽層藉植入法而進行Ρ +摻雜，隱後經 由擴敗而形成源極/汲極區域。最後則將複晶矽層予以 濟除。此處，在產生源極/汲極區域之前先對閘極電極 進行摻雜。 本發明所要解決之問題為提供一種方法以便製造M0S 霄晶體，此種方法可製造平面式之源極/汲極區域，且 此過程所需之費用，特別是所需之光罩，相對於習知之 方法可降低。 依據本發明，此問題可藉申請專利範園第1項之方法 而解決。本發明之其它方式敘述在其它之申請專利範圃 中 〇 -5 - ^11 m 1^1 « I m I —1 '士欠.....1 I- I— l^i— I 0¾ 、vs (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（ 4 ) 1 1 在 本 發 明 之 方 法 中 源 極 / 汲 極 區 域 和 閘 極 電 極 係 由 1 1 摻 雜 層 向 外 擴 敗 而 同 時 形 成 〇 對 源 極 / 汲 極 區 域 和 閘 極 1 1 電 極 中 之 摻 雑 物 霣 所 需 的 不 同 輪 郝 Μ 下 述 方 式 完 成 ： 有 請 1 先 1 一 可 滲 透 的 擴 敗 位 陣 形 成 在 源 極 / 汲 極 區 域 之 表 面 • 擴 閱 讀 1 敗 可 穿 過 此 擴 敗 位 陣 而 完 成 〇 厚 度 為 0 . 1 η m (奈 米 )至1 0 背 ώ 1 I 之 1 1 n m 的 一 種 薄 的 邊 界 面 氧 化 物 逋 合 作 為 擴 敗 位 陣 〇 Η lit Μ 注 意 1 事 1 散 位 障 則 可 避 免 擴 敗 作 用 進 入 半 専 體 基 體 中 : 可 是 它 並 項 再 1 1 未 全 受 到 阻 擋 0 另 方 面 i 由 於 摻 雜 層 直 接 形 成 在 矽 填 寫 本 装 1 结 構 之 表 面 上 9 則 在 閘 極 電 極 之 形 成 過 程 中 會 經 由 矽 结 頁 1 I 構 之 摻 雜 而 產 生 棰 不 受 阻 擋 之 擴 散 參 因 此 這 漾 可 達 成 1 1 一 種 高 的 摻 雑 度 I 一 般 是 在 5 X 1 0 1 9至5 X 10 2 1 原 子 / 立 1 1 方 公 分 之 範 園 中 0 1 訂 半 導 體 基 體 最 好 是 至 少 在 由 單 晶 體 矽 所 構 成 之 M0S 1 电 晶 體 的 區 域 中 » 這 樣 它 不 但 和 單 晶 體 矽 晶 圓 有 關 * 而 1 1 且 亦 和 so I基體之矽層有關 ) 1 I 摻 雜 庸 之 形 成 可 先 經 由 沈 積 一 層 例 如 由 複 晶 矽 構 成 之 1 1 未 摻 雜 之 層 〇 隨 後 再 經 由 擴 散 或 植 入 法 進 行 摻 雑 而 形 成 1 0 為 了 形 成 此 一 摻 雜 層 » 會 產 生 — 種 由 未 摻 雜 之 非 晶 形 1 1 矽 或 多 晶 體 矽 以 及 摻 雑 之 玻 璃 (例如P S G或 BSG ) 所 構 成 之 1 1 雙 層 〇 此 種 摻 雜 之 玻 璃 可 由 沈 積 或 塗 佈 而 形 成 » 摻 雑 靨 1 | 則 最 好 由 摻 雜 之 矽 或 摻 雜 之 玻 璃 經 由 在 原 部 位 之 摻 雜 式 ! 1 沈 積 而 形 成 〇 此 種 摻 雜 層 最 好 由 摻 雜 之 複 晶 矽 構 成 • 這 1 1 是 由 於 在 此 種 情 況 下 在 摻 雜 物 質 之 擴 散 中 > 摻 雑 層 之 1 I 氧 化 是 / 可 能 的 〇 此 外 參 產 生 摻 6 - 雜 之 複 晶 矽 層 在 M0S 技 術 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS〉Λ4現格（210X297公埯） 306060 A7 B7 經濟部中央標準局員工消費合作社印策 五、發明説明（ ) 1 1 中 是 — 種 很 平 常 之 步 嫌 〇 1 1 經 由 摻 雜 之 複 晶 矽 或 摻 雜 之 玻 瑀 在 原 部 位 之 摻 雜 式 沈 1 1 積 Μ 形 成 摻 雜 層 具 有 之 優 點 為 ： 此 時 在 形 成 源 極 / 汲 極 請 1 先 1 區 域 及 閘 極 電 極 時 不 需 要 植 入 步 嫌 * 因 此 9 在 先 前 技 術 閱 讀 1 已 知 之 方 法 中 9 就 不 會 產 生 和 植 入 過 程 有 闞 之 問 題 I 例 背 ιέ 1 1 之 1 如 越 道 效 應 或 由 於 晶 體 損 害 而 造 成 之 較 高 的 植 入 速 率 〇 注 1 1 因 此 • 在 本 發 明 之 方 法 中 亦 可 能 製 造 閘 極 電 極 之 厚 度 小 項 1 於 150nm之平面閘極结構， 此 種 平 面 式 閘 極 结 構 可 使 所 需 填 寫 本 裝 空 間 減 少 » 使 製 造 此 種 结 構 之 照 相 石 版 術 (P h 〇 to 1 ί t h 0 g I 1 I z a P h y) 和 蝕 刻 過 程 中 之 映 像 誤 差 及 蝕 刻 容 許 度 (t ο 1 e r an 1 1 c e )成為最小 >這在结構大小〈1 / 4 w η 時 特 別 重 要 ο 此 外 1 1 * 在 較 小 之 空 間 结 構 中 结 構 之 表 面 上 的 各 级 都 較 小 1 1 訂 使 在 最 後 例 如 Μ BPSG進行平 面 化 時 之 各 種 需 求 變 少 〇 由 1 於 各 级 之 高 度 較 小 9 可 減 低 融 合 溫 度 及 融 合 時 間 • 整 個 1 1 结 構 因 此 在 熱 量 上 之 消 耗 會 變 少 9 這 對 產 生 可 達 成 之 源 1 I 極 / 汲 極 摻 雜 物 霣 之 輪 廊 是 有 利 的 〇 1 1 本 發 明 之 範 園 是 形 成 矽 结 構 及 閘 極 介 電 質 9 使 摻 雜 物 Γ 質 之 位 陣 形 成 在 矽 结 構 和 半 導 體 基 體 之 間 » 這 可 例 如 1 I 下 述 方 式 完 成 在 閘 極 介 電 質 和 矽 结 構 之 間 產 生 一 種 由 1 1 含 氮 之 矽 所 構 成 之 層 負 此 層 同 時 與 矽 结 檐 起 被 结 構 化 1 | 〇 另 — 種 方 式 是 形 成 由 氮 化 之 氧 化 物 或 高 溫 之 RT0 - Si 0 2 1 1 所 組 成 之 W 極 介 電 筲 〇 含 氮 之 矽 Μ 及 氮 化 之 氧 化 物 或 高 I 1 溫 之 RT0- Si 02 具 有 對 摻 雑 物 霣 為 不 可 摻 透 之 特 性 〇 此 種 1 I 買 施 形 式 之 優 點 為 在 經 由 沈 積 —* 層 非 摻 雜 層 且 隨 後 再 1 1 1 > 7 - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規袼（210'X 297公釐） A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明（ 6 ) 1 1 進 行 植 入 法 形 成 摻 雜 層 之 過 程 中 « 可 避 免 摻 雜 物 質 經 1 1 由 矽 结 構 和 閘 極 介 電 質 而 侵 入 (例如， 由於通道效應） 通 1 1 道 區 域 中 0 請 1 先 1 此 種 可 m 透 之 擴 敗 位 陣 最 好 是 >λ 白 動 調 整 方 式 形 成 在 閱 讀 1 1 源 極 / 汲 極 區 域 之 表 面 〇 矽 结 構 之 表 面 因 此 設 有 Si 3 N 4 背 ιδ 1 | 之 I 覆 蓋 層 接 著 進 行 — 種 熱 氧 化 作 用 » 其 中 此 可 滲 透 之 擴 注 意 1 事 1 敗 位 陣 會 形 成 在 設 有 源 極 / 汲 極 區 域 之 此 — 區 域 的 表 面 項 再 1 Μ 作 為 Si 〇2 曆 〇 最 後 此 種 Si 3N4覆蓋層選擇性地對S i 0 2 填 寫 本 装 而 被 去 除 〇 頁 1 I Μ F , Ar ,X e或S i進行整個平面之植入， 則可滲透之擴 1 1 敗 位 陣 的 滲 透 性 會 受 到 影 響 〇 在 此 種 情 況 下 經 由 擴 散 位 1 1 障 之 擴 敗 速 率 會 增 加 〇 此 種 方 式 對 於 可 滲 透 之 擴 敗 位 障 1 訂 的 厚 度 會 造 成 _. 種 較 大 之 程 序 視 窗 〇 1 本 發 明 Μ 下 將 依 據 圖 式 和 實 施 例 作 詳 细 說 明 〇 圖 式 簡 1 1 單 說 明 如 下 ： 1 I ^/圖 1 具 有 許 多 層 之 半 導 體 基 體 〇 1 1 圈 2 半 導 體 基 體 在 多 層 结 構 化 之 後 用 於 形 成 閘 極 介 電 Γ 霣 和 矽 结 構 〇 1 | 循 3 熱 氧 化 作 用 之 後 的 半 導 體 基 體 0 1 1 ，爾 4 間 隔 物 (S pa c e r ) 蝕 刻 之 後 的 半 導 體 基 9§ 〇 I | 靨 5 形 成 可 滲 透 之 擴 敗 位 障 之 後 的 半 導 體 基 體 0 1 | 镅 6 去 除 Si 3 N *覆蓋層之後的半導體基體= 1 1 顧 7 塗 佈 摻 雜 層 之 後 的 半 導 體 基 體 〇 1 I 個 8 製 成 MOS霉晶體之後的半導體基體= * 8 ~ 1 1 1 1 1 1 本纸張尺度適用中國國家標準（CNS ) Λ4規格（；MOX 297公釐） A7 B7 經濟部中央標隼局員工消費合作杜印製 五、發明説明（ 7 ) 1 1 .在 例 如 由 單 晶 99 矽 構成 之 基 體 1 上 塗 上 一 層 閘 極 氧 化 物 1 1 2 (參考圖1 ) 〇 此 閘極 氧 化 物 2 經 由 熱 氧 化 作 用 而 形 成 1 1 ， 其 厚 度 為 例 如 3 η m至1 On Π1 ( > 請 1 先 1 在 閘 極 氧 化 物 2 之上 形 成 — 層 含 氮 之 矽 層 3 〇 此 含 氮 閱 1 背 1 之 矽 層 3 產 生 時 之 厚度 為 2 η ra 全 2 0 η η . 其 形 成 之 過 程 係 經 1 之 1 由 對 非 晶 形 之SiH進行反應性之唄鍍， 在原部位摻雜式 注 意 1 1 事 1 地 Μ 氮 摻 雜 之 複 晶 矽進 行 沈 積 或 進 行 無 摻 雜 之 沈 積 t 皤 項 再 1 \ 後 植 入 複 晶 矽 而 完 成。 填 寫 本 装 在 含 氮 之矽曆3上塗佈 矽 層 4 〇 此 矽 曆 4 產 生 時 之 厚 度 頁 1 I 為 例 如 20 n m 至 150η m ,它係經由非晶形之矽或複晶矽之 1 1 沈 積 而 形 成 9 它 最 好由 非 晶 形 之 矽 產 生 這 是 因 為 這 樣 1 1 對 摻 雜 物 質 之 分 佈 和可 结 構 性 會 具 有 較 有 利 之 结 構 0 1 訂 在 矽 層 4 之 上 塗 佈S i 3 N4覆蓋曆5 C 此覆蓋層5 塗佈 1 之 厚 度 例 如 在 2 η «至 2 0 η η之間c 1 1 藉 肋 於 昭 相 石 販 術之 程 序 和 塗 漆 光 罩 0 則 由 含 氮 之 矽 1 1 V 層 3 , 矽層4 及S is N 4覆 蓋 層 5 所 構 成 之 矽 结 構 可 予 以 结 1 1 構 化 〇 因 此 9 極 氧化 物 2 亦 可 结 構 化 9 則 摻 雜 物 質 之 1 位 障 3 ' 由 含 氮 之 矽 層2 形 成 ， 矽 结 構 4 ' 由 矽 層 4 形 成 t 1 I Si 3 Ν 4覆蓋5 ’由S is N 4覆 蓋 層 5 形 成 〇 S i a Ν 4覆蓋5 * » 矽 1 1 结 構 4 ' » 摻 雜 物 質 之位 障 3 ’ Μ 及 閘 極 氧 化 物 2 具 有 共 同 1 I 之 側 面 〇 在 此 側 面 之外 此 基 體 1 之 表 面 至 少 暴 η 在 源 極 1 I / 汲 極 區 域 所 形 成 之區 域 中 (參考圖2 )C 1 1 在 去 除 塗 漆 光 罩 (未示出） 之 後 • 將 進 行 熱 氧 化 作 用 Μ 1 I 形 成 Si 〇2 層 6 ° 此S i 02 層 6 之厚度之5 n m 至 20 n m 且 配 置 在 1 | 9 - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） 經濟部中央標準局員工消費合作杜印製 A7 B7五、發明説明（ST ) 矽结構4’和摻雜物質之位障3’之裸露的側面上Μ及配置 在基體1之裸®之表面上（參考圖3)。矽结構4’之表面 因此在氧化作用之前即經由Si3N4覆蓋5’而受保護。 向性（anisotropic)之乾触刻（例如MCHF3 / Ar 氣體），則可去除5丨02層6之水平部份，由此在矽结構4 ，摻雜物質之位陣3’和閘極氧化物2之側面上可形成Si02 間隔物6’ 。在製造源極/汲極區域之區域中，基體1之 表面相對地需裸露出來（參考圖4)。 ，藉由例如在5001C至800TC中進行之精確的熱氧化作用 y ,則可在基髓1之裸露之表面上形成可滲透之擴敗位障 7 K作為邊界面氧化物（參考圖5)。此種可滲透之擴敗 位陣的厚度為O.lnra至lOnm。接著Si3N4覆蓋5’M濕化學 法（例如利用Η3Ρ04)去除。在去除Si3N4覆蓋V之過程中 ，對Si02具有高的選擇性是很重要的，因此可滲透之擴 散位障7具有一確定之厚度（參考圖6)。 ..随後在整個面上塗佈一層摻雑層8 。此摻雜層8例如 可由原部位沈積非晶形矽或複晶矽而產生。此摻雜饜8 例如可為摻雜物霣瀠度102<)至1022cnT3之硼摻雜。此摻 雜曆8之沈積厚度例如可為1 0 n m至1 0 0 n in (參考圖7 )。 經由在氧化空氣中之退火步驟，例如在ΗχΟ中MlOOOt 進行，則由於此摻雜層8 ,摻雜物質將被驅入基體1 Μ 及矽结構4’之中。因此在基體1中產生Ρ摻雜之源極/ 汲極區域9 ,同時經由矽结構4’之摻雜可形成ρ +摻雜之 W極電極10。此外，經由氧化作用可由摻雜層8產生Si02 -10- ---------装-- (請先閱讀背面之注意事項再填寫本頁) 、-=9 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公後） ^ϋβ〇6() Λ7 Β7 經濟部中央標準局員工消费合作社印製 五、發明説明（ 9 ) 1 1 層 8 ' 〇 可 滲 透 之 擴 散 位 障 7 導 致 源 極 / 汲 極 區 域 9 之 深 1 1 1 度 約 為 60 η π 摻 雜 物 質 之 濃 度 約 為 1 0 19 c m -3 0 1 1 同 時 在 閘 極 電 極 10 中 可 調 整 摻 雜 物 質 之 濃 度 為 10 2 0 cm-3 請 1 先 1 〇 此 摻 雜 物 質 均 勻 分 佈 在 閘 極 電 極 1 0 之 中 〇 摻 雜 物 質 之 閲 ik 1 位 陣 3， 在 摻 雜 物 質 被 驅 入 時 可 防 止 摻 雜 物 霣 侵 入 M0S 電 背 τέ 1 I 之 1 晶 體 之 通 道 區 域 中 0 意 1 孝 1 閘 極 氧 化 物 2 另 外 亦 可 由 氮 化 之 氧 化 物 或 RT0- si 〇2 所 項 再 1 形 成 » 這 些 材 料 作 為 摻 雜 物 質 之 位 陣 9 使 在 此 種 情 況 下 填 寫 本 装 可 Μ 不 需 要 摻 雜 物 質 之 位 陣 3 ' 0 氮 化 之 氧 化 物 係 經 由 在 頁 1 I 〇2 空 氣 中 於 1100 V 進 行 氧 化 作 用 5至6 0秒（S ) 1 使 用 NH 3 I 1 及 / 或 N 20M 便於 900 V 至 1100 時 沈 積 Si 3« 4, 且 随 後 於 1 1 1150 再 進 行 氧 化 作 用 而 形 成 〇 RT0- Si 〇2 經 由 在 0 2 空 氣 1 訂 中 於 1 100Ό 進 行 氧 化 作 用 5 至 60秒 且 隨 後 在 1000 V 退 火 1 而 形 成 〇 1 1 V接 雜 物 質 經 由 可 壤 透 之 擴 敗 位 障 7 之 擴 敗 可 被 最 佳 化 1 | 9 使 在 向 外 擴 敗 之 前 ，能以F .A Γ , Xe 或 Si 進 行 整 面 之 植 入 1 1 〇 此 種 離 子 植 入 會 產 生 中 間 晶 格 原 子 9 可 加 速 擴 散 作 用。 I 最 後 * 此 M0S 電 晶 體 經 由 沈 積 一 層 由 BPSG 構 成 之 平 面 1 層 且 進 行 平 面 化 〇 及進 行 接 觸 孔 之 蝕 刻 且 予 以 金 醒 化 1 1 而 製 成 (未示出） 〇 f I 另 一 種 方 式 可 在 形 成 源 極 / 汲 極 區 域 之 後 » 對 s i〇2 i 1 層 8 ' 進 行 異 向 性 之 蝕 刻 * 其 中 源 極 / 汲 極 區 域 9和閘極電極 1 1 10 之 表 面 被 裸 露 0 然 後 此 源 極 / 汲 極 區 域 9 和 閘 極 電 極 1 I 10 之 表 面 選 擇 性 地 設 置 金 靨 矽 化 物 * 這 是 在 矽 鋁 化 物 之 1 1 » 11 1 1 1 1 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公釐） B7 五、發明説明（β) 製程中（salicide-process)進仃。 ί發明以PM0S電晶體為例加Μ說明.但同揉可通用於 NM0S電晶體中，在此情況中將使用砷或磷作為摻雜物質 。用作可滲透之擴敗位障的邊界面氧化物之厚度在此種 情況為Ο.Ιηπι至lnm0 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210/2^7公簸）

Claims (1)

  1. ABCD 86.p.彳“修正 補充 經濟部中央標準局員工消費合作社印製 六、申請專利範 圍 1 1 第 85 1 0 8 0 4 3號 厂 金 氣 半 (Μ 0 S ) 電 晶 體之製造方 法 J 專 利 案 1 I (86年3月 修 正） 1 I 申 請 專 利 範 圍 請 1 1 1. —. 種 金 氣 半 (MOS)電晶體 之 製 造方法，其 特 擻 為 先 閱 1 I 讀 1 1 在 半 導 體 基 體 (1 )之上 産 生 閘極介電質 (2 )和矽結構 背 而 1 | 之 1 (4 ，） 使 半 導 體 基 體之表面至少暴露在設有源極/ 汲 意 1 # 1 極 區 域 之 區 域 中 ) 項 1 填 至 少 在 源 極 / 汲 極區域所使用之區域的表面上産生 寫 本 裝 可 滲 透 之 擴 散 位 障 (7), 頁 1 1 形 成 —-. 層 摻 雜 層 (8 )，此 摻 雜 層（8 )覆蓋在源極/ 汲極 1 I 區 域 之 範 圍 内 之 可 摻透的擴散位障（7)之 表 面 且 覆 蓋矽 1 I 結 構 (4 -) 之 表 面 1 訂 1 對 矽 結 構 (4 ，） 進 行摻雜以便經由摻雜層（8 ) 之 擴 散而 1 1 形 成 閘 極 電 極 (1 0) ,且源極/ '汲極區域（9 ) 可 同 時 經由 1 1 摻 雜 層 (8 )之擴散而形成 S 其 中摻雜物質 會 擴 散 而 穿過 1 1 可 滲 透 之 擴 散 位 障 (7)。 、·>Ά I 2. 如 申 請 專 利 範 圍 第 1項之 方 法 ，其中矽結 構 (4 ') 和 閘極 1 1 介 電 質 (2 )之形成需使摻 雜 物 質之位障在 矽 結 構 (4 ’）和 1 1 半 導 體 基 體 (1 )之間是有 作 用 的。 1 | 3. 如 申 請 專 利 範 圍 第 2項之 方 法 ，其中在閘 極 介 電 質 (2) 1 I 和 矽 結 構 (4 ’）之 間 産生含氡之矽層（3 )作 為 摻 雜 物 質之 1 1 位 障 〇 1 1 4. 如 串 請 專 利 範 圍 第 2項之 方 法 ，其中閛極 介 電 質 由 氮化 1 I - 1 - 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局負工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 之氣化物或高溫之R T 0 - S丨0 2所形成，使閛極介電質（ 2)可有效作為摻雜物質之位障。 5. 如申請專利範圍第丨至第4項中任一項之方法，其中在 矽結構（4 ’）之表面形成一層S i 3 覆蓋（5 ’），進行熱 氧化作用以形成可慘透之擴散位障（7 ),其中在源極/ 汲極區域所使用之區域的表面上形成Si〇2層，Si3 N4覆蓋（5’）選擇性地對Si02去除。 6. 如申請專利範圍第1項之方法，其中藉由擴散作用以形 成源極/汲極區域（9 )和閘極電極（1 0 )之前，以F , A r .X e或S i進行整面之植入。 7. 如申請專利範圍第1項之方法，其中摻雜層（8)藉由在 原部位沈積一層摻雜之矽層而形成。 8. 如申請專利範圍第7項之方法，其中由摻雜之矽層（8) 往外的擴散作用需使此摻雜之矽層同時被氧化。 裝 訂"- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐）
TW085108043A 1995-07-18 1996-07-03 TW306060B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19526184A DE19526184A1 (de) 1995-07-18 1995-07-18 Verfahren zur Herstellung eines MOS-Transistors

Publications (1)

Publication Number Publication Date
TW306060B true TW306060B (zh) 1997-05-21

Family

ID=7767140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085108043A TW306060B (zh) 1995-07-18 1996-07-03

Country Status (7)

Country Link
US (1) US5998271A (zh)
EP (1) EP0839386B1 (zh)
JP (1) JPH11509370A (zh)
KR (1) KR19990028930A (zh)
DE (2) DE19526184A1 (zh)
TW (1) TW306060B (zh)
WO (1) WO1997004480A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10625916B2 (en) 2013-12-24 2020-04-21 Orbis Corporation Plastic corrugated container with soft score line
US10829265B2 (en) 2013-12-24 2020-11-10 Orbis Corporation Straight consistent body scores on plastic corrugated boxes and a process for making same
US11072140B2 (en) 2017-06-20 2021-07-27 Orbis Corporation Balanced process for extrusion of plastic corrugated sheet and subsequent converting into plastic boxes
US11325740B2 (en) 2013-12-24 2022-05-10 Orbis Corporation Straight consistent body scores on plastic corrugated boxes and a process for making same
US11643241B2 (en) 2013-12-24 2023-05-09 Orbis Corporation Process for forming plastic corrugated container and intermediary blank
US11643242B2 (en) 2013-12-24 2023-05-09 Orbis Corporation Air vent for welded portion in plastic corrugated material, and process for forming welded portion
US11702241B2 (en) 2011-10-13 2023-07-18 Orbis Corporation Plastic corrugated container with sealed edges

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815295B1 (en) * 1997-05-14 2004-11-09 Renesas Technology Corp. Method of manufacturing field effect transistors
DE19813188A1 (de) 1998-03-25 1999-10-07 Siemens Solar Gmbh Verfahren zur einseitigen Dotierung eines Halbleiterkörpers
US6380055B2 (en) 1998-10-22 2002-04-30 Advanced Micro Devices, Inc. Dopant diffusion-retarding barrier region formed within polysilicon gate layer
US6096599A (en) * 1998-11-06 2000-08-01 Advanced Micro Devices, Inc. Formation of junctions by diffusion from a doped film into and through a silicide during silicidation
US6262456B1 (en) 1998-11-06 2001-07-17 Advanced Micro Devices, Inc. Integrated circuit having transistors with different threshold voltages
US6114206A (en) * 1998-11-06 2000-09-05 Advanced Micro Devices, Inc. Multiple threshold voltage transistor implemented by a damascene process
US6380040B1 (en) 1999-08-02 2002-04-30 Advanced Micro Devices, Inc. Prevention of dopant out-diffusion during silicidation and junction formation
JP2002299469A (ja) * 2001-04-04 2002-10-11 Seiko Instruments Inc 半導体装置
US6713357B1 (en) 2001-12-20 2004-03-30 Advanced Micro Devices, Inc. Method to reduce parasitic capacitance of MOS transistors
US6709926B2 (en) * 2002-05-31 2004-03-23 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer
DE10234488B4 (de) * 2002-07-29 2007-03-29 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer lokalisierten Implantationsbarriere in einer Polysiliziumleitung
US6803611B2 (en) 2003-01-03 2004-10-12 Texas Instruments Incorporated Use of indium to define work function of p-type doped polysilicon
DE10315937A1 (de) * 2003-04-08 2004-11-11 Deere & Company, Moline Antriebsvorrichtung zum Antreiben von Zusatzgeräten für ein Fahrzeug
KR100530420B1 (ko) * 2003-07-11 2005-11-22 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
US6933579B1 (en) 2003-12-03 2005-08-23 Advanced Micro Devices, Inc. Semiconductor solid phase epitaxy damage control method and integrated circuit produced thereby
US7157341B2 (en) * 2004-10-01 2007-01-02 International Business Machines Corporation Gate stacks
KR100898438B1 (ko) * 2007-10-25 2009-05-21 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
WO2010003928A2 (en) * 2008-07-06 2010-01-14 Interuniversitair Microelektronica Centrum Vzw (Imec) Method for doping semiconductor structures and the semiconductor device thereof
US8580664B2 (en) 2011-03-31 2013-11-12 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion
US8569158B2 (en) 2011-03-31 2013-10-29 Tokyo Electron Limited Method for forming ultra-shallow doping regions by solid phase diffusion
DE102012203445A1 (de) * 2012-03-05 2013-09-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen eines Dotierbereiches in einer Halbleiterschicht
US9899224B2 (en) 2015-03-03 2018-02-20 Tokyo Electron Limited Method of controlling solid phase diffusion of boron dopants to form ultra-shallow doping regions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945070A (en) * 1989-01-24 1990-07-31 Harris Corporation Method of making cmos with shallow source and drain junctions
US5362662A (en) * 1989-08-11 1994-11-08 Ricoh Company, Ltd. Method for producing semiconductor memory device having a planar cell structure
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US5281552A (en) * 1993-02-23 1994-01-25 At&T Bell Laboratories MOS fabrication process, including deposition of a boron-doped diffusion source layer
US5393676A (en) * 1993-09-22 1995-02-28 Advanced Micro Devices, Inc. Method of fabricating semiconductor gate electrode with fluorine migration barrier
US5633177A (en) * 1993-11-08 1997-05-27 Advanced Micro Devices, Inc. Method for producing a semiconductor gate conductor having an impurity migration barrier

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11702241B2 (en) 2011-10-13 2023-07-18 Orbis Corporation Plastic corrugated container with sealed edges
US10625916B2 (en) 2013-12-24 2020-04-21 Orbis Corporation Plastic corrugated container with soft score line
US10829265B2 (en) 2013-12-24 2020-11-10 Orbis Corporation Straight consistent body scores on plastic corrugated boxes and a process for making same
US10961038B2 (en) 2013-12-24 2021-03-30 Orbis Corporation Plastic corrugated container with soft score line
US11319132B2 (en) 2013-12-24 2022-05-03 Orbis Corporation Plastic corrugated container with soft score line
US11325740B2 (en) 2013-12-24 2022-05-10 Orbis Corporation Straight consistent body scores on plastic corrugated boxes and a process for making same
US11643241B2 (en) 2013-12-24 2023-05-09 Orbis Corporation Process for forming plastic corrugated container and intermediary blank
US11643242B2 (en) 2013-12-24 2023-05-09 Orbis Corporation Air vent for welded portion in plastic corrugated material, and process for forming welded portion
US11760530B2 (en) 2013-12-24 2023-09-19 Orbis Corporation Process for forming plastic corrugated container with ultrasonically formed score lines
US11072140B2 (en) 2017-06-20 2021-07-27 Orbis Corporation Balanced process for extrusion of plastic corrugated sheet and subsequent converting into plastic boxes

Also Published As

Publication number Publication date
KR19990028930A (ko) 1999-04-15
EP0839386B1 (de) 2000-10-04
EP0839386A1 (de) 1998-05-06
JPH11509370A (ja) 1999-08-17
US5998271A (en) 1999-12-07
DE59605967D1 (de) 2000-11-09
DE19526184A1 (de) 1997-04-03
WO1997004480A1 (de) 1997-02-06

Similar Documents

Publication Publication Date Title
TW306060B (zh)
US20080179715A1 (en) Shallow trench isolation using atomic layer deposition during fabrication of a semiconductor device
US6881631B2 (en) Method of manufacturing semiconductor device
US6713353B1 (en) Method of manufacturing a semiconductor integrated circuit device
US20070026632A1 (en) Method of manufacturing a semiconductor device and the semiconductor device
US7537980B2 (en) Method of manufacturing a stacked semiconductor device
US20080233738A1 (en) Methods for fabricating an integrated circuit
US7452773B2 (en) Method of manufacturing a flash memory device
TWI239098B (en) Method of manufacturing flash memory device
US20070132002A1 (en) Method and structure of an one time programmable memory device in an embedded EEPROM
US5882965A (en) Process for manufacturing an integrated CMOS circuit
US7399714B2 (en) Method of forming a structure over a semiconductor substrate
KR19990062530A (ko) 화학 기계적 연마를 사용한 단일 트랜지스터 강유전체 메모리셀의 제조방법
US20020076867A1 (en) Method of forming a metal gate in a semiconductor device
US6632750B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2002343962A (ja) 半導体集積回路装置およびその製造方法
CN101361179B (zh) 半导体装置的制造方法及半导体装置
US7517781B2 (en) Method of manufacturing semiconductor device
US6300209B1 (en) Method of fabricating triple well of semiconductor device using SEG
US6107126A (en) Method to form different threshold NMOSFETS for read only memory devices
KR100596880B1 (ko) 반도체 소자의 게이트 형성 방법
TW552672B (en) Dual gate semiconductor device having a nitrogen and oxygen containing barrier layer and a method of manufacture therefor
KR101062835B1 (ko) 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법
US20050009274A1 (en) Method of manufacturing flash memory device
TWI260775B (en) Ammonia-treated polysilicon semiconductor devices