TW293971B - - Google Patents
Download PDFInfo
- Publication number
- TW293971B TW293971B TW084104497A TW84104497A TW293971B TW 293971 B TW293971 B TW 293971B TW 084104497 A TW084104497 A TW 084104497A TW 84104497 A TW84104497 A TW 84104497A TW 293971 B TW293971 B TW 293971B
- Authority
- TW
- Taiwan
- Prior art keywords
- input
- circuit
- output
- patent application
- item
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明(j ) 發明背景 有很多方式可以將資料從傅送器傳输至接收器。傳送 器具有時脈氰路,時脈電路控制經由通訊媒介傅輸資料的 速度。接收器也具有時脈電路,此時脈電路控制處理從通 訊媒介收到之資料的速度。 理想上,,接收器的時脈和傳送器的時脈應精確地運作 在同樣的頻率並被適當地調成相位相符。不過,俥送器的 時脈和接收器的時脈一般而言其頻率是互相接近但郤非一 致,而導致輕微的頻率不匹配。更進一步而言,通訊媒介 常會會將”時閃” (J i 11 e r,亦即相對於傳送器時脈倌號 之上升和下降緣的信號之時間偏移)引入資料之中。 先前,接收器使用過度取樣,鎖相迴路(” PLLs ” )或表面音波濾波器(” SAW f i 1 ters” )以解決時閃和 時脈頻率之小置差異的問題。不過,至少基於兩個不同的 原因,這些技術己被證實在一些特定的應用中並不夠有效 。首先,在PLLs和SAW f i 1 ters方面,如果從第一傅送器 送出賫料,然後停止。,接著再從第二傳送器送出資料, 接收器可以觀察到在第一位元流(從第一傅送器)和第二 位元流(從第二傳送器)之間的一個明顯相位變化。接收 器必須能夠儘快地檢測並適應此相位變化以避免由於重新 同步所需之時間而實質上降低通訊媒介的頻宽。第二,過 度取樣技術,在此技術中之時脈運作在類如八倍的資料速 率,此技術需要大量的功率以運用道樣的時脈。 最近,新的時脈恢復電路己被創造出來而能夠立即或 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(2 ) 極快地調整至從通訊媒介所得資料之相位變化。不幸的是 道些能夠立即或極快調整的時脈恢復電路即使不是讓全部 的也是讓很多的資料中之時閃通過。 發明概述 我們發現利用一種時脈恢復電路和具弹性儲存電賂之 結合能夠減輕這些問題。更明確的說,此具彈性之儲存電 路使用三個输入和一個输出。具弾性傭存電路之第一输入 被《氣耦合至時脈恢復電路的输出。第二输入接收代表從 通訊媒介所得之輸入資料流的資料信號。第三输入接收本 地時脈信號。 有利的是本發明減輕頻率不匹配的問題。 另一有利之處是本發明減輕時閃的問題 附圊簡述 附圚1是可以使用本明的一個通訊系統: 附圚2是附圚1中之接收器的第一具雅實施例; 附圖3是附圚1中之接收器的第二具體實施例; 附圖4是可以被使用作爲附圖2及/或3之具彈性傭 存電路的第一具體實施例; 附圓5是可以被使用作爲附圖2及/或3之具弾性傭 存電路的第二具體實施例; 附圖6是被附圇4之具彈性儲存裝置所使用和製造的 信號圚形;並且 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) λ. 訂 -5 - 20S971 經濟部中央梂準局員工消费合作社印裝 A7 B7 五、發明説明(3) 附圚7是附圖2或3之預處理電路的線路圖。 詳細說明 爲能清楚解釋,本發明之說明性的具髏實施例是以包 含各別功能區塊的方式呈現。這些區塊所代表之功能可以 經由分用或是專用硬髓的使用來提供。道些硬體包括但不 限於能夠執行軟體的硬體。術語”處理器”的使用不應被 解釋成專門是指能夠執行軟體的硬體。 附圖1之組成包括一個傅送器1 0 2,一個通訊媒介 1 0 4,和一個接收器1 0 6,其連接如圖所示。資料 1 0 8是由傳送器1 0 2所送出,被通訊媒介1 〇 4所傅 送,並到達接收器1 0 6成爲输入賫料流1 〇 7。接收器 1 〇 6將資料信號解碼以產生輸出資料流1 1 0。 附圖2顯示出接收器1 0 6包含預處理電路2 0 2。 預處理電路2 0 2處理輸入寳料流I 0 7以產生資料信號 2 0 4。資料信號2 0 4被输入時脈恢復電路2 0 6,時 脈恢復電路2 0 6使用資料倌號2 0 4以產生具有與資料 信號2 0 4存有逋當相位關係之時脈信號2 0 8。時脈恢 復電路2 0 6的一個範例描述於標題爲”用於時脈恢復之 方法和機構”並且被讓與本發明的受譲人之美國5, 2 3 7,2 9 0號專利,在此處被編入以作參考並如同其 被完整地陳述。具弹性儲存電路210具有接收時脈信號 2 0 8之第一输入2 0 9以及送出输出資料1 1 〇之输出 端 2 1 1 。 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 •Ί8971 Α7 Β7 丨立/it丨 經濟部中央標準局工消費合作社印製 五、發明説明(4 ) 再參考附圖2,具彈性儲存電路2 1 0含有第二輸入 2 1 2和第三輸入2 1 3 °第二輸入2 1 2接收代表輸入 資料流1 0 7之資料信號2 0 4。在此具體實施例中,資 料信號2 0 4被直接輸入第二輸入端。對熟練於技術的人 而言顯而易見的是,可以使用正反器以提供延遲及/或同 步使得時脈信號2 0 8和資料信號2 0 4處於適當的關聯 性中·。第三輸入2 1 3接收本地時脈信號2 1 4。 附圖3類似於附圖2並顯示具有第一輸入3 0 2 ,第 二輸入3 0 4 ,第三輸入3 0 6和一個輸出3 0 8之具彈 性儲存電路2 1 0。第一輸入3 Q 2被電氣耦合至時脈恢 復電路2 0 6並接收時脈信號2 0 8。第二輸入3 0 4也 被耦合至時脈恢復電路2 Q 6並接收處於延遲形式之資料 信號2 0 4。換言之,除了資料信號2 0 4在到達第二輸 入3 0 4之前己經被例如時脈恢復電路2 0 6中之正反器 所延遲之情形外,第二輸入3 0 4和附圖2中之第二輸入 212接收同樣的信號。不過,在附圖2中,資料信號 2 0 4在到達第二輸入2 1 2之前並未被延遲(雖然在具 彈性之儲存電路'2 1 0中或許有一個提供此延遲之延遲元 件)。第三輸入3 0 6接收本地時脈信號2 1 4。 熟練於技術的人可以瞭解到如果資料信號2 0 4和時 脈信號2 0 8處於適當的關聯性中,可以有許多延遲元件 或沒有延遲元件,此與附圖2和3兩者中之資料信號相關 聯。因此如果有人想要使用如美國5 ,2 3 7 ,2 9 0號 專利(此專利未顯示儲存元件)所示之時脈恢復電路 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消费合作社印製 A7 B7_ 五、發明説明(,) 0 2 0 6,他應施行附圖2 (並在具弾性傭存電路2 1 0中 放置儲存元件)。 附圚4顯示具弾性儲存電路210之第一具體實施例 。所示之電路可以與附圖3結合使用。不過,以附圆2而 言,延遲元件可視狀況插入在賫料信號2 0 4 (例如,” RDATA” )和反相器4 0 2之間。時脈信號2 0 8 ( 例如,” RCLK” ) 被輸入反相器4 0 4和反及閘( NAND gates) 4 0 6 及 4 0 8。正反器 4 1 0 到 4 3 8 ( 只有偶數),反相器402,404,和440到462 (只有偶數),反及閘406,408,和464到 4 9 4 (只有偶數),反或閘4 9 6,以及作用爲傅输閘 之裝置4 9 8,如圖所示地被連接起來以運作如先進先出 (” FIFO” )邏輯電路。FIFO電路和它們的作用 是廣爲人知的。請見Me ad和C ο n wa y,I n t r 〇 d u c t i ο n To VLSI Systems » Addison — Wesley * 頁 2 5 8 — 2 6 0 (1980)。第一输入209/302接收RCLK信號作 爲其之输入。第二输入2 1 2/3 0 4接收RDATA信號作 爲其之输入。第三输入2 1 3/3 0 6接收BCLK信號作爲 其之輸入。输出資料流1 1 〇以BDATA信號表示。此具彈 性儲存電路2 1 Q可以與任何時脈恢復電路2 0 6例如窄 頻帶PLL配合使用,但是以與例如美國5,2 3 7, 2 9 0號專利中所述的時脈恢復電路之立即或非常快速的 時脈恢復電路2 0 6配合使用爲最有利。窄頻帶PLLs 和SAW濾波器在確保鎖住相位之前約需1 〇 〇 〇個進入 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) λ. 訂 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(e )
D 資料的過渡時期。宽頻帶P L L s在確保鎖住相位之前需 要1 0個或更多的進入資料的過渡時期。不過,依照美國 5,2 3 7,2 9 0號專利所作出之電路能改善這個數字 而達到在確保鎖住相位之前需要兩個或更少之進入資料的 過渡期間。 附圚5顯示具彈性儲存電路210之第二個具嫌資施 例。如所示此電路可以與附圚3結合使用。不過,以附圓 2而言,延遲元件可視狀況插入在資料信號2 0 4和移位 暫存器5 0 2之間。時脈信號2 0 8也被输入移位暫存器 5 0 2。具弾性儲存電路2 1 0之組成包含如所示相連接 的移位暫存器5 0 2,暫存器5 0 4,5 0 6和5 0 8以 及控制電路/計數器5 1 0。移位暫存器5 0 2和暫存器 5 〇 4形成解多工器。第一输入2 0 9/3 0 2接收%被 恢復時脈^信號作爲其之输入。第二输入端2 1 2/ 3 〇 4接收'^被恢復資料〃信號作爲其之輸入。第三输入 端2 1 3/3 0 6接收'^本地參考信號'作爲其之输入。 一般而言,賫料速率是等於本地參考信號之2的N次方倍 ,N是整數。如附圖5中所示,N等於三。輸出賫料流是 以%資料送出* (Data Out)信號表示。 已經描述了具彈性儲存電路210的兩個具髏資施例 ,將針對使用附圚4所示具彈性儲存電路210之接收器 1 〇 6所使用或產生的一些信號參考附圖6予以描述。波 形6 Q 2顯示被输入預處理電路2 0 2之输入資料流 1 〇 7。波形6 0 4顯示被輸入第二输入端2 1 2/ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -•β -9 - 經濟部中央標準局貝工消费合作社印製 293971 at _B7 五、發明説明(7 ) 3 0 4之1?〇众丁厶信號(例如資料信號2 0 4 ),爲了 實驗的目的此波形被選擇在髙(Η I )和低(L0)之間 交替。波形6 0 6顯示被输入第一输入端2 0 9/3 0 2 之RC LK信號。如同熟練於技術的人所能瞭解的,波形 6 0 2,6 0 4,和6 0 6遭受由通訊媒介1 〇 4所引入 的時閃。不過,一般而言,和示於附圖6之、被控制’時 閃相對的是由通訊媒介1 〇 4所引入的時閃在本質上是隨 機的。不過,一且波形6 0 4和6 0 6在具弹性儲存電路 2 1 0中被處理,如波形6 0 8和6 1 0所顯示的證據, 此時閃不再呈現,波形6 0 8和6 1 0分別代表输出資料 流110和本地時脈信號214 (如果需要)。 附圖7詳細地顯示出預處理電路2 0 2。此電路之作 用爲從例如光纖接收器取出具有小電壓變化範園1 〇 — 2 0毫伏)的信號,並將此變化範園轉換成較適於讓時脈 恢復電路2 0 6所使用之較大的電壓變化範圓(例如俥統 的0—5伏特)。基本上,此預處理電路202包含顯示 在虛線7 0 4和7 0 6之間的第一差動放大器7 0 2。差 動放大器7 0 2之输入端是、in'和'inn",此输 入基本上是输入資料流1 0 7 (可以是接至'η'和' i η η'的差動输入)。出現在虛線7 0 4左方並顯現爲 電流源之偏壓裝置7 0 8被用以將差動放大器7 0 2偏壓 。第二差動放大器7 1 0顯示在虚線7 0 6和7 1 2之間 並作用爲提供額外之增益。熟練於技術的人應可瞭解到可 以使用其它形式的差動放大器。顯示在虛線712右方的 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) λ. — 丁 --a 10 經濟部中央揉準局員工消費合作社印製 A7 B7 五、發明説明(8 ) 增益電路7 1 4爲其所最後输出的資料倌號2 0 4創造出 額外的增益。資料僧號2 0 4被輸入時脈恢復電路2 0 6 並以如上述的方式被處理。 熟練於技術的人應可瞭解人們可以對上述之具體實施 例做出很多的修改。例如,具弾性儲存氰路210的输入 端可以經由例如延遲元件,正交解多工器(quadrature demultiplexers),和其它爲熟練於技術之人所知道的裝 置而被電氣耦合至時脈恢復電路2 0 6的输出。還有,取 決於必須的增益大小(相對於差動放大器7 0 2和第二差 動放大器7 1 0 ),預處理電路2 0 2可以使用一個單一 差動放大器或其它合適的電路。更進一步地,可以藉由將 η η"偏壓至信號η"的中間電壓以達成差動放 大器7 0 2之接受單端输入。最後,第一輸入端2 0 9 ( 附圖3之302),第二输入端212 (附圖3之304 ),和第三输入端213 (附圖3之306),雖然顯示 成分開的實質输入端,這些输入端可以用 '"邏辑#输入端 來達成。換言之,接收分開的信號之能力可以由其它方式 獏得,例如一個單一實質输入端循序接收不同的信號並暫 時儲存這些信號直到接收器準備處理所有的資訊。雖然此 作法有一些缺點,但此作法可以用例如多工器和緩衝器來 達成。因此,可以在不偏離申請專利範園之範疇的情形下 施行如上述之修改,以及其它的修改。 此外,熟練於技術的人應可瞭解本發明所適用的環境 有很多。例如,假設通訊媒介1 0 4是光織纜線,預處理 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 11 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(9) 電路2 0 2包含一個光的前放大器。不過,熟練於技術的 人應可瞭解預處理電路2 0 2可以採用包括但不限於低雜 訊放大器(%LNA# ),混合器,解調器,和/或等化 器等多種形式,採用何種形式決定於通訊媒介1 0 4,通 訊媒介1 0 4包括但不限於無線(例如射頻和紅外線)以 及電氣(例如同軸電纜,雙絞線)通訊媒介。更進一步的 ,輸出資料流1 1 0可以是居於中介的位置(亦即並非一 個像是電話,《視,資料處理單元等等之最終通訊節點。 )在這樣的情形中,输出資料流1 1 0可以被額外之通訊 媒介所傳輸,此額外之通訊媒介包括但不限於《氣導髅例 如同軸電纜,雙絞線等,無線通訊媒介例如射頻(RF〉 媒介,以額外之光嫌媒介。在這些情況中,另外一個即使 是不等同於但類似於上述接收器之接收器可以被使用於最 終通訊結點中。此可以使用另一個接收器之通訊節點包括 但不限於電話,電視,機組頂端盒子(set top box,一 般與電視結合使用),及/或資料處理單元(例如數據機 或其它電腦周邊單元)。因此,本發明可以被使用於上述 環境中而不致於脫離申請專利範園的範疇。 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X 297公釐) (請先聞讀背面之注意事項再填寫本頁) 訂
Claims (1)
- D8 ** "------- — -r· — 六、申請專利範圍 — 附件:vW 經濟部中央標準局貝工消费合作社印製 第841 04497號專利申請案 中文申請專利範圍修正本 民國85年4月修正 1 . 一種電路,包含: (a ) —種具有一個输入和一個输出的時脈恢復電路 » (b ) —種具有一個第一输入,一個第二输入和一個 第三輸入,以及一個輸出的有彈性之儲存電路,此具彈性 儲存電路之第一输入被電氣耦合至時脈恢復電路的输出, 第二輸入用以接收代表输入資料流的資料信號,第三输入 用以接收本地時脈信號。 2 .如申請專利範圍第1項之電路,更進一步地包含 一種具有一個输入和一個輸出的預處理電路,此預處理電 路的输出被電氣耦合至時脈恢復電路的输入。 3 .如申請專利範圍第1項之電路,其中第二输入被 電氣耦合至時脈恢復電路的第二輸出。 4 .如申請專利範圏第1項之電路,其中第二輸入被 電氣耦合至输入資料流。 5 .如申請專利範圍第1項之電路,其中輸入資料流 是一個非同步俥輸模式格式之位元封包》 6 .如申請專利範画第1項之電路,其中具彈性之儲 存電路是一個解多工器。 7 ·如申請專利範圍第1項之電路,其中具彈性之儲 本紙張尺度適用中國國家標準(CNS ) A4規《格(210X297公釐I j _ ---------《-------訂--Ί----Μ . t (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消费合作社印装 B8 C8 D8 六、申請專利範圍 存電路是由一組記憶儲存元件和一組邏輯元件所構成’此 一組記憶儲存元件和一組邏輯元件互相連接以作用如一個 先進先出電路。 8 .如申請專利範圍第7項之電路’其中該組記憶儲 存元件是一組正反器。 9. 一種通訊鏈結,包含: (a)—個通訊媒介;和 (b ) —個用以输出代表輸入資料流之输出資料流的 電路,此輸入資料流是由通訊媒介輸出而得’此電路包含 « (1 )—種具有一個輸入和一個输出的時脈恢復電路 :以及 (2 ) —種具有一個第一輸入,一個第二輸入和一個 第三輸入,以及一個輸出的有彈性之儲存電路,第一輸入 被電氣耦合至時脈恢復電路的輸出,第二输入用以接收代 表輸入賫料流的資料信號,第三輸入用以接收本地時脈信 號。 1 〇 ·如申請專利範圍第9項之通訊鏈結,其中之通 訊媒介是光嫌媒介。 1 1 .如申請專利範圍第9項之通訊鏈結,其中之通 訊媒介是無線媒介》 1 2 .如申請專利範圍第1 1項之通訊鏈結,其中之 無線媒介是R F媒介》 1 3 .如申請專利範圍第1 1項之通訊鏈結,其中之 本紙張尺度遑用中國國家揉率(CNS ) A4洗格(210X297公釐)-2 - (請先閲讀背面之注意事項再填寫本I) -訂 經濟部中央標準局員工消费合作社印氧 233371 il C8 ________ D8 六、申請專利範圍 無線媒介是紅外線媒介。 1 4 .如申請專利範圔第9項之通訊鏈結,其中之通 訊媒介是電氣導體v 1 5 ·如申請專利範圍第9項之通訊鏈結,更進一步 地包含一個第二通訊媒介用以接收輸出資料流並形成第二 輸出資料流以供通訊節點使用。 1 6 .如申請專利範圍第9項之通訊鏈結,更進一步 地包含一種具有一個输入和一個輸出的預處理電路,將預 處理電路之输出電氣耦合至時脈恢復電路的输入。 1 7 · —種具有用以處理輸出資料流之電路的通訊裝 置’此输出資料流代表由通訊媒介输出之输入資料流,此 電路包含: (a )—種具有一個输入和一個輸出之時脈恢復電路 :和 (b ) —種具有一個第一輸入,一個第二輸入和一個 第三輸入,以及一個輸出的有彈性之儲存電路,第一输入 被電氣耦合至時脈恢復電路的输出,第二输入用以接收代 表输入資料流的資料信號,第三输入用以接收本地時脈信 號。 1 8 .如申請專利範圍第17項之通訊裝置,其中之 通訊裝置是電話* 1 9 .如申請專利範豳第1 7項之通訊裝置,其中之 通訊裝置是電視· 2 0 .如申請專利範圔第1 7項之通訊裝置,其中之 本纸張尺度逍用中國國家揉準(CNS}A4洗格(210X297公釐)-3 - (請先閲讀背面之注f項再填寫本頁) 訂- A8 B8 C8 D8 &、申請專利範圍 通訊裝置是資料處理單元。 2 1 .如申請專利範圍第1 7項之通訊裝置,其中之 通訊裝置是機組頂端盒子(set top box)。 2 2 ·如申請專利範圍第1 7項之通訊裝置,更進一 步地包含一種具有一個輸入和一個輸出的預處理電路,將 預處理電路的輸出電氣耦合至時脈恢復電路的輸入。 (請先W讀背面之注意事項再填寫本頁) .-訂 經濟部中央標準局貝工消费合作社印装 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐)-4 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/346,795 US5757872A (en) | 1994-11-30 | 1994-11-30 | Clock recovery circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
TW293971B true TW293971B (zh) | 1996-12-21 |
Family
ID=23361080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084104497A TW293971B (zh) | 1994-11-30 | 1995-05-05 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5757872A (zh) |
EP (1) | EP0715427A1 (zh) |
JP (1) | JPH08237231A (zh) |
CA (1) | CA2158879A1 (zh) |
TW (1) | TW293971B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6377575B1 (en) | 1998-08-05 | 2002-04-23 | Vitesse Semiconductor Corporation | High speed cross point switch routing circuit with word-synchronous serial back plane |
US6658073B1 (en) * | 1999-12-03 | 2003-12-02 | Koninklijke Philips Electronics N.V. | Method and system for reducing jitter on constant rate data transfer between asynchronous systems |
US6570694B1 (en) | 2000-03-03 | 2003-05-27 | Alcatel | System and method for low-jitter asynchronous optical regeneration using wavelength sampling |
EP1307820B1 (en) * | 2000-06-06 | 2014-07-23 | Vitesse Semiconductor Corporation | Crosspoint switch with switch matrix module |
US6804772B2 (en) * | 2000-06-12 | 2004-10-12 | Broadcom Corporation | Dynamic field patchable microarchitecture |
US6650880B1 (en) * | 2000-06-12 | 2003-11-18 | Broadcom Corporation | Wireless data communications using FIFO for synchronization memory |
US7010077B1 (en) | 2000-11-20 | 2006-03-07 | Agere Systems Inc. | Gated clock recovery circuit |
GB0028261D0 (en) | 2000-11-20 | 2001-01-03 | Nokia Networks Oy | Network resource reallocation in iub |
US20020131528A1 (en) * | 2001-01-10 | 2002-09-19 | Hughes Electronics | System and method of parallel partitioning a satellite communications modem |
US6552619B2 (en) | 2001-02-05 | 2003-04-22 | Pmc Sierra, Inc. | Multi-channel clock recovery circuit |
US20040156463A1 (en) * | 2003-02-11 | 2004-08-12 | Goodloe Anthony A. | System and method for recovering a payload data stream from a framing data stream |
TWI242929B (en) * | 2004-12-01 | 2005-11-01 | Ind Tech Res Inst | Clock and data recovery apparatus and method thereof |
TWI277302B (en) * | 2004-12-28 | 2007-03-21 | Ind Tech Res Inst | Clock and data recovery circuit |
US8243869B2 (en) * | 2006-11-28 | 2012-08-14 | Broadlight Ltd. | Burst mode clock and data recovery circuit and method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56161734A (en) * | 1980-05-16 | 1981-12-12 | Nec Corp | Interface device for pcm signal |
DE3167165D1 (en) * | 1980-06-16 | 1984-12-20 | Post Office | Digital transmission systems |
DE3600795A1 (de) * | 1986-01-14 | 1987-07-16 | Ant Nachrichtentech | Digitales nachrichtenuebertragungssystem |
US4718074A (en) * | 1986-03-25 | 1988-01-05 | Sotas, Inc. | Dejitterizer method and apparatus |
US4823365A (en) * | 1988-06-28 | 1989-04-18 | Honeywell, Inc. | Synchronization method and elastic buffer circuit |
GB2228848A (en) * | 1988-12-08 | 1990-09-05 | Plessey Co Plc | A data synchronisation arrangement |
JP2566459B2 (ja) * | 1989-05-08 | 1996-12-25 | 日本電気エンジニアリング株式会社 | エラスティックバッファ回路 |
US4928275A (en) * | 1989-05-26 | 1990-05-22 | Northern Telecom Limited | Synchronization of asynchronous data signals |
DE69132247T2 (de) * | 1990-03-14 | 2000-12-21 | Alcatel, Paris | Phasenverriegelte Schleifenanordnung |
US5272728A (en) * | 1990-03-20 | 1993-12-21 | Fumio Ogawa | Preamble length adjustment method in communication network and independent synchronization type serial data communication device |
US5402425A (en) * | 1990-07-10 | 1995-03-28 | Telefonaktiebolaget L M Ericsson | Phase locking circuit for jitter reduction in a digital multiplex system |
JP2937529B2 (ja) * | 1991-03-27 | 1999-08-23 | 日本電気株式会社 | クロック再生回路 |
US5237290A (en) * | 1992-05-08 | 1993-08-17 | At&T Bell Laboratories | Method and apparatus for clock recovery |
-
1994
- 1994-11-30 US US08/346,795 patent/US5757872A/en not_active Expired - Lifetime
-
1995
- 1995-05-05 TW TW084104497A patent/TW293971B/zh active
- 1995-09-22 CA CA002158879A patent/CA2158879A1/en not_active Abandoned
- 1995-11-21 EP EP95308351A patent/EP0715427A1/en not_active Withdrawn
- 1995-11-29 JP JP7332558A patent/JPH08237231A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US5757872A (en) | 1998-05-26 |
EP0715427A1 (en) | 1996-06-05 |
CA2158879A1 (en) | 1996-05-31 |
JPH08237231A (ja) | 1996-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW293971B (zh) | ||
US6212122B1 (en) | Dual port memory operation method with synchronized read and write pointers | |
EP0686920B1 (en) | High speed serial link for fully duplexed data communication | |
US6640309B2 (en) | Computer system providing low skew clock signals to a synchronous memory unit | |
US4979190A (en) | Method and apparatus for stabilized data transmission | |
JP2000099193A (ja) | 同期装置および同期方法ならびにインタフェ―ス回路 | |
US4745302A (en) | Asynchronous signal synchronizing circuit | |
EP0364557A1 (en) | METHOD AND APPARATUS FOR STABILIZED DATA TRANSMISSION. | |
CN109857692A (zh) | 驱动器和数据传输方法 | |
US5047658A (en) | High frequency asynchronous data synchronizer | |
JPH07131448A (ja) | 位相比較回路 | |
TW550920B (en) | Semiconductor integrated circuit and data conveying system | |
WO2007077497A1 (en) | Method for synchronizing a transmission of information and a device having synchronizing capabilities | |
US20110150159A1 (en) | Clock-forwarding technique for high-speed links | |
US7280628B1 (en) | Data capture for a source synchronous interface | |
CN114185397B (zh) | 跨时钟域数据传输电路及方法 | |
CN110049331A (zh) | 一种dvi解串系统,方法,设备及存储介质 | |
JPS63107255A (ja) | ノイズサプレス回路 | |
US7202703B2 (en) | Single stage level restore circuit with hold functionality | |
JPH11505080A (ja) | 遅延整合クロック及びデータ信号の発生器 | |
US5221969A (en) | Apparatus for routing digital video image data | |
US7185216B1 (en) | System for synchronizing first and second sections of data to opposing polarity edges of a clock | |
JPS5848292A (ja) | アドレス・バツフア回路 | |
KR20170057917A (ko) | 귀환 회로를 포함하는 직렬화기 | |
US6489805B1 (en) | Circuits, architectures, and methods for generating a periodic signal in a memory |