TW202416459A - 多晶片封裝方法及封裝結構 - Google Patents

Abstract

本發明公開了一種多晶片封裝方法及封裝結構，其屬於晶片封裝技術領域，包括如下步驟：在固設有第一金屬柱的載板上倒裝第一晶片，第一金屬柱和第一晶片間隔設置於載板的同一表面；塑封第一金屬柱及第一晶片，得到第一封裝體；在第一封裝體的表面製作第一重佈線層；在第一重佈線層的表面上倒裝第二晶片，並對第二晶片塑封處理，得到第二封裝體；去除載板，並在第一封裝體的表面製作第二重佈線層；在第二重佈線層的表面製作相互間隔開的第二金屬柱及倒裝第三晶片，並對第三晶片及第二金屬柱塑封處理，得到第三封裝體；在第三封裝體的表面上製作焊球，焊球通過第二金屬柱電連接於第二重佈線層。本發明製造多晶片封裝結構的難度較低且具有較低的成本。

Description

多晶片封裝方法及封裝結構

本發明涉及晶片封裝技術領域，尤其涉及一種多晶片封裝方法及封裝結構。

目前，物聯網、大數據、雲計算等要求電子封裝件集成度越來越高，晶片與晶片之間、晶片與基板之間的電連接越來越短，而多晶片的三維封裝體的散熱性能較好。

鑒於晶片封裝技術、基板技術與晶片製造技術存在巨大的技術差距，業界普遍認為，由晶片封裝技術提升為主導方向，藉以提高電子產品的性價比時代已經來臨，系統級封裝（SiP，system in package）將是超越摩爾定律的必然途徑之一。SiP技術通過混合各種技術如傳統封裝技術、先進封裝技術、基板技術、表面貼裝技術等，把晶片和被動元件電訊號連接而成的具有子系統功能的產品。作為SiP技術不可或缺的先進封裝技術即晶圓級封裝（WLP，wafer level packaging），自2000年以來得到了快速的發展。

現有技術中，基於矽通孔（TSV，through-silicon via）的矽轉接板技術（Si interposer）和基於TSV的三維封裝技術被認為是高集成度封裝多晶片的理想選擇方案。矽轉接板技術可以使相臨晶片之間的連接使用TSV轉接板，然而，由於TSV的製作技術難度極高，如電鍍形成銅柱時較容易產生飛屑，費用也高昂，成本較高。

本發明提供一種多晶片封裝方法及封裝結構，製造難度較低且具有較低的成本。

本發明所採用的技術方案是：

一種多晶片封裝方法，包括如下步驟：

步驟S1、在固設有第一金屬柱的載板上倒裝第一晶片，所述第一金屬柱和所述第一晶片間隔設置於所述載板的同一表面；

步驟S2、通過塑封工藝將所述第一金屬柱及所述第一晶片塑封，得到設於所述載板上的第一封裝體，所述第一封裝體包括第一金屬柱、第一晶片及第一塑封體；

步驟S3、在所述第一封裝體遠離所述載板的表面上製作第一重佈線層，所述第一金屬柱電連接於所述第一重佈線層；

步驟S4、在所述第一重佈線層遠離所述載板的表面上倒裝第二晶片，並對所述第二晶片塑封處理，得到設於所述第一重佈線層上的第二封裝體，所述第二封裝體包括第二晶片及第二塑封體，所述第二晶片電連接於所述第一重佈線層，所述第一重佈線層介於所述第一晶片和所述第二晶片之間；

步驟S5、去除所述載板，並在所述第一封裝體遠離所述第二封裝體的表面製作第二重佈線層，所述第一晶片及所述第一金屬柱分別電連接於所述第二重佈線層；

步驟S6、在所述第二重佈線層遠離所述第一封裝體的表面製作相互間隔開的第二金屬柱及倒裝第三晶片，對所述第三晶片及所述第二金屬柱塑封處理，得到第三封裝體，所述第三晶片及所述第二金屬柱分別電連接於所述第二重佈線層；

步驟S7、在所述第三封裝體遠離所述第一封裝體的表面上製作焊球，得到晶圓，所述焊球通過所述第二金屬柱電連接於所述第二重佈線層。

可選地，所述第一封裝體還包括被動元件組，在步驟S2之前，所述多晶片封裝方法還包括將所述被動元件組貼裝到所述載板上，在步驟S2中，通過所述塑封工藝將所述第一金屬柱、所述第一晶片及所述被動元件組塑封。

可選地，步驟S2包括：

步驟S21、通過塑封工藝將所述第一金屬柱及所述第一晶片塑封，得到第一臨時塑封體；

步驟S22、對所述第一臨時塑封體減薄處理，以露出所述第一晶片的背面及所述第一金屬柱，並得到第一封裝體。

可選地，步驟S6包括：

步驟S61、在所述第二重佈線層遠離所述第一封裝體的表面通過電鍍的方式形成第二金屬柱，所述第二金屬柱與所述第二重佈線層電連接；

步驟S62、將所述第三晶片倒裝在所述第二重佈線層遠離所述第一封裝體的表面，所述第三晶片與所述第二重佈線層電連接；

步驟S63、通過塑封工藝將所述第二金屬柱及所述第三晶片塑封，得到第二臨時塑封體；

步驟S64、對所述第二臨時塑封體減薄處理，以露出所述第三晶片的背面及所述第二金屬柱，並得到第三封裝體。

可選地，步驟S7包括：

步驟S71、通過光刻工藝在所述第三封裝體遠離所述第一封裝體的表面上製作球下焊墊層；

步驟S72、在所述球下焊墊層上通過電鍍或植球的方式製作焊球。

可選地，在步驟S7之後，所述多晶片封裝方法還包括如下步驟：

步驟S8、將所述晶圓通過切割分割成多顆單體；

步驟S9、將所述單體的焊球與轉接件焊接，得到多晶片封裝體。

多晶片封裝結構，包括自上往下依次設置的第二封裝體、第一重佈線層、第一封裝體、第二重佈線層及第三封裝體；

所述第一封裝體包括第一金屬柱、第一晶片及第一塑封體，所述第一金屬柱的兩端分別電連接於所述第一重佈線層和所述第二重佈線層；

所述第二封裝體包括第二晶片及第二塑封體，所述第二晶片電連接於所述第一重佈線層；

所述第三封裝體包括第二金屬柱及第三晶片，所述第二金屬柱的一端電連接於所述第二重佈線層，所述第一晶片及所述第三晶片分別電連接於所述第二重佈線層，所述第一晶片、所述第二晶片及所述第三晶片的電訊號分別通過所述第二金屬柱傳出。

可選地，所述第一封裝體還包括多個被動元件組，每個所述被動元件組包括至少一個被動元件，所述被動元件為電容、電阻或電感。

可選地，還包括一一對應的多個球下焊墊和多個焊球，所述第二金屬柱設有多個，多個所述球下焊墊與多個所述第二金屬柱一一對應，且所述球下焊墊電連接於與其對應的所述第二金屬柱的另一端，所述焊球焊接於與其對應的所述球下焊墊。

可選地，還包括轉接件，所述轉接件包括轉接板及多個轉接凸部，多個所述焊球分別焊接於所述轉接板的上表面，多個所述轉接凸部設於所述轉接板的下表面，且所述轉接凸部的數量大於所述焊球的數量。

本發明提供的多晶片封裝方法及封裝結構，第一晶片的電訊號通過第二重佈線層及第二金屬柱傳至焊球，第二晶片的電訊號通過第一重佈線層、第一金屬柱、第二重佈線層及第二金屬柱傳至焊球，第三晶片的電訊號通過第二重佈線層及第二金屬柱傳至焊球，通過第一重佈線層及第二重佈線層實現了晶片與晶片之間的短距離電訊號連接及晶片電訊號的傳出，無需TSV的製作工藝，具有較低的製造難度和較低的成本。

為使本發明解決的技術問題、採用的技術方案和達到的技術效果更加清楚，下面結合圖式並通過具體實施方式來進一步說明本發明的技術方案。可以理解的是，此處所描述的具體實施例僅僅用於解釋本發明，而非對本發明的限定。另外還需要說明的是，為了便於描述，圖式中僅示出了與本發明相關的部分而非全部。

在本發明的描述中，除非另有明確的規定和限定，術語“相連”、“連接”、“固定”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或成一體；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內部的連通或兩個元件的相互作用關係。對於本領域具有通常知識者而言，可以具體情況理解上述術語在本發明中的具體含義。

在本發明中，除非另有明確的規定和限定，第一特徵在第二特徵之“上”或之“下”可以包括第一和第二特徵直接接觸，也可以包括第一和第二特徵不是直接接觸而是通過它們之間的另外的特徵接觸。而且，第一特徵在第二特徵“之上”、“上方”和“上面”包括第一特徵在第二特徵正上方和斜上方，或僅僅表示第一特徵水平高度高於第二特徵。第一特徵在第二特徵“之下”、“下方”和“下面”包括第一特徵在第二特徵正下方和斜下方，或僅僅表示第一特徵水平高度小於第二特徵。

在本實施例的描述中，術語“上”、“下”、“右”、等方位或位置關係為基於圖式所示的方位或位置關係，僅是為了便於描述和簡化操作，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。此外，術語“第一”、“第二”僅僅用於在描述上加以區分，並沒有特殊的含義。

實施例一

本實施例提供了一種多晶片封裝方法，用於製造多晶片封裝結構，製造難度較低且具有較低的成本。多晶片封裝結構的如圖2所示，該結構還可以稱為矽基SIP（系統級封裝，system in package）。

如圖1所示，多晶片封裝方法包括如下步驟：

步驟S1、在固設有第一金屬柱11的載板100上倒裝第一晶片12，第一金屬柱11和第一晶片12間隔設置於載板100的同一表面。

本實施例中，載板100可以為玻璃、藍寶石晶片等，在執行步驟S1之前，可以對載板100進行預處理，如對載板100進行拋光、除鏽等處理。第一晶片12為具有凸塊的晶片，將第一晶片12倒裝在載板100上是指第一晶片12的凸塊朝向載板100安裝，本實施例中，第一晶片12具有凸塊的表面稱為正面，與正面相對的表面稱為背面。

在步驟S1之前，可以在載板100上製作第一金屬柱11，在一些實施例中，可以利用磁控濺射、光刻技術和電鍍技術，得到第一金屬柱11。例如，在整片玻璃或藍寶石晶片（即載板100）上濺射金屬層，在載板100表面旋塗光刻膠、曝光、顯影，把掩模板上的圖形化轉移到載板100上，利用光刻膠軟掩膜特性，在載板100上進行電鍍得到所需要的第一金屬柱11。本實施例中，第一金屬柱11設有多個，多個第一金屬柱11間隔設置。圖3為在載板100上設置第一金屬柱11的示意圖。如圖3所示，存在兩組第一金屬柱11，每組第一金屬柱11中的兩個第一金屬柱11距離較近。本實施例中，在執行步驟S1後，第一金屬柱11的高度大於第一晶片12的厚度，第一金屬柱11的材質為銅、金等。需要說明的是，如圖4所示，第一金屬柱11和第一晶片12間隔設置於載板100的同一表面。

可選地，在步驟S1之前，多晶片封裝方法還包括將被動元件組7貼裝到載板100上，其中，被動元件組7設有多個，每個被動元件組7包括多個被動元件71，將多個被動元件71依次貼裝在載板100上。本實施例中，每個被動元件組7位於較靠近的相鄰兩個第一金屬柱11之間。被動元件71示例為電容、電阻、電感等，本實施例對此不作限定。貼裝被動元件組7後的結構如圖4所示。

在貼裝完被動元件組7後，將第一晶片12倒裝在載板100上，形成如圖5所示的結構。

步驟S2、通過塑封工藝將第一金屬柱11及第一晶片12塑封，得到設於載板100上的第一封裝體1，第一封裝體1包括第一金屬柱11、第一晶片12及第一塑封體13。

在步驟S2中，將第一晶片12和第一金屬柱11嵌入塑封材料之內進行塑封整理，以形成第一塑封體13，第一晶片12和第一金屬柱11嵌設在第一塑封體13內。塑封工藝的基本原理及過程請參見現有技術。

可選地，步驟S2包括如下步驟：

步驟S21、通過塑封工藝將第一金屬柱11及第一晶片12塑封，得到第一臨時塑封體200。

其中，第一臨時塑封體200如圖6所示，可見，第一臨時塑封體200用於包裹第一金屬柱11和第一晶片12的膠體的厚度大於第一金屬柱11的厚度及第一晶片12的厚度，此時，第一金屬柱11和第一晶片12均完全嵌設在膠體中。

步驟S22、對第一臨時塑封體200減薄處理，以露出第一晶片12的背面及第一金屬柱11，並得到第一封裝體1。

在得到第一臨時塑封體200後，可以利用機械研磨設備對第一臨時塑封體200進行減薄處理，並將第一晶片12的背面及第一金屬柱11露出，便於第一金屬柱11與其他電路電連接。在執行步驟S22後，如圖7所示，第一金屬柱11的高度等於第一晶片12的厚度。通過步驟S22，使得得到的多晶片封裝結構可以較薄。

可選地，對第一臨時塑封體200研磨處理後，可以進行拋光處理，以得到表面平整的第一封裝體1。

本實施例中，當多晶片封裝結構包括被動元件組7時，在步驟S2中，通過塑封工藝將第一金屬柱11、第一晶片12及被動元件組7塑封，並形成包括被動元件組7的第一封裝體1。

步驟S3、在第一封裝體1遠離載板100的表面上製作第一重佈線層2，第一金屬柱11電連接於第一重佈線層2。

在得到第一封裝體1後，在第一封裝體1上製造第一重佈線層2，以得到如圖8所示的結構。其中，第一金屬柱11遠離載板100的一端與第一重佈線層2接觸並電連接。在步驟S3中，可以通過光刻工藝製作第一重佈線層2，也即是，在第一封裝體1旋塗光刻膠、曝光、顯影，把掩模板上的圖形化轉移到第一封裝體1上，利用光刻膠軟掩膜特性，在第一封裝體1上進行電鍍得到所需要的第一重佈線層2，具體可以參見現有技術。

步驟S4、在第一重佈線層2遠離載板100的表面上倒裝第二晶片31，並對第二晶片31塑封處理，得到設於第一重佈線層2上的第二封裝體3，第二封裝體3包括第二晶片31及第二塑封體32，第二晶片31電連接於第一重佈線層2，且第一重佈線層2介於第一晶片12和第二晶片31之間。

在步驟S4中，在第一重佈線層2上倒裝第二晶片31，也即是，如圖9所示，第二晶片31具有凸塊，並將第二晶片31具有凸塊的面朝向第一重佈線層2設置，使得第二晶片31通過其凸塊電連接於第一重佈線層2。本實施例中，第二晶片31設有多個，在第一重佈線層2上倒裝多個第二晶片31以形成電訊號連接。在安裝多個第二晶片31後，採用塑封工藝將多個第二晶片31塑封，形成如圖10所示的結構，其中，多個第二晶片31分別嵌入在第二塑封體32中。第二塑封體32的厚度大於第二晶片31的厚度，以能夠有效地保護第二晶片31，但是，第二塑封體32的厚度稍大於第二晶片31的厚度，以避免第二封裝體3的厚度較厚。

步驟S5、去除載板100，並在第一封裝體1遠離第二封裝體3的表面製作第二重佈線層4，第一晶片12及第一金屬柱11分別電連接於第二重佈線層4。

在步驟S5中，去除第一封裝體1底部的載板100，且在得到第二封裝體3後，載板100上沿遠離其的方向依次設置有第一封裝體1、第一重佈線層2及第二封裝體3。在步驟S5中，如圖11所示，將載板100與第一封裝體1分離，也即是，臨時解鍵合。在一些實施例中，將載板100通過雷射或高溫濕法工藝去除載板100。

在去除載板100後，在第一封裝體1遠離第二封裝體3的表面製作第二重佈線層4，也即是，在第一封裝體1的載板面製作第二重佈線層4。第二重佈線層4的製作方法可以參考第一重佈線層2的製作方法，本實施例不作贅述。

由於第一金屬柱11和第一晶片12的凸塊直接接觸載板100，因此，製作第二重佈線層4後，如圖12所示，第一金屬柱11與第一晶片12分別與第二重佈線層4接觸且電連接，使得第一金屬柱11的兩端分別與第一重佈線層2和第二重佈線層4電連接，實現了第一重佈線層2和第二重佈線層4的連接及訊號傳輸。本實施例中，第一金屬柱11的厚度等於第一晶片12的厚度，使得第一金屬柱11的設置並為額外增加第一封裝體1的厚度，還能夠實現晶片與晶片之間、晶片與金屬層之間的連接。

步驟S6、在第二重佈線層4遠離第一封裝體1的表面製作相互間隔開的第二金屬柱51及倒裝的第三晶片52，並對第三晶片52及第二金屬柱51塑封處理，得到第三封裝體5，第三晶片52及第二金屬柱51分別電連接於第二重佈線層4。

需要說明的是，當第一封裝體1包括被動元件組7時，每個被動元件71分別接觸並電連接於第二重佈線層4。

可選地，步驟S6可以包括如下步驟：

步驟S61、在第二重佈線層4遠離第一封裝體1的表面通過電鍍的方式形成第二金屬柱51，第二金屬柱51與第二重佈線層4電連接。

在步驟S61中，第二金屬柱51與第一金屬柱11分別設置在第二重佈線層4的上下兩側。圖13為形成第二金屬柱51後的結構。第二金屬柱51的形成方式與第一金屬柱11的形成方式相同，本實施例在此不做贅述。第二金屬柱51間隔設有多個。

步驟S62、將第三晶片52倒裝在第二重佈線層4遠離第一封裝體1的表面，第三晶片52與第二重佈線層4電連接。

在步驟S62中，第二重佈線層4設置第二金屬柱51的表面設置第三晶片52，且第三晶片52的凸塊朝向第二重佈線層4，使得第三晶片52的訊號能夠通過第二重佈線層4及第二金屬柱51傳出。第三晶片52設有一個或多個，本實施例對此不作限定。圖14為第二重佈線層4上設置第三晶片52後的示意圖。

步驟S63、通過塑封工藝將第二金屬柱51及第三晶片52塑封，得到第二臨時塑封體300。

在步驟S63中，通過塑封工藝將第二金屬柱51和第三晶片52塑封，並得到用於供第二金屬柱51和第三晶片52嵌設的膠體。如圖15所示，該膠體的高度大於第二金屬柱51和第三晶片52。本實施例中，第三封裝體5包括第三塑封體53，第二金屬柱51和第三晶片52嵌在第三塑封體53上。

S64、對第二臨時塑封體300減薄處理，以露出第三晶片52的背面及第二金屬柱51，並得到第三封裝體5。

與處理第一臨時塑封體200類似的方式處理第二臨時塑封體300，並使第三晶片52的背面及第二金屬柱51露出，得到如圖16所示的第三封裝體5。第三晶片52的厚度等於第二金屬柱51的高度。本實施例中，第三封裝體5包括第二金屬柱51、第三晶片52及第三塑封體53。

步驟S7、在第三封裝體5遠離第一封裝體1的表面上製作焊球6，得到晶圓，焊球6通過第二金屬柱51電連接於第二重佈線層4。

本實施例中，通過焊球6將多晶片封裝結構的電訊號傳出，具體地，第一晶片12的電訊號通過第二重佈線層4及第二金屬柱51傳至焊球6，第二晶片31的電訊號通過第一重佈線層2、第一金屬柱11、第二重佈線層4及第二金屬柱51傳至焊球6，第三晶片52的電訊號通過第二重佈線層4及第二金屬柱51傳至焊球6。本實施例中的晶圓如圖18所示。

本實施例提供的多晶片封裝方法，第一晶片12的電訊號通過第二重佈線層4及第二金屬柱51傳至焊球6，第二晶片31的電訊號通過第一重佈線層2、第一金屬柱11、第二重佈線層4及第二金屬柱51傳至焊球6，第三晶片52的電訊號通過第二重佈線層4及第二金屬柱51傳至焊球6，通過第一重佈線層2及第二重佈線層4實現了晶片與晶片之間的短距離電訊號連接及晶片電訊號的傳出，無需TSV的製作工藝，具有較低的製造難度和較低的成本。

並且，本實施例中，晶片的密度較高，封裝的厚度相較於現有技術有所降低，三維立體結構的多晶片封裝結構的熱性能有所提高。

可選地，步驟S7包括如下步驟：

步驟S71、通過光刻工藝在第三封裝體5遠離第一封裝體1的表面上製作球下焊墊層8。

在步驟S71中，在第三封裝體5上形成球下焊墊層8，本實施例中，如圖17所示，球下焊墊層8包括多個球下焊墊81，多個球下焊墊81與多個第二金屬柱51一一對應，且每個球下焊墊81與其對應的第二金屬柱51接觸且電連接。可選地，球下焊墊層8可以通過光刻工藝製造，光刻工藝包括塗覆光刻膠、曝光、顯影、刻蝕、電鑄（或電鍍）等步驟，具體參見現有技術。

步驟S72、在球下焊墊層8上通過電鍍或植球的方式製作焊球6。

在步驟S72中，在球下焊墊層8遠離第三封裝體5的表面製作焊球6，得到如圖18或圖19所示的結構。其中，焊球6設有多個，多個焊球6與多個球下焊墊81一一對應，且每個焊球6與其對應的球下焊墊81接觸且電連接。可選地，焊球6為微凸點或吸球，本實施例對此不作限定。

可選地，如圖1所示，在步驟S7之後，多晶片封裝方法還包括如下步驟：

步驟S8、將晶圓通過切割分割成多顆單體，每顆單體包括至少一個第一晶片12、第二晶片31或第三晶片52，並且，每顆單體包括至少兩個焊球6。

步驟S9、將單體的焊球6與轉接件9焊接，得到多晶片封裝體。

在步驟S9中，將每顆單體的所有焊球6分別焊接在轉接件9上，得到如圖2所示的多晶片封裝體。其中，如圖2所示，轉接件9包括轉接板91及多個轉接凸部92，多個焊球6分別焊接於轉接板91的上表面，多個轉接凸部92設於轉接板91的下表面，且轉接凸部92的數量大於焊球6的數量。

實施例二

本實施例提供了一種多晶片封裝結構，通過上述多晶片封裝方法製造，具有較小的厚度和較高的熱性能。

如圖2所示，多晶片封裝結構包括自上往下依次設置的第二封裝體3、第一重佈線層2、第一封裝體1、第二重佈線層4及第三封裝體5。

其中，第一封裝體1包括第一金屬柱11、第一晶片12及第一塑封體13，第一金屬柱11的兩端分別電連接於第一重佈線層2和第二重佈線層4。第二封裝體3包括第二晶片31及第二塑封體32，第二晶片31電連接於第一重佈線層2。第三封裝體5包括第二金屬柱51、第三晶片52及第三塑封體53，第二金屬柱51的一端電連接於第二重佈線層4，第一晶片12及第三晶片52分別電連接於第二重佈線層4，第一晶片12、第二晶片31及第三晶片52的電訊號分別通過第二金屬柱51傳出。

本實施例提供的多晶片封裝結構，第一晶片12的電訊號通過第二重佈線層4及第二金屬柱51傳至焊球6，第二晶片31的電訊號通過第一重佈線層2、第一金屬柱11、第二重佈線層4及第二金屬柱51傳至焊球6，第三晶片52的電訊號通過第二重佈線層4及第二金屬柱51傳至焊球6，通過第一重佈線層2及第二重佈線層4實現了晶片與晶片之間的短距離電訊號連接及晶片電訊號的傳出，製作過程無需TSV的製作工藝，具有較低的製造難度和較低的成本。

可選地，第一封裝體1還包括多個被動元件組7，每個被動元件組7包括至少一個被動元件71，被動元件71為電容、電阻或電感。本實施例中，每個被動元件71均電連接於第二重佈線層4，以使得被動元件71能夠正常工作。

可選地，本實施例中，多晶片封裝結構還包括一一對應的多個球下焊墊81和多個焊球6。多個球下焊墊81形成球下焊墊層8。第二金屬柱51設有多個，多個球下焊墊81與多個第二金屬柱51一一對應，且每個球下焊墊81電連接於與其對應的第二金屬柱51的另一端，每個焊球6焊接於與其對應的球下焊墊81。

本實施例中，如圖2所示，多晶片封裝結構還包括轉接件9。其中，轉接件9包括轉接板91及多個轉接凸部92，多個焊球6分別焊接於轉接板91的上表面，多個轉接凸部92固設於轉接板91的下表面，且轉接凸部92的數量大於焊球6的數量，以實現傳輸點的加密。本實施例中，轉接凸部92呈球狀。轉接板91可以為PCB板（印刷電路板，printed circuit board）。

1:第一封裝體 11:第一金屬柱 12:第一晶片 13:第一塑封體 2:第一重佈線層 3:第二封裝體 31:第二晶片 32:第二塑封體 4:第二重佈線層 5:第三封裝體 51:第二金屬柱 52:第三晶片 53:第三塑封體 6:焊球 7:被動元件組 71:被動元件 8:球下焊墊層 81:球下焊墊 9:轉接件 91:轉接板 92:轉接凸部 100:載板 200:第一臨時塑封體 300:第二臨時塑封體 S1~S7:步驟

圖1是本發明實施例提供的多晶片封裝方法的流程圖； 圖2是本發明實施例提供的多晶片封裝結構的示意圖； 圖3是本發明實施例提供的形成第一金屬柱後的示意圖； 圖4是本發明實施例提供的形成被動元件組後的示意圖； 圖5是本發明實施例提供的形成第一晶片後的示意圖； 圖6是本發明實施例提供的形成第一臨時塑封體後的示意圖； 圖7是本發明實施例提供的形成第一封裝體後的示意圖； 圖8是本發明實施例提供的形成第一重佈線層後的示意圖； 圖9是本發明實施例提供的形成第二晶片後的示意圖； 圖10是本發明實施例提供的形成第二塑封體後的示意圖； 圖11是本發明實施例提供的去除載板時的示意圖； 圖12是本發明實施例提供的形成第二重佈線層後的示意圖； 圖13是本發明實施例提供的形成第二金屬柱後的示意圖； 圖14是本發明實施例提供的形成第二晶片後的示意圖； 圖15是本發明實施例提供的形成第二臨時塑封體後的示意圖； 圖16是本發明實施例提供的形成第三封裝體後的示意圖； 圖17是本發明實施例提供的形成球下焊墊層後的示意圖； 圖18是本發明實施例提供的形成焊球後的示意圖； 圖19是本發明實施例提供的焊接轉接件前的示意圖。

S1~S7:步驟

Claims (10)

1. 一種多晶片封裝方法，包括如下步驟： 在固設有第一金屬柱（11）的載板（100）上倒裝第一晶片（12），所述第一金屬柱（11）和所述第一晶片（12）間隔設置於所述載板（100）的同一表面； 通過塑封工藝將所述第一金屬柱（11）及所述第一晶片（12）塑封，得到設於所述載板（100）上的第一封裝體（1），所述第一封裝體（1）包括第一金屬柱（11）、第一晶片（12）及第一塑封體（13）； 在所述第一封裝體（1）遠離所述載板（100）的表面上製作第一重佈線層（2），所述第一金屬柱（11）電連接於所述第一重佈線層（2）； 在所述第一重佈線層（2）遠離所述載板（100）的表面上倒裝第二晶片（31），並對所述第二晶片（31）塑封處理，得到設於所述第一重佈線層（2）上的第二封裝體（3），所述第二封裝體（3）包括第二晶片（31）及第二塑封體（32），所述第二晶片（31）電連接於所述第一重佈線層（2），所述第一重佈線層（2）介於所述第一晶片（12）和所述第二晶片（31）之間； 去除所述載板（100），並在所述第一封裝體（1）遠離所述第二封裝體（3）的表面製作第二重佈線層（4），所述第一晶片（12）及所述第一金屬柱（11）分別電連接於所述第二重佈線層（4）； 在所述第二重佈線層（4）遠離所述第一封裝體（1）的表面製作相互間隔開的第二金屬柱（51）及倒裝第三晶片（52），並對所述第三晶片（52）及所述第二金屬柱（51）塑封處理，得到第三封裝體（5），所述第三晶片（52）及所述第二金屬柱（51）分別電連接於所述第二重佈線層（4）；以及 在所述第三封裝體（5）遠離所述第一封裝體（1）的表面上製作焊球（6），得到晶圓，所述焊球（6）通過所述第二金屬柱（51）電連接於所述第二重佈線層（4）。
2. 如請求項1所述的多晶片封裝方法，其中，所述第一封裝體（1）還包括被動元件組（7），在所述通過塑封工藝將所述第一金屬柱（11）及所述第一晶片（12）塑封，得到設於所述載板（100）上的所述第一封裝體（1）的步驟之前，所述多晶片封裝方法還包括將所述被動元件組（7）貼裝到所述載板（100）上，在所述通過塑封工藝將所述第一金屬柱（11）及所述第一晶片（12）塑封，得到設於所述載板（100）上的所述第一封裝體（1）的步驟中，通過所述塑封工藝將所述第一金屬柱（11）、所述第一晶片（12）及所述被動元件組（7）塑封。
3. 如請求項1所述的多晶片封裝方法，其中，所述通過塑封工藝將所述第一金屬柱（11）及所述第一晶片（12）塑封，得到設於所述載板（100）上的所述第一封裝體（1）的步驟包括： 通過塑封工藝將所述第一金屬柱（11）及所述第一晶片（12）塑封，得到第一臨時塑封體（200）；以及 對所述第一臨時塑封體（200）減薄處理，以露出所述第一晶片（12）的背面及所述第一金屬柱（11），並得到所述第一封裝體（1）。
4. 如請求項1所述的多晶片封裝方法，其中，所述在所述第二重佈線層（4）遠離所述第一封裝體（1）的表面製作相互間隔開的第二金屬柱（51）及倒裝第三晶片（52），並對所述第三晶片（52）及所述第二金屬柱（51）塑封處理，得到所述第三封裝體（5）的步驟包括： 在所述第二重佈線層（4）遠離所述第一封裝體（1）的表面通過電鍍的方式形成第二金屬柱（51），所述第二金屬柱（51）與所述第二重佈線層（4）電連接； 將所述第三晶片（52）倒裝在所述第二重佈線層（4）遠離所述第一封裝體（1）的表面，所述第三晶片（52）與所述第二重佈線層（4）電連接； 通過塑封工藝將所述第二金屬柱（51）及所述第三晶片（52）塑封，得到第二臨時塑封體（300）；以及 對所述第二臨時塑封體（300）減薄處理，以露出所述第三晶片（52）的背面及所述第二金屬柱（51），並得到所述第三封裝體（5）。
5. 如請求項1所述的多晶片封裝方法，其中，所述在所述第三封裝體（5）遠離所述第一封裝體（1）的表面上製作所述焊球（6），得到所述晶圓的步驟包括： 通過光刻工藝在所述第三封裝體（5）遠離所述第一封裝體（1）的表面上製作球下焊墊層（8）；以及 在所述球下焊墊層（8）上通過電鍍或植球的方式製作所述焊球（6）。
6. 如請求項1所述的多晶片封裝方法，其中，在所述在所述第三封裝體（5）遠離所述第一封裝體（1）的表面上製作所述焊球（6），得到所述晶圓的步驟之後，所述多晶片封裝方法還包括如下步驟： 將所述晶圓通過切割分割成多顆單體；以及 將所述單體的所述焊球（6）與轉接件（9）焊接，得到多晶片封裝體。
7. 一種多晶片封裝結構，包括： 自上往下依次設置的第二封裝體（3）、第一重佈線層（2）、第一封裝體（1）、第二重佈線層（4）及第三封裝體（5）； 所述第一封裝體（1）包括第一金屬柱（11）、第一晶片（12）及第一塑封體（13），所述第一金屬柱（11）的兩端分別電連接於所述第一重佈線層（2）和所述第二重佈線層（4）； 所述第二封裝體（3）包括第二晶片（31）及第二塑封體（32），所述第二晶片（31）電連接於所述第一重佈線層（2）；以及 所述第三封裝體（5）包括第二金屬柱（51）及第三晶片（52），所述第二金屬柱（51）的一端電連接於所述第二重佈線層（4），所述第一晶片（12）及所述第三晶片（52）分別電連接於所述第二重佈線層（4），所述第一晶片（12）、所述第二晶片（31）及所述第三晶片（52）的電訊號分別通過所述第二金屬柱（51）傳出。
8. 如請求項7所述的多晶片封裝結構，其中，所述第一封裝體（1）還包括多個被動元件組（7），每個所述被動元件組（7）包括至少一個被動元件（71），所述被動元件（71）為電容、電阻或電感。
9. 如請求項7所述的多晶片封裝結構，其中，還包括一一對應的多個球下焊墊（81）和多個焊球（6），所述第二金屬柱（51）設有多個，多個所述球下焊墊（81）與多個所述第二金屬柱（51）一一對應，且所述球下焊墊（81）電連接於與其對應的所述第二金屬柱（51）的另一端，所述焊球（6）焊接於與其對應的所述球下焊墊（81）。
10. 如請求項9所述的多晶片封裝結構，其中，還包括轉接件（9），所述轉接件（9）包括轉接板（91）及多個轉接凸部（92），多個所述焊球（6）分別焊接於所述轉接板（91）的上表面，多個所述轉接凸部（92）設於所述轉接板（91）的下表面，且所述轉接凸部（92）的數量大於所述焊球（6）的數量。