TW202416400A - 半導體裝置及半導體裝置之製造方法 - Google Patents
半導體裝置及半導體裝置之製造方法 Download PDFInfo
- Publication number
- TW202416400A TW202416400A TW112132088A TW112132088A TW202416400A TW 202416400 A TW202416400 A TW 202416400A TW 112132088 A TW112132088 A TW 112132088A TW 112132088 A TW112132088 A TW 112132088A TW 202416400 A TW202416400 A TW 202416400A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating layer
- opening
- nitride semiconductor
- semiconductor layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 214
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 43
- 150000004767 nitrides Chemical class 0.000 claims abstract description 146
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 54
- 230000004888 barrier function Effects 0.000 description 37
- 239000000758 substrate Substances 0.000 description 37
- 239000011787 zinc oxide Substances 0.000 description 26
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 24
- 238000005530 etching Methods 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RCCYSVYHULFYHE-UHFFFAOYSA-N pentanediamide Chemical compound NC(=O)CCCC(N)=O RCCYSVYHULFYHE-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Abstract
本發明提供一種能夠抑制再生長之氮化物半導體層之表面損傷之半導體裝置及半導體裝置之製造方法。
本發明之半導體裝置之製造方法包含如下步驟：於具有第1主面之第1氮化物半導體層之上形成第1絕緣層；於上述第1絕緣層之上形成具備第1遮罩開口之遮罩，上述第1遮罩開口使上述第1絕緣層之一部分露出；通過上述第1遮罩開口，於上述第1絕緣層形成使上述第1氮化物半導體層之一部分露出之第1開口；通過上述第1遮罩開口，於上述第1開口之內側，在上述第1氮化物半導體層之上形成第2氮化物半導體層；通過上述第1遮罩開口，形成覆蓋上述第2氮化物半導體層與上述第1絕緣層之交界線之第2絕緣層；於形成上述第2絕緣層之步驟之後去除上述遮罩；於上述第2絕緣層形成使上述第2氮化物半導體層之一部分露出之第2開口；於上述第2絕緣層之上形成第1電極，該第1電極通過上述第2開口與上述第2氮化物半導體層接觸；及於上述第1氮化物半導體層之上方形成閘極電極，該閘極電極在垂直於上述第1主面之俯視下與上述第2絕緣層分離。
Description
本發明係關於一種半導體裝置及半導體裝置之製造方法。
為降低使用有氮化物半導體之半導體裝置之導通電阻，業界提出一種含有高濃度雜質之氮化物半導體層再生長而得之構造。
[先前技術文獻]
[專利文獻]
[專利文獻1]國際公開第2005/119787號
[專利文獻2]國際公開第2018/042792號
[發明所欲解決之問題]
於先前之半導體裝置中，再生長之氮化物半導體層之表面有時會於製造過程中受到損傷。
本發明之目的在於提供一種能夠抑制再生長之氮化物半導體層之表面損傷之半導體裝置及半導體裝置之製造方法。
[解決問題之技術手段]
本發明之半導體裝置之製造方法包含如下步驟：於具有第1主面之第1氮化物半導體層之上形成第1絕緣層；於上述第1絕緣層之上形成具備第1遮罩開口之遮罩，上述第1遮罩開口使上述第1絕緣層之一部分露出；通過上述第1遮罩開口，於上述第1絕緣層形成使上述第1氮化物半導體層之一部分露出之第1開口；通過上述第1遮罩開口，於上述第1開口之內側，在上述第1氮化物半導體層之上形成第2氮化物半導體層；通過上述第1遮罩開口，形成覆蓋上述第2氮化物半導體層與上述第1絕緣層之交界線之第2絕緣層；於形成上述第2絕緣層之步驟之後去除上述遮罩；於上述第2絕緣層形成使上述第2氮化物半導體層之一部分露出之第2開口；於上述第2絕緣層之上形成第1電極，該第1電極通過上述第2開口與上述第2氮化物半導體層接觸；及於上述第1氮化物半導體層之上方形成閘極電極，該閘極電極在垂直於上述第1主面之俯視下與上述第2絕緣層分離。
[發明之效果]
根據本發明，能夠抑制再生長之氮化物半導體層之表面損傷。
[本發明之實施方式之說明]
首先，羅列本發明之實施態樣對其進行說明。
[1]本發明之一態樣之半導體裝置之製造方法包含如下步驟：於具有第1主面之第1氮化物半導體層之上形成第1絕緣層；於上述第1絕緣層之上形成具備第1遮罩開口之遮罩，上述第1遮罩開口使上述第1絕緣層之一部分露出；通過上述第1遮罩開口，於上述第1絕緣層形成使上述第1氮化物半導體層之一部分露出之第1開口；通過上述第1遮罩開口，於上述第1開口之內側，在上述第1氮化物半導體層之上形成第2氮化物半導體層；通過上述第1遮罩開口，形成覆蓋上述第2氮化物半導體層與上述第1絕緣層之交界線之第2絕緣層；於形成上述第2絕緣層之步驟之後去除上述遮罩；於上述第2絕緣層形成使上述第2氮化物半導體層之一部分露出之第2開口；於上述第2絕緣層之上形成第1電極，該第1電極通過上述第2開口與上述第2氮化物半導體層接觸；及於上述第1氮化物半導體層之上方形成閘極電極，該閘極電極在垂直於上述第1主面之俯視下與上述第2絕緣層分離。
於去除遮罩之前，第2氮化物半導體層由第2絕緣層覆蓋。第2絕緣層覆蓋第2氮化物半導體層與第1絕緣層之交界線。因此，保護了第2氮化物半導體層之表面免受用於去除遮罩之藥液之影響，能夠抑制第2氮化物半導體層之表面損傷。又，閘極電極以俯視下與第2絕緣層分離之方式形成。因此，閘極電極與第1氮化物半導體層之間之距離不易受到第2絕緣層之影響。因此，能夠抑制無第2絕緣層之構造所帶來之閘極控制性之變化。
[2]於[1]中，上述遮罩可具備使上述第1絕緣層之另一部分露出之第2遮罩開口，上述製造方法可包含如下步驟：與形成上述第1開口之步驟同時，通過上述第2遮罩開口，於上述第1絕緣層形成使上述第1氮化物半導體層之另一部分露出之第3開口；與形成上述第2氮化物半導體層之步驟同時，通過上述第2遮罩開口，於上述第3開口之內側，在上述第1氮化物半導體層之上形成第3氮化物半導體層；與形成上述第2絕緣層之步驟同時，通過上述第2遮罩開口，形成覆蓋上述第3氮化物半導體層與上述第1絕緣層之交界線之第3絕緣層；與形成上述第2開口之步驟同時，於上述第3絕緣層形成使上述第3氮化物半導體層之一部分露出之第4開口；及與形成上述第1電極之步驟同時，於上述第3絕緣層之上形成第2電極，該第2電極通過上述第4開口與上述第3氮化物半導體層接觸。於此情形時，可使用第1電極及第2電極作為場效電晶體之源極電極、汲極電極。
[3]於[2]中，於上述俯視下，上述閘極電極可形成於上述第2絕緣層與上述第3絕緣層之間。於此情形時，閘極電極與第1氮化物半導體層之間之距離亦不易受到第3絕緣層之影響。
[4]於[2]或[3]中，可於形成上述第1電極之步驟與形成上述閘極電極之步驟之間，包含在上述第1絕緣層之上形成覆蓋上述第1電極之第4絕緣層之步驟；且上述閘極電極形成於上述第4絕緣層之上。於此情形時，能夠構成所謂之MIS(metal insulator semiconductor，金屬絕緣體半導體)構造。
[5]於[4]中，上述第2氮化物半導體層之上表面可為N極性之面。於此情形時，容易實現低電阻化。
[6]於[4]中，可於形成上述第4絕緣層之步驟與形成上述閘極電極之步驟之間，包含在上述第4絕緣層及上述第1絕緣層形成第5開口之步驟；且上述閘極電極係以通過上述第5開口與上述第1氮化物半導體層接觸之方式形成。於此情形時，能夠構成所謂之MES(metal semiconductor，金屬半導體)構造。
[7]於[6]中，上述第2氮化物半導體層之上表面可為Ga極性之面。於此情形時，容易於第2氮化物半導體層之上表面獲得良好之耐蝕刻性。
[8]本發明之另一態樣之半導體裝置具有：第1氮化物半導體層，其具有第1主面；第1絕緣層，其設置於上述第1氮化物半導體層之上，且設有使上述第1氮化物半導體層之一部分露出之第1開口；第2氮化物半導體層，其於上述第1開口之內側設置於上述第1氮化物半導體層之上；第2絕緣層，其覆蓋上述第2氮化物半導體層與上述第1絕緣層之交界線，且設有使上述第2氮化物半導體層之一部分露出之第2開口；電極，其設置於上述第2絕緣層之上，通過上述第2開口與上述第2氮化物半導體層接觸；及閘極電極，其設置於上述第1氮化物半導體層之上方，在垂直於上述第1主面俯視下與上述第2絕緣層分離。於此情形時，藉由第2絕緣層能夠抑制第2氮化物半導體層之表面損傷。又，閘極電極與第1氮化物半導體層之間之距離不容易受到第2絕緣層之影響，能夠抑制來自不含第2絕緣層之構造之閘極控制性之變化。
[本發明之實施方式之詳情]
以下，對本發明之實施方式進行詳細說明，但本發明並不限定於該等。再者，於本說明書及圖式中，有時對實質上具有相同功能構成之構成元件標註相同符號，藉此省略重複說明。
(第1實施方式)
首先，對第1實施方式進行說明。第1實施方式係關於包含GaN系高電子移動率電晶體(high electron mobility transistor：HEMT)之半導體裝置。圖1係表示第1實施方式之半導體裝置之剖視圖。
如圖1所示，第1實施方式之半導體裝置100主要具有基板101、氮化物半導體層110、絕緣層121、絕緣層122S、絕緣層122D、n型GaN層131S、n型GaN層131D、閘極電極141、源極電極132S、汲極電極132D、及絕緣層142。
基板101例如係GaN系半導體之生長用基板，作為一例，為半絕緣性SiC基板。於基板101為SiC基板之情形時，基板101之表面為碳(C)極性面。於基板101之表面為C極性面之情形時，氮化物半導體層110能夠以氮(N)極性面為生長面進行晶體生長。再者，可使用藍寶石基板作為GaN系半導體之生長用基板。又，基板101亦可並非為晶體生長用之基板，於此情形時，可從生長於其他基板上之緩衝層111、障壁層112及通道層113去除該基板，並將基板101接合於緩衝層111、障壁層112及通道層113。於此情形時，作為基板101，可使用各種材質之半絕緣性基板，例如可使用藍寶石基板、Si基板、SiC基板、AlN基板、燒結體等。
氮化物半導體層110具有緩衝層111、障壁層112、及通道層113。氮化物半導體層110係第1氮化物半導體層之一例。
緩衝層111例如係AlN層。AlN層之厚度例如為5 nm以上且100 nm以下。緩衝層111可具有AlN層、及AlN層之上之GaN層或AlGaN層。GaN層或AlGaN層之厚度例如為300 nm以上且2000 nm以下。
障壁層112例如係AlGaN層。障壁層112之帶隙大於後述通道層113之帶隙。障壁層112之厚度例如處於5 nm以上且50 nm以下之範圍內，於一實施例中為30 nm。於障壁層112為Al
xGa
1 － xN層之情形時，該Al組成x例如為0.15以上0.55以下，於一實施例中為0.35。障壁層112之導電型例如為n型或未摻雜(i型)。亦可使用InAlN層或InAlGaN層代替AlGaN層。
通道層113例如係GaN層。通道層113之帶隙小於障壁層112之帶隙。通道層113之厚度例如處於5 nm以上且30 nm以下之範圍內，於一實施例中為9 nm。於通道層113與障壁層112之間因其等之晶格常數之差異而產生應變，該應變於兩者之界面感應出壓電電荷。藉此，於通道層113內之障壁層112側之區域產生二維電子氣體(2 dimensional electron gas：2DEG)，形成通道區域113c。通道層113之導電型例如為n型或未摻雜(i型)。通道層113之表面構成氮化物半導體層110之表面110A。又，可於障壁層112與通道層113之間形成間隔層。間隔層例如係AlN層。間隔層之厚度例如處於0.5 nm以上且3.0 nm以下之範圍內，於一實施例中為1.0 nm。表面110A係第1主面之一例。
於SiC基板之C極性面上，緩衝層111、障壁層112及通道層113以N極性面為生長面進行晶體生長。因此，緩衝層111、障壁層112及通道層113各自之正面成為N極性面，各自之背面成為鎵(Ga)極性面。
絕緣層121與氮化物半導體層110之表面110A相接。絕緣層121例如為氮化矽(SiN)層。絕緣層121之厚度例如為20 nm以上80 nm以下。於絕緣層121形成有開口121S及121D。氮化物半導體層110之一部分從開口121S露出，氮化物半導體層110之另一部分從開口121D露出。絕緣層121係第1絕緣層之一例。開口121S及121D係第1開口或第3開口之一例。
n型GaN層131S於開口121S內形成於氮化物半導體層110上。n型GaN層131D於開口121D內形成於氮化物半導體層110上。n型GaN層131S及131D含有Ge或Si作為n型雜質。n型GaN層131S及131D係第2氮化物半導體層或第3氮化物半導體層之一例。
絕緣層122S形成於n型GaN層131S及絕緣層121之上。絕緣層122S例如為氮化矽(SiN)層。絕緣層122S之厚度例如為20 nm以上50 nm以下。絕緣層122S和n型GaN層131S與絕緣層121之交界線124S相接，覆蓋n型GaN層131S與絕緣層121之交界線124S。交界線124S係構成n型GaN層131S與絕緣層121之界面之線，位於該界面中遠離氮化物半導體層110之端部。於絕緣層122S形成有使n型GaN層131S之一部分露出之開口123S。
絕緣層122D形成於n型GaN層131D及絕緣層121之上。絕緣層122D例如為氮化矽(SiN)層。絕緣層122D之厚度例如為20 nm以上50 nm以下。絕緣層122D與絕緣層122S分離。絕緣層122D和n型GaN層131D與絕緣層121之交界線124D相接，覆蓋n型GaN層131D與絕緣層121之交界線124D。交界線124D係構成n型GaN層131D與絕緣層121之界面之線，位於該界面中遠離氮化物半導體層110之端部。於絕緣層122D形成有使n型GaN層131D之一部分露出之開口123D。絕緣層122S及122D係第2絕緣層或第3絕緣層之一例。開口123S及123D係第2開口或第4開口之一例。
源極電極132S形成於絕緣層122S之上，汲極電極132D形成於絕緣層122D之上。源極電極132S通過開口123S與n型GaN層131S接觸，汲極電極132D通過開口123D與n型GaN層131D接觸。源極電極132S與n型GaN層131S歐姆接觸，汲極電極132D與n型GaN層131D歐姆接觸。源極電極132S及汲極電極132D例如包含Ta膜、Al膜及Ta膜依序積層而成之積層體。源極電極132S及汲極電極132D例如亦可包含Ti膜、Al膜及Ti膜依序積層而成之積層體。源極電極132S及汲極電極132D係第1電極或第2電極之一例。
絕緣層142形成於絕緣層121之上。絕緣層142例如為氮化矽(SiN)層。絕緣層142覆蓋絕緣層122S、源極電極132S、絕緣層122D及汲極電極132D。閘極電極141形成於絕緣層142之上。俯視下，閘極電極141位於絕緣層122S與絕緣層122D之間。閘極電極141例如包含Ni膜、Pd膜及Au膜依序積層而成之積層體。絕緣層142係第4絕緣層之一例。
其次，對第1實施方式之半導體裝置100之製造方法進行說明。圖2～圖13係表示第1實施方式之半導體裝置之製造方法之剖視圖。
首先，如圖2所示，例如藉由有機金屬化學氣相沈積(metal organic chemical vapor deposition：MOCVD)法於基板101之上形成氮化物半導體層110。於氮化物半導體層110之形成中，依序形成緩衝層111、障壁層112及通道層113。於通道層113與障壁層112之間因其等之晶格常數之差異而產生應變，該應變於兩者之界面感應出壓電電荷。藉此，於通道層113內之障壁層112側之區域產生2DEG，形成通道區域113c。
其次，形成與氮化物半導體層110之表面110A相接之絕緣層121。絕緣層121例如可藉由低壓CVD(low pressure CVD：LPCVD)法形成。絕緣層121例如可藉由MOCVD法，不使通道層113之表面暴露於大氣地連續於緩衝層111、障壁層112及通道層113而形成。
其次，如圖3所示，於絕緣層121之上形成氧化鋅(ZnO)層151。ZnO層151例如可藉由濺鍍法形成。亦可藉由溶膠-凝膠法、MOCVD法或分子束磊晶(molecular beam epitaxy：MBE)法形成ZnO層151。其次，於ZnO層151之上形成氧化鋁(Al
2O
3)層152。Al
2O
3層152例如可藉由電漿CVD(plasma-enhanced CVD：PECVD)法形成。其次，於Al
2O
3層152之上形成抗蝕圖案160。抗蝕圖案160具有源極用之開口160S及汲極用之開口160D。
其次，如圖4所示，使用抗蝕圖案160作為遮罩，對Al
2O
3層152、ZnO層151及絕緣層121進行蝕刻。該蝕刻例如為使用氟系氣體或氯系氣體之反應性離子蝕刻(reactive ion etching：RIE)。其結果，於開口160S之下方，在Al
2O
3層152、ZnO層151、絕緣層121分別形成開口152S、151S、121S。又，於開口160D之下方，在Al
2O
3層152、ZnO層151、絕緣層121分別形成開口152D、151D、121D。氮化物半導體層110之一部分從開口152S、151S、121S露出，氮化物半導體層110之另一部分從開口152D、151D、121D露出。
其次，如圖5所示，使用藥液去除抗蝕圖案160，擴大開口151S及開口151D。其結果，開口151S之側壁面較開口121S及152S之各側壁面後退，開口151D之側壁面較開口121D及152D之各側壁面後退。
再者，形成有開口152S及152D之Al
2O
3層152以及形成有開口151S及151D之ZnO層151能夠作為絕緣層121之蝕刻時之遮罩發揮功能。因此，可於絕緣層121之蝕刻前去除抗蝕圖案160。形成有開口152S及152D之Al
2O
3層152以及形成有開口151S及151D之ZnO層151係遮罩之一例。開口151S與152S之組合及開口151D與152D之組合係第1遮罩開口或第2遮罩開口之一例。
其次，如圖6所示，於氮化物半導體層110之從開口152S、151S及121S露出之面之上、以及從開口152D、151D及121D露出之面之上形成n型GaN層131。n型GaN層131之上表面與絕緣層121之上表面可為同一平面，亦可並非為同一平面。n型GaN層131例如可藉由濺鍍法、MOCVD法或MBE法等形成。此時，n型GaN層131不僅沈積於氮化物半導體層110之上，亦沈積於Al
2O
3層152之上。例如，n型摻雜劑之濃度為1×10
17cm
-3以上，n型摻雜劑為Si或Ge。
於氮化物半導體層110之N極性面上，n型GaN層131以N極性面為生長面進行晶體生長。因此，於氮化物半導體層110之N極性面上，n型GaN層131之正面成為N極性面，背面成為Ga極性面。
其次，如圖7所示，於絕緣層121及n型GaN層131之從開口152S、151S及121S露出之面之上、以及從開口152D、151D及121D露出之面之上形成絕緣層122。絕緣層122例如為氮化矽(SiN)層。絕緣層122之厚度例如為20 nm以上50 nm以下。絕緣層122以覆蓋n型GaN層131與絕緣層121之交界線124S、及n型GaN層131與絕緣層121之交界線124D之方式形成。絕緣層122例如可藉由CVD法或濺鍍法等形成。此時，絕緣層122亦沈積於Al
2O
3層152之上之n型GaN層131之上。
n型GaN層131及絕緣層122可使用相同之成膜裝置連續地形成。
其次，如圖8所示，使用酸性溶液去除ZnO層151。酸性溶液例如包含鹽酸(HCl)或磷酸(H
3PO
4)。隨著ZnO層151之去除，ZnO層151之上之Al
2O
3層152、n型GaN層131及絕緣層122亦被去除。其結果，於開口121S及121D內殘留n型GaN層131，於開口121S內形成n型GaN層131S，於開口121D內形成n型GaN層131D。又，於絕緣層121及n型GaN層131S之上、以及絕緣層121及n型GaN層131D之上殘留絕緣層122，於絕緣層121及n型GaN層131S之上形成絕緣層122S，於絕緣層121及n型GaN層131D之上形成絕緣層122D。
其次，如圖9所示，於絕緣層121、絕緣層122S及絕緣層122D之上依序塗佈光阻劑153及光阻劑154。例如，光阻劑153之材料係聚甲基戊二醯亞胺(PMGI)，光阻劑154係i線抗蝕劑。其次，藉由光微影法，於光阻劑154形成源極用之開口154S及汲極用之開口154D，於光阻劑153形成源極用之開口153S及汲極用之開口153D。絕緣層122S之一部分通過開口154S及153S露出，絕緣層122D之一部分通過開口154D及153D露出。例如，開口153S之下端與絕緣層122S之上表面相接，開口153D之下端與絕緣層122D之上表面相接。
其次，如圖10所示，藉由使用光阻劑153及154作為遮罩進行蝕刻，於絕緣層122S形成源極用之開口123S，於絕緣層122D形成汲極用之開口123D。該蝕刻例如為使用氟系氣體之RIE。n型GaN層131S之一部分從開口123S露出，n型GaN層131D之一部分從開口123D露出。
其次，如圖11所示，於絕緣層122S及n型GaN層131S之從開口154S及153S露出之面之上、以及絕緣層122D及n型GaN層131D之從開口154D及153D露出之面之上形成金屬層132。金屬層132例如可藉由蒸鍍法等形成。此時，金屬層132不僅沈積於絕緣層122S、n型GaN層131S、絕緣層122D及n型GaN層131D之上，亦沈積於光阻劑154之上。金屬層132例如包含Ta膜、Al膜及Ta膜依序積層而成之積層體。金屬層132例如亦可包含Ti膜、Al膜及Ti膜依序積層而成之積層體。
其次，如圖12所示，去除光阻劑153及154。隨著光阻劑154之去除，光阻劑154上之金屬層132亦被去除。其結果，於開口153S及153D內殘留金屬層132。即，進行拉離。繼而，藉由熱處理將金屬層132合金化(合金化)。其結果，於絕緣層122S之上形成通過開口123S而與n型GaN層131S接觸之源極電極132S，於絕緣層122D之上形成通過開口123D而與n型GaN層131D接觸之汲極電極132D。源極電極132S與n型GaN層131S歐姆接觸。汲極電極132D與n型GaN層131D歐姆接觸。
其次，如圖13所示，於絕緣層121之上形成覆蓋絕緣層122S、源極電極132S、絕緣層122D及汲極電極132D之絕緣層142。絕緣層142例如可藉由電漿CVD法等形成。其次，於絕緣層142之上形成閘極電極141。閘極電極141於俯視下形成於絕緣層122S與絕緣層122D之間。閘極電極141例如包含Ni膜、Pd膜及Au膜依序積層而成之積層體。於形成閘極電極141時，例如進行使用有生長遮罩(未圖示)之金屬層之成膜，該生長遮罩於要形成閘極電極141之區域形成有開口，其後，將生長遮罩與形成於其上之金屬層(未圖示)一同去除。即，進行拉離。
以此方式，能夠製造半導體裝置100。
於第1實施方式中，去除作為遮罩之ZnO層151及Al
2O
3層152之前，n型GaN層131S及131D由絕緣層122覆蓋。絕緣層122之成為絕緣層122S之部分和n型GaN層131S與絕緣層121之交界線124S相接，覆蓋n型GaN層131S與絕緣層121之交界線124S。絕緣層122之成為絕緣層122D之部分和n型GaN層131D與絕緣層121之交界線124D相接，覆蓋n型GaN層131D與絕緣層121之交界線124D。因此，保護了n型GaN層131S及131D之表面免受用於去除ZnO層151及Al
2O
3層152之藥液之影響，能夠抑制n型GaN層131S及131D之表面損傷。
又，絕緣層122S及122D於垂直於第1主面俯視下，與閘極電極141分離。例如，閘極電極141於俯視下設置於絕緣層122S與絕緣層122D之間。因此，閘極電極141與氮化物半導體層110之間之距離不易受到絕緣層122S及122D之影響。因此，能夠抑制無絕緣層122S及122D之構造所帶來之閘極控制性之變化。
於第1實施方式中，n型GaN層131S及131D之上表面係N極性之面，通道層113位於較障壁層112更靠上方。因此，容易縮短通道區域113c與源極電極132S及汲極電極132D之間之距離，容易實現低電阻化。
又，閘極電極141形成於絕緣層142之上，不與氮化物半導體層110接觸。因此，能夠構成所謂之MIS構造。
(第2實施方式)
其次，對第2實施方式進行說明。第2實施方式係關於包含GaN系HEMT之半導體裝置。圖14係表示第2實施方式之半導體裝置之剖視圖。
如圖14所示，第2實施方式之半導體裝置200主要具有基板201、氮化物半導體層210、絕緣層121、絕緣層122S、絕緣層122D、n型GaN層231S、n型GaN層231D、閘極電極141、源極電極132S、汲極電極132D、及絕緣層142。
基板201例如係GaN系半導體之生長用基板，作為一例，為半絕緣性SiC基板。於基板201為SiC基板之情形時，基板201之表面為矽(Si)極性面。於基板201之表面為Si極性面之情形時，氮化物半導體層210能夠以Ga極性面為生長面進行晶體生長。
氮化物半導體層210具有通道層211、障壁層212、及頂蓋層213。氮化物半導體層210係第1氮化物半導體層之一例。
通道層211例如係GaN層。通道層211之厚度例如處於200 nm以上且2000 nm以下之範圍內，於一實施例中為1000 nm。通道層211與基板201之間可具有緩衝層。
障壁層212例如係AlGaN層。障壁層212之帶隙大於通道層211之帶隙。障壁層212之厚度例如處於5 nm以上且30 nm以下之範圍內，於一實施例中為15 nm。於障壁層212為Al
xGa
1 － xN層之情形時，該Al組成x例如為0.15以上0.35以下，於一實施例中為0.25。於通道層211與障壁層212之間因其等之晶格常數之差異而產生應變，該應變於兩者之界面感應出壓電電荷。藉此，於通道層211內之障壁層212側之區域產生2DEG，形成通道區域211c。可使用InAlN層或InAlGaN層代替AlGaN層。又，通道層211與障壁層212之間可具有間隔層。間隔層例如係AlN層。間隔層之厚度例如處於0.5 nm以上且3.0 nm以下之範圍內，於一實施例中為1.0 nm。
頂蓋層213例如係GaN層。頂蓋層213之厚度例如處於0 nm以上且5 nm以下之範圍內，於一實施例中為2 nm。頂蓋層213之表面構成氮化物半導體層210之表面210A。表面210A係第1主面之一例。
於SiC基板之Si極性面上，通道層211、障壁層212及頂蓋層213以Ga極性面為生長面進行晶體生長。因此，通道層211、障壁層212及頂蓋層213各自之正面成為Ga極性面，各自之背面成為N極性面。
於氮化物半導體層210形成有凹部210S及210D。凹部210S及210D以貫通通道區域211c之深度形成。即，以氮化物半導體層210之表面210A為基準，凹部210S及210D之深度大於通道區域211c之深度。再者，凹部210S及210D之底面亦可位於障壁層212內。
絕緣層121與氮化物半導體層210之表面210A相接。於絕緣層121形成有開口121S及121D。開口121S與凹部210S相連，開口121D與凹部210D相連。
n型GaN層231S於凹部210S及開口121S內形成於氮化物半導體層210上。n型GaN層231D於凹部210D及開口121D內形成於氮化物半導體層210上。n型GaN層231S及231D含有Ge或Si作為n型雜質。n型GaN層231S及231D係第2氮化物半導體層或第3氮化物半導體層之一例。
絕緣層122S形成於n型GaN層231S及絕緣層121之上。絕緣層122S和n型GaN層231S與絕緣層121之交界線224S相接，覆蓋n型GaN層231S與絕緣層121之交界線224S。交界線224S係構成n型GaN層231S與絕緣層121之界面之線，位於該界面中遠離氮化物半導體層210之端部。於絕緣層122S形成有使n型GaN層231S之一部分露出之開口123S。
絕緣層122D形成於n型GaN層231D及絕緣層121之上。絕緣層122D遠離絕緣層122S。絕緣層122D與n型GaN層231D與絕緣層121之交界線224D相接，並覆蓋n型GaN層231D與絕緣層121之交界線224D。交界線224D係構成n型GaN層231D與絕緣層121之界面之線，位於該界面中遠離氮化物半導體層210之端部。於絕緣層122D形成有使n型GaN層231D之一部分露出之開口123D。
源極電極132S形成於絕緣層122S之上，汲極電極132D形成於絕緣層122D之上。源極電極132S通過開口123S與n型GaN層231S接觸，汲極電極132D通過開口123D與n型GaN層231D接觸。源極電極132S與n型GaN層231S歐姆接觸，汲極電極132D與n型GaN層231D歐姆接觸。
絕緣層142形成於絕緣層121之上。絕緣層142覆蓋絕緣層122S、源極電極132S、絕緣層122D及汲極電極132D。於俯視下，於絕緣層122S與絕緣層122D之間，在絕緣層142及121形成有開口121G。氮化物半導體層210之一部分從開口121G露出。閘極電極141以通過開口121G與氮化物半導體層210相接之方式形成於絕緣層142之上。閘極電極141與氮化物半導體層210肖特基接觸。開口121G係第5開口之一例。
其他構成與第1實施方式相同。
其次，對第2實施方式之半導體裝置200之製造方法進行說明。圖15～圖26係表示第2實施方式之半導體裝置之製造方法之剖視圖。
首先，如圖15所示，例如藉由MOCVD法於基板201之上形成氮化物半導體層210。於氮化物半導體層210之形成中，依序形成通道層211、障壁層212及頂蓋層213。於通道層211與障壁層212之間因其等之晶格常數之差異而產生應變，該應變於兩者之界面感應出壓電電荷。藉此，於通道層211內之障壁層212側之區域產生2DEG，形成通道區域211c。
其次，形成與氮化物半導體層210之表面210A相接之絕緣層121。絕緣層121例如可藉由低壓CVD法形成。絕緣層121例如可藉由MOCVD法，不使頂蓋層213之表面暴露於大氣地連續於通道層211、障壁層212及頂蓋層213而形成。
其次，如圖16所示，於絕緣層121之上形成氧化鋅(ZnO)層151。其次，於ZnO層151之上形成Al
2O
3層152。其次，於Al
2O
3層152之上形成抗蝕圖案160。抗蝕圖案160具有源極用之開口160S及汲極用之開口160D。
其次，如圖17所示，使用抗蝕圖案160作為遮罩，對Al
2O
3層152、ZnO層151及絕緣層121進行蝕刻。其結果，於開口160S之下方，於Al
2O
3層152、ZnO層151、絕緣層121分別形成開口152S、151S、121S。又，於開口160D之下方，於Al
2O
3層152、ZnO層151、絕緣層121分別形成開口152D、151D、121D。氮化物半導體層210之一部分從開口152S、151S、121S露出，氮化物半導體層210之另一部分從開口152D、151D、121D露出。
其次，藉由使用抗蝕圖案160作為遮罩對氮化物半導體層210進行蝕刻，於氮化物半導體層210形成與開口152S、151S及121S相連之凹部210S、以及與開口152D、151D及121D相連之凹部210D。該蝕刻例如為使用有氯系氣體之RIE。該蝕刻亦可於包含氫氣(H
2)及氨氣(NH
3)之混合氣體氛圍中進行。例如，凹部210S及210D以貫通通道區域211c之深度形成。亦可以未到達通道區域211c之深度形成凹部210S及210D。
與第1實施方式同樣地，形成有開口152S及152D之Al
2O
3層152、以及形成有開口151S及151D之ZnO層151能夠作為絕緣層121之蝕刻時之遮罩發揮功能。因此，可於絕緣層121之蝕刻前去除抗蝕圖案160。形成有開口152S及152D之Al
2O
3層152、以及形成有開口151S及151D之ZnO層151係遮罩之一例。開口151S與152S之組合及開口151D與152D之組合係第1遮罩開口或第2遮罩開口之一例。
其次，如圖18所示，與第1實施方式同樣地，使用藥液去除抗蝕圖案160，並擴大開口151S及151D。
其次，如圖19所示，於氮化物半導體層210之從開口152S、151S及121S露出之面之上、以及從開口152D、151D及121D露出之面之上形成n型GaN層231。n型GaN層231之上表面與絕緣層121之上表面可為同一平面，亦可並非為同一平面。n型GaN層231例如可藉由濺鍍法、MOCVD法或MBE法等形成。此時，n型GaN層231不僅沈積於氮化物半導體層210之上，亦沈積於Al
2O
3層152之上。例如，n型摻雜劑之濃度為1×10
17cm
-3以上，n型摻雜劑為Si或Ge。
於氮化物半導體層210之Ga極性面上，n型GaN層231以Ga極性面為生長面進行晶體生長。因此，於氮化物半導體層210之Ga極性面上，n型GaN層231之正面成為Ga極性面，背面成為N極性面。
其次，如圖20所示，於絕緣層121及n型GaN層231之從開口152S、151S及121S露出之面之上、以及從開口152D、151D及121D露出之面之上形成絕緣層122。絕緣層122以覆蓋n型GaN層231與絕緣層121之交界線224S、及n型GaN層231與絕緣層121之交界線224D之方式形成。此時，絕緣層122亦沈積於Al
2O
3層152之上之n型GaN層231之上。
n型GaN層231及絕緣層122可使用相同之成膜裝置連續地形成。
其次，如圖21所示，使用酸性溶液去除ZnO層151。隨著ZnO層151之去除，ZnO層151之上之Al
2O
3層152、n型GaN層231及絕緣層122亦被去除。其結果，於開口121S、凹部210S、開口121D及凹部210D內殘留n型GaN層231，於開口121S及凹部210S內形成n型GaN層231S，於開口121D及凹部210D內形成n型GaN層231D。又，於絕緣層121及n型GaN層231S之上、以及絕緣層121及n型GaN層231D之上殘留絕緣層122，於絕緣層121及n型GaN層231S之上形成絕緣層122S，於絕緣層121及n型GaN層231D之上形成絕緣層122D。
其次，如圖22所示，與第1實施方式同樣地，於絕緣層121、絕緣層122S及絕緣層122D之上依序塗佈光阻劑153及光阻劑154。其次，於光阻劑154形成源極用之開口154S及汲極用之開口154D，於光阻劑153形成源極用之開口153S及汲極用之開口153D。
其次，如圖23所示，藉由使用光阻劑153及154作為遮罩進行蝕刻，於絕緣層122S形成源極用之開口123S，於絕緣層122D形成汲極用之開口123D。該蝕刻例如為使用有氟系氣體之RIE。n型GaN層231S之一部分從開口123S露出，n型GaN層231D之一部分從開口123D露出。
其次，如圖24所示，與第1實施方式同樣地，於絕緣層122S及n型GaN層231S之從開口154S及153S露出之面之上、以及絕緣層122D及n型GaN層231D之從開口154D及153D露出之面之上形成金屬層132。此時，金屬層132不僅沈積於絕緣層122S、n型GaN層231S、絕緣層122D及n型GaN層231D之上，亦沈積於光阻劑154之上。
其次，如圖25所示，去除光阻劑153及154。隨著光阻劑154之去除，光阻劑154上之金屬層132亦被去除。其結果，於開口153S及153D內殘留金屬層132。即，進行拉離。繼而，藉由熱處理將金屬層132合金化(合金)。其結果，於絕緣層122S之上形成通過開口123S而與n型GaN層231S接觸之源極電極132S，於絕緣層122D之上形成通過開口123D而與n型GaN層231D接觸之汲極電極132D。源極電極132S與n型GaN層231S歐姆接觸，汲極電極132D與n型GaN層231D歐姆接觸。
其次，如圖26所示，與第1實施方式同樣地，於絕緣層121之上形成絕緣層142。其次，俯視下於絕緣層122S與絕緣層122D之間，在絕緣層142及121形成開口121G。氮化物半導體層210之一部分從開口121G露出。其次，形成通過開口121G與氮化物半導體層210相接之閘極電極141。閘極電極141能夠以與第1實施方式相同之方法形成。
以此方式，能夠製造半導體裝置200。
於第2實施方式之半導體裝置200中，去除作為遮罩之ZnO層151及Al
2O
3層152之前，n型GaN層231S及231D由絕緣層122覆蓋。絕緣層122之成為絕緣層122S之部分和n型GaN層231S與絕緣層121之交界線224S相接，覆蓋n型GaN層231S與絕緣層121之交界線224S。絕緣層122之成為絕緣層122D之部分相接於n型GaN層231D與絕緣層121之交界線224D，覆蓋n型GaN層231D與絕緣層121之交界線224D。因此，保護了n型GaN層231S及231D之表面免受用於去除ZnO層151及Al
2O
3層152之藥液之影響，能夠抑制n型GaN層231S及231D之表面損傷。
又，與第1實施方式同樣地，閘極電極141與氮化物半導體層210之間之距離不易受到絕緣層122S及122D之影響。因此，能夠抑制無絕緣層122S及122D之構造所帶來之閘極控制性之變化。
於第2實施方式中，n型GaN層231S及231D之上表面係Ga極性之面。因此，容易於n型GaN層231S及231D之上表面獲得良好之耐蝕刻性。
又，閘極電極141通過開口121G與氮化物半導體層210接觸。因此，能夠構成所謂之MES構造。
以上，對實施方式進行了詳細敍述，但本發明並不限定於特定之實施方式，可於申請專利範圍所記載之範圍內進行各種變化及變更。
100:半導體裝置
101:基板
110:氮化物半導體層
110A:表面
111:緩衝層
112:障壁層
113:通道層
113c:通道區域
121:絕緣層
121D:開口
121G:開口
121S:開口
122:絕緣層
122D:絕緣層
122S:絕緣層
123D:開口
123S:開口
124D:交界線
124S:交界線
131:n型GaN層
131D:n型GaN層
131S:n型GaN層
132:金屬層
132D:汲極電極
132S:源極電極
141:閘極電極
142:絕緣層
151:ZnO層
151D:開口
151S:開口
152:Al2O3層
152D:開口
152S:開口
153:光阻劑
153D:開口
153S:開口
154:光阻劑
154D:開口
154S:開口
160:抗蝕圖案
160D:開口
160S:開口
200:半導體裝置
201:基板
210:氮化物半導體層
210A:表面
210D:凹部
210S:凹部
211:通道層
211c:通道區域
212:障壁層
213:頂蓋層
224D:交界線
224S:交界線
231:n型GaN層
231D:n型GaN層
231S:n型GaN層
圖1係表示第1實施方式之半導體裝置之剖視圖。
圖2係表示第1實施方式之半導體裝置之製造方法之剖視圖(其一)。
圖3係表示第1實施方式之半導體裝置之製造方法之剖視圖(其二)。
圖4係表示第1實施方式之半導體裝置之製造方法之剖視圖(其三)。
圖5係表示第1實施方式之半導體裝置之製造方法之剖視圖(其四)。
圖6係表示第1實施方式之半導體裝置之製造方法之剖視圖(其五)。
圖7係表示第1實施方式之半導體裝置之製造方法之剖視圖(其六)。
圖8係表示第1實施方式之半導體裝置之製造方法之剖視圖(其七)。
圖9係表示第1實施方式之半導體裝置之製造方法之剖視圖(其八)。
圖10係表示第1實施方式之半導體裝置之製造方法之剖視圖(其九)。
圖11係表示第1實施方式之半導體裝置之製造方法之剖視圖(其十)。
圖12係表示第1實施方式之半導體裝置之製造方法之剖視圖(其十一)。
圖13係表示第1實施方式之半導體裝置之製造方法之剖視圖(其十二)。
圖14係表示第2實施方式之半導體裝置之剖視圖。
圖15係表示第2實施方式之半導體裝置之製造方法之剖視圖(其一)。
圖16係表示第2實施方式之半導體裝置之製造方法之剖視圖(其二)。
圖17係表示第2實施方式之半導體裝置之製造方法之剖視圖(其三)。
圖18係表示第2實施方式之半導體裝置之製造方法之剖視圖(其四)。
圖19係表示第2實施方式之半導體裝置之製造方法之剖視圖(其五)。
圖20係表示第2實施方式之半導體裝置之製造方法之剖視圖(其六)。
圖21係表示第2實施方式之半導體裝置之製造方法之剖視圖(其七)。
圖22係表示第2實施方式之半導體裝置之製造方法之剖視圖(其八)。
圖23係表示第2實施方式之半導體裝置之製造方法之剖視圖(其九)。
圖24係表示第2實施方式之半導體裝置之製造方法之剖視圖(其十)。
圖25係表示第2實施方式之半導體裝置之製造方法之剖視圖(其十一)。
圖26係表示第2實施方式之半導體裝置之製造方法之剖視圖(其十二)。
101:基板
110:氮化物半導體層
110A:表面
111:緩衝層
112:障壁層
113:通道層
113c:通道區域
121:絕緣層
121D:開口
121S:開口
122:絕緣層
124D:交界線
124S:交界線
131:n型GaN層
151:ZnO層
151D:開口
151S:開口
152:Al2O3層
152D:開口
152S:開口
Claims (8)
- 一種半導體裝置之製造方法，其包含如下步驟： 於具有第1主面之第1氮化物半導體層之上形成第1絕緣層； 於上述第1絕緣層之上形成具備第1遮罩開口之遮罩，上述第1遮罩開口使上述第1絕緣層之一部分露出； 通過上述第1遮罩開口，於上述第1絕緣層形成使上述第1氮化物半導體層之一部分露出之第1開口； 通過上述第1遮罩開口，於上述第1開口之內側，在上述第1氮化物半導體層之上形成第2氮化物半導體層； 通過上述第1遮罩開口，形成覆蓋上述第2氮化物半導體層與上述第1絕緣層之交界線之第2絕緣層； 於形成上述第2絕緣層之步驟之後去除上述遮罩； 於上述第2絕緣層形成使上述第2氮化物半導體層之一部分露出之第2開口； 於上述第2絕緣層之上形成第1電極，該第1電極通過上述第2開口與上述第2氮化物半導體層接觸；及 於上述第1氮化物半導體層之上方形成閘極電極，該閘極電極在垂直於上述第1主面之俯視下與上述第2絕緣層分離。
- 如請求項1之半導體裝置之製造方法，其中上述遮罩具備使上述第1絕緣層之另一部分露出之第2遮罩開口，上述製造方法包含如下步驟： 與形成上述第1開口之步驟同時，通過上述第2遮罩開口，於上述第1絕緣層形成使上述第1氮化物半導體層之另一部分露出之第3開口； 與形成上述第2氮化物半導體層之步驟同時，通過上述第2遮罩開口，於上述第3開口之內側，在上述第1氮化物半導體層之上形成第3氮化物半導體層； 與形成上述第2絕緣層之步驟同時，通過上述第2遮罩開口，形成覆蓋上述第3氮化物半導體層與上述第1絕緣層之交界線之第3絕緣層； 與形成上述第2開口之步驟同時，於上述第3絕緣層形成使上述第3氮化物半導體層之一部分露出之第4開口；及 與形成上述第1電極之步驟同時，於上述第3絕緣層之上形成第2電極，該第2電極通過上述第4開口與上述第3氮化物半導體層接觸。
- 如請求項2之半導體裝置之製造方法，其中於上述俯視下，上述閘極電極形成於上述第2絕緣層與上述第3絕緣層之間。
- 如請求項2或3之半導體裝置之製造方法，其於形成上述第1電極之步驟與形成上述閘極電極之步驟之間，包含在上述第1絕緣層之上形成覆蓋上述第1電極之第4絕緣層之步驟；且 上述閘極電極形成於上述第4絕緣層之上。
- 如請求項4之半導體裝置之製造方法，其中上述第2氮化物半導體層之上表面係N極性之面。
- 如請求項4之半導體裝置之製造方法，其於形成上述第4絕緣層之步驟與形成上述閘極電極之步驟之間，包含在上述第4絕緣層及上述第1絕緣層形成第5開口之步驟；且 上述閘極電極係以通過上述第5開口與上述第1氮化物半導體層接觸之方式形成。
- 如請求項6之半導體裝置之製造方法，其中上述第2氮化物半導體層之上表面係Ga極性之面。
- 一種半導體裝置，其具有： 第1氮化物半導體層，其具有第1主面； 第1絕緣層，其設置於上述第1氮化物半導體層之上，且設有使上述第1氮化物半導體層之一部分露出之第1開口； 第2氮化物半導體層，其於上述第1開口之內側設置於上述第1氮化物半導體層之上； 第2絕緣層，其覆蓋上述第2氮化物半導體層與上述第1絕緣層之交界線，且設有使上述第2氮化物半導體層之一部分露出之第2開口； 電極，其設置於上述第2絕緣層之上，通過上述第2開口與上述第2氮化物半導體層接觸；及 閘極電極，其設置於上述第1氮化物半導體層之上方，在垂直於上述第1主面俯視下與上述第2絕緣層分離。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022-163959 | 2022-10-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202416400A true TW202416400A (zh) | 2024-04-16 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9147743B2 (en) | High electron mobility transistor structure with improved breakdown voltage performance | |
| KR101108344B1 (ko) | 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들 | |
| KR101124937B1 (ko) | 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법 | |
| KR101357477B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| TWI594431B (zh) | 化合物半導體裝置及其製造方法 | |
| KR101202497B1 (ko) | 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및 그의 제조 방법 | |
| JP5724339B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5919626B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN103035696B (zh) | 化合物半导体器件和用于制造化合物半导体器件的方法 | |
| US20070164315A1 (en) | Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same | |
| JP5765171B2 (ja) | 化合物半導体装置の製造方法 | |
| KR101810710B1 (ko) | 개선된 접합부를 갖는 반도체 소자 및 이를 제조하는 방법 | |
| TW201417280A (zh) | 化合物半導體裝置及其製造方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| US8884308B2 (en) | High electron mobility transistor structure with improved breakdown voltage performance | |
| US10211323B2 (en) | Hemt having heavily doped N-type regions and process of forming the same | |
| TW201413960A (zh) | 化合物半導體裝置及其製造方法 | |
| TW202025258A (zh) | 氮化鎵高電子移動率電晶體的閘極結構的製造方法 | |
| US9786775B2 (en) | Normally-off high electron mobility transistors and fabrication methods thereof | |
| US20240030330A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| TW202416400A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US20240128326A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN113745333A (zh) | 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法 | |
| JP2024057312A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2024065148A1 (en) | Nitride-based semiconductor device and method for manufacturing thereof |