TW202410449A - 半導體元件及其應用 - Google Patents

半導體元件及其應用 Download PDF

Info

Publication number
TW202410449A
TW202410449A TW112115522A TW112115522A TW202410449A TW 202410449 A TW202410449 A TW 202410449A TW 112115522 A TW112115522 A TW 112115522A TW 112115522 A TW112115522 A TW 112115522A TW 202410449 A TW202410449 A TW 202410449A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor
dopant
junction structure
gate electrode
Prior art date
Application number
TW112115522A
Other languages
English (en)
Inventor
杜尚儒
馮天璟
劉家呈
陳明欽
劉育仁
蔡崇志
張宗正
楊亞諭
Original Assignee
晶成半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶成半導體股份有限公司 filed Critical 晶成半導體股份有限公司
Publication of TW202410449A publication Critical patent/TW202410449A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一種具有n-i-p半導體接面磊晶結構的增強型高電子遷移率電晶體形式的半導體元件。半導體元件包含通道層及形成於通道層上的障蔽層。二維電子氣(two-dimensional electron gas，2DEG)形成於鄰近通道層與障蔽層之界面的通道層中。閘極電極設置於障蔽層上。半導體接面結構夾設於閘極電極與障蔽層之間。半導體接面結構包括摻入第一摻雜物且與閘極電極直接接觸的第一區域、摻入與第一摻雜物不同的第二摻雜物的第二區域、以及夾設於第一區域與第二區域之間且為非刻意摻雜的第三區域。半導體接面結構耗盡位於其下方的部分二維電子氣。

Description

半導體元件及其應用
本揭露是關於一種半導體元件，特別是關於一種場效電晶體(field-effect transistor，FET) 半導體元件，更特別是關於一種具有N-I-P半導體接面的增強型高電子遷移率電晶體(enhancement mode high-electron-mobility transistor，E-HEMT) 半導體元件及其應用。
於此提供的背景說明是為了一般性地呈現本揭露的背景內容。在本背景說明段落所描述的目前指名的發明人的成果範圍，以及在申請時可能不構成現有技術的說明觀點，都既非明示也非暗示地承認其為不利於本揭露的現有技術。
高電子遷移率電晶體(high electron mobility transistors，HEMT)為一種場效電晶體(FET)，其利用二種具有不同能隙材料層的接面(即，異質接面)作為通道，而非一般金氧半導體FET(metal-oxide-semiconductor FET，MOSFET)慣用的摻雜區域。HEMT也被稱為異質FET(heterostructure FET，HFET)或調變摻雜FET(modulation-doped FET，MODFET)。如同其它類型的FET，HEMT通常在積體電路中作為數位切換開關。相較於一般電晶體，HEMT可在更高的頻率下操作。然而，傳統的HEMT仍存在一些缺點。
HEMT具有多種類型，舉例而言，不同類型的HEMT包括但不限於耗盡型HEMT(depletion mode HEMT，D-HEMT)、p型氮化鎵增強型HEMT(p-GaN E-HEMT)、以及凹槽式閘極金屬絕緣半導體E-HEMT(recess gate metal-insulator-semiconductor E-HEMT，recess gate MIS E-HEMT)。前述所有HEMT皆可包含通道層、障蔽層、源極電極、汲極電極、閘極電極及鈍化層，然而，在閘極電極與障蔽層之間的對應結構配置則可以有所不同。舉例而言，在D-HEMT中，閘極電極設置於障蔽層上，閘極電極與障蔽層之間形成蕭特基接觸(Schottky contact)。此外，二維電子氣(two dimensional electron gas，2DEG)形成於通道層中，且源極電極與汲極電極設置於2DEG上，從而形成D-HEMT。相較之下，p-GaN E-HEMT包含設置於閘極電極與障蔽層之間的p型GaN層，此時閘極電極不會直接接觸障蔽層，且p型GaN層會耗盡其下方的一部分2DEG，以使2DEG中位於p型GaN層的正下方處存在一個間隔區域。而在recess gate MIS E-HEMT中，一凹槽形成於障蔽層及通道層的頂部內，如此，閘極電極可向下延伸至凹槽內，且由於凹槽的形成，因此對應在2DEG內形成一個間隔區域。
與 D-HEMT相比，p-GaN E-HEMT及recess gate MIS E-HEMT具有正閾值電壓(threshold voltage，V th)且在閘極電壓(gate voltage，V gs)大於0時會具有較低的閘極電流(gate current，I g)。然而，p-GaN E-HEMT及recess gate MIS E-HEMT的性能上仍有一些限制。具體而言，在相同閘極電壓V gs下，為了得到較低的閘極電流Ig，p-GaN E-HEMT可能需要犠牲性地降低汲極-源極電流(drain-source current，I ds)，而在recess gate MIS E-HEMT結構中的電流I ds及I g可能會更進一步地降低。為了增加p-GaN E-HEMT的電流I ds，p-GaN E-HEMT的閾值電壓V th一般會是在相對低的範圍，例如約1.2伏(V)至1.7V左右，以至於 p-GaN E-HEMT元件可能會很容易受系統電路的電壓突波影響而在非預期或異常情況下導通。而為了增加閾值電壓V th，通道層與障蔽層附近的極化勢必得相對應地減少，但這樣的極化減少可能造成電流I ds的降低，導致相對高的導通電阻R on。此外，當電晶體的尺寸相對小時，極化現象的降低會受到一定的限制，晶片的整體最大厚度也因此受限。再者，p型GaN層的表面易在鈍化層的形成或蝕刻製程中遭到破壞。另外，p型GaN層需具有一定厚度(例如50奈米(nm)或以上)，且p型GaN層中的p型摻雜濃度需達到5E18cm -3以產生功效。由於使用了p型GaN層，可能會存在I g漏電流的問題，以及為了減少漏電流問題，可降低p型GaN層的摻雜濃度，但這又進而降低了閾值電壓V th。
因此，本領域中仍存在解決前述缺點及不足的需求。
本揭露的一方面是關於一種半導體元件，其包含通道層、形成於通道層上的障蔽層、形成於通道層中，且鄰近通道層與障蔽層間界面的二維電子氣、設置於障蔽層上的閘極電極、夾設於閘極電極與障蔽層之間的半導體接面結構、以及源極電極和汲極電極。半導體接面結構包括摻入第一摻雜物且與閘極電極直接接觸的第一區域、摻入與第一摻雜物不同的第二摻雜物的第二區域、以及夾設於第一區域與第二區域之間且為非刻意摻雜的第三區域。半導體接面結構耗盡其下方的一部分二維電子氣。
在一些實施例中，前述的半導體元件為增強型高電子遷移率電晶體(E-HEMT)。
在一些實施例中，前述的半導體元件具有大於2.5伏的閾值電壓。
在一些實施例中，第三區域於半導體接面結構中形成完全耗盡區域。
在一些實施例中，第一區域與閘極電極之間的接觸為蕭特基接觸或歐姆接觸。
在一些實施例中，半導體接面結構為n-i-p接面結構，第一區域包含n型氮化物區域，第二區域包含p型氮化物區域。
在一些實施例中，第一摻雜物包含矽或氧，第二摻雜物包含鎂、鈣、鋅、鈹或碳。
在一些實施例中，第一區域包含第二摻雜物。
在一些實施例中，第一區域、第二區域、以及第三區域皆包含氮化物半導體材料，氮化物半導體材料選自包括氮化鎵、氮化鋁鎵、以及氮化鋁的群組。
在一些實施例中，第二區域的厚度大於第一區域的厚度及第三區域的厚度。
在一些實施例中，第一區域的厚度範圍為5至100奈米。
在一些實施例中，第一區域的厚度範圍為20至30奈米。
在一些實施例中，第二區域的厚度範圍為50至200奈米。
在一些實施例中，第二區域的厚度範圍為55至75奈米。
在一些實施例中，第三區域的厚度範圍為1至50奈米。
在一些實施例中，第三區域的厚度範圍為5至15奈米。
在一些實施例中，第一區域的第一摻雜物的摻雜濃度範圍為5E16至5E19cm -3，且第二區域的第二摻雜物的摻雜濃度範圍為1E18至1E20cm -3。
在一些實施例中，前述的半導體元件更包含:位於閘極電極、源極電極與汲極電極之間的鈍化層，鈍化層覆蓋半導體接面結構與障蔽層。
本揭露的另一方面是關於一種電子開關，包含至少一個如前述實施例的半導體元件。
本揭露的另一方面是關於一種電子裝置，包含至少一個如前述實施例的半導體元件。
根據以下對各實施例的描述再結合對應圖式將使本揭露的各方面變得顯而易見，儘管在不脫離本揭露的創新概念的精神和範圍的情況下的變化和修改仍可能會被實現。
以下將參考附圖以更全面地描述本揭露，並展示本揭露的多個實施範例。本揭露能以許多不同的形式實施，但不應用以限定本揭露。反之，本揭露會因為提供了這些實施例而更加完整，並將本揭露的範圍充分地傳達給本領域的技術人員。相似的元件標示用以標明相似的部件。
於本說明書中使用的術語在本領域中、本發明的上下文中、以及使用每個術語的特定上下文中通常具有它們的普通涵義。用於描述本揭露的某些術語在下文或在說明書的其他地方討論，以向從業人員提供關於本揭露內容的額外導引。為方便起見，可以強調某些術語，例如使用斜體及/或引號。強調術語對於其範圍和涵義沒有影響；在相同的上下文中，無論是否有強調，術語的範圍和涵義都是相同的。可以理解的是，相同的事物能以多種方式述說。因此，無論術語是否在本文中被詳細闡述或討論，替代語言和同義詞可用於本文討論的任何一個或多個術語，也不會使其具有任何特殊意義。本揭露提供某些術語的同義詞。列舉的一或多個同義詞並不會排除其他同義詞的使用。在本說明書中任何地方使用的示例包括本文討論的任何術語的示例僅是說明性的，絕不限制本揭露或任何示例術語的範圍和涵義。相同的，本揭露不限於本說明書中給出的各種實施例。
能理解的是，當敘述中提及一個部件位於另一個部件之「上」時，可能是二個部件直接接觸的狀態，也可能是二個部件之間具有一個中間部件的狀態。相反的，當敘述中提及一個部件「直接位於」另一個部件之上時，表示二個部件之間沒有中間部件存在。如本文所使用，“及/或”的用語包括一個或多個相關列出的項目的任何和所有組合。
可以理解的是，雖然「第一」、「第二」、「第三」等用語可在本文中用於描述各種元件、組件、區域、層及/或部分，但是這些元件、組件、區域、層及/或部分不應該受限於這些用語。這些用語僅用於將一個元件、組件、區域、層及/或部分與另一元件、組件、區域、層及/或部分區分開來。因此，在不脫離本揭露教示的情況下，下文討論的「第一」元件、組件、區域、層及/或部分可被稱為「第二」元件、組件、區域、層及/或部分。
此處使用的術語僅用於描述特定實施例，並不用以限制本揭露。除非上下文另有明確說明，於本文中使用的單數形式的「一」和「該」也包括複數形式。 此外，於本文中使用的“包含”、“包括”、及/或“具有”意指所陳述的特徵、區域、整數、步驟、操作、元素及/或組件，但不排除存在一個或多個其他特徵、區域、整數、步驟、操作、元素、組件及/或群組。
此外，諸如「下」或「底部」、「上」或「頂部」、「左」、以及「右」的相關用語可在本文中用於描述如圖中所示一個部件與另一部件的關係。應理解的是，除了圖中描繪的方位之外，相關用語意指涵蓋元件的不同方位。例如，若其中一個圖中的元件被翻轉，則被描述為在其他部件的「下」側的部件將被定向在其他部件的「上」側。因此，示例性用語「下」可以包含「下」和「上」兩種方向，取決於圖式的特定方向。類似地，如果其中一圖中的元件被翻轉，則被描述為位在其他部件「下」或「下方」的部件將被定向為位在其他部件「上」或「上方」。因此，示例性用語「下」或「下方」可涵蓋上和下的方向。
除非另有定義，本文使用的所有用語（包括技術和科學用語）與所屬技術領域中具有通常知識者普遍理解的涵義相同。 此外，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露的實施例有特別定義。
於下文中，「大約」、「實質上」或其類似用語一般表示在給定值或範圍的20%以內，優選在10%以內，更優選在5%以內。在此給定的數值均為近似值，亦即在沒有特定說明「大約」或「實質上」的情況下，仍可隱含「大約」或「實質上」的涵義。
於下文中，「摻雜」是指在半導體層成長過程刻意將雜質引入本質半導體材料中以調變其光電和結構特性，而「摻雜半導體材料」或「摻雜層」是指在半導體材料或層進行摻雜工藝。相較之下，於本文中，「非刻意摻雜的半導體材料」或「非刻意摻雜的區域」是指在半導體層成長過程中，不是刻意引入雜質至半導體材料或區域，或不是對半導體材料或區域刻意執行摻雜工藝。 其中，所謂摻雜工藝，可以例如是在一摻雜層上形成本質半導體層之後，執行一中斷成長製程並刻意升高反應腔的溫度，使得摻雜層中的摻雜物擴散至本質半導體層中。換句話說，「非刻意摻雜」半導體材料是指未進行摻雜工藝的半導體材料。
以下將配合圖式詳述本揭露的實施例。根據本揭露的目的於此具體並廣泛地描述，本揭露是關於具有n-i-p柵極磊晶結構的增強型場效應電晶體及其應用。
本揭露一方面是關於一種具有 n-i-p 柵極磊晶結構的增強型(常關)場效電晶體形式的半導體元件。舉例來說，第1A圖繪示出根據本揭露的一些實施例的一種具有n-i-p柵極磊晶結構的增強型高電子遷移率電晶體(E-HEMT)100。具體而言，如第1A圖所示，E-HEMT 100包括基底101、緩衝結構103、通道層110、障蔽層120、源極電極130、汲極電極140、柵極電極150、以及形成於障蔽層120和柵極電極150之間的半導體接面結構170。
基底101的材料包括半導體或氧化物。複數半導體層以合適的方法形成於基底101上，合適的方法例如為金屬有機化學氣相沉積(metal-organic chemical vapor deposition，MOCVD)、分子束磊晶(molecular beam epitaxy，MBE)、氫化物氣相磊晶(hydride vapor epitaxy，VPE)、液相磊晶(liquid phase epitaxy，LPE)或原子層沉積(atomic layer deposition，ALD)。半導體可包括矽(Si)、氮化鎵(GaN)、碳化矽(SiC)或砷化鎵(GaAs)。氧化物可包括藍寶石(Sapphire)。此外，基底101可為導體基底或絕緣基底。導體基底的材料可包括Si、GaN或GaAs。絕緣基底的材料可包括藍寶石或例如為絕緣層上矽(silicon on insulator，SOI)的複合材料。基底101可被選擇性地使用摻雜物摻雜藉此改變其導電度以形成導電基底或非導電基底。對矽基底而言，摻雜物可包含硼(B)、砷(As)或磷(P)。在一實施例中，基底101為具有1000至1200微米(μm)的厚度的矽基底。成核層(未繪示)形成於基底101與緩衝結構103之間，並具有數十奈米或數百奈米的厚度。成核層可降低基底101與緩衝結構103之間的晶格不匹配。成核層可包括III-V族半導體材料，例如氮化鋁(AlN)、氮化鎵(GaN)或氮化鋁鎵(AlGaN)。緩衝結構103位於成核層之上並具有幾微米或數十微米的厚度。緩衝結構103可包括III-V族半導體材料且可用以減少晶格差排。於本實施例中，緩衝結構103可為單層結構或多層結構。在一實施例中，單層結構可包括漸變的組成。單層結構的材料中的一元素沿著成長方向逐漸變化。在一實施例中，多層結構可包括超晶格或交錯堆疊的複數層。緩衝結構103可包括III-V族半導體材料，例如氮化鋁(AlN)、氮化鎵(GaN)或氮化鋁鎵(AlGaN)，且緩衝結構103可被摻雜。舉例來說，緩衝結構103可包括碳(C)摻雜物及/或鐵(Fe)摻雜物，摻雜物濃度可於沿成長方向上逐漸變化或維持定值。
通道層110設置於緩衝結構103上且具有第一能隙。障蔽層120設置於通道層110上且具有大於第一能隙的第二能隙。換句話說，通道層110的材料與障蔽層120的材料不同。於本實施例中，通道層110與障蔽層120可包括氮化物半導體，例如氮化鎵(GaN)、氮化鋁(AlN)、氮化銦鎵(InGaN)、氮化鋁鎵(AlGaN)或氮化鋁銦鎵(AlInGaN)。在一實施例中，通道層110包括GaN，障蔽層120包括AlGaN。自發性極化(Spontaneous polarization)發生於通道層110與障蔽層120內。此外，由於不同氮化物半導體之間的晶格常數差異產生的應力，導致壓電極化(piezoelectric polarization)發生於通道層110與障蔽層120內。自發性極化與壓電極化使得通道層110與障蔽層120的能隙彎曲，從而在通道層110內鄰近通道層110與障蔽層120界面之處形成二維電子氣(2DEG) 115。在一實施例中，通道層110與障蔽層120可為未摻雜或已摻雜。例如，通道層110與障蔽層120可為Si摻雜，且可根據摻雜濃度調整2DEG 115的濃度。在一實施例中，障蔽層120包括複數個子障蔽層。舉例來說，障蔽層120包括位於通道層110上的AlGaN子層，以及位於AlGaN子層上方或下方的AlN子層。
閘極電極150設置於障蔽層120上，源極電極130與汲極電極140間隔設置於閘極電極150的二側，使源極電極130與汲極電極140分別與通道層110直接接觸，而不與閘極電極150直接接觸。在其它實施例中，源極電極130與汲極電極140分別與障蔽層120直接接觸。源極電極130與汲極電極140的材料可選自銀(Ag)、鋁(Al)、鎢(W)、鉭(Ta)、鎘(Cd)、鉻(Zr)、鈦(Ti)、及前述之合金或其組合。閘極電極150的材料可包括導電材料，例如金屬或金屬化合物。舉例來說，金屬可選自金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、銀(Ag)、及前述之合金或其組合。金屬化合物可包括前述金屬的任一化合物，例如氮化鈦(TiN)或鈦鎢(TiW)。半導體接面結構170位於閘極電極150與障蔽層120之間，以使閘極電極150不會直接接觸障蔽層120。在一實施例中，E-HEMT 100包括鈍化層160。鈍化層160可覆蓋半導體接面結構170與障蔽層120，且設置於源極電極130、汲極電極140、閘極電極150與半導體接面結構170之間。2DEG 115形成於通道層110內，使得源極電極130與汲極電極140設置於2DEG 115上。半導體接面結構170耗盡其下方的2DEG 115一部分，以使2DEG 115中位於半導體接面結構170正下方之處存在耗盡區118，且在沒有施加閘極偏壓下通道層110不導通。此外，閘極電極150與半導體接面結構170之間的接觸可為蕭特基接觸(Shottky contact)或歐姆接觸(Ohmic contact)。汲極電極140與通道層110之間的接觸以及源極電極130與通道層110之間的接觸皆可為歐姆接觸。
第1B圖為第1A圖中的半導體接面結構170的細部結構示意圖。如第1B圖中所示，半導體接面結構170可包括三個區域，包含位於頂部並面對閘極電極150的第一區域172、位於底部並面對障蔽層120的第二區域176、以及位於第一區域172與第二區域176之間的第三區域174。具體而言，第一區域172可與閘極電極150直接接觸(如前述，第一區域172與閘極電極150之間可為蕭特基接觸或歐姆接觸)。半導體接面結構170可由氮化物半導體構成，氮化物半導體例如為Al xIn yGa (1-x-y)N，0≦x＜1，0≦y＜1，且0≦x+y＜1。此外，第一區域172摻雜有第一摻雜物，第二區域176摻雜有第二摻雜物，第一摻雜物與第二摻雜物的導電性型態不同。在一實施例中，第一摻雜物包含n型摻雜物，第二摻雜物包含p型摻雜物。在一些實施例中，n型摻雜物可包含矽(Si)，p型摻雜物可包含鎂(Mg)、鐵(Fe)、鋅(Zn)、鈹(Be)、碳(C)或其它合適的p型摻雜物。於本實施例中，n型摻雜物為Si，p型摻雜物為Mg。第三區域174為夾設於第一區域172與第二區域176之間的中間區域。在磊晶成長製程的一實施例中，開啟III族元素、V族元素及p型摻雜物的供應源並將其通入反應腔中以形成第二區域176。完成第二區域176的成長製程後，關閉p型摻雜物的供應源，並持續地通入III族元素及V族元素的供應源至反應腔中以形成第三區域174。接著，開啟n型摻雜物的供應源並將其通入反應腔中與III族元素、V族元素反應以形成第一區域172。在一實施例中，第三區域174為未摻雜的。在一實施例中，於成長第一區域172時，p型摻雜物與n型摻雜物可能會因為第一區域172的成長溫度而擴散至第三區域174中，其並非在沒有磊晶成長階段刻意升高溫度的摻雜製程。在此之後，第三區域174便包括微量的p型摻雜物雜質及/或n型摻雜物雜質。通過這些方式造成第三區域174為非刻意摻雜(即，未摻雜或不是刻意摻雜)了p型摻雜物及/或n型摻雜物。半導體接面結構170可為n-i-p接面結構，其中的第一區域172為n型區域，第二區域176為p型區域，第三區域174為中間區域。在一實施例中，中間區域的p型摻雜物與n型摻雜物的濃度同時低於第二區域176的p型摻雜物的濃度及第一區域172的n型摻雜物的濃度。在一實施例中，中間區域為非刻意摻雜區域。在一實施例中，中間區域的摻雜濃度低至足以使中間區域可被視為本質半導體。舉例來說，中間區域的p型摻雜物與n型摻雜物的摻雜濃度可低於1E16cm -3。在一些實施例中，半導體接面結構170中的第三區域174形成完全耗盡區域。
第一區域172、第二區域176以及第三區域174可用相同的氮化物半導體形成。例如，第一區域172包含n-GaN，第二區域176包含p-GaN，第三區域174包含非刻意摻雜的GaN。在另一實施例中，第一區域172、第二區域176以及第三區域174中的任一者可用不同的氮化物半導體形成。例如，第二區域176包含p-GaN，第一區域172包含n-Al x1Ga (1-x1)N，第三區域174包含非刻意摻雜的Al x2Ga (1-x2)N，0＜x1＜1，0＜x2＜1，x1與x2可以相等或不相等。包含AlGaN的第三區域174具有寬能隙且可抑制漏電流，包含AlGaN的第一區域172適用於與閘極電極150形成蕭特基接觸。舉例來說，第二區域176包含p-GaN，第一區域172包含n-In x1Ga (1-x1)N，第三區域174包含非刻意摻雜的Al x2Ga (1-x2)N，0＜x1＜1，0＜x2＜1。包含InGaN的第一區域172適用於與閘極電極150形成歐姆接觸。在另一實施例中，第三區域174可用不同的氮化物半導體形成。例如，第三區域174中，接近第一區域172的第一部分與接近第二區域176的第二部分包含不同的組成。
n-i-p接面結構為在p型半導體區域(如第二區域176)與n型半導體區域(如第一區域172)之間具有中間區域(如第三區域174)的二極體結構。第2圖是根據本揭露的一些實施例，顯示n-p接面結構與n-i-p接面結構的比較示意圖。如第2圖所示，由於n-i-p接面結構中含有非刻意摻雜區域，相較於n-p接面結構，n-i-p接面結構具有更寬的耗盡區域。
第3圖是根據本揭露的一些實施例，顯示由二極體結構的耗盡區域引起的接面電容示意圖。如第3圖所示，在二極體中，其接面電容是由耗盡區域的尺寸決定。具體而言，接面電容C t可被表示為： C t=ε d為耗盡區域的厚度或距離，A為耗盡區域的面積。由於n-i-p接面結構比n-p接面結構具有更寬的耗盡區域，因而對應地具有較大的接面電阻與較低的接面電容，這使得n-i-p接面結構可適於衰減器、快速開關、光偵測器和耐高壓功率電子的應用。
在一些實施例中，第二區域176的厚度可大於第一區域172的厚度及第三區域174的厚度。在一些實施例中，第一區域172的厚度範圍為5-100nm，第二區域176的厚度範圍為50-200nm，第三區域174的厚度範圍為1-50nm。若第三區域174的厚度小於1 nm，則第三區域174可能無法有效形成。若第三區域174的厚度大於50nm，電晶體的切換速度可能會變慢且損耗會增加。在一些實施例中，第一區域172的厚度範圍為20-30nm，‎第二區域176的厚度範圍為55-75nm，第三區域174的厚度範圍為5-15nm。舉例來說，第一區域172的厚度約為25nm，第二區域176的厚度約為65nm，第三區域174的厚度約為10nm。
在一些實施例中，第一區域172的第一摻雜物的濃度範圍為5E16至5E19 cm -3，第二區域176的第二摻雜物的濃度範圍為1E18至1E20 cm -3。第一區域172的電子濃度高於第二區域176的電洞濃度。在一些實施例中，第一區域172的電子濃度範圍為5E17至1E19 cm -3，第二區域176的電洞濃度範圍為5E17至2E18 cm -3。若第一區域172的第一摻雜物的濃度過高且第一區域172的厚度大於第二區域176的厚度，則第二區域176有更多部分可能會被耗盡，此將不利於形成耗盡區域118。
在前述的實施例中，第一區域172摻雜了第一摻雜物，第二區域176摻雜了第二摻雜物，第一摻雜物與第二摻雜物不相同。在一些實施例中，第一區域172也可能包含第二摻雜物。在一些實施例中，由於在MOCVD成長製程中常見的摻雜物擴散、記憶效應及摻雜物再分布現象，第三區域174可能包含第一摻雜物與第二摻雜物中的任一者。如前述的實施例，第三區域174內的雜質並非是刻意引入。在一些實施例中，在半導體接面結構170上的二次離子質譜(secondary ion mass spectrometry, SIMS)中，第三區域174內的第二摻雜物的濃度可為不小於1E17 cm -3，而第三區域174內的第一摻雜物的濃度可為在1E16至1E18 cm -3的範圍內沿著成長方向(即自第二區域176朝第一區域172的厚度方向)呈現漸增的趨勢。舉例而言，第三區域174內的第一摻雜物的濃度從低於1E17cm -3的濃度逐漸增加至高於8E17cm -3的濃度。
第4圖是根據本揭露的一比較例，顯示p-GaN E-HEMT 400的示意圖。p-GaN E-HEMT 400與E-HEMT 100之間的差異在於，p-GaN E-HEMT 400包含塊材p-GaN層470及形成於p-GaN層470上的閘極電極450。p-GaN層470耗盡其下方的2DEG 415的一部分，使得2DEG 415中位於p-GaN層470正下方之處存在耗盡區域418。相較於比較例p-GaN E-HEMT 400，如第1A圖所示的包含半導體接面結構170的E-HEMT 100可具有相對較高的閾值電壓V th，其值大於2.5 伏（V）以獲得更穩定的E-HEMT特性。由於E-HEMT 100的閾值電壓V th相對高，因此不需提供額外增加閾值電壓V th的方法。例如，經由降低第二區域176的摻雜濃度(p型摻雜物)來增加接觸電阻，讓閾值電壓V th因此上升。由於第二區域176的摻雜濃度降低，障蔽層的厚度或組成就需要調整以降低2DEG來保有耗盡區域418的存在。然而，降低2DEG將會影響E-HEMT的汲極電流I d。E-HEMT 100可在相對較高的閾值電壓V th與對應較高的汲極電流I d之間的達到平衡。此外，閘極電極150與n型氮化物半導體的第一區域172直接接觸，相較於第4圖所示的比較例p-GaN E-HEMT 400，n型的第一區域172允許更大的製程容忍度，使其不易被形成閘極電極與鈍化層的製程影響。
進一步地，半導體接面結構170 包含為非刻意摻雜甚至可能是完整耗盡區的第三區域174，因此可有效地防止閘極的漏電流I g。此外，由於第三區域174的存在，相較於傳統結構，接面電容(對應為電路中的寄生電容)可更進一步地降低。
第5圖顯示根據本揭露的一些實施例的E-HEMT 100與根據比較例的p-GaN E-HEMT 400二者的閘極電壓V g與汲極電流I d的量測結果示意圖。當汲極電流I d的電流密度為1mA/mm 時，E-HEMT 100的閾值電壓V th為2.8 V，而p-GaN E-HEMT 400的閾值電壓V th為2.4 V。如第5圖所示，相較於p-GaN E-HEMT 400，根據本揭露的一些實施例的E-HEMT 100可達到較高的閾值電壓V th及較大的汲極電流I d，且E-HEMT 100的汲極電流 I d在一導通時便顯著上升。
第6圖為根據本揭露的一些實施例的E-HEMT 100與根據比較例的p-GaN E-HEMT 400二者的閘極電壓V g與閘極電流I g的量測結果示意圖。如第6圖所示，相較於比較例，E-HEMT 100的閘極漏電流I g較比較例低了三個數量級(即，約 10 3)。
第7A圖為根據比較例的p-GaN E-HEMT對其施加電壓分別在頻率100KHz與1MHz下切換的電容-電壓(C-V)曲線量測示意圖。第7B圖為根據本揭露的一些實施例的E-HEMT 100對其施加電壓分別在頻率100KHz與1MHz下切換的C-V曲線量測示意圖。第7A圖與第7B圖皆顯示了閘極電壓V g由0伏特(V)到6伏特以及6伏特到0伏特來回掃瞄的C-V曲線。
如第7A圖與第7B圖所示，無論頻率為何，根據本揭露的一些實施例的E-HEMT 100的接面電容明顯低於p-GaN E-HEMT的接面電容，且E-HEMT 100的C-V曲線較為平滑，波動較少，代表E-HEMT 100的接面表面具有較少的缺陷及較低的漏電流。半導體結構的界面態可藉由C-V曲線量測中的頻率分散(frequency-dispersion)表示。 C-V特性在不同頻率下的分散與界面態相關。一般而言，較大的分散表示較多的界面態。如第7A圖所示，比較例的C-V特性表現出相對大的分散，代表相對高密度的界面態。反之，如第7B圖所示，E-HEMT 100在二種掃瞄方向上的曲線相同，代表相對小的頻率分散，顯示出E-HEMT 100中的界面態密度較低。
前述的E-HEMT 100可用於多種的應用。舉例來說，E-HEMT 100可用於或做為電子開關的一部分。此外，電子裝置可利用E-HEMT 100作為其中的一個或多個開關。
前述本揭露的示例性實施例的說明僅用於舉例及闡述的目的，而非用以將本揭露限定於揭露的特定形式。根據前述的教示，可有多種的改良及變化。
前述實施例是為了解釋本揭露的原理及其實際應用，以激發本領域的其他技術人員利用本揭露和各種實施例，並進行各種修改以適於預設的特定用途。在不脫離本發明的精神和範圍的情況下，替代實施例對於本領域的技術人員屬顯而易見。 因此，本揭露的範圍由所附權利要求定義而非前述的說明和示例性實施例。
100:增強型高電子遷移率電晶體 101,401:基板 103,403:緩衝結構 110,410:通道層 115,415:二維電子氣 118,418:耗盡區 120,420:障蔽層 130,430,S:源極電極 140,440,D:汲極電極 150,450,G:閘極電極 160,460:鈍化層 170:半導體接面結構 172:第一區域 174:第三區域 176:第二區域 400:p-GaN增強型高電子遷移率電晶體 470:p-GaN層 d:距離 A:面積
所附圖式配合書面敘述說明了本揭露的一或多個實施例，用以解釋本揭露的原理。在可能的情況下，於所有圖式中使用相同的參考數字表示實施例中相同或相似的元件。 第1A圖顯示根據本揭露一實施例之一種E-HEMT的示意圖。 第1B圖顯示根據第1A圖中E-HEMT的細部結構示意圖。 第2圖顯示p-n接面結構與本揭露實施例的p-i-n接面結構的比較示意圖。 第3圖顯示本揭露實施例之接面電容的示意圖。 第4圖顯示本揭露一比較例之p-GaN E-HEMT的示意圖。 第5圖分別顯示本揭露一比較例之p-GaN E-HEMT與本揭露一實施例之E-HEMT的汲極電流與閘極電壓(I d-V g)曲線示意圖。 第6圖顯示本揭露一比較例之p-GaN E-HEMT與本揭露一實施例之E-HEMT之間的閘極漏電流I g比較示意圖。 第7A圖顯示一比較例之p-GaN E-HEMT分別在100K Hz與1M Hz下的電容-電壓(capacitance-to-voltage，C-V)曲線示意圖。 第7B圖顯示本揭露一實施例之E-HEMT的電容-電壓(C-V)曲線示意圖。
100:增強型高電子遷移率電晶體
101:基板
103:緩衝結構
110:通道層
115:二維電子氣
118:耗盡區
120:障蔽層
130:源極電極
140:汲極電極
150:閘極電極
160:鈍化層
170:半導體接面結構

Claims (10)

  1. 一種半導體元件，包括： 一通道層； 一障蔽層，形成於該通道層上； 一二維電子氣，形成於該通道層中； 一閘極電極，設置於該障蔽層上； 一半導體接面結構，夾設於該閘極電極與該障蔽層之間；以及 一源極電極及一汲極電極，設置於該閘極電極的二側； 其中，該半導體接面結構包含: 一第一區域，摻入一第一摻雜物且直接接觸該閘極電極； 一第二區域，摻入一第二摻雜物，該第二摻雜物與該第一摻雜物不同；以及 一第三區域，夾設於該第一區域與該第二區域之間，該第三區域為非刻意摻雜； 其中，該半導體接面結構耗盡其下方該二維電子氣的一部分。
  2. 如請求項1所述的半導體元件，其中該半導體元件為一增強型高電子遷移率電晶體。
  3. 如請求項1所述的半導體元件，其中該半導體元件具有大於2.5伏的閾值電壓。
  4. 如請求項1所述的半導體元件，其中該第三區域於該半導體接面結構中形成一完全耗盡區域。
  5. 如請求項1所述的半導體元件，其中該第一區域與該閘極電極之間的接觸為蕭特基接觸或歐姆接觸。
  6. 如請求項1所述的半導體元件，其中該半導體接面結構為一n-i-p接面結構，該第一區域包含一n型氮化物區域，該第二區域包含一p型氮化物區域。
  7. 如請求項1所述的半導體元件，其中該第二區域的一厚度大於該第一區域的一厚度及該第三區域的一厚度。
  8. 如請求項1所述的半導體元件，其中該第一區域的該第一摻雜物的一摻雜濃度範圍為5E16至5E19cm -3，且該第二區域的該第二摻雜物的一摻雜濃度範圍為1E18至1E20cm -3。
  9. 一電子開關，包含如請求項1至8項任一項所述的半導體元件。
  10. 一電子裝置，包含如請求項1至8項任一項所述的半導體元件。
TW112115522A 2022-04-29 2023-04-26 半導體元件及其應用 TW202410449A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/732,800 2022-04-29
US17/732,800 US20230352574A1 (en) 2022-04-29 2022-04-29 Enhancement mode high-electron-mobility transistor having n-i-p semiconductor junction structure and applications thereof

Publications (1)

Publication Number Publication Date
TW202410449A true TW202410449A (zh) 2024-03-01

Family

ID=88477412

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112115522A TW202410449A (zh) 2022-04-29 2023-04-26 半導體元件及其應用

Country Status (3)

Country Link
US (1) US20230352574A1 (zh)
CN (1) CN116978939A (zh)
TW (1) TW202410449A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101935928B1 (ko) * 2017-03-17 2019-01-07 전북대학교산학협력단 게이트 누설 전류가 감소된 고 전자 이동도 트랜지스터
US10573734B1 (en) * 2018-12-28 2020-02-25 Vanguard International Semiconductor Corporation High electron mobility transistor and method for forming the same

Also Published As

Publication number Publication date
US20230352574A1 (en) 2023-11-02
CN116978939A (zh) 2023-10-31

Similar Documents

Publication Publication Date Title
US9564492B2 (en) Group III-V device with a selectively modified impurity concentration
US9041065B2 (en) Semiconductor heterostructure diodes
US9293561B2 (en) High voltage III-nitride semiconductor devices
CN107731902B (zh) 第iii族氮化物常关晶体管的层结构
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
WO2014026018A1 (en) Iii-nitride enhancement mode transistors with tunable and high gate-source voltage rating
KR20190058668A (ko) 반도체 디바이스 및 반도체 디바이스를 설계하는 방법
US11355626B2 (en) High electron mobility transistor
CN107068748B (zh) 半导体功率元件
US20240030329A1 (en) Semiconductor device and method for manufacturing the same
WO2024104033A1 (zh) 半导体器件以及制造半导体器件的方法
KR20230000718A (ko) 고전자이동도 트랜지스터 및 그 제조 방법
TWM508782U (zh) 半導體裝置
TW202410449A (zh) 半導體元件及其應用
Beckmann et al. MOVPE-grown GaN/AlGaN heterostructures on sapphire with polarization-induced two-dimensional hole gases
US11942519B2 (en) Semiconductor structure and high electron mobility transistor
WO2024060110A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
US11967642B2 (en) Semiconductor structure, high electron mobility transistor and fabrication method thereof
WO2023212856A1 (en) Semiconductor device and method for manufacturing thereof
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
WO2024036486A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024011610A1 (en) Semiconductor device and method for manufacturing thereof
WO2023184199A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024011609A1 (en) Semiconductor device and method for manufacturing thereof
TW202308160A (zh) 半導體結構及其製造方法