TW202408330A - 加成法細線路電路板製造方法 - Google Patents
加成法細線路電路板製造方法 Download PDFInfo
- Publication number
- TW202408330A TW202408330A TW111129850A TW111129850A TW202408330A TW 202408330 A TW202408330 A TW 202408330A TW 111129850 A TW111129850 A TW 111129850A TW 111129850 A TW111129850 A TW 111129850A TW 202408330 A TW202408330 A TW 202408330A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- metal
- metal layer
- resist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000654 additive Substances 0.000 title claims abstract description 20
- 230000000996 additive effect Effects 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 101
- 229910052751 metal Inorganic materials 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000009713 electroplating Methods 0.000 claims abstract description 26
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 239000011888 foil Substances 0.000 claims description 17
- 238000010329 laser etching Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 21
- 239000003112 inhibitor Substances 0.000 abstract 5
- 238000005530 etching Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
Images
Landscapes
- Polymerisation Methods In General (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本發明的加成法細線路電路板製造方法包含以下步驟：準備一線路基板，其第一表面上具有一第一金屬層，並在第一金屬層上設置一阻劑層，接著進行乾式蝕刻程序，在第一金屬層上的阻劑層中形成貫穿阻劑層的一圖案化槽道，使得第一金屬層的表面露出於圖案化槽道中，並進行一電鍍程序，在圖案化槽道中的第一金屬層表面設置一第一線路層，最後在移除阻劑層後，進行濕式蝕刻程序，移除未被第一線路層覆蓋的部份的第一金屬層。本發明用阻劑層及乾式蝕刻取代光阻層及曝光顯影製程，從免細線路的線路圖案品質不佳的問題，確保細線路形成的品質。
Description
一種電路板製造方法，尤指一種加成法細線路電路板製造方法。
現有的加成法電路板線路製造方法中，主要係以微影配合電鍍及蝕刻的製程在線路基板上形成所設計的線路圖案。微影蝕刻的步驟主要係先在線路基板上的種子層上設置一光阻層，在該光阻層上方設置一圖案化遮罩後進行曝光、顯影以形成圖案化光阻層，然後對該線路基板進行電鍍，以在圖案化光阻層的槽道中形成線路結構。最後在移除該圖案化光阻層後，進行蝕刻移除多餘的種子層，完成該線路基板上的線路圖形。
在通過圖案化遮罩進行曝光以形成圖案化光阻層的步驟中，該圖案化遮罩上預先形成有貫穿圖案化遮罩且對應所需線路圖案的槽道。當放置在光阻層上進行曝光時，光線只能由槽道中通過以照射在光阻層，使得照射到光線的光阻層產生化學反應，最後再以溶液移除有產生化學反應（或未產生化學反應）的光阻層，產生對應所需線路結構的圖案化光阻層。
然而，針對近年線路板微小化的需求，線路圖形設計的線徑寬度及間距寬度越來越小且窄，所對應的圖案化光阻層上的線路圖案的線徑寬度及間距寬度也必須越來越小且窄。然而，根據現有光阻層材料特性，曝光程序中有解析度的限制，因此具有線徑及間距寬度的極限值，當線距或間距過小時，可能會有曝光不完全，以及圖案化光阻層中線路圖案之結構過細而容易崩落，導致圖案化光阻層中的線路圖案不完整之風險。如此一來，在下一步驟的電鍍程序中，亦無法正確地形成的線路結構。
也就是說，光阻層及曝光顯影製程之技術限制了線路板線路微小化及精密化的發展，故現有技術的線路板製造方法勢必須進一步改善。
有鑑於現有的加成法電路板製造技術中光阻層在形成細線路製程時容易產生結構不穩固或崩落導致線路圖案不完整，本發明提供一種加成法細線路電路板製造方法，包含以下步驟：
準備一線路基板，該線路基板的一第一表面上具有一第一金屬層；
在該第一金屬層上設置一阻劑層；
進行一乾式蝕刻程序，在該第一金屬層上的阻劑層中形成一圖案化槽道，該圖案化槽道貫穿該阻劑層，使得該第一金屬層的表面露出於該圖案化槽道中；
進行一電鍍程序，在該圖案化槽道中的第一金屬層表面設置一第一線路層；
移除該阻劑層；以及
進行一濕式蝕刻程序，移除未被該第一線路層覆蓋的部份的第一金屬層。
在本發明中，在第一金屬層上設置阻劑層後，利用乾式蝕刻程序在阻劑層中形成鏤空的圖案化槽道，以用於在電鍍序中在第一金屬層上形成具有線路結構的第一線路層。相較以曝光顯影程序產生具有線路圖案的圖案化光阻層必須仰賴曝光解析度，且顯影程序的化學反應中有較多變因可能導致圖案化光阻層的結構不夠穩定，本發明採用乾式蝕刻(如雷射蝕刻)具有更高的指定蝕刻路徑的精密度，而且阻劑層中非蝕刻範圍內的阻劑層材料不易受影響而能保持結構穩定，從而能夠在阻劑層中形成符合細線路規格所要求的20μm甚至以下的線路寬度及間距的圖案化槽道，解決以曝光顯影程序形成圖案化光阻層在線路圖案細密時容易剝落導致線路圖案不完整之問題。
請參閱圖1a至1f所示，本發明的加成法細線路電路板製造法主要包含以下步驟。
如圖1a所示，準備一線路基板10，該線路基板10的一第一表面11上具有一第一金屬層20。
如圖1b所示，在該第一金屬層20上設置一阻劑層30。較佳的，該阻劑層30例如是一油墨層，更佳是一抗電鍍油墨層。
如圖1c所示，進行一乾式蝕刻程序，在該第一金屬層20上的阻劑層30中形成一圖案化槽道300，該圖案化槽道300貫穿該阻劑層30，使得部分的第一金屬層表面201露出於該圖案化槽道300中。
如圖1d所示，進行一電鍍程序，在該圖案化槽道300中的部分的第一金屬層表面201設置一第一線路層40。
如圖1e所示，在該第一線路層40上設置一阻劑薄膜41，該阻劑薄膜41例如是利用電鍍、化學鍍程序設置的一金屬阻劑薄膜41。較佳的，該阻劑薄膜41與該第一線路層40、第一金屬層20為不相同之金屬材料。舉例而言，該第一線路層40、第一金屬層20為銅金屬，該阻劑薄膜30為錫、鎳…等金屬或其合金，惟本發明不限於此。由於在溼式蝕刻程序中，係將線路基板10連同其上的第一金屬層20、第一線路層40浸入蝕刻溶液中，該蝕刻溶液係侵蝕特定種類金屬，例如做為第一金屬層20、第一線路層40的銅金屬。由於該阻劑薄膜41與該第一線路層40、第一金屬層20為不同之金屬材料，不受蝕刻溶液侵蝕，故能夠保護該第一線路層40之表面不受侵蝕，確保第一線路層40表面及邊角形狀之完整。
如圖1f所示，移除該阻劑層30，留下該第一線路層40及其上的阻劑薄膜41。
如圖1g所示，進行一濕式蝕刻程序，移除未被該第一線路層40覆蓋的部份的第一金屬層20，完成該第一線路層40的設置。
最後，如圖1h所示，移除該阻劑薄膜41。
較佳的，該乾式蝕刻程序是一通過電腦程序控制的指定深度的雷射蝕刻程序。通過電腦控制，除了指定雷射蝕刻的深度之外，同時可指定雷射蝕刻所形成之圖案化槽道300的圖形，也就是第一線路層40的線路結構之圖形。在本發明中，較佳的，該雷射蝕刻的指定深度為該阻劑層30之厚度，也就是確保露出部分的第一金屬層表面201，以供下一步驟的電鍍程序進行即可。較佳的，該雷射蝕刻程序例如為使用紫外光雷射、綠光雷射、奈秒雷射或飛秒雷射技術。
在本發明的一第一實施例中，本發明的加成法細線路電路板製造方法亦可應用在雙面線路電路板之製造流程。請參閱圖2a至2c所示，在本實施例中，該線路基板10還具有與該第一表面11相對的一第二表面12，該第二表面12上具有一第二金屬層50，且在前述準備該線路基板10的步驟中，還進一步包含以下子步驟。
如圖2A所示，提供該線路基板10，該線路基板10的該第一表面11上設置有一金屬箔層21，且及該第二表面12設置有另一金屬箔層51。該等金屬箔層21、51例如為預先設置於該線路基板10的第一表面12及第二表面12上的銅箔層，厚度較佳為3~5μm。
如圖2b所示，進行鑽孔程序，形成貫穿該線路基板10及該二金屬箔層21、51的至少一通孔100。
如圖2C所示，進行鍍金屬程序，在該線路基板10的第一表面11的金屬箔層21及第二表面12的金屬箔層51上及該至少一通孔100的一內壁101上形成一電鍍層60。在本實施例中，該第一表面11上的金屬箔層21及電鍍層60之結合可視為前述第一實施例的該第一金屬層20，該第一表面11上的電鍍層60表面為該第一金屬層20的表面，而該第二表面12上的金屬箔層51及電鍍層60之結合可視為前述的該第二金屬層50，該第二表面12上的電鍍層60表面為該第二金屬層50的表面。該電鍍層60的厚度較佳為3~5μm。較佳的，該等金屬箔層21、51及該電鍍層60為相同的金屬材料，例如銅。
圖2A至圖2C中所示的步驟係完成雙面電路板的線路基板10中通孔100的設置。接下來請參閱圖2D至2g，將進一步完成該線路基板10的第一表面11上的第一線路層40及第二表面12上的第二線路層70。
如圖2d所示，在設置阻劑層30時，同時在第一金屬層20表面、第二金屬層50的表面上及該至少一通孔100中的內壁101上設置該阻劑層30。
如圖2e所示，進行該乾式蝕刻程序，在第一金屬層20、第二金屬層50表面的阻劑層30上形成該圖案化槽道300。該等圖案化槽道300分別貫穿第一金屬層20、第二金屬層50上的阻劑層30，並使得部分的第一金屬層20表面201、部分的第二金屬層50表面501露出於圖案化槽道300中，並且移除該至少一通孔100中的阻劑層30，使得通孔100中的電鍍層60表面露出。
如圖2F所示，進行該電鍍程序，在部分的第一金屬層20表面201上的阻劑層30的圖案化槽道300中設置第一線路層40，在部分的第二金屬層50表面501上的阻劑層30的圖案化槽道300中設置第二線路層70，以及在該至少一通孔100中的電鍍層60上形成一線路導通層80。
如圖2G所示，在該第一線路層40上覆蓋該阻劑薄膜41，且在該第二線路層71上設置另一阻劑薄膜71。
如圖2h所示，移除其餘的阻劑層30，露出未被該第一線路層40、第二線路層70或線路導通層80覆蓋的第一金屬層20、第二金屬層50表面。
如圖2i所示，進行一溼式蝕刻程序，移除未被該第一線路層40覆蓋的部份的第一金屬層20、未被第二線路層70覆蓋的部分的第二金屬層50。當完成濕式蝕刻程序後，該第一線路層40通過該至少一通孔100的內壁101的電鍍層60及線路導通層80電性連接該第二線路層70，完成該線路基板10的第一表面11、第二表面12上的第一線路層40及第二線路層70。該等阻劑薄膜41、71與該第一線路層40、第一金屬層20、該第二線路層70、第二金屬層60為不同之金屬材料，不受蝕刻溶液侵蝕，故能夠保護該第一線路層40、第二線路層70之表面不受侵蝕，確保第一線路層40、第二線路層70表面及邊角形狀之完整。
最後，如圖1j所示，移除該等阻劑薄膜41、71。
較佳的，該線路基板10例如為硬式線路基板、軟式線路基板或軟硬複合線路基板。此外，該線路基板10亦可為已包含複合線路結構的多層線路板，包含複數已壓合的介電層、線路層等。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
10:線路基板
11:第一表面
12:第二表面
100:通孔
101:內壁
20:第一金屬層
201:部分的第一金屬層表面
21:金屬箔層
30:阻劑層
300:圖案化槽道
40:第一線路層
41:阻劑薄膜
50:第二金屬層
51:金屬箔層
501:部分的第二金屬層表面
60:電鍍層
70:第二線路層
71:阻劑薄膜
80:線路導通層
圖1A至1h係本發明加成法細線路電路板製造法的製造流程剖面示意圖。
圖2A至2j係本發明加成法細線路電路板製造法的製造流程剖面示意圖。
10:線路基板
11:第一表面
20:第一金屬層
201:部分的第一金屬層表面
30:阻劑層
300:圖案化槽道
Claims (10)
- 一種加成法細線路電路板製造方法，包含以下步驟： 準備一線路基板，該線路基板的一第一表面上具有一第一金屬層； 在該第一金屬層上設置一阻劑層； 進行一乾式蝕刻程序，在該第一金屬層上的阻劑層中形成一圖案化槽道，該圖案化槽道貫穿該阻劑層，使得該第一金屬層的表面露出於該圖案化槽道中； 進行一電鍍程序，在該圖案化槽道中的第一金屬層表面設置一第一線路層； 移除該阻劑層；以及 進行一濕式蝕刻程序，移除未被該第一線路層覆蓋的部份的第一金屬層。
- 如請求項1所述的加成法細線路電路板製造方法，其中，該乾式蝕刻程序係一雷射蝕刻程序。
- 如請求項2所述的加成法細線路電路板製造方法，其中，該線路基板在相對該第一表面的一第二表面上具有一第二金屬層，且「準備該線路基板」的步驟中，包含以下子步驟： 提供該線路基板，該線路基板的該第一表面及該第二表面分別設置有一金屬箔層； 進行鑽孔程序，形成貫穿該線路基板及該二金屬箔層的至少一通孔； 進行鍍金屬程序，在該線路基板的第一表面的金屬箔層及第二表面的金屬箔層上及該至少一通孔的一內壁上形成一電鍍層；其中，該第一表面上的金屬箔層及電鍍層之結合為該第一金屬層，而該第二表面上的金屬箔層及電鍍層之結合為該第二金屬層。
- 如請求項3所述的加成法細線路電路板製造方法，其中， 在「在該第一金屬層上設置該阻劑層」的步驟中，同時在該第二金屬層的表面及該至少一通孔中的內壁上設置該阻劑層； 在「進行一乾式蝕刻程序，在該阻劑層中形成一圖案化槽道」的步驟中，還包含在該第二金屬層上的阻劑層中形成另一圖案化槽道，以及移除該至少一通孔中的阻劑層；該另一圖案化槽道貫穿該第二金屬層上的阻劑層，使得該第二金屬層的表面露出於該另一圖案化槽道中。
- 如請求項4所述的加成法細線路電路板製造方法，其中，在「進行一電鍍程序，在該圖案化槽道中的第一金屬層表面設置一第一線路層」的步驟中，同時在第二金屬層上的阻劑層的圖案化槽道中第二金屬層的表面上設置一第二線路層，以及在該至少一通孔中的電鍍層上形成一線路導通層； 在「進行一濕式蝕刻程序，移除未被該第一線路層覆蓋的部份的第一金屬層」的步驟中，同時移除未被該第二線路層覆蓋的部份的第二金屬層，且完成後，該第一線路層通過該至少一通孔的內壁的電鍍層及線路導通層電性連接該第二線路層。
- 如請求項5所述的加成法細線路電路板製造方法，其中，在「移除該阻劑層」步驟前，進一步包含： 在該第一線路層或該第二線路層上覆蓋一阻劑薄膜；且在完成「進行一濕式蝕刻程序，移除未被該第一線路層覆蓋的部份的第一金屬層，以及同時移除未被該第二線路層覆蓋的部份的第二金屬層」的步驟後，進一步包含： 移除該阻劑薄膜。
- 如請求項6所述的加成法細線路電路板製造方法，其中，該阻劑薄膜與該第一線路層、第一金屬層、該第二線路層或該第二金屬層為不同之金屬材料。
- 如請求項3所述的加成法細線路電路板製造方法，其中，該阻劑層係一油墨層。
- 如請求項1所述的加成法細線路電路板製造方法，其中， 該線路基板係包含一複合線路結構的多層線路基板。
- 如請求項1所述的加成法細線路電路板製造方法，其中，該線路基板為硬式線路基板、軟式線路基板或軟硬複合線路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111129850A TWI815596B (zh) | 2022-08-09 | 2022-08-09 | 加成法細線路電路板製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111129850A TWI815596B (zh) | 2022-08-09 | 2022-08-09 | 加成法細線路電路板製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI815596B TWI815596B (zh) | 2023-09-11 |
| TW202408330A true TW202408330A (zh) | 2024-02-16 |
Family
ID=88966171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111129850A TWI815596B (zh) | 2022-08-09 | 2022-08-09 | 加成法細線路電路板製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI815596B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201043105A (en) * | 2010-07-30 | 2010-12-01 | Speedy Circuits Co Ltd | Production method of printed circuit board with high-precision wiring lines |
| TW201826899A (zh) * | 2017-01-03 | 2018-07-16 | 台虹科技股份有限公司 | 可撓性電路板之製造方法 |
| KR20200030411A (ko) * | 2018-09-12 | 2020-03-20 | 엘지이노텍 주식회사 | 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 |
| US11877397B2 (en) * | 2019-05-15 | 2024-01-16 | Sumitomo Electric Industries, Ltd. | Printed circuit board |
-
2022
- 2022-08-09 TW TW111129850A patent/TWI815596B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI815596B (zh) | 2023-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786554B2 (ja) | フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法 | |
| US7404908B2 (en) | Printed wiring board manufacturing method | |
| KR100642167B1 (ko) | 다층 회로의 제조방법 | |
| JP2003046243A (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
| TWI815596B (zh) | 加成法細線路電路板製造方法 | |
| KR100642741B1 (ko) | 양면 배선기판의 제조방법 | |
| JPH05259639A (ja) | プリント配線板の製造方法 | |
| US20020084244A1 (en) | Method of making multilayer substrate | |
| KR100576652B1 (ko) | 양면 배선기판의 제조방법 | |
| TWI835219B (zh) | 減成法細線路電路板製造方法 | |
| JP2005108941A (ja) | 多層配線板及びその製造方法 | |
| JPH08186373A (ja) | プリント配線板の製造方法 | |
| KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
| JPH036880A (ja) | ブリント配線板及びその製造方法 | |
| JPH04286389A (ja) | 回路基板の製造方法 | |
| JP4547958B2 (ja) | 多層配線基板の製造方法 | |
| TW202406422A (zh) | 減成法細線路電路板製造方法 | |
| KR20180129002A (ko) | 회로배선판 제조방법 | |
| JPH04326588A (ja) | 印刷配線板の製造方法 | |
| JPH077264A (ja) | 印刷配線板の製造方法 | |
| US20180160543A1 (en) | Manufacturing method of circuit board and structure thereof | |
| JPH02251195A (ja) | 印刷配線板の製造方法 | |
| JP2622848B2 (ja) | プリント配線板の製造方法 | |
| KR20230152433A (ko) | 미세패턴의 회로기판 제조방법 | |
| JP2016072444A (ja) | プリント配線基板の製造方法 |