TW202406043A - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TW202406043A
TW202406043A TW112124186A TW112124186A TW202406043A TW 202406043 A TW202406043 A TW 202406043A TW 112124186 A TW112124186 A TW 112124186A TW 112124186 A TW112124186 A TW 112124186A TW 202406043 A TW202406043 A TW 202406043A
Authority
TW
Taiwan
Prior art keywords
semiconductor
interposer
interposers
die
connection
Prior art date
Application number
TW112124186A
Other languages
English (en)
Inventor
鄭陽圭
安晳根
金泳龍
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202406043A publication Critical patent/TW202406043A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08112—Disposition the bonding area being at least partially embedded in the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

在一些實施例中，一種半導體封裝包括：封裝基板；多個半導體晶片，位於封裝基板上；多個中介層，位於封裝基板與所述多個半導體晶片之間；以及模塑層，接觸所述多個半導體晶片及所述多個中介層。所述多個半導體晶片包括第一半導體晶片以及在水平方向上與第一半導體晶片間隔開的第二半導體晶片及第三半導體晶片。所述多個中介層包括在垂直方向上與第一半導體晶片交疊的第一垂直連接中介層、在垂直方向上與第二半導體晶片交疊的第二垂直連接中介層、在垂直方向上與第一半導體晶片及第二半導體晶片交疊的第一水平連接中介層及在垂直方向上與第二半導體晶片及第三半導體晶片交疊的第二水平連接中介層。

Description

半導體封裝
[相關申請案的交叉參考]
本申請案基於35 U.S.C.§119主張2022年7月15日於韓國智慧財產局提出申請的韓國專利申請案第10-2022-0087384號的優先權權益，所述韓國專利申請案的揭露內容全部併入本案供參考。
本揭露大體而言是有關於一種半導體封裝，且更具體而言是有關於一種包括多個半導體晶片的半導體封裝。
根據電子行業的快速發展及使用者的需要，相關電子裝置正在變得愈來愈小、更具多功能性且容量更大。因此，存在對包括多個半導體晶片的半導體封裝的需求。舉例而言，對將幾種類型的半導體晶片並排安裝於封裝基板上的方法、將半導體晶片或封裝堆疊於一個封裝基板上的方法、將包括多個半導體晶片的中介層安裝於封裝基板上的方法及類似方法的需求愈來愈大。
因此，需要進一步改良包括多個半導體晶片的半導體封裝。
本揭露提供一種包括多個半導體晶片的半導體封裝。
根據本揭露的態樣，提供一種半導體封裝。所述半導體封裝包括：封裝基板；多個半導體晶片，位於所述封裝基板上；多個中介層，位於所述封裝基板與所述多個半導體晶片之間；以及模塑層，接觸所述多個半導體晶片及所述多個中介層。所述多個半導體晶片包括第一半導體晶片、在第一水平方向上與所述第一半導體晶片間隔開的第二半導體晶片及在第二水平方向上與所述第一半導體晶片間隔開的第三半導體晶片。所述多個中介層在側向方向上彼此間隔開。所述多個中介層包括：第一垂直連接中介層，在垂直方向上與所述第一半導體晶片交疊；第二垂直連接中介層，在垂直方向上與所述第二半導體晶片交疊；第一水平連接中介層，在垂直方向上與所述第一半導體晶片的第一部分及所述第二半導體晶片的一部分交疊；以及第二水平連接中介層，在垂直方向上與所述第一半導體晶片的第二部分及所述第三半導體晶片的一部分交疊。所述第一垂直連接中介層包括被配置成將所述第一半導體晶片電性耦合至所述封裝基板的第一貫穿電極。所述第二垂直連接中介層包括被配置成將所述第二半導體晶片電性耦合至所述封裝基板的第二貫穿電極。所述第一水平連接中介層包括被配置成將所述第一半導體晶片電性耦合至所述第二半導體晶片的第一導電連接結構。所述第二水平連接中介層包括被配置成將所述第一半導體晶片電性耦合至所述第三半導體晶片的第二導電連接結構。
根據本揭露的態樣，提供一種半導體封裝。所述半導體封裝包括：封裝基板；多個中介層，位於所述封裝基板上；多個半導體晶片；第一凸塊結構，位於所述多個中介層與所述多個半導體晶片之間；以及模塑層，接觸所述多個半導體晶片及所述多個中介層。所述多個中介層包括第一垂直連接中介層、第二垂直連接中介層及第一水平連接中介層。所述多個半導體晶片包括經由所述第一垂直連接中介層電性耦合至所述封裝基板的第一半導體晶片及經由所述第二垂直連接中介層電性耦合至所述封裝基板的第二半導體晶片。所述第一半導體晶片經由所述第一水平連接中介層的導電連接結構電性耦合至所述第二半導體晶片。所述第一凸塊結構包括接觸所述多個中介層的導電柱及自所述導電柱延伸至所述多個半導體晶片的第一焊料層。
根據本揭露的態樣，提供一種半導體封裝。所述半導體封裝包括：封裝基板；多個半導體晶片，位於所述封裝基板上；多個中介層，位於所述封裝基板與所述多個半導體晶片之間；第一凸塊結構，位於所述多個半導體晶片與所述多個中介層之間；第二凸塊結構，位於所述多個中介層與所述封裝基板之間；以及模塑層，接觸所述多個半導體晶片中的每一者的側壁及所述多個中介層中的每一者的側壁。所述多個半導體晶片包括第一邏輯晶片；記憶體晶片，在第一水平方向上與所述第一邏輯晶片間隔開；以及第二邏輯晶片，在第二水平方向上與所述第一邏輯晶片間隔開。所述多個中介層在側向方向上彼此間隔開。所述多個中介層包括：第一垂直連接中介層，在垂直方向上與所述第一邏輯晶片交疊；第二垂直連接中介層，在垂直方向上與所述記憶體晶片交疊；第一水平連接中介層，在垂直方向上與所述第一邏輯晶片的第一部分及所述記憶體晶片的第一部分交疊；以及第二水平連接中介層，在垂直方向上與所述第一邏輯晶片的第二部分及所述第二邏輯晶片的第二部分交疊。所述第一垂直連接中介層包括被配置成將所述第一邏輯晶片電性耦合至所述封裝基板的第一貫穿電極。所述第二垂直連接中介層包括被配置成將所述記憶體晶片電性耦合至所述封裝基板的第二貫穿電極。所述第一水平連接中介層包括被配置成將所述第一邏輯晶片電性耦合至所述記憶體晶片的第一導電連接結構。所述第二水平連接中介層包括被配置成將所述第一邏輯晶片電性耦合至所述第二邏輯晶片的第二導電連接結構。所述第一水平連接中介層在所述第一水平方向上設置於所述第一垂直連接中介層與所述第二垂直連接中介層之間。所述第二水平連接中介層在所述第二水平方向上與所述第一垂直連接中介層間隔開。
另外的態樣將在以下說明中部分地陳述且部分地將因所述說明而變得顯而易見，或可藉由實踐所呈現的實施例來獲悉。
參考附圖提供以下說明以幫助全面理解由申請專利範圍及其等效內容界定的本揭露的實施例。包括各種具體細節以幫助理解，但該些細節僅被視為例示性的。因此，熟習此項技術者將認識到，可做出本文中所述的實施例的各種改變及修改，而此並不背離本揭露的範疇及精神。另外，為清晰及簡潔起見，省略對眾所周知的功能及結構的說明。
就圖式的說明而言，類似的參考編號可用於指代類似或相關的元件。應理解，與物項對應的名詞的單數形式可包括事物中的一或多者，除非相關上下文另有明確指示。本文中所使用的例如「……的至少一者」等表達在處於一系列元件之前時，修飾全部的所述一系列元件且不修飾所述一系列中的個別元件。舉例而言，「a、b及c中的至少一者」應理解為僅包括a、僅包括b、僅包括c、包括a及b兩者、包括a及c兩者、包括b及c兩者、或包括全部的a、b及c。本文中所使用的用語（例如，「第一（1st/first）」及「第二（2nd/second）」）可僅用於區分對應組件與另一組件，且不在其他方面（例如，重要性或次序）對組件加以限制。應理解，若在存在用語「操作地（operatively）」或「通訊地（communicatively）」的情況下將元件（例如，第一元件）稱為「與另一元件（例如，第二元件）耦合」、「耦合至另一元件」、「與另一元件連接」或「連接至另一元件」，則意味著所述元件可直接地（例如有線地）、無線地或經由第三元件與所述其他元件耦合。
將理解，當稱一個元件或層位於另一元件或層「之上」、「上方」、「上」、「下方」、「之下」、「下面」、「連接至」或「耦合至」另一元件或層時，所述元件或層可直接位於另一元件或層之上、上方、上、下方、之下、下面、連接或耦合至另一元件或層，或者可存在中間元件或層。相比之下，當稱一個元件「直接位於另一元件或層之上」、「直接位於另一元件或層上方」、「直接位於另一元件或層上」、「直接位於另一元件或層下方」、「直接位於另一元件或層之下」、「直接位於另一元件或層下面」、「直接連接至」或「直接耦合至」另一元件或層時，則不存在中間元件或層。
可將用語「上部的」、「中間的」、「下部的」等替換成例如「第一」、「第二」、「第三」等用語以用於闡述元件的相對位置。用語「第一」、「第二」、「第三」可用於闡述各種元件，但所述元件不受所述用語限制且「第一元件」可被稱為「第二元件」。作為另外一種選擇或另外，用語「第一」、「第二」、「第三」等可用於將組件彼此區分開且不限制本揭露。舉例而言，用語「第一」、「第二」、「第三」等可未必涉及任何形式的次序或數字含義。
在本揭露通篇提及「一個實施例」、「實施例」、「實例性實施例」或類似語言可指示結合所指示的實施例闡述的特定特徵、結構或特性包括於本解決方案的至少一個實施例中。因此，本揭露通篇的片語「在一個實施例中」、「在實施例中」、「在實例性實施例中」以及類似語言可全部皆指代相同的實施例，但未必全部皆指代相同的實施例。
在下文中，參考附圖詳細闡述本揭露的實施例。針對圖式中的相同組件使用相同的參考編號，且不再對其加以贅述。
圖1是說明根據實例性實施例的半導體封裝10的平面圖。圖2是半導體封裝10的沿著圖1的線II-II’截取的剖視圖。圖3是半導體封裝10的沿著圖1的線III-III’截取的剖視圖。
參考圖1至圖3，半導體封裝10可包括：封裝基板110；多個中介層200，佈置於封裝基板110上且在側向方向上彼此間隔開；多個半導體晶片300，佈置於所述多個中介層200上且在側向方向上彼此間隔開；模塑層120，用於模塑所述多個中介層200及所述多個半導體晶片300；晶片-中介層凸塊結構130，佈置於所述多個中介層200與所述多個半導體晶片300之間；以及基板-中介層凸塊結構140，佈置於所述多個中介層200與封裝基板110之間。
所述多個中介層200可包括：多個垂直連接中介層201，被配置成將所述多個半導體晶片300電性連接（例如，電性耦合）至封裝基板110；及多個水平連接中介層203，被配置成將兩個或更多個半導體晶片300彼此電性連接（例如，電性耦合）。垂直連接中介層201與水平連接中介層203可具有彼此不同的結構及功能。舉例而言，垂直連接中介層201可包括用於在垂直方向（例如，Z方向）上電性連接的貫穿電極，且水平連接中介層203與垂直連接中介層201的區別可在於水平連接中介層203不包括貫穿電極。舉例而言，水平連接中介層203可包括用於使兩個相鄰的半導體晶片300之間電性連接的導電連接結構，且垂直連接中介層201與水平連接中介層203的區別可在於垂直連接中介層201不包括導電連接結構。
在實例性實施例中，所述多個中介層200、所述多個半導體晶片300、模塑層120、晶片-中介層凸塊結構130及基板-中介層凸塊結構140可構成子封裝SP。子封裝SP可構成安裝於封裝基板110上的獨立半導體封裝。
封裝基板110可具有平整的板形狀及/或面板形狀。封裝基板110可包括彼此相對的上表面119與下表面118。上表面119及下表面118可各自是平整的表面。在下文中，水平方向（例如，X方向及/或Y方向）可指的是與封裝基板110的上表面119平行的方向，且垂直方向（例如，Z方向）可指的是垂直於封裝基板110的上表面119的方向。作為另外一種選擇或另外，水平寬度可指的是在水平方向（例如，X方向及/或Y方向）上的長度。
封裝基板110可以是例如印刷電路板（printed circuit board，PCB）。封裝基板110可包括芯體絕緣層111、上部連接接墊113及下部連接接墊115。
芯體絕緣層111可包含但不限於選自酚樹脂、環氧樹脂及聚醯亞胺之中的至少一種材料。舉例而言，芯體絕緣層111可包含但不限於選自聚醯亞胺、阻燃劑4（FR-4）、四官能環氧樹脂、聚苯醚（polyphenylene ether）、環氧樹脂/聚苯醚（epoxy/polyphenylene oxide）、雙馬來醯亞胺三嗪（bismaleimide triazine，BT）、聚醯胺纖維無紡布（thermount）、氰酸酯及液晶聚合物之中的至少一種材料。
上部連接接墊113可設置於芯體絕緣層111的上表面上。下部連接接墊115可設置於芯體絕緣層111的下表面上。將上部連接接墊113電性連接至下部連接接墊115的內部互連線可設置於芯體絕緣層111中。舉例而言，上部連接接墊113及下部連接接墊115可包含金屬，例如但不限於銅（Cu）、鋁（Al）、鎢（W）、鈦（Ti）、鉭（Ta）、銦（In）、鉬（Mo）、錳（Mn）、鈷（Co）、錫（Sn）、鎳（Ni）、鎂（Mg）、錸（Re）、鈹（Be）、鎵（Ga）、釕（Ru）或其合金。
外部連接端子190可分別附接至封裝基板110的下部連接接墊115。外部連接端子190可將封裝基板110電性連接及/或實體連接至外部裝置。外部連接端子190可被配置為例如焊料球或焊料凸塊。
所述多個半導體晶片300可包括不同類型的半導體晶片。所述多個半導體晶片300可經由所述多個中介層200及/或封裝基板110彼此電性連接。所述多個半導體晶片300可包括但不限於記憶體晶片、邏輯晶片、系統晶片（system on chip，SOC）、電力管理積體電路（power management integrated circuit，PMIC）晶片、射頻積體電路（radio frequency integrated circuit，RFIC）晶片及類似晶片。記憶體晶片可包括但不限於動態隨機存取記憶體（dynamic random access memory，DRAM）晶片、靜態隨機存取記憶體（static random access memory，SRAM）晶片、磁性隨機存取記憶體（magnetic random access memory，MRAM）晶片、反及（NAND）快閃記憶體晶片及/或高頻寬記憶體（high bandwidth memory，HBM）晶片。邏輯晶片可包括但不限於應用處理器（application processor，AP）、微處理器、中央處理單元（central processing unit，CPU）、控制器及/或特殊應用積體電路（application specific integrated circuit，ASIC）。舉例而言，SOC可包括邏輯電路、記憶體電路、數位積體電路（IC）、射頻IC（RFIC）及輸入/輸出（input/output，I/O）電路之中的至少兩種電路。
所述多個半導體晶片300可包括一或多個第一半導體晶片310以及一或多個第二半導體晶片320。第一半導體晶片310可包括邏輯晶片。第二半導體晶片320可包括記憶體晶片，所述記憶體晶片可與第一半導體晶片310相同及/或不同。舉例而言，第一半導體晶片310可包括ASIC，且第二半導體晶片320可包括HBM晶片。在實例性實施例中，半導體封裝10可包括兩個第一半導體晶片310及四個第二半導體晶片320。兩個第一半導體晶片310可佈置於第二水平方向（例如，Y方向）上。
在本揭露中，兩個第一半導體晶片310中的任一者可被稱為第三半導體晶片。所述兩個第一半導體晶片310中的一者可具有一側及另一側，兩個第二半導體晶片320分別佈置於所述一側及所述另一側上。即，所述兩個第二半導體晶片320可在第一水平方向（例如，X方向）上彼此間隔開，其中一個第一半導體晶片310位於所述兩個第二半導體晶片320之間。然而，第一半導體晶片310的數目及佈置以及第二半導體晶片320的數目及佈置並不僅限於圖1至圖3的說明。舉例而言，半導體封裝10亦可包括一個第一半導體晶片310或者三個或更多個第一半導體晶片310，抑或亦可包括三個或更少的第二半導體晶片320或者五個或更多個第二半導體晶片320。
在實例性實施例中，第一半導體晶片310的尺寸（例如寬度、長度、高度、大小）可不同於第二半導體晶片320的尺寸。舉例而言，第一半導體晶片310在第一水平方向（例如，X方向）上的水平寬度可不同於第二半導體晶片320在第一水平方向（例如，X方向）上的水平寬度。作為另外一種選擇或另外，第一半導體晶片310在第二水平方向（例如，Y方向）上的水平寬度可不同於第二半導體晶片320在第二水平方向（例如，Y方向）上的水平寬度。
參考圖2，第一半導體晶片310可包括第一半導體基板311及第一晶片接墊313。第一半導體基板311可包括上表面及與所述上表面相對的下表面。第一半導體基板311的下表面可以是第一半導體基板311的有效表面。第一半導體基板311的上表面可以是第一半導體基板311的非有效表面。
舉例而言，第一半導體基板311可由半導體晶圓形成。第一半導體基板311可包含但不限於矽（Si）。包括個別裝置的半導體裝置層可設置於第一半導體基板311的有效表面上。所述個別裝置可包括但不限於電晶體及/或類似裝置。第一晶片接墊313可設置於第一半導體晶片310的下表面中。第一晶片接墊313可包含但不限於例如銅等導電材料。第一晶片接墊313可電性連接至第一半導體晶片310的個別裝置。
第二半導體晶片320可包括第二半導體基板321及第二晶片接墊323。第二半導體基板321可包括上表面及與所述上表面相對的下表面。第二半導體基板321的下表面可以是第二半導體基板321的有效表面。第二半導體基板321的上表面可以是第二半導體基板321的非有效表面。舉例而言，第二半導體基板321可由半導體晶圓形成。第二半導體基板321可包含但不限於例如Si等半導體。包括個別裝置的半導體裝置層可設置於第二半導體基板321的有效表面上。所述個別裝置可包括但不限於電晶體及/或類似裝置。第二晶片接墊323可設置於第二半導體晶片320的下表面中。第二晶片接墊323可包含但不限於例如銅等導電材料。第二晶片接墊323可電性連接至第二半導體晶片320的個別裝置。
所述多個垂直連接中介層201可包括：第一垂直連接中介層210，在垂直方向（例如，Z方向）上與第一半導體晶片310至少部分地交疊；及第二垂直連接中介層220，在垂直方向（例如，Z方向）上與第二半導體晶片320至少部分地交疊。
第一垂直連接中介層210可設置於封裝基板110與第一半導體晶片310之間。第一垂直連接中介層210可將封裝基板110電性連接至第一半導體晶片310。第一半導體晶片310可經由第一垂直連接中介層210傳輸及/或接收去往及/或來自封裝基板110的電力訊號（例如，驅動電壓及/或接地電壓）、控制訊號及/或I/O資料訊號及類似訊號。
圖1至圖3說明一個第一垂直連接中介層210設置於封裝基板110與一個第一半導體晶片310之間，但彼此間隔開的兩個或更多個第一垂直連接中介層210亦可位於封裝基板110與一個第一半導體晶片310之間。作為另外一種選擇或另外，封裝基板110亦可藉由兩個或更多個第一垂直連接中介層210電性連接至一個第一半導體晶片310。
第一垂直連接中介層210可包括第一中介層基板211、在垂直方向（例如，Z方向）上穿透過第一中介層基板211的第一貫穿電極215及設置於第一垂直連接中介層210的上表面中的第一中介層連接接墊213。第一垂直連接中介層210可藉由晶片-中介層凸塊結構130中的至少一者電性連接及/或實體連接至第一半導體晶片310。即，一或多個晶片-中介層凸塊結構130可設置於第一垂直連接中介層210與第一半導體晶片310之間。
晶片-中介層凸塊結構130的上部部分可接觸第一半導體晶片310的下表面中的第一晶片接墊313中的任一者。作為另外一種選擇或另外，晶片-中介層凸塊結構130的下部部分可接觸第一垂直連接中介層210的第一中介層連接接墊213。第一垂直連接中介層210可藉由基板-中介層凸塊結構140中的至少一者電性連接及/或實體連接至封裝基板110。即，一或多個基板-中介層凸塊結構140可設置於第一垂直連接中介層210與封裝基板110之間。基板-中介層凸塊結構140的上部部分可接觸第一垂直連接中介層210。作為另外一種選擇或另外，基板-中介層凸塊結構140的下部部分可接觸封裝基板110的上部連接接墊113。
第二垂直連接中介層220可設置於封裝基板110與第二半導體晶片320之間且可將封裝基板110電性連接至第二半導體晶片320。第二半導體晶片320可經由第二垂直連接中介層220傳輸及/或接收去往及/或來自封裝基板110的電力訊號（例如，驅動電壓及/或接地電壓）、控制訊號及/或I/O資料訊號及類似訊號。
圖1至圖3說明一個第二垂直連接中介層220設置於封裝基板110與一個第二半導體晶片320之間，但彼此間隔開的兩個或更多個第二垂直連接中介層220亦可位於封裝基板110與一個第二半導體晶片320之間。作為另外一種選擇或另外，封裝基板110可藉由兩個或更多個第二垂直連接中介層220電性連接至一個第二半導體晶片320。
第二垂直連接中介層220可包括第二中介層基板221、在垂直方向（例如，Z方向）上穿透過第二中介層基板221的第二貫穿電極225及位於第二垂直連接中介層220的上表面上的第二中介層連接接墊223。第二垂直連接中介層220可藉由晶片-中介層凸塊結構130中的至少一者電性連接及/或實體連接至第二半導體晶片320。即，一或多個晶片-中介層凸塊結構130可設置於第二垂直連接中介層220與第二半導體晶片320之間。晶片-中介層凸塊結構130的上部部分可接觸第二半導體晶片320的下表面中的第二晶片接墊323中的任一者。作為另外一種選擇或另外，晶片-中介層凸塊結構130的下部部分可接觸第二垂直連接中介層220的第二中介層連接接墊223。
第二垂直連接中介層220可藉由基板-中介層凸塊結構140中的至少一者電性連接及/或實體連接至封裝基板110。即，一或多個基板-中介層凸塊結構140可設置於第二垂直連接中介層220與封裝基板110之間。基板-中介層凸塊結構140的上部部分可接觸第二垂直連接中介層220。作為另外一種選擇或另外，基板-中介層凸塊結構140的下部部分可接觸封裝基板110的上部連接接墊113。
第一水平連接中介層230可將第一半導體晶片310電性連接至第二半導體晶片320。第一半導體晶片310可經由第一水平連接中介層230傳輸及/或接收去往及/或來自第二半導體晶片320的控制訊號、I/O資料訊號及/或類似訊號。第一水平連接中介層230可在垂直方向上與第一半導體晶片310的一部分及第二半導體晶片320的一部分交疊。第一水平連接中介層230可相對於水平方向（例如，X方向及/或Y方向）設置於第一垂直連接中介層210與第二垂直連接中介層220之間。
圖1至圖3說明一個第一半導體晶片310藉由一個第一水平連接中介層230電性連接至一個第二半導體晶片320，但本揭露並不僅限於此。舉例而言，所述一個第一半導體晶片310可藉由兩個或更多個第一水平連接中介層230電性連接至所述一個第二半導體晶片320。
第一水平連接中介層230可包括第三中介層基板231、位於第一水平連接中介層230的上表面中的第三中介層連接接墊233及被配置成將第一半導體晶片310電性連接至第二半導體晶片320的第一導電連接結構235。第一導電連接結構235可將與第一半導體晶片310交疊的第三中介層連接接墊233電性連接至與第二半導體晶片320交疊的另一第三中介層連接接墊233。第一水平連接中介層230可藉由晶片-中介層凸塊結構130中的至少一者電性連接及/或實體連接至第一半導體晶片310。即，一或多個晶片-中介層凸塊結構130可設置於第一水平連接中介層230與第一半導體晶片310之間。作為另外一種選擇或另外，第一水平連接中介層230可藉由晶片-中介層凸塊結構130中的至少一者電性連接及/或實體連接至第二半導體晶片320。即，一或多個晶片-中介層凸塊結構130可設置於第一水平連接中介層230與第二半導體晶片320之間。
第二水平連接中介層240可使兩個第一半導體晶片310彼此電性連接。所述兩個第一半導體晶片310可經由第二水平連接中介層240傳輸及/或接收控制訊號及/或I/O資料訊號。第二水平連接中介層240可與所述兩個第一半導體晶片310中的一者部分地交疊且可與所述兩個第一半導體晶片310中的另一者部分地交疊。圖1至圖3說明所述兩個第一半導體晶片310藉由一個第二水平連接中介層240彼此電性連接，但本揭露並不僅限於此。舉例而言，所述兩個第一半導體晶片310可藉由第二水平連接中介層240彼此電性連接。
第二水平連接中介層240可包括第四中介層基板241、位於第二水平連接中介層240的上表面中的第四中介層連接接墊243及被配置成使所述兩個第一半導體晶片310彼此電性連接的第二導電連接結構245。第二導電連接結構245可將與所述兩個第一半導體晶片310中的一者交疊的第四中介層連接接墊243電性連接至與所述兩個第一半導體晶片310中的另一者交疊的另一第四中介層連接接墊243。所述兩個第一半導體晶片310可各自藉由晶片-中介層凸塊結構130中的至少一者電性連接及/或實體連接至第二水平連接中介層240。
模塑層120可環繞所述多個半導體晶片300中的每一者的側壁。作為另外一種選擇或另外，模塑層120可填充所述多個半導體晶片300之中的兩個相鄰的半導體晶片300之間的間隙。模塑層120可覆蓋所述多個半導體晶片300中的每一者的側壁及下表面。在實例性實施例中，模塑層120可完全覆蓋所述多個半導體晶片300中的每一者的側壁。即，模塑層120可自所述多個半導體晶片300中的每一者的側壁的上端延伸至所述側壁的下端。在可選的或另外的實施例中，模塑層120可不覆蓋第一半導體晶片310的上表面319及第二半導體晶片320的上表面329。在該些實施例中，第一半導體晶片310的上表面319及第二半導體晶片320的上表面329可暴露於半導體封裝10的外側。在其他可選的或另外的實施例中，模塑層120的上表面129、第一半導體晶片310的上表面319及第二半導體晶片320的上表面329可彼此共面。在其他可選的或另外的實施例中，散熱板（例如，散熱片（heat sink））可附接至模塑層120的上表面129、第一半導體晶片310的上表面319及第二半導體晶片320的上表面329。
模塑層120可環繞所述多個中介層200中的每一者的側壁。作為另外一種選擇或另外，模塑層120可填充所述多個中介層200之中的兩個相鄰的中介層200之間的間隙。模塑層120可覆蓋所述多個中介層200中的每一者的側壁及上表面。在實例性實施例中，模塑層120可完全覆蓋所述多個中介層200中的每一者的側壁。即，模塑層120可自所述多個中介層200中的每一者的側壁的上端延伸至所述側壁的下端。模塑層120可覆蓋第一垂直連接中介層210的側壁及上表面、第二垂直連接中介層220的側壁及上表面、第一水平連接中介層230的側壁及上表面以及第二水平連接中介層240的側壁及上表面。在實例性實施例中，模塑層120可不覆蓋第一垂直連接中介層210的下表面、第二垂直連接中介層220的下表面、第一水平連接中介層230的下表面及第二水平連接中介層240的下表面。在可選的或另外的實施例中，模塑層120的下表面128、第一垂直連接中介層210的下表面、第二垂直連接中介層220的下表面及第二水平連接中介層240的下表面可彼此共面。
模塑層120可填充所述多個中介層200與所述多個半導體晶片300之間的間隙。模塑層120可環繞位於所述多個中介層200與所述多個半導體晶片300之間的晶片-中介層凸塊結構130的側壁。
在實例性實施例中，模塑層120可包含但不限於環氧樹脂系模塑樹脂或聚醯亞胺系模塑樹脂。在可選的或另外的實施例中，模塑層120可包含但不限於環氧樹脂模塑化合物（epoxy molding compound，EMC）。
在實例性實施例中，晶片-中介層凸塊結構130可包括導電柱131及第一焊料層133。導電柱131中的每一者可具有柱形狀且可包含但不限於例如銅（Cu）等金屬。第一焊料層133可各自覆蓋導電柱131的側壁的至少一部分及上表面的至少一部分。導電柱131可接觸所述多個中介層200且可與所述多個半導體晶片300間隔開。即，導電柱131可接觸第一垂直連接中介層210的第一中介層連接接墊213、第二垂直連接中介層220的第二中介層連接接墊223、第一水平連接中介層230的第三中介層連接接墊233及/或第二水平連接中介層240的第四中介層連接接墊243。第一焊料層133中的每一者可各自在對應導電柱131與半導體晶片300的對應晶片接墊之間延伸。
在實例性實施例中，基板-中介層凸塊結構140可包括導電凸塊接墊141及第二焊料層143。導電凸塊接墊141可各自接觸第一垂直連接中介層210的下表面及/或第二垂直連接中介層220的下表面。導電凸塊接墊141可各自電性連接至第一垂直連接中介層210的第一貫穿電極215及/或第二垂直連接中介層220的第二貫穿電極225。第二焊料層143可各自在導電凸塊接墊141與上部連接接墊113之間延伸。
在可選的或另外的實施例中，基板-中介層凸塊結構140可不設置於第一水平連接中介層230的下表面與封裝基板110之間且可設置於第二水平連接中介層240的下表面與封裝基板110之間。在其他可選的或另外的實施例中，基板-中介層凸塊結構140可設置於第一水平連接中介層230的下表面與封裝基板110之間且可設置於第二水平連接中介層240的下表面與封裝基板110之間。
相關的半導體封裝可具有多個半導體晶片安裝於大面積中介層上的結構，所述大面積中介層具有可安裝所有的所述多個半導體晶片的大小。隨著大面積中介層的厚度逐漸減小，可能難以控制構成半導體封裝的個別組件之間的熱膨脹係數不匹配所致的翹曲。翹曲可對半導體封裝造成損壞（例如開裂），且因此可減小半導體封裝的可靠性。
然而，根據實例性實施例，可藉由小的中介層200實現所述多個半導體晶片300與封裝基板110之間的電性連接以及所述多個半導體晶片300之間的電性連接。由於由個別小的中介層200產生的翹曲的絕對大小是小的，因此翹曲相對容易控制，且可去除或防止由於翹曲所致的半導體封裝10的缺陷。因此，可改良半導體封裝10的可靠性。
作為另外一種選擇或另外，在使用大面積中介層的半導體封裝產品中，可需要針對每一種產品設計並製造定製的中介層。然而，根據實例性實施例，可藉由使用具有不同功能的小中介層200來實現所述多個半導體晶片300與封裝基板110之間的電性連接以及多個半導體晶片300之間的電性連接。因此，可根據產品減小中介層的設計負擔，且可降低製造成本。
圖4是說明根據實例性實施例的半導體封裝的一部分的剖視圖。
在下文中，參考圖1至圖4闡述根據實例性實施例的垂直連接中介層201。將參考圖4闡述的對垂直連接中介層201的說明可適用於參考圖1至圖3所述的第一垂直連接中介層210及第二垂直連接中介層220。
參考圖4，垂直連接中介層201可包括中介層基板251、第一重佈線結構257及貫穿電極253。
中介層基板251可包括矽晶圓，所述矽晶圓包含但不限於矽（Si），例如晶態矽、複晶矽或非晶質矽。中介層基板251可具有實質上平整的板形狀且可包括上表面及與所述上表面相對的下表面。
第一重佈線結構257可設置於中介層基板251的上表面上。第一重佈線結構257可包括覆蓋中介層基板251的上表面的第一絕緣層2573及被第一絕緣層2573覆蓋的第一導電重佈線圖案2571。舉例而言，第一重佈線結構257可包括後段製程（back-end-of-line，BEOL）結構。第一絕緣層2573可包含但不限於有機絕緣材料。舉例而言，第一絕緣層2573可包含光可成像介電質（photo imageable dielectric，PID），例如聚醯亞胺。
第一導電重佈線圖案2571可包括：多個導電層，在第一絕緣層2573內位於不同的垂直水平高度處以形成多層結構；及導通孔，在第一絕緣層2573中在垂直方向（例如，Z方向）上延伸以使所述多個導電層彼此連接。舉例而言，第一導電重佈線圖案2571可包含但不限於選自鎢（W）、鋁（Al）及銅（Cu）中的至少一種金屬。第一導電重佈線圖案2571可將晶片-中介層凸塊結構130電性連接至貫穿電極253。
第一導電重佈線圖案2571的位於第一重佈線結構257的上表面中的一部分可構成接觸晶片-中介層凸塊結構130的中介層連接接墊。舉例而言，晶片-中介層凸塊結構130的導電柱131可接觸第一導電重佈線圖案2571的一部分。在此實例中，晶片-中介層凸塊結構130的第一焊料層133可在半導體晶片300的導電柱131與晶片接墊351之間延伸。
貫穿電極253可在垂直方向上穿透過中介層基板251。貫穿電極253可將第一導電重佈線圖案2571電性連接至基板-中介層凸塊結構140的導電凸塊接墊141。貫穿電極253可包含但不限於例如銅（Cu）等金屬。通孔絕緣層255可設置於貫穿電極253與中介層基板251之間。通孔絕緣層255可包括但不限於氧化物膜、氮化物膜、碳化物膜、聚合物或其組合。
在一些實例性實施例中，垂直連接中介層201可包括主動裝置及/或被動裝置。舉例而言，主動裝置及/或被動裝置可設置於中介層基板251的上表面上且可電性連接至第一導電重佈線圖案2571。
圖5是說明根據實例性實施例的半導體封裝的一部分的剖視圖。
在下文中，參考圖5及圖1至圖3闡述根據實例性實施例的水平連接中介層203。參考圖5進行的對水平連接中介層203的說明可適用於參考圖1至圖3所述的第一水平連接中介層230及第二水平連接中介層240。
參考圖5，水平連接中介層203可包括中介層基板261及第二重佈線結構265。
中介層基板261可包括矽晶圓，所述矽晶圓包含但不限於矽（Si），例如晶態矽、複晶矽或非晶質矽。中介層基板261可具有實質上平整的板形狀且可包括上表面及與所述上表面相對的下表面。
第二重佈線結構265可位於中介層基板261的上表面上。第二重佈線結構265可包括覆蓋中介層基板261的上表面的第二絕緣層2653及被第二絕緣層2653覆蓋的第二導電重佈線圖案2651。舉例而言，第二重佈線結構265可包括BEOL結構。第二絕緣層2653可包含但不限於有機絕緣材料。舉例而言，第二絕緣層2653可包含PID，例如聚醯亞胺。
第二導電重佈線圖案2651可包括：在第二絕緣層2653內位於不同的水平高度處的多個導電層以形成多層結構；及導通孔，在第二絕緣層2653內在垂直方向（例如，Z方向）上延伸以使所述多個導電層彼此連接。舉例而言，第二導電重佈線圖案2651可包含但不限於選自鎢（W）、鋁（Al）及銅（Cu）之中的至少一種金屬。第二導電重佈線圖案2651可具有被配置成電性連接兩個相鄰的半導體晶片300的導電連接結構。
第二導電重佈線圖案2651的位於第二重佈線結構265的上表面中的一部分可構成接觸晶片-中介層凸塊結構130的中介層連接接墊。舉例而言，晶片-中介層凸塊結構130的導電柱131可接觸第二導電重佈線圖案2651的一部分。在此實例中，晶片-中介層凸塊結構130的第一焊料層133可在導電柱131與半導體晶片300的晶片接墊351之間延伸。
在一些實例性實施例中，水平連接中介層203可包括主動裝置及/或被動裝置。舉例而言，主動裝置及/或被動裝置可設置於中介層基板261的上表面上且可電性連接至第二導電重佈線圖案2651。
圖6A至圖6H是說明製造根據實例性實施例的半導體封裝10的方法的剖視圖。在下文中，參考圖6A至圖6H闡述製造參考圖1至圖3所述的半導體封裝10的方法。
參考圖6A，將所述多個半導體晶片300安裝於載體基板510上。即，可將第一半導體晶片310及第二半導體晶片320附接至載體基板510的安裝表面。在實例性實施例中，載體基板510的安裝表面可以是平整的表面。在該些實施例中，第一半導體晶片310的接觸載體基板510的安裝表面的表面可與第二半導體晶片320的接觸載體基板510的安裝表面的表面共面。
參考圖6B及圖6C，將多個中介層200安裝於所述多個半導體晶片300上。可藉由使用晶片-中介層凸塊結構130將所述多個中介層200安裝於所述多個半導體晶片300上。將所述多個中介層200安裝於所述多個半導體晶片300上可包括：製備具有晶片-中介層凸塊結構130的所述多個中介層200；將所述多個中介層200放置成使得晶片-中介層凸塊結構130接觸所述多個半導體晶片300的晶片接墊；及對晶片-中介層凸塊結構130執行熱壓接合製程及/或回流製程。
更具體而言，將所述多個中介層200安裝於所述多個半導體晶片300上可包括：將包括晶片-中介層凸塊結構130的第一垂直連接中介層210放置於第一半導體晶片310上；將包括晶片-中介層凸塊結構130的第二垂直連接中介層220放置於第二半導體晶片320上；將包括晶片-中介層凸塊結構130的第一水平連接中介層230分別放置於第一半導體晶片310及第二半導體晶片320上；將包括晶片-中介層凸塊結構130的第二水平連接中介層240分別放置於兩個第一半導體晶片310上；及對晶片-中介層凸塊結構130執行熱壓接合製程或回流製程。
參考圖6D，在載體基板510上形成覆蓋所述多個半導體晶片300及所述多個中介層200的模塑層120。為了形成模塑層120，可在載體基板510上設置液體模塑材料，且然後可將所述模塑材料固化。模塑層120可填充在水平方向（例如，X方向及/或Y方向）上相鄰的半導體晶片300之間的間隙，且可填充在水平方向（例如，X方向及/或Y方向）上相鄰的中介層200之間的間隙，並且填充在垂直方向（例如，Z方向）上相鄰的半導體晶片300與中介層200之間的間隙。
參考圖6E，可移除模塑層120的一部分以暴露出所述多個中介層200。為了移除模塑層120的一部分，可執行化學機械拋光（chemical mechanical polishing，CMP）製程、研磨製程及類似製程。舉例而言，可經由拋光製程移除模塑層120的一部分及所述多個中介層200中的每一者的一部分。在實例性實施例中，由於拋光製程，模塑層120的已拋光表面可與所述多個中介層200的暴露表面共面。所述多個中介層200、所述多個半導體晶片300及模塑層120可形成具有平整的板形狀的封裝結構PS1。
參考圖6F，在所述多個中介層200的暴露表面上形成基板-中介層凸塊結構140。形成基板-中介層凸塊結構140可包括：在所述多個中介層200的暴露表面上形成電性連接至所述多個中介層200的貫穿電極的導電凸塊接墊141；以及在導電凸塊接墊141上形成第二焊料層143。
參考圖6G，將支撐基板520附接至封裝結構PS1上。支撐基板520可包括基礎層521及黏合層523。舉例而言，支撐基板520可包括剝離條帶。黏合層523可黏合至模塑層120、所述多個中介層200及基板-中介層凸塊結構140。因此，可將支撐基板520固定至封裝結構PS1。
參考圖6G及圖6H，可將載體基板510與封裝結構PS1分離，且可沿著切割線CL切割封裝結構PS1。可經由剝離製程將支撐基板520與封裝結構PS1分離。可經由對封裝結構PS1進行的切割製程將封裝結構PS1分離成多個子封裝SP。
參考圖2，可將子封裝SP安裝於封裝基板110上。即，可經由基板-中介層凸塊結構140將子封裝SP安裝於封裝基板110上。將子封裝SP安裝於封裝基板110上可包括：將子封裝SP放置於封裝基板110上，使得基板-中介層凸塊結構140接觸封裝基板110的上部連接接墊113；及對基板-中介層凸塊結構140執行熱壓接合製程及/或回流製程。
圖7是說明根據實例性實施例的半導體封裝11的剖視圖。在下文中，闡述參考圖1至圖3所述的半導體封裝10與圖7中所說明的半導體封裝11之間的差異。
參考圖1及圖7，晶片-中介層凸塊結構130a可包括附接至所述多個半導體晶片300的下表面的導電柱131a及自導電柱131a延伸至所述多個中介層200的上表面的第一焊料層133a。第一焊料層133a可分別覆蓋導電柱131a的側壁及下表面。導電柱131a可接觸第一半導體晶片310的第一晶片接墊313及/或第二半導體晶片320的第二晶片接墊323且可與所述多個中介層200間隔開。
形成晶片-中介層凸塊結構130a可包括將所述多個半導體晶片300安裝於圖6A中所說明的載體基板510上；在所述多個半導體晶片300的晶片接墊上形成導電柱131a；及在導電柱131a上形成第一焊料層133a。此後，在將所述多個中介層200安裝於所述多個半導體晶片300上時，可將所述多個中介層200的中介層連接接墊附接至第一焊料層133a。
圖8是說明根據實例性實施例的半導體封裝12的剖視圖。在下文中，闡述參考圖1至圖3所述的半導體封裝10與圖8中所說明的半導體封裝12之間的差異。
參考圖1及圖8，模塑層120a可覆蓋所述多個中介層200的下表面。模塑層120a可接觸所述多個中介層200的下表面且可沿著所述多個中介層200的下表面延伸。模塑層120a的下表面128a與封裝基板的上表面119之間的垂直距離可小於所述多個中介層200的下表面與封裝基板的上表面119之間的垂直距離。
基板-中介層凸塊結構140a可穿過模塑層120a以接觸所述多個中介層200的中介層連接接墊。舉例而言，模塑層120a可包括部分地暴露出第一垂直連接中介層210的下表面的開口，且可形成導電凸塊接墊141a以填充模塑層120a的開口從而接觸第一垂直連接中介層210的經由模塑層120a的開口暴露出的下表面。
製造半導體封裝12的方法可包括：與參考圖6D所述的方式類似地形成覆蓋所述多個半導體晶片300及所述多個中介層200的模塑層120a；移除模塑層120a的一部分，使得不暴露出所述多個中介層200；在模塑層120a中形成開口以暴露出所述多個中介層200中的每一者的一部分；在模塑層120a的開口中形成導電凸塊接墊141a；以及在導電凸塊接墊141a上形成第二焊料層143。在模塑層120a中形成開口以暴露出所述多個中介層200中的每一者的一部分可包括雷射鑽孔、蝕刻製程及類似製程。
圖9是說明根據實例性實施例的半導體封裝13的剖視圖。在下文中，闡述參考圖1至圖3所述的半導體封裝10與圖9中所說明的半導體封裝13之間的差異。
參考圖1及圖9，可藉由直接接合方法（例如，銅對銅（Cu-to-Cu）直接接合方法）及/或混合接合方法將所述多個中介層200接合至所述多個半導體晶片300。所述多個中介層200可在沒有接合介質（例如，圖1的晶片-中介層凸塊結構130）的情況下直接連接至所述多個半導體晶片300。
第一垂直連接中介層210的第一中介層連接接墊213可直接接合至對應第一半導體晶片310的對應第一晶片接墊313。第二垂直連接中介層220的第二中介層連接接墊223可直接接合至對應第二半導體晶片320的對應第二晶片接墊323。第一水平連接中介層230的第三中介層連接接墊233可直接接合至對應第一半導體晶片310的對應第一晶片接墊313及/或對應第二半導體晶片320的對應第二晶片接墊323。第二水平連接中介層（例如，圖3的第二水平連接中介層240）的第四中介層連接接墊（例如，圖3的第四中介層連接接墊243）可直接接合至對應第一半導體晶片310的對應第一晶片接墊313及/或另一對應第一半導體晶片310的對應第一晶片接墊313。
圖10是說明根據實例性實施例的半導體封裝14的剖視圖。在下文中，闡述參考圖1至圖3所述的半導體封裝10與圖10中所說明的半導體封裝14之間的差異。
參考圖1及圖10，半導體封裝14可更包括位於模塑層120中的虛設晶片。舉例而言，半導體封裝14可包括第一虛設晶片391，在水平方向（例如，X方向及/或Y方向）上與所述多個半導體晶片300間隔開；及第二虛設晶片393，在水平方向（例如，X方向及/或Y方向）上與所述多個中介層200間隔開。第一虛設晶片391及第二虛設晶片393可包含但不限於矽（Si）。第一虛設晶片391及第二虛設晶片393可不電性連接至所述多個半導體晶片300及所述多個中介層200。
圖11是說明根據實例性實施例的半導體封裝15的剖視圖。在下文中，闡述參考圖1至圖3所述的半導體封裝10與圖11中所說明的半導體封裝15之間的差異。
參考圖11，模塑層120b可包括第一模塑層121及第二模塑層123。
第一模塑層121可環繞所述多個中介層200的側壁且可填充所述多個中介層200中的兩個相鄰的中介層200之間的間隙。第一模塑層121可完全覆蓋所述多個中介層200的側壁且可自所述多個中介層200中的每一者的側壁的上端延伸至下端。作為另外一種選擇或另外，第一模塑層121可覆蓋所述多個中介層200的上表面且環繞晶片-中介層凸塊結構130的側壁。在實例性實施例中，第一模塑層121的下表面可與所述多個中介層200的下表面共面。在可選的或另外的實施例中，第一模塑層121可覆蓋所述多個中介層200的下表面。
第二模塑層123可位於第一模塑層121上。第二模塑層123可環繞所述多個半導體晶片300的側壁且可填充所述多個半導體晶片300中的兩個相鄰的半導體晶片300之間的間隙。第二模塑層123可完全覆蓋所述多個半導體晶片300的側壁且可自所述多個半導體晶片300中的每一者的側壁的上端延伸至下端。在實例性實施例中，第二模塑層123的上表面可與所述多個半導體晶片300的上表面共面。在可選的或另外的實施例中，第二模塑層123的下表面可與所述多個半導體晶片300的下表面共面。
第一模塑層121及第二模塑層123可包含EMC。舉例而言，第一模塑層121及第二模塑層123中的每一者可包括基礎層，所述基礎層是由基礎層中所包含的樹脂及填充物（例如，無機填充物及/或有機填充物）形成。所述填充物可包括但不限於粒子，例如二氧化矽。在實例性實施例中，第一模塑層121中所包含的填充物的含量（及/或密度）可不同於第二模塑層123中所包含的填充物的含量（及/或密度）。
圖12A至圖12H是說明製造根據實例性實施例的半導體封裝15的方法的剖視圖。在下文中，參考圖12A至圖12H闡述製造參考圖11所述的半導體封裝15的方法。
參考圖12A，可將所述多個半導體晶片300安裝於載體基板510上，且可形成用於模塑所述多個半導體晶片300的第二模塑層123。舉例而言，形成第二模塑層123可包括：將模塑膜551附接至所述多個半導體晶片300上；在所述多個半導體晶片300與載體基板510之間注入模塑材料；將所述模塑材料固化；以及移除模塑膜551。由於在將模塑膜551附接至所述多個半導體晶片300的表面時形成模塑層120b，因此所述多個半導體晶片300的表面可不被模塑層120b覆蓋。
參考圖12B及圖12C，可將所述多個中介層200安裝於所述多個半導體晶片300上。可經由晶片-中介層凸塊結構130將所述多個中介層200安裝於所述多個半導體晶片300上。將所述多個中介層200安裝於所述多個半導體晶片300上可包括：製備具有晶片-中介層凸塊結構130的所述多個中介層200；使得晶片-中介層凸塊結構130接觸所述多個半導體晶片300的晶片接墊；及對晶片-中介層凸塊結構130執行熱壓接合製程或回流製程。
參考圖12D，可在第二模塑層123上形成第一模塑層121。第一模塑層121可覆蓋所述多個中介層200且填充所述多個中介層200與所述多個半導體晶片300之間的間隙。
參考圖12E，可移除第一模塑層121的一部分以暴露出所述多個中介層200。為了移除第一模塑層121的一部分，可執行CMP製程、研磨製程及類似製程。舉例而言，可經由拋光製程移除第一模塑層121的一部分及所述多個中介層200中的每一者的一部分。在實例性實施例中，第一模塑層121的已拋光表面可由於拋光製程而與所述多個中介層200的暴露表面共面。第一模塑層121及第二模塑層123可形成模塑層120b。所述多個中介層200、所述多個半導體晶片300及模塑層120b可形成具有平整的板形狀的封裝結構PS2。
參考圖12F，可在所述多個中介層200的暴露表面上形成基板-中介層凸塊結構140。
參考圖12G，可將支撐基板520附接至封裝結構PS2上。
參考圖12G及圖12H，可將載體基板510與封裝結構PS2分離，且可沿著切割線CL切割封裝結構PS2。可經由剝離製程將支撐基板520與封裝結構PS2分離。可經由對封裝結構PS2進行的切割製程將封裝結構PS2分割成多個子封裝SPa。
參考圖11，可將子封裝SPa安裝於封裝基板110上。可經由基板-中介層凸塊結構140將子封裝SPa安裝於封裝基板110上。將子封裝SPa安裝於封裝基板110上可包括：將子封裝SPa放置於封裝基板110上，使得基板-中介層凸塊結構140接觸封裝基板110的上部連接接墊113；及對基板-中介層凸塊結構140執行熱壓接合製程或回流製程。
圖13是說明根據實例性實施例的半導體封裝16的剖視圖。圖14A至圖14E是說明製造圖13所示半導體封裝16的方法的剖視圖。在下文中，闡述參考圖11所述的半導體封裝15與圖13中所說明的半導體封裝16之間的差異。
參考圖1及圖13，第二模塑層123a可覆蓋所述多個半導體晶片300的下表面。第二模塑層123a可接觸所述多個半導體晶片300的下表面且沿著所述多個半導體晶片300的下表面延伸。第二模塑層123a的下表面可較所述多個半導體晶片300的下表面更靠近封裝基板110的上表面119。
晶片-中介層凸塊結構130b可穿過第二模塑層123a以接觸所述多個半導體晶片300的晶片接墊。晶片-中介層凸塊結構130b可更包括導電凸塊接墊135，所述導電凸塊接墊135經由第二模塑層123a的開口接觸所述多個半導體晶片300的晶片接墊。舉例而言，導電凸塊接墊135中的一些導電凸塊接墊可填充第二模塑層123a的暴露出第一半導體晶片310的第一晶片接墊313的第一開口以接觸半導體晶片310的第一晶片接墊313。導電凸塊接墊135中的其餘凸塊接墊可填充第二模塑層123a的暴露出第二半導體晶片320的第二晶片接墊323的第二開口以接觸第二半導體晶片320的第二晶片接墊323。
一種製造半導體封裝16的方法可包括：如圖14A所說明地形成覆蓋所述多個半導體晶片300的第二模塑層123a；如圖14B中所說明地在第二模塑層123a中形成暴露出第一半導體晶片310的第一晶片接墊313的第一開口1231及暴露出第二半導體晶片320的第二晶片接墊323的第二開口1233；如圖14C中所說明地在第二模塑層123a的第一開口及第二開口中形成導電凸塊接墊135；以及如圖14D及圖14E中所說明地將所述多個中介層200安裝於所述多個半導體晶片300上。在安裝所述多個中介層200時，可將第一焊料層133附接至導電凸塊接墊135。在第二模塑層123a中形成第一開口1231及第二開口1233可包括雷射鑽孔、蝕刻製程及類似製程。在安裝所述多個中介層200之後，可依序執行形成第一模塑層121a、形成基板-中介層凸塊結構140、切割封裝結構並將自封裝結構分離而來的子封裝安裝於封裝基板110上以製造半導體封裝16。
雖然已參考本揭露的實施例特別示出並闡述本發明概念的態樣，但將理解，可做出形式及細節上的各種改變，而此並不背離以下申請專利範圍的精神及範疇。
10、11、12、13、14、15、16:半導體封裝 110:封裝基板 111:芯體絕緣層 113:上部連接接墊 115:下部連接接墊 118、128、128a:下表面 119:上表面 120、120a、120b:模塑層 121、121a:第一模塑層 123、123a:第二模塑層 129、319、329:上表面 130、130a、130b:晶片-中介層凸塊結構 131、131a:導電柱 133、133a:第一焊料層 135、141、141a:導電凸塊接墊 140、140a:基板-中介層凸塊結構 143:第二焊料層 190:外部連接端子 200:中介層 201:垂直連接中介層 203:水平連接中介層 210:第一垂直連接中介層 211:第一中介層基板 213:第一中介層連接接墊 215:第一貫穿電極 220:第二垂直連接中介層 221:第二中介層基板 223:第二中介層連接接墊 225:第二貫穿電極 230:第一水平連接中介層 231:第三中介層基板 233:第三中介層連接接墊 235:第一導電連接結構 240:第二水平連接中介層 241:第四中介層基板 243:第四中介層連接接墊 245:第二導電連接結構 251、261:中介層基板 253:貫穿電極 255:通孔絕緣層 257:第一重佈線結構 265:第二重佈線結構 300:半導體晶片 310:第一半導體晶片/半導體晶片 311:第一半導體基板 313:第一晶片接墊 320:第二半導體晶片 321:第二半導體基板 323:第二晶片接墊 351:晶片接墊 391:第一虛設晶片 393:第二虛設晶片 510:載體基板 520:支撐基板 521:基礎層 523:黏合層 551:模塑膜 1231:第一開口 1233:第二開口 2571:第一導電重佈線圖案 2573:第一絕緣層 2651:第二導電重佈線圖案 2653:第二絕緣層 CL:切割線 II-II’、III-III’:線 PS1、PS2:封裝結構 SP、SPa:子封裝 X、Y、Z:方向
結合附圖閱讀以下說明，本揭露的某些實施例的以上及其他的態樣、特徵及優點將更顯而易見，在附圖中： 圖1是說明根據實例性實施例的半導體封裝的平面圖。 圖2是根據實例性實施例的半導體封裝的沿著圖1的線II-II’截取的剖視圖。 圖3是根據實例性實施例的半導體封裝的沿著圖1的線III-III’截取的剖視圖。 圖4是說明根據實例性實施例的半導體封裝的一部分的剖視圖。 圖5是說明根據實例性實施例的半導體封裝的一部分的剖視圖。 圖6A至圖6H是說明製造根據實例性實施例的半導體封裝的方法的剖視圖。 圖7是說明根據實例性實施例的半導體封裝的剖視圖。 圖8是說明根據實例性實施例的半導體封裝的剖視圖。 圖9是說明根據實例性實施例的半導體封裝的剖視圖。 圖10是說明根據實例性實施例的半導體封裝的剖視圖。 圖11是說明根據實例性實施例的半導體封裝的剖視圖。 圖12A至圖12H是說明根據實例性實施例的製造半導體封裝的方法的剖視圖。 圖13是說明根據實例性實施例的半導體封裝的剖視圖。 圖14A至圖14E是說明製造根據實例性實施例的圖13所示半導體封裝的方法的剖視圖。
10:半導體封裝
110:封裝基板
120:模塑層
200:中介層
201:垂直連接中介層
203:水平連接中介層
210:第一垂直連接中介層
220:第二垂直連接中介層
230:第一水平連接中介層
240:第二水平連接中介層
300:半導體晶片
310:第一半導體晶片/半導體晶片
320:第二半導體晶片
II-II’、III-III’:線
X、Y、Z:方向

Claims (10)

  1. 一種半導體封裝，包括： 封裝基板； 多個半導體晶片，位於所述封裝基板上且包括： 第一半導體晶片； 第二半導體晶片，在第一水平方向上與所述第一半導體晶片間隔開；以及 第三半導體晶片，在第二水平方向上與所述第一半導體晶片間隔開； 多個中介層，位於所述封裝基板與所述多個半導體晶片之間，其中所述多個中介層在側向方向上彼此間隔開；以及 模塑層，接觸所述多個半導體晶片及所述多個中介層， 其中所述多個中介層包括： 第一垂直連接中介層，在垂直方向上與所述第一半導體晶片交疊，且包括被配置成將所述第一半導體晶片電性耦合至所述封裝基板的第一貫穿電極， 第二垂直連接中介層，在垂直方向上與所述第二半導體晶片交疊，且包括被配置成將所述第二半導體晶片電性耦合至所述封裝基板的第二貫穿電極， 第一水平連接中介層，在垂直方向上與所述第一半導體晶片的第一部分及所述第二半導體晶片的一部分交疊，且包括被配置成將所述第一半導體晶片電性耦合至所述第二半導體晶片的第一導電連接結構，以及 第二水平連接中介層，在垂直方向上與所述第一半導體晶片的第二部分及所述第三半導體晶片的一部分交疊，且包括被配置成將所述第一半導體晶片電性耦合至所述第三半導體晶片的第二導電連接結構。
  2. 如請求項1所述的半導體封裝，其中所述第一半導體晶片包括第一邏輯晶片， 其中所述第二半導體晶片包括記憶體晶片，且 其中所述第三半導體晶片包括第二邏輯晶片。
  3. 如請求項1所述的半導體封裝，其中所述第一垂直連接中介層被設置成防止與所述第二半導體晶片垂直交疊，且 其中所述第二垂直連接中介層被設置成防止與所述第一半導體晶片垂直交疊。
  4. 如請求項1所述的半導體封裝，更包括位於所述多個半導體晶片與所述多個中介層之間的第一凸塊結構。
  5. 如請求項4所述的半導體封裝，其中所述第一凸塊結構包括： 導電柱，接觸所述多個中介層；以及 第一焊料層，接觸所述導電柱的側壁及上表面。
  6. 如請求項4所述的半導體封裝，其中所述第一凸塊結構包括： 導電柱，接觸所述多個半導體晶片；以及 第一焊料層，接觸所述導電柱的側壁及下表面。
  7. 如請求項1所述的半導體封裝，更包括位於所述第一垂直連接中介層與所述封裝基板之間以及所述第二垂直連接中介層與所述封裝基板之間的第二凸塊結構。
  8. 如請求項1所述的半導體封裝，其中所述模塑層沿著所述多個中介層的面向所述封裝基板的下表面延伸。
  9. 如請求項1所述的半導體封裝，其中所述第一半導體晶片的第一晶片接墊直接耦合至所述第一垂直連接中介層的第一中介層連接接墊，且 其中所述第二半導體晶片的第二晶片接墊直接耦合至所述第二垂直連接中介層的第二中介層連接接墊。
  10. 一種半導體封裝，包括： 封裝基板； 多個中介層，位於所述封裝基板上，且包括第一垂直連接中介層、第二垂直連接中介層及第一水平連接中介層； 多個半導體晶片，包括經由所述第一垂直連接中介層電性耦合至所述封裝基板的第一半導體晶片及經由所述第二垂直連接中介層電性耦合至所述封裝基板的第二半導體晶片，所述第一半導體晶片經由所述第一水平連接中介層的導電連接結構電性耦合至所述第二半導體晶片； 第一凸塊結構，位於所述多個中介層與所述多個半導體晶片之間，所述第一凸塊結構包括接觸所述多個中介層的導電柱及自所述導電柱延伸至所述多個半導體晶片的第一焊料層；以及 模塑層，接觸所述多個半導體晶片及所述多個中介層。
TW112124186A 2022-07-15 2023-06-29 半導體封裝 TW202406043A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220087384A KR20240010175A (ko) 2022-07-15 2022-07-15 반도체 패키지
KR10-2022-0087384 2022-07-15

Publications (1)

Publication Number Publication Date
TW202406043A true TW202406043A (zh) 2024-02-01

Family

ID=89498860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112124186A TW202406043A (zh) 2022-07-15 2023-06-29 半導體封裝

Country Status (4)

Country Link
US (1) US20240021577A1 (zh)
KR (1) KR20240010175A (zh)
CN (1) CN117410263A (zh)
TW (1) TW202406043A (zh)

Also Published As

Publication number Publication date
US20240021577A1 (en) 2024-01-18
KR20240010175A (ko) 2024-01-23
CN117410263A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US10790270B2 (en) Stacked semiconductor package
US8709865B2 (en) Fabrication method of packaging substrate having through-holed interposer embedded therein
US8004079B2 (en) Chip package structure and manufacturing method thereof
TWI509769B (zh) 堆疊式封裝裝置及成型一堆疊式封裝裝置之方法
US11515290B2 (en) Semiconductor package
TW201714275A (zh) 半導體封裝結構及其形成方法
US20120146216A1 (en) Semiconductor package and fabrication method thereof
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
WO2009016497A2 (en) Die stacking apparatus and method
US20130105939A1 (en) Semiconductor device
TWI777358B (zh) 半導體封裝
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
US20230352411A1 (en) Semiconductor package and electronic device including the same
US20230082412A1 (en) Semiconductor package
TW202406043A (zh) 半導體封裝
US20240079349A1 (en) Semiconductor package
US12002784B2 (en) Semiconductor package
TWI807363B (zh) 半導體封裝件之製法
US20230420415A1 (en) Semiconductor package
US20230260886A1 (en) Electronic package and manufacturing method thereof
TW202336981A (zh) 包括中介層的半導體封裝
TWM648920U (zh) 線路載板及電子封裝體
TW202418521A (zh) 半導體封裝
CN117855183A (zh) 半导体封装
TW202329377A (zh) 半導體封裝及其製造方法