TW202406032A - 電子器件封裝用基板、其製造方法及包括其的電子器件封裝 - Google Patents

電子器件封裝用基板、其製造方法及包括其的電子器件封裝 Download PDF

Info

Publication number
TW202406032A
TW202406032A TW112140855A TW112140855A TW202406032A TW 202406032 A TW202406032 A TW 202406032A TW 112140855 A TW112140855 A TW 112140855A TW 112140855 A TW112140855 A TW 112140855A TW 202406032 A TW202406032 A TW 202406032A
Authority
TW
Taiwan
Prior art keywords
electronic device
wire
conductor
layer
device packaging
Prior art date
Application number
TW112140855A
Other languages
English (en)
Other versions
TWI844487B (zh
Inventor
性振 金
Original Assignee
美商愛玻索立克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商愛玻索立克公司 filed Critical 美商愛玻索立克公司
Publication of TW202406032A publication Critical patent/TW202406032A/zh
Application granted granted Critical
Publication of TWI844487B publication Critical patent/TWI844487B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

實施例有關於實現更細的導線寬度的同時能夠低電阻傳輸訊號並且能夠提供緊湊的封裝的電子器件封裝用基板、其製造方法及包括其的電子器件封裝等。實施例的電子器件封裝用基板、其製造方法及包括其的電子器件封裝實現精細的導線寬度的同時也可低電阻傳輸訊號。實施例的電子器件封裝用基板、其製造方法及包括其的電子器件封裝能夠以緊湊的尺寸提供電子器件封裝，並且即使適用高頻電源，也可以高效驅動。

Description

電子器件封裝用基板、其製造方法及包括其的電子器件封裝
實施例有關於實現更細的導線寬度的同時能夠低電阻傳輸訊號並且能夠提供緊湊的封裝的電子器件封裝用基板、其製造方法及包括其的電子器件封裝。
在電子產品的製作中，在半導體晶圓實現電路稱為前段製程(FE)，可在實際產品中組裝成可使用的狀態晶圓稱為後段製程(BE)，在該之後的製程中包括封裝製程。
近來，可實現電子產品快速發展的半導體產業四大核心技術是半導體技術、半導體封裝技術、製造製程技術和軟體技術。半導體技術正在以微米以下的奈米單位的線寬、千萬個以上的單元、高速運行、大量散熱等多種形式發展，但是得不到完美的封裝技術的支援。據此，半導體的電性能有時也由封裝技術和相應的電連接決定，而不是半導體技術本身的性能。
封裝基板的再分佈線適用介電材料，以區分相互不同的導電層。另外，在介電材料層形成孔並且適用多個盲孔，所述盲孔連接上下配置的2個以上的導電層。
以改善介電材料和導電層之間的黏著力為目的，適用了增加導電層的表面粗糙度的方法。
相關現有技術如下： 韓國公開專利第10-2019-0075054號； 日本授權專利第5963824號等。
（要解決的問題）
實施例的目的在於提供實現更細的線寬的同時能夠低電阻傳輸訊號並且能夠提供緊湊的封裝的電子器件封裝用基板、其製造方法及包括其的電子器件封裝等。
（解決問題的手段）
為了達到上述目的，一實施例的電子器件封裝用基板包括：玻璃基板，配置有貫通孔；及上部再佈線層，位於所述玻璃基板的一面上；其中，所述上部再佈線層中具有預先設定的圖案的導線配置在絕緣材料內。
所述上部再佈線層包括相互上下配置的第一上部再佈線層與第二上部再佈線層，所述第一上部再佈線層包括第一導線與第一盲孔，所述第一導線具有預先設定的圖案並且具有厚度d1u，所述第一盲孔連接相互上下配置的導線；所述第二上部再佈線層包括第二導線與第二盲孔，所述第二導線具有預先設定的圖案並且具有厚度d2u，所述第二盲孔連接相互上下配置的導線。
所述厚度d1u可小於所述厚度d2u。
長度w1p為在所述第一導線的剖面中從一側面的粗糙度波峰至另一側面的粗糙度波峰的長度，長度w1v為在所述第一導線的剖面中從一側面的粗糙度波谷至另一側面的粗糙度波谷的長度。
以所述長度w1p為準的所述長度w1v的長度的比例可以是約0.8至約1.0。
所述第一導線具有作為表面粗糙度Ry的Ry1值。
所述第一導線在一側面中的所述Ry1值可以是約200nm以下。
以所述厚度d2u為準的所述厚度d1u的比例可以是約0.7以下。
寬度d1為所述第一導線的寬度，寬度d2為所述第二導線的寬度。
所述寬度d1可小於所述寬度d2。
所述寬度d1可以是小於約5um。
所述第一導線具有作為表面粗糙度Ra的Ra1值。
所述第一導線的一側面的所述Ra1值可以是約20nm以下。
所述導線與所述絕緣材料的黏著力可以是約200gf至約800gf。
所述第一導線可包含具有顆粒狀晶粒的銅。
所述銅的細微性可以是約40nm以下。
在所述導線與所述絕緣材料之間可配置底漆層。
所述絕緣材料可包含聚合物樹脂及無機顆粒。
在所述導線與所述絕緣材料之間可配置聚合矽烷層。
所述聚合矽烷層可通過化學鍵結連接所述導線的表面與所述聚合物或者所述無機顆粒。
所述第一導線實際上不適用表面蝕刻製程。
所述表面蝕刻製程是指用於形成機械性錨固位置的蝕刻製程。
另一實施例的具有圖案化的金屬層的電子器件封裝用基板的製造方法包括：步驟(1)，準備配置有貫通孔的玻璃基板；步驟(2)，在所述玻璃基板上形成第二上部再佈線層；及步驟(3)，在所述第二上部再佈線層上形成第一上部再佈線層。
所述第一上部再佈線層包括第一導線，所述第一導線具有預先設定的圖案並且具有厚度d1u；所述第二上部再佈線層包括第二導線，所述第二導線具有預先設定的圖案並且具有厚度d2u。
所述步驟(3)可包括：步驟(3-1)，以電鍍方式形成具有預先設定的圖案且具有厚度d1u的第一導線（包括形成至少一部分的情況）；步驟(3-2)，對所述第一導線的表面進行底漆處理；及步驟(3-3)，在所述第一導線的間隙空間填充絕緣材料。
所述厚度d1u可小於所述厚度d2u。
長度w1p為在所述第一導線的剖面中從一側面的粗糙度波峰至另一側面的粗糙度波峰的長度，長度w1v為在所述第一導線的剖面中從一側面的粗糙度波谷至另一側面的粗糙度波谷的長度。
以所述長度w1p為準的所述長度w1v的長度的比例可以是約0.8至約1.0。
所述步驟(3)實際上不包括蝕刻導線表面增加導線的表面粗糙度的過程。
作為所述第一導線的銅線不包含柱形狀晶粒的銅。
在所述步驟(3-2)中，底漆處理可適用咪唑化合物或者矽烷化合物。
其他一實施例的電子器件封裝包括：電子器件封裝用基板及在所述封裝用基板裝貼的器件。
所述電子器件封裝用基板適用上述說明。
（發明的效果）
實施例的電子器件封裝用基板、其製造方法及包括其的電子器件封裝實現精細的導線寬度的同時也可低電阻傳輸訊號。
實施例的電子器件封裝用基板、其製造方法及包括其的電子器件封裝能夠以緊湊的尺寸提供電子器件封裝，並且即使適用高頻電源，也可以高效驅動。
以下，參照附圖詳細說明實施例，以使在本發明所屬技術領域中具有通常知識的人員能夠容易實施。然而，本發明可實現為各種不同的形態，不限於在此說明的實施例。在說明書全文中，對於類似的部分賦予相同的圖式標號。
在本說明書全文中，以馬庫什形式的表述中所包括的用語“這些的組合”是指在由馬庫士形式的表述中記載的組成成分構成的群組中選擇的一個以上的混合或者組合，意味著包含在由所述組成成分組成的群組中選擇的一個以上。
在本說明書全文中，例如“第一”、“第二”或者“A”、“B”的用語是為了相互區分同一用語而使用。另外，對於單數式的表述，除非在文中有明確定義，否則包括複數的表述。
在本說明書中，“~”系可指化合物內包含與“~”相應的化合物或者“~”的衍生物。
在本說明書中，在A上設置B的含義是指在A上直接接觸地設置B或者在A與B之間存在其他層的同時在A上設置B，不限於在A的表面接觸地設置B來解釋。
在本說明書中，在A上連接B的含義是指A與B直接連接或者在A與B之間通過其他構件連接，除非有特別提及，否則不限於A與B直接連接來解釋。
在本說明書中，對於單數的表述，除非有特別說明，否則以包括在文章中解釋的單數或者複數的含義解釋。
在本說明書中，高頻是指約1GHz至約300GHz的頻率。具體地說，可指約1GHz至約30GHz的頻率，也可指約1GHz至約15GHz的頻率。
在本說明書中，對於用語細線，除非有其他說明，否則是指具有5μm以下的寬度的線，例如是指具有1至4μm的寬度的線。
為了提高訊號的傳送速率與傳輸量，對於高頻電源的適用的關注正在日益增加。高頻半導體元件的開發必然在市場引發可適用高頻的封裝用基板的要求。
若要在封裝適用高頻電源，則難以適用例如矽基板的具有半導體特性的基板（因為寄生器件等可增加功率損耗），也提高了在導線中出現集膚效應。
在封裝用基板配置再分佈線。另外，半導體及/或者封裝處於趨於縮小尺寸與厚度的趨勢。據此，正在縮小在封裝用基板使用的導線（導電層；例如，銅線）的尺寸及/或者間距。
再分佈線通過分別形成絕緣層與導電層並去除這些層的一系列過程製造而成。結果，再分佈線以在絕緣材料嵌入具有預先設定的圖案的導線（導電層）的形態形成。
以往的再分佈線適用了在導電層表面故意提高粗糙度的方法，以與絕緣材料具有充分的黏著力。提高表面粗糙度，擴大了黏著面積並且通過錨定效應提高了導電層與絕緣材料之間的黏著力。舉一示例，形成銅線，經過銅線表面的蝕刻製程提高了粗糙度。
在以往，在剖面充分大的導線中通過表面粗糙度形成的剖面邊緣形成不光滑的不規則形狀，雖然提高電阻的效果微小，但是起到了提高介面黏著效果的作用，細線化的導線中可過度提高電阻，提高的程度可以是造成足以妨礙電流流動本身的較大影響。若在這基礎上適用高頻，則表面粗糙度對電阻的影響可以是支配再佈線的電阻的重要因素。
據此，本發明人完成並提出了一種電子器件封裝用基板等相關發明，即使適用高頻電源，也可實際降低功率損耗，並且能夠適用細線，無需適用2層，即支撐基板與中階層。
以下，更加詳細說明實施例。
電子器件封裝用基板
圖2是說明實施例的電子器件封裝用基板的立體圖；圖3是說明以線A-A'切割圖2的剖面的一部分的剖面圖；圖4是圖3的部分U的細節圖（左側上部A.為表面粗糙度Ry在200nm以下的實施例的樣本照片，左側下部B.為Ry為2000至3000nm的比較例樣本照片）。參照圖2至圖4，說明一實施例的封裝用基板200。
一實施例的電子器件封裝用基板200包括：玻璃基板21，配置有貫通孔23；及上部再佈線層250，位於所述玻璃基板的一面213上。
對於玻璃基板21，只要是在半導體領域可用作基板的玻璃基板則都可使用，例如可適用硼矽酸鹽玻璃基板、無鹼基板等，但是不限於此。所述玻璃基板可使用市場銷售產品，例如康寧、肖特、AGC等製造廠商生產的產品。
貫通孔23為貫通玻璃基板的一面213與另一面215的TGV(玻璃通孔)，通過蝕刻等的方法形成在玻璃基板中預先設定的位置。所述貫通孔保持玻璃基板的支撐作用的同時有效連接裝貼在所述一面上的器件與另一面。此時，連接是指通過導線的電連接。
選擇性地，在玻璃基板的預先設定的位置還可包括空腔（未示出）。在空腔可示例性配置手動器件。
上部再佈線層250包括具有預先設定的圖案的導線24與絕緣材料22，導線24配置在絕緣材料22內。
上部再佈線層250包括相互上下配置的第一上部再佈線層253與第二上部再佈線層257。
第一上部再佈線層253與第二上部再佈線層257具有相互不同的導線尺寸、盲孔的直徑等。
以第一上部再佈線層253為準，第二上部再佈線層257的厚度的比例可以是約0.8倍至約5倍，可以是約1倍至約3倍。在該情況下可更加有效設計再佈線層。
第一上部再佈線層253包括：第一導線253a，具有預先設定的圖案並且具有厚度d1u；第一盲孔253b，連接相互上下配置的導線。
第二上部再佈線層257包括：第二導線257a，具有預先設定的圖案並且具有厚度d2u；第二盲孔257b，連接相互上下配置的導線。
在第一上部再佈線層253與第二上部再佈線層257中除了導線以外的部分可用絕緣材料填充，此時絕緣材料看起來像連接成一體的一樣，因此在剖面無法清楚地相互區分在第一上部再佈線層253與第二上部再佈線層257。
厚度d1u可以是小於厚度d2u的值。
以厚度d2u為準，厚度d1u的比例可以是約0.7以下。
寬度d1為第一導線253a的寬度，寬度d2為第二導線257a的寬度。
寬度d1可以是小於寬度d2的值。
第一導線253a可以是細線。
寬度d1可以小於約5μm。
寬度d1可以是約1μm至約5μm。
第一導線253a具有表面粗糙度低的特性，尤其是控制兩側面及/或者上面具有低表面粗糙度。
圖5A是用剖面說明表面粗糙度低的導線的概念圖；圖5B是用剖面說明表面粗糙度高的導線的概念圖。
參考圖5A及圖5B，第一導線253a的剖面實際具有形成高度的表面（凹凸不平的表面）。在概念上能夠以直線表示導線，但是在實材中在嚴格的意義上並非完全平滑或者平坦。作為一示例，圖5B具有約2,000nm至約3,000nm的表面粗糙度Ry。
表面粗糙度R根據測量標準可有Ra、Rp、Rv、Ry等的各種種類。通常，表面粗糙度是指Ra，是計算平均粗糙度。在標準長度中從平均線至谷底線的最大波谷深度為Rv，從平均選至波峰線的最大高度為Rp，從最低點至最高點的高度為最大高度粗糙度Ry，Rv與Rp之和為Ry。
導線的表面粗糙度測量除了通常的粗糙度測量方式以外，還可適用其他測量方式。在繪製圖面的過程中，可容易適用例如利用粗糙度測量儀測量粗糙度的方式，但是堆積在絕緣材料的導線的表面實際上難以適用粗糙度測量儀進行測量。另外，也難以設定標準長度。因此，對於適用於封裝用基板的導線的情況，觀察剖面，沿著絕緣材料與導線的邊界線確認粗糙度的波峰與波谷。
長度w1p為在所述第一導線253a的剖面中從一側面的粗糙度波峰至另一側面的粗糙度波峰的長度，長度w1v為在所述第一導線253a的剖面中從一側面的粗糙度波谷至另一側面的粗糙度波谷的長度(參照圖5A及圖5B)。
所述一側面與所述另一側面相互面對。
位於與長度w1p接觸的虛擬線和與長度w1v接觸的虛擬線之間的部分是以與電流流動方向實際垂直的方向在導線的表面形成波峰或者波谷的部分。該部分為即使電荷移動也無法形成電流流動。因此，實際上電流流動的部分是從與長度w1v接觸的虛擬直線至配置在導線內部的部分。
若細線化導線，則在導線的剖面中形成粗糙度的部分的比重增加。通過導線的細線化，已經縮小了導線的剖面面積，若在此適用表面粗糙度，則帶來電流可實際流動的面積縮小的問題。這與寬度相對較寬的導線不同，是嚴重的問題。以製造機械錨固位置等為目的，需要表面粗糙度Ry形成為約2μm至約3μm。舉一示例，假設適用導線的寬度為約6μm。若在導線兩側面分別形成約2μm至約3μm的表面粗糙度Ry，則除了在兩側形成波谷的部分以外，實際上在導線可流動電流寬度為約0μm至約2μm。這導致電阻過高的結果。
在適用交流電源時，觀察導線的表皮，即從剖面觀察導線時，在邊緣表現出高電流密度。這是指集膚效應，適用頻率越高，該集膚效應就體現得越大。
在適用高頻電源的封裝用基板適用具有機械性錨固位置的導線的情況下，因為更大的集膚效應，可導致產生更大的電阻。然後，這可帶來無效地訊號傳遞、耐久性問題等。
從而，在圖面兩側面中，從粗糙度波峰至粗糙度波谷的高度（尺寸）尤其對於細線的導線來說是重要參數。
在實施例中，第一導線253a具有以所述長度w1p為準的所述長度w1v的長度的比例為約0.8至約1.0的特徵。具體地說，所述比例可以是約0.85至約1.0，可以是約0.9至約1.0，可以是約0.94至約1.0。具有所述比例的導線可使電流流動更加流暢，尤其是在適用高頻電源的情況下，能夠進行更加有效的訊號傳輸。
在實施例中，對於第一導線253a，在從剖面觀察時在上面與下面可適用與上述類似的特徵。具體地說，w1p’為在所述第一導線253a的剖面中從上面的粗糙度波峰至下面的粗糙度波峰的長度，w1v’為在所述第一導線253a的剖面中從上面的粗糙度波谷至下面的粗糙度波谷的長度。
第一導線253a具有以所述w1p’為準的所述w1v’的長度的比例為約0.8至約1.0的特徵。具體地說，以所述w1p’為準的所述w1v’的長度的比例可以是約0.85至約1.0，可以是約0.9至約1.0，可以是約0.94至約1.0。在適用具有所述比例的導線的情況下，可使電流的流動更加流暢，尤其是在適用高頻電源的情況下，能夠更加有效傳遞訊號。
以供參考，圖5A為測量用樣本，未將下面的表面粗糙度控制得平滑，而是表示的凹凸不平（具有高粗糙度），即便如此也能夠製造成具有光滑表面的樣本。
所述第一導線253a具有作為在剖面觀察的表面粗糙度Ry的Ry1值。
所述第一導線253a在一側面中的Ry1值可以是約200nm以下。
所述第一導線253a在至少兩個側面中Ry1值可以是約200nm以下。
所述第一導線253a在四個側面中Ry1值可以是約200nm以下。
所述Ry1值可以是約0nm至180nm，可以是約2nm至約150nm，可以是約5nm至約100nm。
所述第一導線253a具有作為在剖面觀察的表面粗糙度Ra的Ra1值。
所述第一導線253a的一側面的所述Ra1值可以是約20nm以下。
所述第一導線253a至少在兩個側面中Ra1值可以是約20nm以下。
所述第一導線253a在四個側面中Ra1值可以是約20nm以下。
所述Ra1值可以是約0nm至約20nm以下，可以是約1nm至約18nm，可以是約2nm至約15nm。
所述第一導線253a實際上最好不適用表面蝕刻製程。
此時，導線的表面整體實際上可具有光滑的表面。
所述導線的表面特性可通過在電鍍過程中控制晶粒尺寸、未適用導線表面蝕刻處理等的方法獲得。具體的製造過程將在之後進行說明。
以上，以第一導線253a為準說明了導線的表面等的特徵，但是第二導線257a等的其他導線也可同樣具有上述的特徵。
以上說明的具有表面粗糙度的導線沒有以往適用的機械性錨固位置。因此，為了在導線與包圍導線24的絕緣材料22之間具有充分的黏著力而適用底漆層（未示出）。
底漆層可適用矽烷層，可適用聚合矽烷層。底漆層區分為層，實際上在顯微鏡照片上是觀察不到的。
所述絕緣材料22可包含聚合物樹脂及無機顆粒。
舉一示例，無機顆粒可包含二氧化矽顆粒，但是不限於此。舉一示例，所述無機顆粒可適用平均直徑為100nm以下的，也可適用平均直徑為80nm以下的。所述無機顆粒可適用平均直徑為20nm以上的，也可混合適用直徑相互不同的。
所述聚合物樹脂可適用可紫外線固化的環氧樹脂等，但是不限於此。舉一示例，所述環氧樹脂可以是在環氧樹脂適用酚醛系固化劑的，可以是在環氧樹脂適用氰酸酯的，可以是在環氧樹脂適用酚醛脂固化劑的。
絕緣材料能夠以無機顆粒分散在未固化或者半固化聚合物樹脂的狀態適用。絕緣材料包含預定比例的各種直徑的無機顆粒，以得到充分的絕緣效果，並且配置成很好地流動於微小的縫隙，以在再佈線層沒有形成實際的空隙，之後通過固化聚合物樹脂進行固定。
作為絕緣材料可適用味之素公司的積層膜ABF等，但是只要是適用於形成再佈線層的絕緣材料，可無限制使用。
絕緣材料是在已形成的導線上配置積層膜之後適用減壓層壓方法等來適用，但是不限於此。
聚合矽烷層以化學鍵結連接所述導線的表面與所述絕緣材料。舉一示例，在所述導線包含銅的情況下，銅與矽烷化學鍵結或者銅表面的氧與矽烷化學鍵結(-Cu-O-Si-)。據此，即使在導線的表面不形成機械性錨固位置，也可充分黏著，以在電子器件實際驅動過程中也不會發生翹起現象等。
聚合矽烷層以化學鍵結連接導線的表面與聚合物的官能團或者導線的表面與無機顆粒的表面。
導線24與絕緣材料22的黏著力可以是約200gf以上。
導線24與絕緣材料22的黏著力可以是約200gf至約800gf。
所述黏著力是適用底漆的黏著力，相比於不適用底漆將導線與絕緣材料直接黏著，可具有約2倍以上的黏著力，可具有約2倍至約8倍的黏著力。
每個材料具有不同的熱膨脹係數特性。電子器件的驅動過程必然反復提高及降低封裝的溫度。相互不同的熱膨脹係數可使絕緣材料與導電層的介面實際上以相互不同的方向產生作用力。若反復這種力，則可出現所述介面分離。這可以是在傳輸訊號時增大電阻、引起翹起現象等的缺陷的原因。
在實施例中，導線與絕緣材料實際上可具有類似的熱膨脹係數。
導線24熱膨脹係數與絕緣材料22熱膨脹係數的比例可以是以所述導線24熱膨脹係數為準的0.7至約1.2。所述比例可以是以所述導線24的熱膨脹係數為準的0.8至1.1。所述比例可以是以所述導線24的熱膨脹係數為準的0.95至1.05。如此，在熱膨脹係數小的情況下，可實際減少在電子器件封裝出現缺陷。
導線24在25°C下可具有15ppm/°C至19ppm/°C的膨脹係數，可具有16至18.5ppm/°C的膨脹係數。
絕緣材料22在25°C下可具有16至30ppm/°C的膨脹係數。
所述第一導線253a可包含具有顆粒狀晶粒的銅。
所述第一導線253a可包括銅線。
所述銅線可以是包含顆粒狀晶粒的銅的金屬。
所述銅線可以是金屬銅或者含銅合金。
所述銅的細微性可以是約40nm以下，可以是約20nm至約30nm。
在導線24尺寸大的情況下，也適用銅箔，但是隨著細線化的同時，相比於銅箔，大部分情況是通過電鍍方式形成導線。
圖6A是用剖面說明具有顆粒狀晶粒的導線的製造過程的概念圖。參考圖6A，參考適用銅的導線進行說明，絕緣材料與導線為將配置有種晶層243的樣本放入電解液中進行鍍金過程。舉一示例，種晶層可適用鈦濺射層，但是不限於此。導線材料241（例如，銅）為晶粒成長成顆粒形狀，填充絕緣材料之間的空白空間，總體來說晶粒的尺寸有大有小，但是整體具有顆粒狀晶粒。
圖6B是用剖面說明具有柱形狀晶粒的導線的概念圖。舉一示例，用銅箔製造導線24的情況下，在絕緣材料22嵌入導線24，該結構本身與圖6A類似，但是與圖6A不同的是晶粒形狀不是顆粒形狀，而是整體形成為柱形狀。
具有顆粒狀晶粒的導線相比於具有柱形狀晶粒的導線更加有利於實現細線化。
為了形成機械性錨固位置，可執行蝕刻導線表面的處理。蝕刻用酸成分進行，根據酸的種類出現不同的蝕刻表現形態，例如在適用甲酸的情況下，蝕刻晶界，也生成高表面粗糙度。
尤其是，實施例的導線24的細線化實際上是不進行這種表面處理，而是進行如上述的底漆層形成過程。具體的製造過程將在之後進行說明。
在封裝用基板200的另一面215下還可包括下部層290。
下部層290可具有下部再分佈線（未示出）。
下部再分佈線包括下部導線與下部盲孔（未示出），所述下部導線具有預先設定的圖案並且具有預先設定的厚度，所述下部盲孔連接相互上下配置的導線。
封裝用基板200可包括位於上部再佈線層上面上的上部絕緣層。上部絕緣層可具有凸點（未示出），據此可將訊號傳輸於器件30。
封裝用基板200可包括位於下部層下的下部絕緣層。下部絕緣層可具有凸點（未示出），據此接收主機板等的訊號，並且可傳輸器件的訊號。
封裝用基板200還可包括位於上部再佈線層的上面上的引線70。引線70起到幫助向外部散發器件或者基板的熱，並且從外部衝擊中保護玻璃基板21的作用。在引線70的一側可形成可結合引腳的孔或者凹陷部，這可在製造過程或者製造之後固定封裝用基板時可提高便利性。
封裝用基板200可包括配置在表面或者內部的電力傳輸器件35。對於所述電力傳輸器件舉例提出了手動器件，但是不限於此。作為電力傳輸器件可適用電容器，例如可適用鋁電容器、MLCC(多層陶瓷電容器)等，但是不限於此。
電力傳輸器件可配置在上部再佈線層上。電力傳輸器件可配置在形成在玻璃基板的電容器。電力傳輸器件可配置在形成在上部再佈線層的電容器。
電子器件封裝
圖1是說明實施例的電子器件封裝的立體圖。
另一實施例的電子器件封裝900包括電子器件封裝用基板200及器件30，所述器件30裝貼在所述封裝用基板上。
電子器件封裝用基板200的說明與上述的相同，因此省略記載。
器件30可適用CPU、GPU等的計算器件、存儲晶片等的記憶晶片等，並且可將這些器件一同並列或者層疊適用。
器件30可以是高頻半導體器件。一同適用高頻半導體器件與封裝用基板的情況下，與矽基板等不同，在高頻環境下不實際上不產生寄生器件，因此可提高效率，並且與預浸材料基板不同，可在緊湊的尺寸實現再分佈線等。
電子器件封裝用基板的製造方法
另一實施例的具有圖案化的金屬層的電子器件封裝用基板的製造方法包括：步驟(1)，準備配置有貫通孔23的玻璃基板21；步驟(2)，在所述玻璃基板21上形成第二上部再佈線層257；及步驟(3)，在所述第二上部再佈線層257上形成第一上部再佈線層253。
所述第一上部再佈線層253包括第一導線253a，所述第一導線253a具有預先設定的圖案並且具有厚度d1u。
所述第二上部再佈線層257包括第二導線257a，所述第二導線257a具有預先設定的圖案並且具有厚度d2u。
所述步驟(3)可包括：步驟(3-1)，通過電鍍方式形成具有預先設定的圖案並且具有厚度d1u的第一導線253a（包括形成至少一部分的情況）；步驟(3-2)，在所述第一導線253a的表面進行底漆處理；及步驟(3-3)，在所述第一導線253a的間隙空間填充絕緣材料。
電子器件封裝用基板與所包括的玻璃基板、貫通孔、導線等的具體說明與上述的重複，因此省略記載。
作為所述第一導線253a的銅線實際上可不包含柱形狀晶粒的銅。
在所述步驟(3-2)中，底漆處理可適用矽烷化合物或者咪唑化合物。
矽烷化合物可適用用作矽烷偶聯劑的或者添加官能團的化合物。
舉一示例，所述矽烷化合物一末端可包含水解官能團，例如甲氧基及/乙氧基。另外，所述矽烷化合物的另一末端可包含氨基、苯基、環氧基、甲基丙烯醯氧基、丙烯醯氧基、脲基、巰基、硫基、異氰酸酯基。
舉一示例，所述底漆處理可包含咪唑、3-縮水甘油氧基丙基三甲氧基矽烷(3-glycidoxy-propyltrimeth oxysilane)或者矽酸四甲酯(tetramethyl orthosilicate)。
具體地說，所述底漆處理可通過塗布及固化過程進行。
矽烷化合物通過化學反應結合於金屬的表面與絕緣材料(聚合物化合物與無機顆粒)，以提高這些材料表面的黏著力。
對此的具體說明也與上述的說明重複，因此省略記載。
以上詳細說明了本發明的優選實施例，但是本發明的權利範圍不限於此，而是所述領域的技術人員利用在申請專利範圍定義的本發明的基本概念的各種變形及改變形態也包括在本發明的權利範圍內。
21:玻璃基板 22:絕緣材料 23:貫通孔 24:導線、導電層 30:器件部 35:電力傳輸器件 70:引線 200:封裝用基板 213:一面 215:另一面 241:導線材料 243:種晶層 250:上部再佈線層 253:第一上部再佈線層 253a:第一導線 253b:第一盲孔 257:第二上部再佈線層 257a:第二導線 257b:第二盲孔 290:下部層 900:封裝 A-A':線 d1u、d2u:厚度 G、U:部分 w1p、w1v:長度
圖1是說明實施例的電子器件封裝的立體圖。 圖2是說明實施例的電子器件封裝用基板的立體圖。 圖3是說明以線A-A'切割圖2的剖面的一部分的剖面圖。 圖4是圖3的部分U的細節圖（左側上部A.為表面粗糙度Ry在200nm以下的實施例的樣本照片，左側下部B.為Ry為2000至3000nm的比較例樣本照片）。 圖5A是圖4的部分G的擴大圖，是用剖面說明表面粗糙度低的導線的概念圖； 圖5B作為圖4的部分G的擴大圖，是用剖面說明表面粗糙度高的導線的概念圖。 圖6A是用剖面說明具有顆粒狀晶粒的導線的製造過程的概念圖； 圖6B是用剖面說明具有柱形狀晶粒的導線的概念圖。
22:絕緣材料
250:上部再佈線層
253:第一上部再佈線層
253a:第一導線
253b:第一盲孔
257:第二上部再佈線層
257a:第二導線
257b:第二盲孔
d1u、d2u:厚度/寬度
G、U:部分

Claims (13)

  1. 一種電子器件封裝用基板，包括： 玻璃基板，配置有貫通孔；及 上部再佈線層，位於所述玻璃基板的一面上； 其中，所述上部再佈線層中具有預先設定的圖案的導線配置在絕緣材料內，且所述上部再佈線層包括相互上下配置的第一上部再佈線層與第二上部再佈線層， 所述第一上部再佈線層包括第一導線與第一盲孔，所述第一導線具有預先設定的圖案並且具有厚度d1u，所述第一盲孔連接相互上下配置的導線， 所述第二上部再佈線層包括第二導線與第二盲孔，所述第二導線具有預先設定的圖案並且具有厚度d2u，所述第二盲孔連接相互上下配置的所述導線， 所述d1u小於所述d2u， 其中d1u/d2u的比例為約0.7以下。
  2. 如請求項1所述的電子器件封裝用基板，其中在各所述導線與所述絕緣材料之間配置底漆層。
  3. 如請求項1所述的電子器件封裝用基板，其中w1p為在所述第一導線的剖面中從一側面的粗糙度波峰至另一側面的粗糙度波峰的長度，w1v為在所述第一導線的剖面中從一側面的粗糙度波谷至另一側面的粗糙度波谷的長度，w1v/w1p的比例為約0.8至約1.0。
  4. 如請求項1所述的電子器件封裝用基板，其中d1為所述第一導線的寬度， d2為所述第二導線的寬度，所述d1小於所述d2， 所述d1小於約5um。
  5. 如請求項1所述的電子器件封裝用基板，其中所述導線與所述絕緣材料的黏著力為約200gf至約800gf。
  6. 如請求項1所述的電子器件封裝用基板，其中所述第一導線包含具有顆粒狀晶粒的銅， 所述銅的細微性為約40nm以下。
  7. 如請求項1所述的電子器件封裝用基板，其中所述絕緣材料包含聚合物樹脂及無機顆粒， 在所述導線與所述絕緣材料之間配置聚合矽烷層， 所述聚合矽烷層通過化學鍵結連接所述導線的表面與所述聚合物或者所述無機顆粒。
  8. 如請求項1所述的電子器件封裝用基板，其中所述第一導線實際上不適用表面蝕刻製程。
  9. 一種具有圖案化的金屬層的電子器件封裝用基板的製造方法，包括： 步驟(1)，準備配置有貫通孔的玻璃基板； 步驟(2)，在所述玻璃基板上形成第二上部再佈線層；及 步驟(3)，在所述第二上部再佈線層上形成第一上部再佈線層； 所述第一上部再佈線層包括第一導線，所述第一導線具有預先設定的圖案並且具有厚度d1u， 所述第二上部再佈線層包括第二導線，所述第二導線具有預先設定的圖案並且具有厚度d2u， 其中，所述步驟(3)包括： 步驟(3-1)，以電鍍方式形成具有預先設定的圖案且具有厚度d1u的所述第一導線，其中包括形成至少一部分的情況； 步驟(3-2)，對所述第一導線的表面進行底漆處理；及 步驟(3-3)，在所述第一導線的間隙空間填充絕緣材料； 所述d1u小於所述d2u， 其中d1u/d2u的比例為約0.7以下。
  10. 如請求項9所述的具有圖案化的金屬層的電子器件封裝用基板的製造方法，其中所述步驟(3)實際上不包括蝕刻導線表面增加所述導線的表面粗糙度的過程。
  11. 如請求項9所述的具有圖案化的金屬層的電子器件封裝用基板的製造方法，其中作為所述第一導線的銅線不包含柱形狀晶粒的銅。
  12. 如請求項9所述的具有圖案化的金屬層的電子器件封裝用基板的製造方法，其中在所述步驟(3-2)中，所述底漆處理適用咪唑化合物或者矽烷化合物。
  13. 一種電子器件封裝，包括：如請求項1所述的電子器件封裝用基板以及在所述電子器件封裝用基板上裝貼的器件。
TW112140855A 2021-08-06 2022-08-04 電子器件封裝用基板、其製造方法及包括其的電子器件封裝 TWI844487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163230118P 2021-08-06 2021-08-06
US63/230,118 2021-08-06

Publications (2)

Publication Number Publication Date
TW202406032A true TW202406032A (zh) 2024-02-01
TWI844487B TWI844487B (zh) 2024-06-01

Family

ID=

Also Published As

Publication number Publication date
TW202312370A (zh) 2023-03-16
WO2023014934A3 (en) 2023-03-02
TWI831318B (zh) 2024-02-01
CN117546283A (zh) 2024-02-09
KR20230132543A (ko) 2023-09-15
WO2023014934A2 (en) 2023-02-09
US20240021508A1 (en) 2024-01-18
EP4327358A2 (en) 2024-02-28

Similar Documents

Publication Publication Date Title
JP6144353B2 (ja) 多段部分的埋込粒子形態を有する改良固定アレイ異方性導電フィルム及びその製造方法
TW202129829A (zh) 晶片封裝結構
US20240128177A1 (en) Packaging substrate and semiconductor apparatus comprising same
JP2017175093A (ja) 電子部品、接続体、電子部品の設計方法
US20230369149A1 (en) Package structure with protective lid
TWI831318B (zh) 電子器件封裝用基板、其製造方法及包括其的電子器件封裝
TW201709450A (zh) 具有中介支撐構造機構的積體電路封裝系統及其製造的方法
US11127682B2 (en) Semiconductor package having nonspherical filler particles
TW202214441A (zh) 含有填料之膜
US20230307304A1 (en) Packaging substrate and semiconductor device comprising the same
CN113272951B (zh) 封装基板及包括其的半导体装置
US10903157B2 (en) Semiconductor device having a glass substrate core layer
US11728259B2 (en) Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
KR102652986B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
WO2023157892A1 (ja) 半導体パッケージ、半導体パッケージ中間体、再配線層チップ、再配線層チップ中間体、半導体パッケージの製造方法及び半導体パッケージ中間体の製造方法
KR20240083018A (ko) 반도체 패키징용 기판, 반도체 패키지 및 반도체 패키징용 기판의 제조방법
CN118136594A (zh) 半导体封装用基板及其制造方法以及半导体封装件
JP2007511916A (ja) 透磁性ヒートシンクを有する半導体デバイス