CN118136594A - 半导体封装用基板及其制造方法以及半导体封装件 - Google Patents

半导体封装用基板及其制造方法以及半导体封装件 Download PDF

Info

Publication number
CN118136594A
CN118136594A CN202311636278.3A CN202311636278A CN118136594A CN 118136594 A CN118136594 A CN 118136594A CN 202311636278 A CN202311636278 A CN 202311636278A CN 118136594 A CN118136594 A CN 118136594A
Authority
CN
China
Prior art keywords
substrate
semiconductor package
vias
concave
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311636278.3A
Other languages
English (en)
Inventor
金性振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aibo Solik Co ltd
Original Assignee
Aibo Solik Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aibo Solik Co ltd filed Critical Aibo Solik Co ltd
Publication of CN118136594A publication Critical patent/CN118136594A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实施方式涉及一种半导体封装用基板及其制造方法以及半导体封装件，所述半导体封装用基板包括：基板，包括一表面、与所述一表面相反的另一表面、所述一表面凹入而成的凹入面和连接所述一表面与所述凹入面的侧壁，以及多个第一过孔，贯穿所述凹入面和所述另一表面；多个所述第一过孔包含导热材料，因此本实施方式提供一种具有优异的散热效果且具有防止由热膨胀引起的基板表面翘曲的效果的半导体封装用基板、半导体封装件及半导体封装用基板的制造方法。

Description

半导体封装用基板及其制造方法以及半导体封装件
技术领域
本实施方式涉及半导体，具体地，涉及一种半导体封装用基板、半导体封装件及半导体封装用基板的制造方法。
背景技术
在电子部件的制造工艺中，将在半导体晶圆上实现电路的工艺称为前端工艺(FE：Front-End)，并且将把晶圆组装成可以在实际产品中使用的状态的工艺称为后端工艺(BE：Back-End)，封装工艺包括在该后端工艺中。
近年来使得电子产品快速发展的半导体产业的四大核心技术包括半导体技术、半导体封装技术、制造工艺技术和软件技术。半导体技术正在以微米以下的纳米单位的线宽、千万个以上的单元(Cell)、高速动作、高散热等各种形式发展，但相比之下，目前还没有能够完美封装这样的产品的技术。
尤其，如果配备有加热元件的半导体封装件不能正常散热，则可能由于封装件的组件之间的热膨胀系数差异而出现翘曲(warpage)现象。由于这将增加半导体封装件的缺陷率，因此传统的半导体封装件尝试了通过在封装件之间单独设置中介层或散热层来散热，但存在增加半导体封装件的厚度的问题。
作为关联现有技术，存在韩国公开专利第10-2021-0056433号和韩国公开专利第10-2021-0119545号等。
发明内容
发明要解决的问题
本实施方式的目的在于，提供一种在实际上不增加半导体封装件的厚度的情况下确保热稳定性的半导体封装用基板、半导体封装件及半导体封装用基板的制造方法。
本实施方式的技术问题不限于上述技术问题，本领域技术人员将通过以下描述清楚地理解未提及的其他技术问题。
用于解决问题的手段
为了实现上述目的，根据一个实施方式的半导体封装用基板包括：基板，包括一表面、与所述一表面相反的另一表面、所述一表面凹入而成的凹入面和连接所述一表面与所述凹入面的侧壁，以及多个第一过孔，贯穿所述凹入面和所述另一表面；多个所述第一过孔是包含导热材料的热过孔。
所述基板可包括玻璃基板。
所述基板可包括绝缘基板。
所述一表面的表面粗糙度(Ra)和所述另一表面的表面粗糙度分别可以小于等于
所述基板还可以包括多个第二过孔，多个所述第二过孔贯穿所述一表面和所述另一表面。
所述凹入面的面积可以为所述一表面的面积的10％以上。
为了实现上述目的，根据一个实施方式的半导体封装件包括：基板，包括一表面、与所述一表面相反的另一表面、所述一表面凹入而成的凹入面和连接所述一表面与所述凹入面的侧壁，多个第一过孔，贯穿所述凹入面和所述另一表面，以及元件部，设置在所述凹入面上；多个所述第一过孔是包含导热材料的热过孔。
所述基板可包括玻璃基板。
所述基板可包括绝缘基板。
所述一表面的表面粗糙度(Ra)和所述另一表面的表面粗糙度分别可以小于等于
所述基板还可以包括多个第二过孔，多个所述第二过孔贯穿所述一表面和所述另一表面。
所述元件部可包括有源元件。
所述半导体封装件还可包括填充材料，所述填充材料覆盖所述元件部。
所述填充材料的热膨胀系数低于所述基板的热膨胀系数。
所述侧壁和所述凹入面之间的角度可以是钝角。
为了实现上述目标，根据一个实施方式的半导体封装用基板的制造方法包括：准备步骤，在基板的一表面、与所述一表面相反的另一表面或所述一表面和所述另一表面两者的预定位置处形成缺陷；过孔形成步骤，将蚀刻液施加到所述基板上以形成多个过孔和凹入面；以及填充步骤，将导热材料填充至多个所述过孔。
发明效果
本实施方式的半导体封装用基板、半导体封装件及通过本实施方式的制造方法制造的半导体封装用基板具有优异的散热效果。
此外，本实施方式的半导体封装用基板、半导体封装件及通过本实施方式的制造方法制造的半导体封装用基板具有减轻因热膨胀而导致的基板表面的翘曲现象的效果。
附图说明
图1是根据一个实施例的半导体封装件的立体图。
图2是沿图1的线A-A’截取的半导体封装用基板的剖视图。
图3是沿图1的线A-A’截取的根据另一实施例的半导体封装用基板的剖视图。
图4是沿图1的线A-A’截取的半导体封装件的剖视图。
图5是沿图1的线A-A’截取的根据另一实施例的半导体封装件的剖视图。
图6是沿图1的线A-A’截取的根据另一实施例的半导体封装件的剖视图。
图7是沿图1的线A-A’截取的根据另一实施例的半导体封装件的剖视图。
图8是沿图1的线A-A’截取的半导体装置的剖视图。
图9至图11是描述根据一个实施例的半导体封装用基板的制造方法的概念图。
附图标记说明
10：缺陷 100：基板
110：一表面 120：凹入面
121：第一过孔 122：第二过孔
130：侧壁 140：另一表面
200：元件部 300：填充材料
400：上部层 500：印刷电路板。
具体实施方式
在下文中，将参照附图详细描述实施方式，以使本领域普通技术人员能够容易地实施。然而，本实施方式可以以各种不同的形式来实施并且不限于在此描述的实施例。在整个说明书中，相同的附图标记用于描述相似的部分。
在整个说明书中，包括在马库什形式的表达中的“其组合”的术语是指选自以马库什形式记载的部件组成的组中的一者以上的混合或组合，并且意指包括选自由上述部件组成的组中的一者以上。
在整个说明书中，诸如“第一”、“第二”或者“A”、“B”之类的术语用于区分相同的术语。此外，除非上下文另有明确指示，否则单数形式包括复数形式。
在本说明书中，“～”基可以指化合物内含有相当于“～”的化合物或者“～”的衍生物。
在本说明书中，“B位于A上”的含义是指B直接接触地位于A上，或者B位于A上且B与A之间还设置有其他层，其解释不限于B位于与A的表面接触的位置。
在本说明书中，“B连接到A上”是指，“A与B直接连接”或者“A与B之间通过其他部件连接”，除非另有说明，否则不应解释为限定“A与B直接连接”的情况。
在本说明书中，除非另有说明，否则单数形式被解释为包括上下文中解释的单数或复数的含义。
在本说明书中，将未安装有元件的基板称为半导体封装用基板，将安装有元件的基板称为半导体封装件，然而半导体封装件还可安装有其他附加元件。
本实施方式的发明人在开发集成度更高且能够以更薄的厚度实现高性能的半导体装置的过程中意识到，在提高性能方面，重要因素不仅包括元件本身，而且还包括有关封装的部分。以往，在母板上采用了诸如中介层和有机基板(organic substrate)的两层以上的封装基板。然而，发明人希望将封装基板应用为单层。此外，在该过程中，发明人发现，通过在封装基板的凹槽中形成热过孔(Thermal via)，则具有有助于半导体装置的散热并防止由于热膨胀引起的基板表面翘曲的效果，以下将提供实施方式。
在下文中，将参考附图描述实施例。
图1是根据一个实施例的半导体封装用基板的概念图。图2是沿图1的线A-A’截取的示意性剖视图。图3至图4是沿图1的线A-A’截取的根据另一实施例的半导体封装件的示意性剖视图。
参照图1至图2，根据一些实施例的半导体封装用基板包括基板100和第一过孔121。
基板100可包括：一表面110；另一表面140，与所述一表面相对；凹入面120，所述一表面110凹入而成；以及侧壁130，连接所述一表面与所述凹入面。
例如，基板100可以是陶瓷基板或玻璃基板。
作为示例，陶瓷基板可以是硅基陶瓷基板或玻璃基陶瓷基板等。硅基陶瓷基板可以是部分或整体地包括硅基板、碳化硅基板等的基板。玻璃基陶瓷基板可以是部分或整体地包括石英基板、蓝宝石基板等的基板。
作为示例，玻璃基板可以为碱硼硅酸盐平板玻璃、无碱碱土金属硼硅酸盐平板玻璃等，并且只要是可以适用于电子产品的部件的玻璃基板即可。
玻璃基板可以制造成大面板的形式。因此，当玻璃基板应用于所述基板100时，相对易于大批量制造且可以改善可加工性。此外，在上述情况下，如下所述，比较容易扩大凹入面120的面积。
作为玻璃基板的平板玻璃本身是绝缘体。因此，在将玻璃基板用作所述基板100的情况下，不需要在后述的多个第一过孔121和多个第二过孔122的内径表面涂覆绝缘层。通过这种方式，可以进一步简化半导体封装件的制造工艺。
基板100的厚度h1可大于等于30μm、可大于等于50μm、可大于等于100μm、可大于等于250μm、可大于等于400μm、可大于等于500μm。所述基板的厚度可小于等于3000μm、可小于等于1000μm、可小于等于300μm、可小于等于200μm或者可小于等于150μm。当按照这样的厚度范围采用所述基板时，可具有作为半导体封装用基板的优异的可用性。
在将玻璃基板用作所述基板100的情况下，基板的一表面110和另一表面140可具有平坦的表面特性。
具体而言，基板的一表面的表面粗糙度(Ra)和另一表面的表面粗糙度可小于等于可小于等于/>或可小于等于/>所述表面粗糙度(Ra)可以为/>以上。在这种情况下，在所述基板100上形成精细图案可变得相对容易。
可以使用常规的基板表面粗糙度测量方法测量所述表面粗糙度(Ra)，作为示例，可以通过基于SEMID7-97“FPD玻璃基板的表面粗糙度的测量方法”的方法来测量。
在将玻璃基板用作所述基板100的情况下，凹入面可以具有极低的表面粗糙度。
具体而言，凹入面120的表面粗糙度(Ra)可小于等于可小于等于/>或可小于等于/>所述表面粗糙度(Ra)可以为/>以上。
此外，在从凹入面120的开口观察到的凹入面的面积与根据实际凹入面测量的面积之间的差异可以很小。具体而言，与凹入之前的表面相比，凹入面120通常凹凸不平，因此可以具有相对较大的表面积。
在本实施方式中，当将从开口处观察到的凹入面的总面积视为100％时，与沿凹入面测量的面积的差异可以是0.1％至10％。所述差异可以是0.1％至5％或可以是0.1％至3％。由于沿凹入面测量的面积存在较大的倾向，因此沿凹入面测量的面积可以是从开口处观察到的凹入面的面积的100.1％至110％、100.1％至105％、或100.1％至103％。
这是难以从现有的基于预浸料的基板获得的特性，通过采用包括蚀刻凹入面的工艺，可以将凹入面的表面粗糙度形成得更低。
当将玻璃基板用作所述基板100时，可以更容易地扩大凹入面120的面积。所述凹入面120可以是凹陷之前的一表面的总面积的10％以上、可以是20％以上、可以是30以上或可以是40％以上。所述凹入面120可以是凹陷之前的一表面的总面积的70％以下、可以是60％以下或可以是50以下。当将该面积范围的凹入面120应用于基板100时，可以将多个元件布置为嵌入基板的内部，因此可以获得集成度更高的半导体封装件。
多个第一过孔121包括热过孔。
多个第一过孔121可包括电连接元件部200与印刷电路板500的导电过孔(Conductive via)。
多个第一过孔121可包括热过孔和导电过孔。
所述热过孔可以连接至单独的发热结构。
所述热过孔可以接地。
所述热过孔可以不向元件部传输电信号。
所述热过孔可以包括导热材料。所述导热材料可使用可适用于封装用基板的导热材料，例如，导热材料可以是金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铝(Al)或它们的组合。
导热材料的导热率可大于等于200W/m.K、可大于等于300W/m.K或可大于等于400W/m.K。所述导热材料的导热率的上限没有特别限制，然而作为示例，可小于等于5000W/m.K。
多个第一过孔121的至少一部分可以设置成在第三方向Z上与后述的元件部200的一部分重叠。当加热元件包括在所述元件部200时，多个所述第一过孔121可以沿第三方向Z传递产生的热。因此，多个第一过孔121可以降低基板的热阻。因此，多个第一过孔121可以通过防止或减轻基板表面上可能发生的翘曲来提高半导体封装件的性能。
参照图3，根据一些实施例的半导体封装用基板可以包括多个第二过孔122，所述第二过孔122贯穿基板100的一表面110和另一表面140。
多个第二过孔122可以是例如导电过孔。如果多个第二过孔122是导电过孔，则多个所述第二过孔122可以包括导电材料。多个第二过孔122可使得设置在基板100的一表面110的后述的上部层400与设置在基板100的另一表面140的后述的印刷电路板500交换电信号。
关于半导体封装用基板的其他描述与上述描述重复，故在此省略。
参照图4，根据一些实施例的半导体封装件还可以在上述的半导体封装用基板上包括元件部200。
元件部200的上表面可以形成为低于所述一表面110的上表面。在这种情况下，凹槽还可以包括覆盖所述元件部的填充材料300，因此可以较为容易地补偿一表面与凹入面之间的段差。
或者，元件部200的上表面可以形成在实际上与所述一表面110的上表面相同的平面上(未图示)。在这种情况下，可以使用相对较少的填充材料300填充凹槽的空的空间。具体地，元件部200可以设置成嵌入基板100的内部中。换言之，半导体封装件1可以是设置成使得元件部200嵌入基板100的内部中的嵌入式(embedded)封装件。
尽管在图1和图4至图8等的附图中示出了一个元件设置在元件部200，然而本实施方式不限于此。
换句话说，两个以上的元件可以在第三方向Z上堆叠。在其他的一些实施例中，两个以上的半导体芯片可在第一方向X或第二方向Y上间隔设置。
所述元件部200可以包括有源元件(active element)。例如，可以包括应用处理器(Application processor，AP)、电源管理集成电路(Power management integratedcircuit，PMIC)、中央处理单元(central processing unit，CPU)、控制器(controller)和专用集成电路(application specific integrated circuit，ASIC)中的任意一种。
所述元件部200可以包括无源元件(passive element)。例如，可以包括电容器(capacitor)、电阻器(resistor)和电感器(inductor)中的任意一种。
所述元件部200可以包括有源器件和无源元件两者。
元件部200可以与基板100电连接。尽管在附图中未示出，但是元件部200与基板100可以通过引线接合(Wire Bonding)方式连接。此外，元件部200和基板100可以通过使用球形凸块(bump)的方式(倒装芯片(Flip Chip，FC))连接。但是，连接方式不限于此。
关于半导体封装用基板的其他描述与上述描述重复，故在此省略。
参照图5，根据一些实施例的半导体封装件可以包括多个第二过孔122，所述第二过孔122贯穿基板100的一表面110和另一表面140。
多个第二过孔122可以是例如导电过孔。如果多个第二过孔122是导电过孔，则多个所述第二过孔122可以包括导电材料。多个第二过孔122可以与上部层400电连接。
参照图6，根据一些实施例的半导体封装件还可以包括填充材料300。具体地，填充材料300可以设置成围绕元件部200。如果元件部的高度为h4并且凹入面的深度为h3，则可以设置填充材料以覆盖该差异。填充材料可以填平凹入面。尽管图中未示出，可以在填充材料上设置重布线层。
在图6中，基板100的侧壁130示出为与元件部200间隔开，但是本发明不限于此。在其他一些实施例中，基板100的侧壁130可与元件部200的至少一部分直接接触。在这种情况下，填充材料可以设置成覆盖元件部200的上表面或者填充基板的侧壁与元件部之间的空间。
填充材料300可以是热固性材料、热塑性材料或UV固化材料等。填充材料300可以是硅基材料、环氧基材料或丙烯酸基材料等。填充材料300可以是聚合物材料或者无机颗粒分散在聚合物材料中的有机-无机复合材料。填充材料300可以是味之素堆积膜(AjinomotoBuild-up Film,ABF)、环氧模塑化合物(EMC，Epoxy Molding Compound)和液晶聚合物(liquid crystal polymer,LCP)。但是，填料材料不限于上述示例。
关于半导体封装用基板及半导体封装件的其他描述与上述描述重复，故在此省略。
参照图7，在根据一些实施例的半导体封装件中，侧壁130与凹入面120之间的角度可以是钝角。例如，所述钝角可以为91度以上、可以为93度以上或者可以为95度以上。此外，所述钝角可以为130度以下、可以为120度以上或者可以为110度以下。在这种情况下，可以减少工艺所需的填充材料300的量。关于半导体封装用基板及半导体封装件的其他描述与上述描述重复，故在此省略。
参照图8，根据一些实施例的半导体装置在以上描述的半导体封装件的基础上还可包括上部层400和印刷电路板500。
能够发送和接收电信号的层可以设置在上部层400。例如，可以包括重布线层(Redistribution Layer，RDL)，一个或多个半导体封装件堆叠而成的层。然而，结构不限于此，只要其是能够堆叠在半导体封装用基板上的结构即可。例如，上部层可包括不发送或不接收电信号的丝网印刷层(Silkscreen Layer)。
印刷电路板500可通过多个第二过孔122电连接到上部层400。
在下文中，将描述根据本实施方式的另一个实施例的半导体封装用基板的制造方法。
本实施方式的半导体封装用基板的制造方法包括：准备步骤，在基板的一表面、与所述一表面相反的另一表面或所述一表面和所述另一表面两者的预定位置处形成缺陷10；过孔形成步骤，将蚀刻液施加到所述预定位置以形成过孔和凹入面；以及填充步骤，将材料填充至所述过孔，以上描述的半导体封装用基板通过该方法来制造。
在所述过孔形成步骤中，在基板的一表面和另一表面形成选自由i)用于形成贯穿基板的过孔的缺陷，ii)用于形成凹入面的缺陷，iii)用于形成贯穿凹入面和另一表面的过孔的缺陷及其组合组成的组中的任一者。可在形成i)和ii)后单独形成iii)。此外，可以在形成ii)后同时形成i)和iii)。在进行所述蚀刻时，可以通过在遮挡不进行蚀刻的表面后施加蚀刻液以选择性地蚀刻预定部分(未遮挡的部分)，并且通过将形成有所述缺陷的部分的蚀刻速度设置为比未形成缺陷的部分更快，从而形成凹入面和过孔。
在多个所述过孔中，在第三方向Z上与凹槽重叠的过孔可以形成第一过孔。
在多个所述过孔中，在第三方向Z上不与凹槽重叠的过孔可以形成第二过孔。
所述填充步骤可包括：热过孔填充步骤，用导热材料填充所述过孔的至少一部分；以及导电过孔填充步骤，用导电材料填充所述过孔的至少一部分。热过孔填充步骤和导电过孔填充步骤可以同时进行。在这种情况下，可以更有效地进行工艺。
将更详细地描述半导体封装用基板的制造方法。
1)准备步骤(形成玻璃缺陷的工序)，准备具有平坦的一表面和另一表面的基板，在基板的预定位置处形成缺陷以形成过孔。所述基板可以采用玻璃基板，作为示例，可以采用碱硼硅酸盐平板玻璃、无碱碱土金属硼硅酸盐平板玻璃等作为玻璃基板，并且只要是可以适用于电子产品的部件的玻璃基板即可。可以采用由康宁公司、肖特公司或旭硝子株式会社(AGC)等制造的市售产品。可以采用诸如机械蚀刻或激光照射的方法来形成所述缺陷(槽)。
2)过孔形成步骤：形成有缺陷的基板通过物理或化学蚀刻工艺形成多个过孔和/或凹槽。当将玻璃基板用作所述基板时，可以对有缺陷的基板本身进行蚀刻。
在进行所述蚀刻时，可以在进行蚀刻工艺之前遮挡目标表面的一部分，接着选择性地施加蚀刻剂以蚀刻预定部分(未遮挡的部分)。
在进行所述蚀刻时，可以使得形成有所述缺陷的部分的蚀刻速度比未形成缺陷的部分更快，从而可以形成凹入面和/或过孔。
在这种情况下，通过消除施加和去除掩模的繁琐步骤等，可以简化工艺。在这种情况下，具有过孔的基板的厚度可以比原始基板的厚度稍薄。
3)填充步骤：多个所述过孔的内径表面可以涂覆有绝缘层。但是，当将玻璃基板用作所述基板时，可以省略所述绝缘层的涂覆。在这种情况下，基板的表面和多个过孔的内径表面可以溅射有对玻璃具有优异的粘合性的玻璃-金属粘合剂等(未图示)。另一方面，可以在所述玻璃-金属粘合剂上溅射导电材料或导热材料以形成种子层(未图示)。然后，在用导电材料或导热材料填充过孔的状态下，向种子层施加电流(未图示)。经过足够的时间后，通过基板的一表面和另一表面的化学机械抛光(Chemical-Mechanical Polishing，CMP)形成填充有导电材料或导热材料的过孔(未图示)。
另一方面，在所述过孔中，预定位置处的第一过孔可以通过第一过孔填充工艺填充有导热材料。作为示例，所述导热材料可以是金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铝(Al)或它们的组合。然而，所述导热材料不限于此，只要其是可适用于封装用基板的导热材料即可。可以通过第二过孔填充工艺用导电材料填充预定位置处的第二过孔。此外，所述导热材料和所述导电材料可以包括相同的材料。作为示例，铜(Cu)具有高导热性和导电性，因此可作为第一过孔和第二过孔的填充材料被包括在内。在这种情况下，第一过孔填充工艺和第二过孔填充工艺可以同时执行。
尽管上面已经详细描述了优选实施例，但是权利范围不限于此，并且本领域技术人员使用如所附的权利要求书中限定的基本概念进行的各种修改和改进也应属于权利范围。

Claims (11)

1.一种半导体封装用基板，其中，包括：
基板，包括一表面、与所述一表面相反的另一表面、所述一表面凹入而成的凹入面和连接所述一表面与所述凹入面的侧壁，以及
多个第一过孔，贯穿所述凹入面和所述另一表面；
多个所述第一过孔是包含导热材料的热过孔。
2.根据权利要求1所述的半导体封装用基板，其中，
所述基板包括玻璃基板。
3.根据权利要求1所述的半导体封装用基板，其中，
所述基板包括绝缘基板。
4.根据权利要求1所述的半导体封装用基板，其中，
所述一表面的表面粗糙度和所述另一表面的表面粗糙度分别小于等于
5.根据权利要求1所述的半导体封装用基板，其中，
所述基板还包括多个第二过孔，多个所述第二过孔贯穿所述一表面和所述另一表面。
6.根据权利要求1所述的半导体封装用基板，其中，
所述凹入面的面积为所述一表面的面积的10％以上。
7.一种半导体封装件，其中，包括：
基板，包括一表面、与所述一表面相反的另一表面、所述一表面凹入而成的凹入面和连接所述一表面与所述凹入面的侧壁，
多个第一过孔，贯穿所述凹入面和所述另一表面，以及
元件部，设置在所述凹入面上；
多个所述第一过孔是包含导热材料的热过孔。
8.根据权利要求7所述的半导体封装件，其中，
所述元件部包括有源元件。
9.根据权利要求7所述的半导体封装件，其中，还包括：
填充材料，覆盖所述元件部；
所述填充材料的热膨胀系数低于所述基板的热膨胀系数。
10.根据权利要求7所述的半导体封装件，其中，
所述侧壁和所述凹入面之间的角度为钝角。
11.一种半导体封装用基板的制造方法，其中，包括：
准备步骤，在基板的一表面、与所述一表面相反的另一表面或所述一表面和所述另一表面两者的预定位置处形成缺陷；
过孔形成步骤，将蚀刻液施加到所述基板上以形成多个过孔和凹入面；以及
填充步骤，将导热材料填充至多个所述过孔。
CN202311636278.3A 2022-12-02 2023-11-30 半导体封装用基板及其制造方法以及半导体封装件 Pending CN118136594A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263429563P 2022-12-02 2022-12-02
US63/429,563 2022-12-02

Publications (1)

Publication Number Publication Date
CN118136594A true CN118136594A (zh) 2024-06-04

Family

ID=88975931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311636278.3A Pending CN118136594A (zh) 2022-12-02 2023-11-30 半导体封装用基板及其制造方法以及半导体封装件

Country Status (5)

Country Link
US (1) US20240186232A1 (zh)
EP (1) EP4379793A1 (zh)
JP (1) JP2024080660A (zh)
KR (1) KR20240083018A (zh)
CN (1) CN118136594A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
KR102515303B1 (ko) * 2021-04-30 2023-03-29 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
KR20240083018A (ko) 2024-06-11
US20240186232A1 (en) 2024-06-06
EP4379793A1 (en) 2024-06-05
JP2024080660A (ja) 2024-06-13

Similar Documents

Publication Publication Date Title
US20220130767A1 (en) Semiconductor package
TWI764032B (zh) 天線整合式封裝結構及其製造方法
US7112882B2 (en) Structures and methods for heat dissipation of semiconductor integrated circuits
US8269337B2 (en) Packaging substrate having through-holed interposer embedded therein and fabrication method thereof
US10141233B2 (en) Electronic package and fabrication method thereof
JP4833192B2 (ja) 電子装置
WO2017114323A1 (zh) 封装结构、电子设备及封装方法
US20020070443A1 (en) Microelectronic package having an integrated heat sink and build-up layers
US20060138626A1 (en) Microelectronic packages using a ceramic substrate having a window and a conductive surface region
US8004072B2 (en) Packaging systems and methods
US10211139B2 (en) Chip package structure
US11574858B2 (en) Foil-based package with distance compensation
TWI574333B (zh) 電子封裝件及其製法
US20200388564A1 (en) Semiconductor package substrate, method for fabricating the same, and electronic package having the same
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
TW201517224A (zh) 半導體裝置以及其製備方法
CN115312406A (zh) 芯片封装结构及制备方法
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
US20120299177A1 (en) Semiconductor component and method of fabricating the same
US20230207438A1 (en) Semiconductor device with interconnectors of different density
CN118136594A (zh) 半导体封装用基板及其制造方法以及半导体封装件
KR102695151B1 (ko) 반도체 패키지
CN110828430A (zh) 一种封装结构及其制备方法
WO2023179496A1 (en) Redistribution layer structure for high-density semiconductor package assembly
US20240321673A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination