CN117546283A - 器件封装基板、制造方法、以及器件封装件 - Google Patents

器件封装基板、制造方法、以及器件封装件 Download PDF

Info

Publication number
CN117546283A
CN117546283A CN202280044400.5A CN202280044400A CN117546283A CN 117546283 A CN117546283 A CN 117546283A CN 202280044400 A CN202280044400 A CN 202280044400A CN 117546283 A CN117546283 A CN 117546283A
Authority
CN
China
Prior art keywords
wire
substrate
thickness
redistribution layer
upper redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280044400.5A
Other languages
English (en)
Inventor
金性振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aibo Solik Co ltd
Original Assignee
Aibo Solik Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aibo Solik Co ltd filed Critical Aibo Solik Co ltd
Publication of CN117546283A publication Critical patent/CN117546283A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了电子元件封装基板及制造方法。该基板包括精细的线材宽度，该基板以低电阻传输信号，并且该基板提供了紧凑的电子元件封装件。即使在向该基板施加高频功率时，也可以高效率地驱动该基板。

Description

器件封装基板、制造方法、以及器件封装件
相关申请的交叉引用
本申请要求2021年8月6日提交的美国临时专利申请第63/230,118号的优先权，出于所有目的，其全部公开内容通过引用并入本文。
背景技术
1.技术领域
以下描述涉及器件封装基板、用于器件封装基板的制造方法、以及包括器件封装基板的器件封装件。
2.相关技术的描述
在用于电子部件的制造工艺中，前端(FE)工艺可以在半导体晶圆上实现电路，后端(BE)工艺可以将晶圆组装成可用状态的实际产品。在后端工艺中可以包括封装工艺。
近年来，半导体技术、半导体封装技术、半导体制造技术、和软件技术可以被认为是半导体行业中能够实现电子产品的快速发展的四大核心技术。半导体技术已经在各个领域都取得了进步，包括：亚微米纳米级线宽、超过1000万个单元、高速运行、和散热，但半导体技术可能得不到完整的封装技术支撑。因此，半导体的电气性能通常由封装技术和由此产生的电气连接决定，而不是由半导体技术本身的性能决定。
介电材料可以被实现为用于封装基板的再分布线以将不同的导电层彼此区分。另外，可以在介电材料层中形成孔，并且可以使用多个盲孔来连接设置在盲孔之上和之下的两个或更多个导电层。
已经使用了增加导电层的表面粗糙度的方法来提高介电材料层与导电层之间的粘合强度。
发明内容
提供了本发明内容是为了以简化的形式介绍一些概念，这些概念将在下面的详细描述中进一步描述。本发明内容不旨在识别所要求保护的主题的关键特征或基本特征，也不旨在用作帮助确定所要求保护的主题的范围。
在一般方面中，一种电子元件封装基板包括：玻璃基板，该玻璃基板包括通孔；以及上再分布层，该上再分布层设置在玻璃基板的第一表面上，其中，上再分布层包括线材，该线材设置在上再分布层的绝缘材料中，并且上再分布层包括：第一上再分布层和第二上再分布层，第一上再分布层包括：第一线材，该第一线材具有第一预定图案和第一厚度；以及第一盲孔，该第一盲孔被配置成将设置在第一盲孔之上的线材与设置在第一盲孔之下的线材彼此连接，第二上再分布层包括：第二线材，该第二线材具有第二预定图案和第二厚度；以及第二盲孔，该第二盲孔被配置成将设置在第二盲孔之上的线材与设置在第二盲孔之下的线材彼此连接，第一厚度小于第二厚度，wlp是在第一线材的截面中从第一线材的第一侧表面的粗糙度峰部到第二侧表面的粗糙度峰部的长度，w1v是在第一线材的截面中从第一线材的第一侧表面的粗糙度谷部到第二侧表面的粗糙度谷部的长度，以及长度w1v与长度w1p的长度比率为0.8μm至1.0μm。
第一线材可以被配置成具有第一表面粗糙度值，并且第一线材的在第一侧表面处的第一表面粗糙度值为200nm或更小。
第一厚度与第二厚度的比率可以为0.7或更小。
第一厚度可以为第一上再分布层的宽度，以及第二厚度为第二上再分布层的宽度，第一厚度小于第二厚度，以及第一厚度为小于5μm。
第一线材可以被配置成具有截面表面粗糙度值，以及第一线材的在第一侧表面处的截面表面粗糙度值为20nm或更小。
绝缘材料与设置在绝缘材料中的线材中的一者之间的粘合强度可以为200gf至800gf。
第一线材可以包括具有颗粒型晶粒的铜，以及铜被配置成具有40nm或更小的晶粒尺寸。
设置在绝缘材料中的线材与绝缘材料之间可以设置有底漆层。
绝缘材料可以包括聚合物树脂和无机颗粒，设置在绝缘材料中的线材与绝缘材料之间可以设置有聚硅烷层，并且聚硅烷层可以通过化学键合将设置在绝缘材料中的线材的表面与聚合物树脂连接或者将设置在绝缘材料中的线材的表面与无机颗粒连接。
可以不对第一线材应用表面蚀刻工艺。
在一般方面中，一种用于电子元件封装的基板的制造方法，所述电子元件封装的基板具有图案化金属层，该方法包括：第一操作：准备设置有通孔的玻璃基板；第二操作：在玻璃基板上形成第二上再分布层；以及第三操作：在第二上再分布层上形成第一上再分布层，其中，第一上再分布层包括第一线材，所述第一线材具有第一预定图案和第一厚度，以及第二上再分布层包括第二线材，所述第二线材具有第二预定图案和第二厚度，第一操作包括：第一子操作：通过电镀工艺形成具有第一预定图案和第一厚度的第一线材；第二子操作：对第一线材的表面进行底漆处理；以及第三子操作：将绝缘材料填充在第一线材中的每一者之间的空间中，第一厚度小于第二厚度，以及w1p是在第一线材的截面中从第一线材的第一侧表面的粗糙度峰部到第二侧表面的粗糙度峰部的长度，w1v是在第一线材的截面中从第一线材的第一侧表面的粗糙度谷部到第二侧表面的粗糙度谷部的长度，以及w1v与w1p的长度比率为0.8μm至1.0μm。
可以不对线材的表面进行用于增加线材的表面粗糙度的蚀刻工艺。
第一线材是铜线材，该铜线材可以不包含柱型晶粒的铜。
利用咪唑化合物或硅烷化合物进行第二子操作中的底漆处理。
一种电子元件封装件可以包括：根据权利要求1所述的基板；以及安装在用于封装的基板上的元件。
其他特征和其他方面将从所附详细描述、附图、和权利要求中是明显的。
附图说明
图1是示出根据一个或更多个实施方式的示例电子元件封装件的透视图。
图2是示出根据一个或更多个实施方式的用于示例电子元件封装的基板的透视图。
图3是示出沿着图2的A-A’线截取的截面的一部分的截面图。
图4是图3的区域“U”的详细视图(左上“A.”是表面粗糙度Ry为200nm或更小的示例样品的图像，并且左下“B.”是Ry为2000nm至3000nm的比较示例样品的图像)。
图5A是图4的区域“G”的放大图，该放大图是通过其截面示出具有低表面粗糙度的线材的概念图。
图5B是图4的区域“G”的放大图，该放大图是通过其截面示出具有高表面粗糙度的线材的概念图。
图6A是通过其截面示出对于具有颗粒型晶粒的线材的制造过程的概念图，以及
图6B是通过其截面示出具有柱型晶粒的线材的概念图。
在整个附图和详细描述中，相同的附图标记可以指代相同或相似的元件。附图可能不是按比例绘制的，并且为了清楚、说明、和方便起见，附图中的元件的相对尺寸、比例、和描绘可能被夸大。
具体实施方式
提供了以下详细描述以帮助读者获取对本文描述的方法、装置、和/或系统的全面理解。然而，在理解本申请的公开之后，本文描述的方法、装置、和/或系统的各种改变、修改、和等同物将是显而易见的。例如，本文描述的操作序列仅是示例，并且不限于本文阐述的那些，而可以是改变的，如在理解本申请的公开之后将是显而易见的，除了按照一定的顺序必然发生的操作之外。此外，在理解本申请的公开之后，为了增加清楚性和简洁性，可以省略已知的特征描述，注意特征及其描述的省略也不旨在承认其一般知识。
本文描述的特征可以以不同的形式体现，并且不应被解释为限于本文描述的示例。相反，本文描述的示例已经被提供仅为了说明实现本文描述的方法、装置、和/或系统的许多可能方式中的一些，这些方式在理解本申请的公开之后将是显而易见的。
尽管诸如“第一”、“第二”和“第三”的术语可以在本文中用于描述各种构件、部件、区域、层、或部分，但是这些构件、部件、区域、层、或部分是不限于这些术语的。相反，这些术语仅用于将一个构件、部件、区域、层、或部分与另一构件、部件、区域、层、或部分区分开。因此，在本文描述的示例中提及的第一构件、部件、区域、层、或部分也可以被称为第二构件、部件、区域、层、或部分，而不脱离示例的教导。
在整个说明书中，当元件诸如层、区域、或基板被描述为在另一元件“上”、“连接到”另一元件、或“耦接到”另一元件时，它可以直接“在”另一元件上、直接“连接到”另一元件”、或直接“耦接到”另一元件，或者可以有一个或更多个其他元件插入其间。相反，当元件被描述为“直接在”另一元件上、“直接连接到”另一元件或“直接耦接到”另一元件时，其间不能有其他元件插入。同样地，例如“之间”和“紧邻之间”以及“邻近”和“紧邻”的表达也可以如上文所述来解释。
本文使用的术语是为了仅描述特定示例的目的，并且不用于限制本公开。如本文所使用的，单数形式“一个”、“一种”和“该”也旨在包括复数形式，除非上下文清楚地另有说明。如本文所使用的，术语“和/或”包括相关列出的项目中的任何一个以及任何两个或更多个的任何组合。如本文所使用的，术语“包括”、“包含”和“具有”指定所陈述的特征、数字、操作、元件、部件、和/或其组合的存在，但不排除一个或更多个其他特征、数字、操作、元件、部件、和/或其组合的存在或添加。本文关于示例或实施方式的术语“可以”的使用(例如，关于示例或实施方式可以包括或实现什么)意味着存在其中包括或实现这样的特征的至少一个示例或实施方式，但所有示例不限于此。
在整个本说明书中，“B设置在A上”意味着B设置为与A直接接触或者设置在A之上且其间插入有另外的层或结构，并且因此不应被解释为限制于B设置为与A直接接触。
除非另有限定，否则本文所使用的所有术语(包括技术和科学术语)均具有由本公开所属领域的普通技术人员在理解本公开之后在与理解本公开一致的相同含义。诸如常用词典中限定那些术语应被解释为具有与其在相关领域和本公开的上下文中的含义一致的含义，并且不应以理想化或过于正式的意思进行解释，除非本文明确如此限定。
在一个或更多个示例中，术语“高频”是指约1GHz至约300GHz的频率，具体地，约1GHz至约30GHz的频率，或者约1GHz至约15GHz的频率。
在一个或更多个示例中，除非另有说明，否则术语“精细线”是指宽度为5μm或更小的线，例如，宽度为1μm至4μm或更小的线。
一个或更多个示例涉及用于电子元件封装的基板或器件封装基板、用于该基板的制造方法、包括该基板的电子元件封装件，该基板可以体现精细的线材宽度，其以低电阻传输信号，并且其可以提供紧凑的封装。
人们对使用高频功率来提高信号传输速率和传输量的兴趣日益浓厚。高频半导体元件的发展必然导致市场对可以施加高频的封装基板的需求不断增加。
当对封装件施加高频功率时，可能很难使用具有半导体特性的基板，诸如硅基板(由于寄生元件等的出现，会带来显著的功率损耗)，并且在线材中将出现强烈的趋肤效应。
在封装基板中可以布置有再分布线。随着半导体和/或半导体封装件朝向更小和更薄的趋势发展，封装基板中的线材(或导电层，例如铜线)的尺寸及线材之间的间隔变得更小。
再分布线通过重复分别形成和去除绝缘层和导电层的一系列过程来制造。结果，再分布线可以形成为线材(导电层)以预定化图案嵌入在绝缘材料中的结构。
可以通过增加导电层的表面粗糙度来确保对典型再分布线中的绝缘材料的足够的粘合强度。由于锚固效应，所增加的表面粗糙度导致接触区域的增加和导电层与绝缘材料之间的粘合强度的提高。例如，可以通过蚀刻铜线的表面来提高铜线的粗糙度。
在具有足够大截面的典型线材中，由表面粗糙度形成的截面边缘处的粗糙且不规则的形状导致电阻不明显的增加，并且有效地提高了界面处的粘合强度。相反，在具有精细线的线材中，由表面粗糙度形成的截面边缘处的粗糙且不规则的形状可能导致电阻过度的增加并且可能不利地影响和阻碍电流的流动。另外，当对线材施加高频时，表面粗糙度对电阻的影响将是决定再分布线的电阻的重要因素。
该一个或更多个示例涉及用于电子元件封装件等的基板，其即使在向该基板施加高频功率、将精细线应用于该基板时也显著减少了功率损耗，并且避免了由支撑基板和中介层组成的双层结构的应用。
在下文中，将更详细地描述一个或更多个示例。
用于电子元件封装的基板
图2是示出根据一个或更多个实施方式的用于电子元件封装的基板的透视图。图3是示出沿着图2的线A-A’截取的截面的一部分的截面图，并且图4是图3的区域“U”的详细视图(左上“A.”是表面粗糙度Ry为200nm或更小的示例样品的图像，左下“B.”是Ry为2000nm至3000nm的比较示例样品的图像)。根据示例的封装基板200将参照图2至图4描述。
封装基板200包括：玻璃基板21，玻璃基板21中设置有通孔23；以及上再分布层250，该上再分布层250设置在玻璃基板的一个表面213上。
玻璃基板21可以是能够在半导体领域中使用的任何合适的玻璃基板。在非限制性示例中，该玻璃基板可以是硼硅酸盐或无碱玻璃基板，但不限于此。仅作为示例，玻璃基板可以选自可从Corning、Schott、AGC、和其他制造商商购获得的产品。
通孔23是贯穿玻璃基板的第一表面213和第二表面215的玻璃通孔(TGV)，并且可以通过蚀刻等方法形成在玻璃基板中的预定位置处。通孔有效地连接待安装在第一表面和第二表面上的元件，同时允许玻璃基板保持通孔在支撑该元件中的作用。该连接可以是通过线材实现的电连接。
玻璃基板还可以可选地包括在预定位置处的空腔(未示出)。在示例中，无源元件可以设置在空腔中。
上再分布层250包括：线材24和绝缘材料22，该线材24具有预定图案。线材24可以设置在绝缘材料22中。
上再分布层250包括分别设置在彼此之上和之下的第一上再分布层253和第二上再分布层257。
在非限制性示例中，第一上再分布层253和第二上再分布层257可以具有不同尺寸的线材和不同直径的盲孔等。
第二上再分布层257的厚度与第一上再分布层253的厚度的比率可以为约0.8至约5，或者第二上再分布层257的厚度与第一上再分布层253的厚度的比率可以为约1至约3。在该示例中，可以更有效地制造再分布层。
第一上再分布层253包括：第一线材253a，该第一线材253a具有预定图案和厚度d1u；以及第一盲孔253b，该第一盲孔253b将设置在第一盲孔253b之上和之下的线材彼此连接。
第二上再分布层257包括：第二线材257a，该第二线材257a具有预定图案和厚度d2u；以及第二盲孔257b，该第二盲孔257b将设置在第二盲孔257b之上和之下的线材彼此连接。
第一再分布层253和第二上再分布层257中除了线材之外的部分可以填充有绝缘材料。在该示例中，绝缘材料可能似乎连接为一体，并且因此在截面中可能无法清楚地区分彼此。
在示例中，厚度d1u可以小于厚度d2u。
在示例中，厚度d1u与厚度d2u的比率可以为约0.7或更小。
d1u是第一上再分布层253的宽度，以及d2u是第二上再分布层257的宽度。
在示例中，宽度d1u可以小于宽度d2u。
在示例中，第一线材253a可以是精细线。
在示例中，宽度d1u可以小于约5μm。
在示例中，d1u可以为约1μm至约5μm。
第一线材253a可以具有低表面粗糙度的特性。特别地，可以将第一线材253a的侧表面和/或上表面两者的表面粗糙度控制到低水平。
图5A是通过其截面示出具有低表面粗糙度的线材的概念图，以及图5B是通过其截面示出具有高表面粗糙度的线材的概念图。
参照图5A和图5B，第一线材253a可以具有高度基本上不同的表面(即，不平坦的表面)。线材在概念上可以表示为直线，但在实际严格意义上线材可能不是完全光滑或平坦的。在示例中，图5B中所示的第一线材可以具有约2,000nm至约3,000nm的表面粗糙度Ry。
根据测量标准，表面粗糙度R参数有多种，其包括Ra、Rp、Rv和Ry。通常，表面粗糙度是指算术平均粗糙度Ra。在参考长度内，从中线至谷底线的最大谷深、从中线至峰线的最大峰高、以及从最低点至最高点的最大高度粗糙度分别称为Rv、Rp、和Ry。
可以通过与测量粗糙度的一般方法不同的方法来测量线材的表面粗糙度。在其生产期间，可以使用粗糙度测试仪轻松测量线材的粗糙度，但实际上很难使用粗糙度测试仪来测量嵌入绝缘材料中的线材的表面粗糙度。设定参考长度也很困难。因此，对于封装基板中所使用的线材，观察其截面，并且沿着绝缘材料和线材之间的边界来确定粗糙度峰值和谷值。
将第一线材253a的截面中从第一线材的一个侧表面的粗糙度峰部到相对侧表面的粗糙度峰部的长度限定为w1p，并且将第一线材253a的截面中从一个侧表面的粗糙度谷部到相对侧表面的粗糙度谷部的长度限定为w1v(参照图5A和图5B)。
在示例中，一个侧表面和相对侧表面可以彼此面对。
设置在与w1p相切的假想直线和与w1v相切的假想直线之间的元件是这样的元件：其中在与电流方向基本上垂直的方向上在线材的表面上形成峰部或谷部。该元件中的电荷迁移可能不会产生电流。因此，电流基本上流过基于与w1v相切的假想直线的线材的内部部分。
随着线材变得更精细，线材的截面中形成粗糙度的部分的比例增加。如果随着线材变精细，而截面区域已经减小的线材的表面粗糙度增加，则电流实质上可以流过的区域减少。与相对较宽的线材不同，这是一个严重的问题。为了形成机械锚定位点，将表面粗糙度Ry调节至约2μm至约3μm可能是有益的。例如，假设线材的宽度为约6μm。如果在线材的两个侧表面上分别形成约2μm至约3μm的表面粗糙度Ry，则除了在两侧表面上形成的谷部的部分之外，电流实质上可以流过的线材的宽度为约0μm至约2μm。这会导致线材的电阻过高。
当施加AC功率时，当在其截面中观察时，可以在对应于线材的边缘的线材的“皮肤”(skin)处观察到最高电流密度。这称为趋肤效应，并且当施加较高频率时，趋肤效应可能将更大。
当具有机械锚定位点的线材用于施加有高频功率的封装基板时，较大的趋肤效应导致较高的电阻，从而导致诸如信号传输效率低和耐用性差等问题。
因此，每个线材的两个侧表面上的从粗糙度峰部到粗糙度谷部的高度(尺寸)是线材的重要参数，特别地是作为线材的精细线的重要参数。
在一个或更多个示例中，在第一线材253a中，w1v与w1p的长度比率为约0.8至约1.0。具体地，该比率可以为约0.85至约1.0，该比率可以为约0.9至约1.0，或者该比率可以为约0.94至约1.0。当线材的比率在上述限定的范围内时，确保了电流更平滑的流动并且实现了更有效的信号传输，特别地当施加高频功率时，亦是如此。
在一个或更多个示例中，当在截面中观察时，两个侧表面上的特征可以类似地应用于第一线材253a的上表面和下表面。具体地，将在第一线材253a的截面中从上表面的粗糙度峰部到下表面的粗糙度峰部的长度限定为w1p'，并且将第一线材253a的截面中从上表面的粗糙度谷部到下表面的粗糙度谷部的长度限定为w1v'。
在第一线材253a中，w1v'与w1p'的长度比率为约0.8至约1.0。具体地，w1v'与w1p'的长度比率可以为约0.85至约1.0，w1v'与w1p'的长度比率可以为约0.9至约1.0，或者w1v'与w1p'的长度比率可以为约0.94至约1.0。当线材的比率在上面限定的范围内时，确保了电流更平滑的流动并且实现了更有效的信号传输，特别地当施加高频功率时，亦是如此。
作为参考，尽管图5A中的用于测量的样品的下表面因为其表面粗糙度没有被控制为光滑的因此示出为不平坦的(以具有高粗糙度)，但是应当理解，也可以生产具有光滑表面的样品。
第一线材253a可以具有作为在第一线材的截面中观察到的表面粗糙度Ry的Ry1的值。
第一线材253a在其一个侧表面处可以具有约200nm或更小的Ry1值。
第一线材253a在其至少两个侧表面处可以具有约200nm或更小的Ry1值。
第一线材253a在其四个侧表面处可以具有约200nm或更小的Ry1值。
Ry1值可以为大于约0nm至约180nm或更小，Ry1值可以为约2nm至约150nm，或者Ry1值可以为约5nm至约100nm。
第一线材253a具有作为在第一线材的截面中观察到的表面粗糙度Ra的Ra1的值。
第一线材253a在其一个侧表面处可以具有约20nm或更小的Ra1值。
第一线材253a在其至少两个侧表面处可以具有约20nm或更小的Ra1值。
第一线材253a在其四个侧表面处可以具有约20nm或更小的Ra1值。
Ra1值可以为大于约0nm至约20nm或更小，Ra1值可以为约1nm至约18nm，或者Ra1值可以为约2nm至约15nm。
优选的是，第一线材253a的表面基本上没有被蚀刻。
在该示例中，线材在整个表面上可以是基本上平滑的。
线材的表面特性可以通过诸如在电镀期间对晶粒尺寸进行控制的方法来获得，或者无需对线材进行表面蚀刻来获得。下面将描述详细用于制造的过程。
其他的线材诸如第二线材257a也可以具有如针对第一线材253a所描述的相同的表面特性。
与典型应用不同，具有上面描述的表面粗糙度的特性的线材可能不具有机械锚定位点。因此，可以在每个线材24与围绕这些线材的绝缘材料22之间形成底漆层(未示出)，以确保足够的粘合强度。
底漆层可以是硅烷或聚硅烷层。当在显微镜下观察时，底漆层可能基本上无法区分为单独的层。
绝缘材料22可以包括聚合物树脂和无机颗粒。
无机颗粒可以包括例如二氧化硅颗粒，但不限于此。例如，每个无机颗粒可以具有100nm或更小的平均直径，或者无机颗粒中的每个无机颗粒可以具有80nm或更小的平均直径。无机颗粒可以具有20nm或更大的平均直径。还可以使用具有不同直径的无机颗粒的混合物。
聚合物树脂可以是UV固化环氧树脂，但不限于此。例如，环氧树脂可以与酚醛固化剂组合使用，环氧树脂可以与氰酸酯组合使用，或者环氧树脂可以与酚酯固化剂组合使用。
在未固化或半固化的聚合物树脂中，绝缘材料可以是无机颗粒-分散状态。绝缘材料中以预定比例存在的具有各种直径的无机颗粒确保了足够的绝缘效果。绝缘材料由于其高的流动性而渗透到间隙中，以基本上防止在再分布层中形成空隙，并且然后当聚合物树脂固化时绝缘材料将被固定。
绝缘材料可以是味之素内建膜(ABF)，但不限于此，只要绝缘材料能够用于形成再分布层即可。
可以通过诸如在线材上设置积层膜并在线材上设置压敏层压的方法来施加绝缘材料，但不限于此。
聚硅烷层通过化学键合将线材表面和绝缘材料连接起来。在示例中，当线材包括铜时，铜可以与硅烷发生化学反应，或者铜表面上的氧可以与硅烷发生化学反应(-Cu-O-Si-)。由此，即使在电子元件的驱动期间，即使没有在线材的表面上形成机械锚固定点，也可以确保基本上足够的附着力，使得不会发生脱离等。
聚硅烷层通过化学键合将线材的表面和聚合物的官能团进行连接，或者将线材的表面和无机颗粒的表面进行连接。
线材24中的一者与绝缘材料22之间的粘合强度可以为约200gf或更大。
线材24中的一者与绝缘材料22之间的粘合强度可以为约200gf至约800gf。
粘合强度是在使用底漆时测量的值，并且粘合强度可以为在不使用底漆而将线材直接粘附至绝缘材料时测量的值的约2倍大或更大，或者粘合强度可以为在不使用底漆而将线材直接粘附至绝缘材料时测量的值的约2至约8倍大。
热膨胀系数可能根据材料的类型而不同。在电子元件的驱动期间，封装件的温度不可避免地反复上升和下降。不同的热膨胀系数可能导致力在绝缘材料和导电层之间的界面处沿基本上不同的方向作用。重复的力可能导致界面处的分离，这可能是导致诸如信号传输期间增加的阻力和脱离等缺陷的原因。
在一个或更多个示例中，线材和绝缘材料可以具有基本上相似的热膨胀系数。
以线材24的热膨胀系数为基准，线材24和绝缘材料22的热膨胀系数比率可以为约0.7至约1.2。以线材24的热膨胀系数为基准，该比率可以为0.8至1.1。以线材24的热膨胀系数为基准，该比率可以为0.95至1.05。在该热膨胀系数比率的窄范围内，可以显著减少电子元件封装件中缺陷的出现。
线材24在25℃下可以具有15ppm/℃至19ppm/℃的热膨胀系数或者线材24在25℃下可以具有16ppm/℃至18.5ppm/℃的热膨胀系数。
绝缘材料22在25℃下可以具有16ppm/℃至30ppm/℃的热膨胀系数。
第一线材253a可以包括具有颗粒型晶粒的铜。
第一线材253a可以包括铜线材。
铜线材可以是包括具有颗粒型晶粒的铜的金属。
铜线材可以是金属铜或含铜合金。
铜可以具有约40nm或更小的晶粒尺寸，或者铜可以具有约20nm至约30nm的晶粒尺寸。
当线材24的尺寸需要较大时，线材24可以是铜箔。由于每个线材24都变成精细线，因此线材24通常通过电镀来生成。
图6A是示出在截面中用于具有颗粒型晶粒的线材的制造过程的概念图。
参照图6A并以铜作为参考对线材进行解释，将具有绝缘材料、线材材料、和种子层243的样品放置在电解质中，随后进行电镀过程。种子层可以是例如钛溅射层，但不限于此。线材材料241(例如，铜)生长成颗粒形状并填充了绝缘材料中的空隙。而且其颗粒形状具有总体颗粒型晶粒，尽管其颗粒大小存在着或多或少的不同。
图6B是示出在截面中具有柱型晶粒的线材的概念图。例如，当通过使用铜箔来制备线材24时，嵌入绝缘材料22中的线材24的结构可以类似于6A的结构，不同之处在于：晶粒的形状是柱型，而不是颗粒型。
具有颗粒型晶粒的线材可以制成的比具有柱型晶粒的线材更精细。
线材的表面可以被蚀刻以形成机械锚定位点。蚀刻是利用酸成分进行的。经蚀刻的表面形态取决于酸的类型而变化。例如，当酸是甲酸时，晶粒界限被蚀刻，导致高的表面粗糙度。
在一个或更多个示例中，线材24(特别地精细线)可以通过以上面描述的相同的方式形成底漆层的工艺来制备，不同之处在于：不进行这种表面处理。下面将描述详细的制造过程。
封装基板200还可以包括在另一表面215(图3)下方的下层290(图3)。
下层290可以包括下再分布线(未示出)。
下再分布线包括下线材(未示出)和下盲孔(未示出)，该下线材具有预定图案和预定厚度，该下盲孔将设置在之上和之下的线材彼此连接。
封装基板200可以包括设置在上再分布层的上表面上的上绝缘层。上绝缘层可以具有凸块(未示出)，通过凸块可以将信号传输到元件30。
封装基板200可以包括设置在下层下方的下绝缘层。下绝缘层可以具有凸块(未示出)，通过凸块可以接收来自主板等的信号并且可以传输来自元件的信号。
封装基板200还可以包括设置在上再分布层的上表面上的盖部70(图1)。盖部70可以帮助将从元件或基板产生的热量消散到外部，并且盖部70可以用于保护玻璃基板21免受外部冲击。可以在盖部70一侧处形成能够与引脚耦合的孔或下沉部分。当在盖部70生产期间或在盖部70生产之后固定封装基板时，这些可以增加便利性。
封装基板200可以包括电力传输元件35，该电力传输元件35设置在封装基板200表面上或封装基板200内部。电力传输元件可以是例如无源元件，但不限于此。电力传输元件可以是电容器，例如铝电容器或多层陶瓷电容器(MLCC)，但不限于此。
电力传输元件可以设置在上再分布层上。电力传输元件可以设置在形成于玻璃基板中的空腔中。功率传输元件可以设置在形成于上再分布层中的空腔中。
电子元件封装件
图1是示出根据一个或更多个实施方式的电子元件封装件的透视图。
根据一个或更多个实施方式的电子元件封装件900包括：基板200，该基板200用于电子元件封装；以及元件30，该元件30安装在封装基板上。
对用于电子元件封装的基板200的描述与上面描述的基板200相同，从而因此省略对基板200的描述。
元件30可以是例如计算元件(诸如但不限于CPU或GPU)、或存储器元件(诸如存储器芯片)。元件30可以并行布置，或者元件30可以与一个或更多个其他元件叠置。
元件30可以是高频半导体元件。当高频半导体元件与封装基板结合使用时，和与硅基板结合使用时不同，在高频环境中基本上不会出现寄生元件，从而实现高效率，并且和与预浸料基板结合使用时不同，可以使再分布线在尺寸上变得紧凑。
用于电子元件封装的基板的制造方法
根据一个或更多个实施方式的用于具有图案化金属层的电子元件封装的基板的制造方法包括：第一操作：准备设置有通孔23的玻璃基板21；第二操作：在玻璃基板21上形成第二上再分布层257；以及第三操作：在第二上再分布层257上形成第一上再分布层253。
第一上再分布层253包括具有预定图案和厚度d1u的第一线材253a。
第二上再分布层257包括具有预定图案和厚度d2u的第二线材257a。
第一操作可以包括：操作1-1或第一子操作：通过电镀形成具有预定图案和厚度d1u的第一线材253a(包括形成至少一个元件的示例)；操作1-2或第二子操作：对第一线材253a的表面进行底漆处理；以及操作1-3或第三子操作：将绝缘材料填充在每个第一线材253a之间的空间中。
对用于电子元件封装的基板、包括在封装基板中的玻璃基板、通孔、线材等的描述与上面描述的相同，从而省略以避免重复。
第一线材253a可以是铜线材，该铜线材基本上不包含柱型晶粒的铜。
可以利用硅烷化合物或咪唑化合物进行操作1-2中的底漆处理。
可以使用用作硅烷偶联剂或含有附加的官能团的硅烷化合物。
例如，硅烷化合物可以在其一个端部包括可水解官能团诸如甲氧基基团和/或乙氧基基团。另外，硅烷化合物可以在其另一端部包括氨基基团、乙烯基基团、环氧基基团、甲基丙烯酰氧基基团、丙烯酰氧基基团、脲基基团、巯基基团、硫基基团或异氰酸酯基基团。
在示例中，用在底漆处理中的化合物可以包括咪唑、3-缩水甘油氧基丙基三甲氧基硅烷或原硅酸四甲酯。
具体地，底漆处理可以通过其涂覆和固化来进行。
硅烷化合物可以通过化学反应键合到金属和绝缘材料(例如聚合物化合物和无机颗粒)的表面，以提高表面界面处的粘合强度。
对硅烷化合物的描述与上面描述的硅烷化合物相同，从而省略以避免重复。
一个或更多个示例的用于电子元件封装的基板、用于该基板的制造方法、以及包括该基板的电子元件封装件可以体现更精细的线材宽度并以低电阻传输信号。
一个或更多个示例的用于电子元件封装的基板、用于该基板的制造方法、以及包括该基板的电子元件封装件可以提供紧凑尺寸的电子元件封装件，并且即使在对该基板施加高频功率时也可以以高效率来驱动。
虽然本公开包括具体示例，但本领域技术人员在理解了本申请的公开之后将显而易见的是，在不背离权利要求及其等同物的精神和范围的情况下可以对这些示例进行形式和细节上的各种改变。本文所描述的示例仅被认为是描述性的，而不是出于限制的目的。每个示例中的特征或方面的描述应被视为适用于其他示例中的类似特征或方面。如果以不同的顺序执行所描述的技术，以及/或者如果所描述的系统、架构、设备、或电路中的部件以不同的方式组合，以及/或者由其他部件或其等价物来替代或补充，则可以实现合适的结果。
因此，本公开的范围不是由详细的描述来限定的，而是由权利要求及其等同物来限定的，并且权利要求及其等同物的范围内的所有变化应被解释为包括在本公开中。

Claims (15)

1.一种电子元件封装基板，所述电子元件封装基板包括：
玻璃基板，所述玻璃基板包括通孔；以及上再分布层，所述上再分布层设置在所述玻璃基板的第一表面上，
其中：
所述上再分布层包括线材，所述线材设置在所述上再分布层的绝缘材料中，并且所述上再分布层包括第一上再分布层和第二上再分布层，
所述第一上再分布层包括：第一线材，所述第一线材具有第一预定图案和第一厚度；以及第一盲孔，所述第一盲孔被配置成将设置在所述第一盲孔之上的线材与设置在所述第一盲孔之下的线材彼此连接，
所述第二上再分布层包括：第二线材，所述第二线材具有第二预定图案和第二厚度；以及第二盲孔，所述第二盲孔被配置成将设置在所述第二盲孔之上的线材与设置在所述第二盲孔之下的线材彼此连接，
所述第一厚度小于所述第二厚度，
w1p是在所述第一线材的截面中从所述第一线材的第一侧表面的粗糙度峰部到第二侧表面的粗糙度峰部的长度，
w1v是在所述第一线材的所述截面中从所述第一线材的所述第一侧表面的粗糙度谷部到所述第二侧表面的粗糙度谷部的长度，以及所述长度w1v与所述长度w1p的长度比率为0.8μm至1.0μm。
2.根据权利要求1所述的基板，其中，所述第一线材被配置成具有第一表面粗糙度值，并且所述第一线材的在所述第一侧表面处的所述第一表面粗糙度值为200nm或更小。
3.根据权利要求1所述的基板，其中，所述第一厚度与所述第二厚度的比率为0.7或更小。
4.根据权利要求1所述的基板，其中：
所述第一厚度为所述第一上再分布层的宽度，
所述第二厚度为所述第二上再分布层的宽度，
所述第一厚度小于所述第二厚度，以及
所述第一厚度为小于5μm。
5.根据权利要求1所述的基板，
其中，所述第一线材被配置成具有截面表面粗糙度值，以及其中，所述第一线材的在所述第一侧表面处的所述截面表面粗糙度值为20nm或更小。
6.根据权利要求1所述的基板，
其中，所述绝缘材料与设置在所述绝缘材料中的线材中的一者之间的粘合强度为200gf至800gf。
7.根据权利要求1所述的基板，
其中，所述第一线材包括具有颗粒型晶粒的铜，以及
其中，所述铜被配置成具有40nm或更小的晶粒尺寸。
8.根据权利要求1所述的基板，其中，设置在所述绝缘材料中的所述线材与所述绝缘材料之间设置有底漆层。
9.根据权利要求1所述的基板，
其中，所述绝缘材料包括聚合物树脂和无机颗粒，
其中，设置在所述绝缘材料中的所述线材与所述绝缘材料之间设置有聚硅烷层，以及
其中，所述聚硅烷层通过化学键合将设置在所述绝缘材料中的所述线材的表面与所述聚合物树脂连接或者将设置在所述绝缘材料中的所述线材的表面与所述无机颗粒连接。
10.根据权利要求1所述的基板，其中，不对所述第一线材应用表面蚀刻工艺。
11.一种用于电子元件封装的基板的制造方法，所述电子元件封装的基板具有图案化金属层，所述方法包括：
第一操作：准备设置有通孔的玻璃基板；
第二操作：在所述玻璃基板上形成第二上再分布层，以及
第三操作：在所述第二上再分布层上形成第一上再分布层，
其中：
所述第一上再分布层包括第一线材，所述第一线材具有第一预定图案和第一厚度，以及
所述第二上再分布层包括第二线材，所述第二线材具有第二预定图案和第二厚度，
所述第一操作包括：
第一子操作：通过实施电镀工艺形成具有所述第一预定图案和所述第一厚度的所述第一线材；
第二子操作：对所述第一线材的表面进行底漆处理；以及
第三子操作：将绝缘材料填充在所述第一线材中的每一者之间的空间中，
其中，所述第一厚度小于所述第二厚度，以及
w1p是在所述第一线材的截面中从所述第一线材的第一侧表面的粗糙度峰部到第二侧表面的粗糙度峰部的长度，
w1v是在所述第一线材的所述截面中从所述第一线材的所述第一侧表面的粗糙度谷部到所述第二侧表面的粗糙度谷部的长度，以及所述w1v与所述w1p的长度比率为0.8μm至1.0μm。
12.根据权利要求11所述的制造方法，其中，不对所述线材的表面进行用于增加所述线材的表面粗糙度的蚀刻工艺。
13.根据权利要求11所述的制造方法，其中，所述第一线材是铜线材，所述铜线材不包含柱型晶粒的铜。
14.根据权利要求11所述的制造方法，其中，利用咪唑化合物或硅烷化合物进行所述第二子操作中的底漆处理。
15.一种电子元件封装件，所述电子元件封装件包括：
根据权利要求1所述的基板；以及安装在用于封装的所述基板上的元件。
CN202280044400.5A 2021-08-06 2022-08-05 器件封装基板、制造方法、以及器件封装件 Pending CN117546283A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163230118P 2021-08-06 2021-08-06
US63/230,118 2021-08-06
PCT/US2022/039508 WO2023014934A2 (en) 2021-08-06 2022-08-05 Device packaging substrate, manufacturing method for the same, and device package comprising the same

Publications (1)

Publication Number Publication Date
CN117546283A true CN117546283A (zh) 2024-02-09

Family

ID=85154737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280044400.5A Pending CN117546283A (zh) 2021-08-06 2022-08-05 器件封装基板、制造方法、以及器件封装件

Country Status (6)

Country Link
US (1) US20240021508A1 (zh)
EP (1) EP4327358A2 (zh)
KR (1) KR20230132543A (zh)
CN (1) CN117546283A (zh)
TW (1) TWI831318B (zh)
WO (1) WO2023014934A2 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158450A (ja) * 2000-09-06 2002-05-31 Ngk Spark Plug Co Ltd 配線基板
US6429523B1 (en) * 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US7956456B2 (en) * 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
TWI469219B (zh) * 2009-02-16 2015-01-11 Nat Univ Tsing Hua 降低金屬薄膜表面粗糙度的方法
US9583456B2 (en) * 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US9570410B1 (en) * 2015-07-31 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming connector pad structures, interconnect structures, and structures thereof
KR102479357B1 (ko) * 2016-12-08 2022-12-19 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치의 제조 방법
US10692820B2 (en) * 2017-11-22 2020-06-23 Samsung Electronics Co., Ltd. Hybrid composite film, method of fabricating the same, and integrated circuit device including hybrid composite film
JP2019106429A (ja) * 2017-12-11 2019-06-27 凸版印刷株式会社 ガラス配線基板、その製造方法及び半導体装置
US10510704B2 (en) * 2018-01-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
KR102145204B1 (ko) * 2018-08-30 2020-08-18 삼성전자주식회사 반도체 패키지
TWI701777B (zh) * 2019-10-22 2020-08-11 財團法人工業技術研究院 影像感測器封裝件及其製造方法
US11094637B2 (en) * 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers

Also Published As

Publication number Publication date
TW202312370A (zh) 2023-03-16
WO2023014934A3 (en) 2023-03-02
TWI831318B (zh) 2024-02-01
KR20230132543A (ko) 2023-09-15
WO2023014934A2 (en) 2023-02-09
US20240021508A1 (en) 2024-01-18
EP4327358A2 (en) 2024-02-28
TW202406032A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
KR100821154B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR102653023B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
US20240128177A1 (en) Packaging substrate and semiconductor apparatus comprising same
CN115910982A (zh) 半导体封装中的具有用于电力输送的部分嵌入导电层的玻璃衬底和相关方法
TWI721995B (zh) 具有中介支撐構造機構的積體電路封裝系統及其製造的方法
CN117546283A (zh) 器件封装基板、制造方法、以及器件封装件
US20230207442A1 (en) Packaging substrate and semiconductor device comprising same
US11127682B2 (en) Semiconductor package having nonspherical filler particles
US10903157B2 (en) Semiconductor device having a glass substrate core layer
US11967542B2 (en) Packaging substrate, and semiconductor device comprising same
KR102622608B1 (ko) 패키징 기판 및 이의 제조방법
KR102652986B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
US11728259B2 (en) Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
CN219575634U9 (zh) 一种半导体封装件
CN116636003A (zh) 包括多个通孔的通孔连接结构以及包括其的基板
CN113383413A (zh) 半导体用封装玻璃基板、半导体用封装基板及半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination