TW202405904A - 使用氣相以及液相塗覆來形成電荷層的方法 - Google Patents

使用氣相以及液相塗覆來形成電荷層的方法 Download PDF

Info

Publication number
TW202405904A
TW202405904A TW112109129A TW112109129A TW202405904A TW 202405904 A TW202405904 A TW 202405904A TW 112109129 A TW112109129 A TW 112109129A TW 112109129 A TW112109129 A TW 112109129A TW 202405904 A TW202405904 A TW 202405904A
Authority
TW
Taiwan
Prior art keywords
dopants
oxide layer
coating
work function
oxidation
Prior art date
Application number
TW112109129A
Other languages
English (en)
Inventor
泰舟 陳
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202405904A publication Critical patent/TW202405904A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

用於調整基板中的結構的功函數的方法影響近表面摻雜。在一些實施例中，用於調整基板中的結構的功函數的方法可包括塗佈結構的表面以形成在結構的表面上含有摻雜物的非固相的摻雜層，及使用氧化處理執行摻雜物擴散處理以驅使摻雜物穿過結構的表面而將摻雜物埋置在結構中，以調整近表面的結構的功函數以形成陡接面輪廓和形成結構的表面上的氧化層。可使用氣相或液相處理來執行結構的表面的塗佈。

Description

使用氣相以及液相塗覆來形成電荷層的方法
本發明的實施例大體上係關於半導體基板的半導體處理。
諸如溝槽的結構通常形成在基板上作為建構半導體裝置的部分。塊體處理與高溫通常被用以改變結構的功函數。然而，發明人已經發現在此類處理期間，高溫會損害周圍裝置且亦致使大電荷梯度區域被形成在結構中，減少用於其他裝置層的區域，致使效能的實質降低。
因此，發明人已經提供用於形成電荷層的改良處理，其實質上增加結構的效能與量子效率，而不需要在執行此處理之前的表面改質。
在此提供使用氣相與液相塗佈的用於改良電荷層的方法和結構。
在一些實施例中，調整基板上的結構的功函數的方法可包括塗佈結構的表面以形成在結構的表面上的含有摻雜物的非固相的摻雜層，及使用氧化處理來執行摻雜物擴散處理以驅使摻雜物穿過結構的表面而將摻雜物埋置在結構中，以調整近表面的結構的功函數而形成陡接面輪廓和形成在結構的表面上的氧化層。
在一些實施例中，方法可進一步包括其中氧化處理是乾式氧化處理，其中氧化處理是濕式氧化處理，此方法在沒有事先變動結構的表面的晶體資訊的情況下執行，其中使用氣相塗佈來塗佈結構的表面，其中使用液相塗佈來塗佈結構的表面，在小於450℃的溫度下執行此方法，其中摻雜物擴散處理在結構的表面中產生為高達正的或負的大約1e16/cm 3至大約1e20/cm 3的電荷，使用蝕刻處理形成結構，以乾式氧化物處理在小於大約450℃的溫度在結構的表面上形成犧牲氧化物層，犧牲氧化物層具有為大約1 nm至大約15 nm的可控制氧化厚度，及在塗佈結構的表面以形成摻雜層之前，從結構的表面選擇性移除犧牲氧化物層，其中在電漿氧化腔室中執行乾式氧化物處理，及/或將結構蝕刻進入基板至大於大約75:1的高深寬比。
在一些實施例中，調整基板的結構的功函數的方法可包括以基於電漿的處理塗佈結構的表面以形成在結構的表面上的含有摻雜物的氣相摻雜層，及使用乾式氧化處理執行摻雜物擴散處理以驅使摻雜物穿過結構的表面而將摻雜物埋置在結構中，以調整近表面的結構的功函數和形成在結構的表面上的氧化層，其中在小於大約450℃執行摻雜物擴散處理及形成具有陡接面輪廓的電荷層。
在一些實施例中，此方法可進一步包括其中摻雜物擴散處理在結構的表面中產生為高達正的或負的大約1e16/cm 3至大約1e20/cm 3的電荷，其中摻雜物為P型或N型，此方法在後段製程(BEOL)處理中執行，此方法在沒有變動結構的表面的晶體資訊的情況下執行，及/或使用蝕刻處理形成結構，以乾式氧化物處理於小於大約450℃的溫度在結構的表面上形成犧牲氧化物層，犧牲氧化物層具有為大約1 nm至大約15 nm的可控制氧化物厚度，及在塗佈結構的表面以形成氣相摻雜層之前，從結構的表面選擇性移除犧牲氧化物層。
在一些實施例中，非暫態電腦可讀取媒體具有儲存在其上的指令，此等指令當被實行時，致使調整基板中的結構的功函數的方法被執行，此方法可包括塗佈結構的表面以形成在結構的表面上的含有摻雜物的非固相的摻雜層，及使用氧化處理來執行摻雜物擴散處理而驅使摻雜物穿過結構的表面以將摻雜物埋置在結構中，以調整接近表面的結構的功函數而形成陡接面輪廓及在結構的表面上形成氧化層。
在一些實施例中，非暫態電腦可讀取媒體可使此方法進一步包括其中摻雜劑擴散處理在結構的表面中產生為高達正的或負的大約1e16/cm 3至大約1e20/cm 3的電荷及形成陡接面輪廓，及/或其中使用氣相塗佈或液相塗佈來塗佈結構的表面。
在之後揭示其他與進一步實施例。
本方法提供顯著地增加結構的表面中的電荷操縱能力的高效能電荷層形成方案。此方法提供使用氣相和液相處理之具有精確輪廓控制之創新的摻雜物與接面形成，而沒有傳統處理中所發現的熱預算和表面狀態限制。本技術使得能夠具有極高活化摻雜之接近表面的電荷之陡接面形成，而沒有晶體損害。此外，此技術容許使用在後段製程(BEOL)處理中，而沒有對於在基板上的現存結構的熱損害。此方法亦相容於大於50:1的高深寬比結構的表面。本發明的技術能夠為低度至高度活化摻雜位準，同時維持低熱預算為小於450℃及同時對於表面狀態不敏感。此外，氣相處理容許在高深寬比結構中的高正形性。
雖然在之後的實例中為了簡潔而使用溝槽作為「結構」，但其他的結構可從本發明的方法獲益，且因此在實例中的溝槽的使用不意指為限制性。例如，本發明的技術亦可用於平面結構。第1圖是根據一些實施例之調整電荷層或基板202中的結構204的功函數的方法100。在方塊102中，在一些實施例中，例如，蝕刻處理形成進入基板202的結構204，如第2A圖的視圖200A中所描繪。蝕刻處理通常使用硬遮罩層212，硬遮罩層212保護區域免於蝕刻處理。在一些實施例中，結構204的深寬比是至少大約50:1。在一些實施例中，結構204的深寬比是至少大約75:1。在一些實施例中，結構204的深寬比是至少大約100:1。由於蝕刻處理的副作用，損傷208發生於結構204的表面206。損傷208可包括基板材料的晶體損傷、來自蝕刻處理的污染物或殘留物、及/或基板材料的懸浮鍵和類似物。在蝕刻處理完成之後移除硬遮罩層212。本發明的方法具有優勢與能力以直接地進行在結構204之受損或不乾淨的表面上(執行方塊102且直接地進行到方法100的方塊108)。然而，為了完整性，此方法亦可執行在無損傷且乾淨的表面上，如任選的方塊104和106中所敘述。
在任選的方塊104中，為了進一步製備結構204，在一些實施例中，使用乾式氧化處理在基板202上形成氧化物層216作為犧牲層。如第2B圖的視圖200B中所描繪，基板202的場域214或頂表面及結構204的表面206經歷乾式氧化處理以形成氧化物層216，氧化物層216部分地消耗包括受損部分的基板202的材料。乾式氧化處理可執行在小於450℃的溫度且相較於濕式氧化處理產生較少污染和殘留物。此外，乾式氧化處理相較於濕式氧化(例如，小於50:1深寬比)可使用在實質上更高的深寬比結構(例如，大於100:1深寬比)。在一些實施例中，以具有或沒有遠端電漿源的電漿氧化腔室來執行乾式氧化處理。乾式氧化處理促進將氧埋置進入基板204的表面206，以修復對於表面206的損傷及以減少應力誘發漏電流(SILC)和介面陷阱密度(D it)。
乾式氧化處理亦可被控制以提供不同厚度的氧化物層216。諸如暴露時間、電漿密度、溫度及類似物的參數可促進決定氧化速率。接著藉由乾式氧化處理的期間來控制厚度。在諸如濕式氧化的習知方法中，氧化處理是自限制(濕式氧化處理是自終止)及氧化層厚度不可被調整。濕式氧化通常在飽和點(自限制)處停止在1 nm至2 nm的厚度。乾式氧化不具有飽和點且非為自限制，容許獲得任何程度的厚度。在一些實施例中，乾式氧化處理對於具有大於100:1的深寬比的結構可達成在結構204中大於95%的正形性，使得能夠使用本發明縮減隔離結構。
在任選的方塊106中，在一些實施例中，從結構206的表面206和基板202的場域214選擇性移除氧化物層216，如第2C圖的視圖200C中所描繪。在一些實施例中，基於電漿的腔室可用於以例如大於50:1(例如，氧化物相較於Si或SiGe)的選擇性比率來選擇性移除氧化物層216。氧化物層216的選擇性移除將全部的氧化物層216移除而沒有損害基板202的任何下方材料或創造污染物/殘留物，留下結構204的無損傷且乾淨的表面。在方塊108中，藉由使用氣相或液相處理來塗佈結構204的表面206以在結構204的表面上形成具有摻雜物222的摻雜層210，如第2D圖的視圖200D中所描繪。如先前所述，此塗層與處理對於表面狀態不敏感且可被應用於結構204的受損或不乾淨表面(例如，第2A圖的表面206)及結構204的無損且乾淨表面(例如，第2C圖的表面206)。
此處理的表面不敏感性使得當不需要時能夠有不添加複雜性至處理之大靈活性。在一些實施例中，可藉由使用基於電漿的處理和處理氣體來執行氣相處理以在結構204的表面206上沉積摻雜物222。在表面206上的氣相摻雜物部署受限於用於將摻雜物222擴散進入表面206的後續乾式氧化處理。氣相摻雜物部署提供在表面206上的較高的正形性，特別是在高深寬比結構中。可調整壓力以容許氣相摻雜物當壓力增加時以較高的正形性形成在表面上。在一些實施例中，液相處理在結構204的表面206上產生摻雜物222的濕式層。在表面206上的液相摻雜物部署相容於用於將摻雜物222擴散進入表面206的後續乾式氧化處理和濕式氧化處理。表面206的塗層或摻雜層210可具有厚度232為小於1奈米且下降至一原子層厚度。
摻雜物222的物種(圖示為P型物種但不意於受限於此)可被併入以在基板202上形成正電荷或負電荷(例如，以硼、鎵、磷、砷、等等來摻雜矽)。摻雜物222的密度及/或摻雜物222的類型可被調整以提供結構204所需要的給定正的或負的電荷位準。在方塊110中，結構204被氧化以將摻雜物222擴散進入表面206來調整結構204的功函數和形成氧化物層。藉由改變摻雜物密度、摻雜物類型、及摻雜物深度來調整結構204的功函數。摻雜物222的密度及/或摻雜物222的類型可被調整以提供結構204所需要的給定正的或負的電荷位準及給定的功函數。接近表面的較高功函數可促進或增加諸如像素結構的相鄰結構之內的載子遷移性及降低對於表面復合的敏感性。上方技術容許透過摻雜物深度、密度、及類型調整來對功函數加工的實質靈活性，同時藉由使用陡接面輪廓來增加相鄰結構區域。
在使用氣相或液相處理的摻雜物的沉積之後，在結構204上執行摻雜物擴散處理224，如第2E圖的視圖200E所描繪。在一些實施例中，摻雜物擴散處理224可為執行在電漿氧化腔室及類似物中的乾式氧化處理。乾式氧化處理相容於用於將摻雜物擴散進入基板204的表面206的氣相與液相處理。在一些實施例中，摻雜物擴散處理224可為濕式氧化處理，其相容於用於將摻雜物擴散進入基板204的表面206的液相處理。實際上，在無退火處理下，摻雜層210產生襯墊層230和埋置的電荷層226，如第2F圖的視圖200F所描繪。
相對於形成需要鄰近於結構而被使用的更多區域之漸變電荷區而降低相鄰結構的效能的習知技術，摻雜物擴散處理224在基板202的材料中產生陡電荷邊界或陡接面輪廓或陡組成過渡，其增加相鄰結構(例如，像素結構區域，等等)的有效區域。在此使用時，按照定義，陡接面為一接面，其中摻雜濃度從表面相較於摻雜可被擴散的空間程度在非常小的距離下改變。在一些實施例中，電荷層226可具有電荷形成為高達正的或負的大約1e16/cm 3至大約1e20/cm 3，取決於所允許的溫度與壓力。本發明的電荷層226可達到的經處理的活化位準，而不需要任何的後活化處理。在任選的區域112中，額外的後段製程(BEOL)相容熱處理或退火處理可在氧化之後被執行。在一些實施例中，可執行上方的處理而沒有空斷(air break)以避免表面雜質、污染物、及/或顆粒產生。
本文所述的方法可被執行在個別處理腔室中，個別處理腔室可被提供為獨立組態或為群集工具的部分，例如，在之後參照第3圖所述的整合工具300(即，群集工具)。使用整合工具300的優點為沒有真空破壞且因此在腔室中的處理之前不需要除氣和預清潔基板。例如，在一些實施例中，上述的發明方法可有利地被執行在整合工具中，使得在處理之間有受限的或沒有真空破壞，限制或避免基板的污染。整合工具300包括真空密閉處理平臺301、工廠介面304、及系統控制器302。處理平臺301包含多個處理腔室，諸如314A、313B、314C、314D、314E、及314F，有效地耦接至真空基板移送腔室(移送腔室303A、303B)。工廠介面304藉由一或多個裝載閘腔室(2個裝載閘腔室，諸如第3圖所示306A與306B)被有效地耦接至移送腔室303A。
在一些實施例中，工廠介面304包含至少一塢站307、至少一工廠介面機器人338以促進半導體基板的移送。塢站307經設置以接受一或多個前開式晶圓傳送盒(FOUP)。4個FOUP，諸如305A、305B、305C、及305D被圖示在第3圖的實施例中。工廠介面機器人338經設置以將基板從工廠介面304移送穿過裝載閘腔室(諸如306A與306B)至處理平臺301。裝載閘腔室306A與306B的每一者具有耦接至工廠介面304的第一埠和耦接至移送腔室303A的第二埠。裝載閘腔室306A與306B耦接至壓力控制系統(未圖示)，其泵回且排空裝載閘腔室306A與306B以促進在移送腔室303A的真空環境與工廠介面304的實質上周圍(例如，大氣壓)環境之間傳遞基板。移送腔室303A、303B具有安置在分別的移送腔室303A、303B中的真空機器人342A、342B。真空機器人342A能夠在裝載閘腔室306A、306B、處理腔室314A和314F及冷卻站340或預清洗站342之間移送基板321。真空機器人342B能夠在冷卻站340或預清洗站342及處理腔室314B、314C、314D、及314E之間移送基板321。
在一些實施例中，處理腔室314A、314B、314C、314D、314E、及314F耦接至移送腔室303A、303B。處理腔室314A、314B、314C、314D、314E、及314F可包含例如原子層沉積(ALD)處理腔室、物理氣相沉積(PVD)處理腔室、化學氣相沉積(CVD)腔室、退火腔室、或類似物。腔室可包括適於執行本文所述方法的全部或部分之任何腔室，如上所論述，諸如乾式氧化物移除腔室或預清洗腔室和蝕刻與沉積腔室。在一些實施例中，一或多個任選的服務腔室(圖示為316A與316B)可耦接至移送腔室303A。服務腔室316A與316B可經設置以執行其他基板處理，諸如除氣、定向、基板測量、冷卻及類似處理。
系統控制器302控制工具300的操作，使用直接控制處理腔室314A、314B、314C、314D、314E、及314F，或者藉由控制與處理腔室314A、314B、314C、314D、314E、及314F和工具300相關的電腦(或控制器)。在操作中，系統控制器302能夠從分別的腔室與系統收集數據與反饋，以最佳化工具300的效能。系統控制器302大體上包括中央處理器(CPU)330、記憶體334、及支持電路332。CPU 330可為可被使用在工業設定中的任何形式的通用電腦處理器。支持電路332習知地耦接至CPU 330且可包含快取、時鐘電路、輸入/輸出子系統、電源、及類似物。軟體常式，諸如上述的方法可被儲存在記憶體334中，且當藉由CPU 330實行時，將CPU 330轉變成專用電腦(系統控制器)302。軟體常式亦可藉由第二控制器(未圖示)被儲存及/或實行，第二控制器位於工具300的遠端。
根據本發明的實施例可被實施在硬體、韌體、軟體、或前述物的任何組合中。實施例亦可被實施為使用一或多個電腦可讀取媒體所儲存的指令，其可被一或多個處理器所讀取和實行。電腦可讀取媒體可包括用於儲存或傳遞機器(例如，運算平台或運行在一或多個運算平台上的「虛擬機器」)可讀取形式的資訊之任何機制。例如，電腦可讀取媒體可包括任何合適形式的揮發式或非揮發式記憶體。在一些實施例中，電腦可讀取媒體可包括非暫態電腦可讀取媒體。
儘管前述內容關於本發明的實施例，但在不背離本發明的基本範疇下可構想到本發明的其他與進一步實施例。
100:方法 102,104,106,108,110,112:方塊 200A,200B,200C,200D,200E,200F:視圖 202:基板 204:結構 206:表面 208:損傷 210:摻雜層 212:硬遮罩層 214:場域 216:氧化物層 222:摻雜物 224:摻雜物擴散處理 226:電荷層 230:襯墊層 232:厚度 300:整合工具 301:處理平臺 302:系統控制器 303A,303B:移送腔室 304:工廠介面 305A,305B,305C,305D:前開式晶圓傳送盒(FOUP) 306A,306B:裝載閘腔室 314A,314B,314C,314D,314E,314F:處理腔室 316A,316B:服務腔室 321:基板 330:中央處理器(CPU) 332:支持電路 334:記憶體 338:工廠介面機器人 340:冷卻站 342:預清洗站 342A,342B:真空機器人
藉由參照描繪在隨附圖式中的本發明的示例實施例，可理解簡短總結於上且在之後更詳細論述的本發明的實施例。然而，隨附圖示僅繪示本發明的典型實施例且因此不被當作限制範疇，由於本發明可允許其他等效實施例。
第1圖是根據本發明的一些實施例之調整基板中的結構的表面的電荷層的方法。
第2A圖描繪根據本發明的一些實施例之在蝕刻處理之後的結構的剖視圖。
第2B圖描繪根據本發明的一些實施例之在任選的乾式氧化物處理之後的結構的剖視圖。
第2C圖描繪根據本發明的一些實施例之在任選的選擇性氧化物移除處理之後的結構的剖視圖。
第2D圖描繪根據本發明的一些實施例之在形成塗層或摻雜層之後的結構的剖視圖。
第2E圖描繪根據本發明的一些實施例之在氧化之後的結構的剖視圖。
第2F圖描繪根據本發明的一些實施例之在氧化層的形成之後的結構的剖視圖。
第3圖描繪根據本發明的一些實施例之整合工具。
為了促進理解，儘可能已使用相同的元件符號指代圖示中共用的相同元件。圖示並未按比例繪製且可被簡化以明瞭。一個實施例的元件與特徵可有利地併入其他實施例中而不需進一步闡明。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200F:視圖
202:基板
204:結構
206:表面
214:場域
222:摻雜物
226:電荷層
230:襯墊層

Claims (20)

  1. 一種調整一基板上的一結構的一功函數的方法，包括以下步驟： 塗佈該結構的多個表面以形成在該結構的該等表面上的含有摻雜物的一非固相的一摻雜層，其中該結構具有為至少50:1的一深寬比；及 使用一氧化處理來執行一摻雜物擴散處理，以驅使該等摻雜物穿過該結構的該等表面而將該等摻雜物埋置在該結構中，以調整接近該等表面的該結構的該功函數而形成一陡接面輪廓及在該結構的該等表面上形成一氧化層。
  2. 如請求項1所述之方法，其中該氧化處理是一乾式氧化處理。
  3. 如請求項1所述之方法，其中該氧化處理是一濕式氧化處理。
  4. 如請求項1所述之方法，該方法是在沒有事先變動該結構的該等表面的一晶體資訊的情況下執行的。
  5. 如請求項1所述之方法，其中使用一氣相塗佈來塗佈該結構的該等表面。
  6. 如請求項1所述之方法，其中使用一液相塗佈來塗佈該結構的該等表面。
  7. 如請求項1所述之方法，該方法在小於450℃的一溫度下執行。
  8. 如請求項1所述之方法，其中該摻雜物擴散處理在該結構的該等表面中產生為高達正的或負的大約1e16/cm 3至大約1e20/cm 3的一電荷。
  9. 如請求項1所述之方法，進一步包括以下步驟： 使用一蝕刻處理來形成該結構； 以一乾式氧化物處理於小於大約450℃的一溫度在該結構的表面上形成一犧牲氧化物層，該犧牲氧化物層具有為大約1 nm至大約15 nm的一可控制氧化厚度；及 在塗佈該結構的表面以形成該摻雜層之前，從該結構的表面選擇性移除該犧牲氧化物層。
  10. 如請求項9所述之方法，其中該乾式氧化物處理在一電漿氧化腔室中執行。
  11. 如請求項9所述之方法，進一步包括以下步驟： 將該結構蝕刻進入該基板至大於大約75:1的一高深寬比。
  12. 一種調整一基板上的一結構的一功函數的方法，包括以下步驟： 以一基於電漿的處理塗佈該結構的表面以形成在該結構的該等表面上的含有摻雜物的一氣相摻雜層；及 使用一乾式氧化處理來執行一摻雜物擴散處理，以驅使該等摻雜物穿過該結構的該等表面而將該等摻雜物埋置在該結構中，以調整接近該等表面的該結構的該功函數及在該結構的該等表面上形成一氧化層，其中該摻雜物擴散處理在小於大約450℃執行且形成具有一陡接面輪廓的一電荷層。
  13. 如請求項12所述之方法，其中該摻雜物擴散處理在該結構的該等表面中產生為高達正的或負的大約1e16/cm 3至大約1e20/cm 3的一電荷。
  14. 如請求項12所述之方法，其中該等摻雜物是P型或N型。
  15. 如請求項12所述之方法，該方法在一後段製程(BEOL)處理中執行。
  16. 如請求項12所述之方法，該方法在沒有事先變動該結構的該等表面的一晶體資訊的情況下執行。
  17. 如請求項12所述之方法，進一步包括以下步驟： 使用一蝕刻處理來形成該結構； 以一乾式氧化物處理於小於大約450℃的一溫度在該結構的表面上形成一犧牲氧化物層，該犧牲氧化物層具有為大約1 nm至大約15 nm的一可控制氧化厚度；及 在塗佈該結構的表面以形成該氣相摻雜層之前，從該結構的表面選擇性移除該犧牲氧化物層。
  18. 一種非暫態電腦可讀取媒體，具有儲存在其上的指令，該等指令當被實行時致使調整一基板中的一結構的一功函數的一方法被執行，該方法包括以下步驟： 塗佈該結構的表面以形成在該結構的該等表面上的含有摻雜物的一非固相的一摻雜層；及 使用一氧化處理來執行一摻雜物擴散處理，以驅使該等摻雜物穿過該結構的該等表面而將該等摻雜物埋置在該結構中，以調整接近該等表面的該結構的該功函數而形成一陡接面輪廓及在該結構的該等表面上形成一氧化層。
  19. 如請求項18所述之非暫態電腦可讀取媒體，其中該摻雜物擴散處理在該結構的該等表面中產生為高達正的或負的大約1e16/cm 3至大約1e20/cm 3的一電荷並形成該陡接面輪廓。
  20. 如請求項18所述之非暫態電腦可讀取媒體，其中使用一氣相塗佈或一液相塗佈來塗佈該結構的該等表面。
TW112109129A 2022-03-22 2023-03-13 使用氣相以及液相塗覆來形成電荷層的方法 TW202405904A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/701,242 2022-03-22
US17/701,242 US11894232B2 (en) 2022-03-22 2022-03-22 Methods for forming charge layers using gas and liquid phase coatings

Publications (1)

Publication Number Publication Date
TW202405904A true TW202405904A (zh) 2024-02-01

Family

ID=88096287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112109129A TW202405904A (zh) 2022-03-22 2023-03-13 使用氣相以及液相塗覆來形成電荷層的方法

Country Status (4)

Country Link
US (1) US11894232B2 (zh)
CN (1) CN118891699A (zh)
TW (1) TW202405904A (zh)
WO (1) WO2023183157A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520911B2 (ja) 2000-02-04 2004-04-19 サンケン電気株式会社 半導体装置の製造方法
US8207051B2 (en) * 2009-04-28 2012-06-26 Sionyx, Inc. Semiconductor surface modification
US8187928B2 (en) * 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
JP6157809B2 (ja) 2012-07-19 2017-07-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
US9899224B2 (en) 2015-03-03 2018-02-20 Tokyo Electron Limited Method of controlling solid phase diffusion of boron dopants to form ultra-shallow doping regions
US9805931B2 (en) * 2015-08-28 2017-10-31 Varian Semiconductor Equipment Associates, Inc. Liquid immersion doping
WO2019150547A1 (ja) 2018-02-02 2019-08-08 新電元工業株式会社 半導体装置の製造方法
SG11202010534UA (en) * 2018-05-02 2020-11-27 Newsouth Innovations Pty Ltd A method for selective incorporation of dopant atoms in a semiconductive surface
CN113410134A (zh) 2021-06-08 2021-09-17 河南大学 一种实现低温扩散的硼源

Also Published As

Publication number Publication date
US20230307235A1 (en) 2023-09-28
US11894232B2 (en) 2024-02-06
CN118891699A (zh) 2024-11-01
WO2023183157A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US9419107B2 (en) Method for fabricating vertically stacked nanowires for semiconductor applications
TWI430335B (zh) 選擇性沉積磊晶層的方法
WO2012036963A2 (en) Integrated platform for in-situ doping and activation of substrates
US20120034761A1 (en) Method of removing contaminants and native oxides from a substrate surface
TWI821158B (zh) 用於半導體製程的整合系統
US20200144397A1 (en) Methods and apparatus for silicon-germanium pre-clean
KR20200055663A (ko) 통합 반도체 처리
US20170170018A1 (en) Conformal doping using dopant gas on hydrogen plasma treated surface
US20220375753A1 (en) Doping Techniques
TW202405904A (zh) 使用氣相以及液相塗覆來形成電荷層的方法
US11705335B2 (en) Conformal high concentration boron doping of semiconductors
TW202411449A (zh) 用於選擇性鉬沉積之方法
US12125714B2 (en) Methods for forming trench structures in substrates
US11837473B2 (en) Methods for near surface work function engineering
KR20220116254A (ko) 트렌치 구조들 내의 선택적 텅스텐 증착
TWI673788B (zh) 用於晶圓釋氣控制的方法
WO2020051116A1 (en) Methods of forming silicon-containing layers
US20240055265A1 (en) Treatment methods for silicon nanosheet surfaces
TWI858954B (zh) 利用先進控制方式的整合cmos源極汲極形成