TW202405468A - 用於識別有缺陷的電連接的方法和裝置,以及用於產生經訓練的計算模型的方法 - Google Patents
用於識別有缺陷的電連接的方法和裝置,以及用於產生經訓練的計算模型的方法 Download PDFInfo
- Publication number
- TW202405468A TW202405468A TW112112521A TW112112521A TW202405468A TW 202405468 A TW202405468 A TW 202405468A TW 112112521 A TW112112521 A TW 112112521A TW 112112521 A TW112112521 A TW 112112521A TW 202405468 A TW202405468 A TW 202405468A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- surface contact
- electrical connection
- trained
- surface contacts
- Prior art date
Links
- 238000005094 computer simulation Methods 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 65
- 230000002950 deficient Effects 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 169
- 230000007547 defect Effects 0.000 claims abstract description 135
- 238000010894 electron beam technology Methods 0.000 claims abstract description 69
- 230000006870 function Effects 0.000 claims abstract description 44
- 238000010801 machine learning Methods 0.000 claims abstract description 28
- 238000003860 storage Methods 0.000 claims abstract description 10
- 238000012549 training Methods 0.000 claims description 63
- 238000012360 testing method Methods 0.000 claims description 44
- 238000004806 packaging method and process Methods 0.000 claims description 23
- 238000013528 artificial neural network Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 7
- 238000013135 deep learning Methods 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 4
- 238000013461 design Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 27
- 230000007935 neutral effect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 238000010998 test method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000006399 behavior Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000002569 neuron Anatomy 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/306—Contactless testing using electron beams of printed or hybrid circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
提供了一種識別基板(10)的有缺陷的電連接的方法,該基板具有第一表面觸點(21)和從該第一表面觸點藉由該基板延伸的第一電連接(20)。該方法包括以下步驟:藉由將電子束(111)引導到該第一表面觸點(21)上,對該第一表面觸點進行充電;在該對該第一表面觸點進行充電的步驟期間,偵測作為時間的函數的第一二次電子訊號(114);將輸入資料(510)輸入到經訓練的計算模型(500),特別是經訓練的機器學習模型,該輸入資料包括或基於該第一二次電子訊號(114);以及接收關於該第一電連接(20)的缺陷資訊(511),作為來自該經訓練的計算模型(500)的輸出。進一步描述的是一種用於識別基板的有缺陷的電連接的裝置(100),以及一種儲存經訓練的計算模型(500)的電腦可讀取儲存媒體。
Description
本揭示內容涉及用於識別有缺陷的電連接方法和裝置,這些電連接藉由基板延伸,特別是藉由高級封裝(AP)基板或面板級封裝(PLP)基板延伸。更詳細而言,本文所述的實施例涉及使用電子束結合機器學習技術和人工智慧對基板中的電連接進行非接觸測試,特別是用於識別和表徵缺陷,例如短路、開路和/或漏電。
在許多應用中,有必要對基板進行檢驗,以監測基板的品質。由於在基板的處理期間,例如在基板的塗層期間,可能會出現缺陷,因此對基板進行檢驗以審查缺陷和監測顯示器的品質可能是有益的。
用於製造複雜微電子或微機械部件的半導體基板和印刷電路板通常在製造之前、期間和/或之後進行測試,以決定在基板層上或藉由基板層延伸的導電路徑和互連結構中的缺陷(例如「短路缺陷」或「開路缺陷」)。例如,用於製造複雜的微電子設備的基板可能包括複數個互連路徑,用於連接要被安裝在基板上的半導體晶片。
用於測試這種部件的各種方法是已知的。例如,待測部件的接觸墊可以用接觸探針機械地接觸,以決定該部件是否有缺陷。然而,因為部件和接觸墊由於部件的不斷小型化而變得越來越小,用接觸探針接觸接觸墊可能很困難,甚至有風險在測試期間損壞受測設備。
封裝基板的複雜性正在增加,而設計規則(特徵尺寸)正在大幅減少。在這種基板內,表面觸點(用於以後的倒裝晶片或其他晶片安裝)與封裝基板上的其他表面觸點相連接,以將半導體(或其他)設備互相連接。由於產量減少(測試點數量增加)和接觸可靠性降低(接觸尺寸變小),像電氣-機械探測的電氣測試的標準方法不能滿足大量生產測試的要求。除了尺寸減小和可能損壞接觸墊的問題外,封裝基板的地形導致其他測試方法出現困難,如利用電容式偵測器或電場偵測器的測試方法,因為這類方法有利地具有小的機械間隔。
因此,提供適合可靠和快速地識別複雜微電子設備的電氣連接中的缺陷的測試方法和測試裝置會是有益的。
鑒於上述情況,依據獨立請求項,提供了用於識別基板的有缺陷的電連接的方法和裝置。進一步提供的是產生用於識別有缺陷的電連接的經訓練的計算模型的方法,以及儲存經訓練的計算模型的電腦可讀取儲存媒體。從附屬請求項、說明書和附圖中可以看出進一步的態樣、優點和有益的特徵。
依據一個態樣,提供了一種用於識別基板的有缺陷的電連接的方法,該基板具有第一表面觸點和從該第一表面觸點延伸的第一電連接。該方法包括以下步驟:(a)藉由將電子束引導到該第一表面觸點上,對該第一表面觸點進行充電;(b)在該對該第一表面觸點進行充電的步驟期間,偵測作為時間的函數的第一二次電子訊號;(c)將輸入資料輸入到經訓練的計算模型,特別是經訓練的機器學習模型,該輸入資料包括或基於該第一二次電子訊號;以及(d)接收關於該第一電連接的缺陷資訊,作為來自該經訓練的計算模型的輸出。
該輸入資料可以進一步包括關於該第一表面觸點在該基板上的位置資訊。該經訓練的計算模型可以被配置為基於輸入資料提供該缺陷資訊作為輸出,該輸入資料包括在該對該第一表面觸點進行充電的期間產生的該第一二次電子訊號和該第一表面觸點的該位置資訊。該輸入資料可以可選地包括其他資訊或其他輸入參數,例如關於該基板的資訊和/或關於該第一電連接的資訊,例如該第一電連接的可能影響在該充電期間產生的該第一二次電子訊號的材料資訊和/或電氣性質。
在一些實施例中,該基板是高級封裝基板(AP基板)、面板級封裝(PLP)基板或晶圓級封裝(WLP)基板。
依據另一個態樣,提供了一種產生用於識別基板的有缺陷的電連接的經訓練的計算模型(特別是經訓練的機器學習模型)的方法。該經訓練的計算模型可以接著用於依據本文所述的任何方法識別有缺陷的電連接。該方法包括以下步驟:藉由將電子束引導到第一表面觸點上,對該第一表面觸點進行充電;在該對該第一表面觸點進行充電的步驟期間,偵測作為時間的函數的一二次電子訊號;決定關於從該第一表面觸點延伸的第一電連接的相關聯的缺陷資訊;提供包括輸入資料和該相關聯的缺陷資訊的第一訓練資料集,該輸入資料包括或基於該二次電子訊號;以及藉由用該第一訓練資料集和複數個其他訓練資料集訓練計算模型,產生該經訓練的計算模型,該等其他訓練資料集是類似地為複數個其他表面觸點提供的,該複數個其他表面觸點具有從該複數個其他表面觸點延伸的相應電連接。
該計算模型可以是基於機器學習演算法用該複數個訓練資料集訓練的機器學習模型。
在一些實施例中,該第一訓練資料集包括:(i)在該對該第一表面觸點進行充電的期間產生(直接地或以經處理的形式)的作為時間的函數的該二次電子訊號;(ii)關於該第一表面觸點的位置的位置資訊;以及(iii)指定從該第一表面觸點延伸的該第一電連接是否包括缺陷的相關聯的缺陷資訊。該相關聯的缺陷資訊可以經由一個或多個電壓對比測量來決定。藉由測試複數個表面觸點(其具有從其延伸的有缺陷和/或無缺陷的電連接)以類似的方式產生的複數個其他訓練資料集可以用於訓練計算模型,使得提供一種經訓練的計算模型,該經訓練的計算模型能夠基於包括作為時間的函數的SE訊號的輸入資料識別缺陷。
依據另一個態樣,提供了一種配置為依據本文所述的任何方法識別基板的有缺陷的電連接的裝置。
一種用於如本文所述地識別基板的有缺陷的電連接的裝置可以包括:真空腔室,收容用於放置該基板的平台;電子源,被配置為產生電子束;掃描偏轉器,用於將該電子束引導到第一表面觸點上,以對該第一表面觸點進行充電;二次電子偵測器,被配置為在該對該第一表面觸點進行充電的步驟期間,提供作為時間的函數的第一二次電子訊號;以及資料處理單元,具有儲存一經訓練的計算模型的記憶體,該經訓練的計算模型被配置為接收包括或基於該第一二次電子訊號的輸入資料,並提供關於從該第一表面觸點延伸的第一電連接的缺陷資訊作為輸出。
依據另一個態樣,提供了一種儲存經訓練的計算模型(特別是經訓練的機器學習模型)的電腦可讀取儲存媒體。該經訓練的計算模型被配置為:接收輸入資料,該輸入資料包括或基於在對表面觸點進行充電的期間作為時間的函數偵測的二次電子訊號;以及響應於此,提供關於從該表面觸點延伸的電連接的缺陷資訊。
實施例還針對用於實現所揭露的方法的裝置,並且包括用於執行用於執行每個所描述的方法態樣的裝置零件。這些方法態樣可以藉由硬體部件、由適當軟體程式化的電腦、兩者的任何組合或以任何其他方式執行。此外,依據本揭示內容的實施例還針對用於操作所述的裝置的方法和用於製造本文所述的裝置和設備的方法。用於操作所述裝置的方法包括用於實現該裝置的每項功能的方法態樣。
現在將詳細參考各種示例性實施例,其中一個或多個例子在每個圖式中得到說明。每個例子都是以解釋的方式提供的,並不意味著是一種限制。例如,作為一個實施例的一部分所說明或描述的特徵可以在其他實施方式上使用或與其他實施例一起使用,以產生進一步的實施例。本揭示內容旨在包括這種修改和變化。在下面的附圖描述中,相同的附圖標記指的是相同的部件。只描述了與各個實施例有關的差異。附圖中所示的結構不一定是按真實比例描繪的,而是用來更好地理解實施例。
多年來,為了減少半導體封裝的空間要求,封裝基板的複雜性一直在增加。傳統的半導體封裝是由半導體晶圓製造而成,然後再進行切分和封裝。然後,半導體封裝可以與其他微電子部件一起安裝在印刷電路板(PCB)上。
為了降低製造成本和空間要求,近年來封裝技術有了進一步的發展,提出了諸如2.5D IC、3D-IC、晶圓級封裝(WLP)(如扇出式(fan-out)WLP或扇入式(fan-in)WLP)和面板級封裝(PLP)等技術。在WLP技術中,積體電路在切分前被封裝起來,同時仍是晶圓的一部分。因此,所得的封裝實際上與晶圓的尺寸相同。
「2.5D積體電路」(2.5D IC)和「3D積體電路」(3D IC)將多個裸晶(die)結合在單個整合封裝中。在這裡,將兩個或更多個未封裝的裸晶放置在一個封裝基板上,例如在一個矽插板上。在2.5D積體電路中,裸晶是並排放置在封裝基板上的,而在3D積體電路中,至少有一些裸晶放置在其他裸晶的上面。該組件可以作為單一的部件進行封裝,與傳統的2D電路板組件相比,這可以降低成本和尺寸。
封裝基板通常包括複數個設備與設備之間的電氣互連路徑,用於在要放置在封裝基板上的裸晶之間提供電連接。設備與設備之間的電氣互連路徑可以呈一個複雜的連接網路藉由封裝基板的主體、與在基板表面處曝露的端點(在本文稱為表面觸點)垂直地(垂直於封裝基板的表面)和/或水平地(平行於封裝基板的表面)延伸。
為了降低製造成本,製造的面板級基板被配置為用於在單個整合封裝中整合複數個設備(例如,可能是異質(例如可能有不同的尺寸和配置)的晶片/裸晶)。面板級基板通常為放置在其表面上的複數個晶片/裸晶提供晶片位點(chip site)(例如在其一側或兩側),以及藉由封裝基板的主體延伸的複數個設備與設備之間的電氣互連路徑。值得注意的是,面板級基板的尺寸不限於晶圓的尺寸。例如,面板級基板可以是矩形或具有另一種形狀。具體來說,面板級基板可以提供比典型晶圓的表面積更大的表面積,例如,1000 cm²或更大。例如,面板級基板的尺寸可以是30 cm x 30 cm或更大,60 cm x 30 cm或更大,60 cm x 60 cm或更大,或比這更大。
高級封裝(AP)基板在諸如矽晶圓之類的晶圓上或晶圓內提供設備與設備之間的電氣互連路徑。例如,AP基板可以包括矽穿孔(Through Silicon Via;TSV)(其例如是在矽插板中提供的)或其他藉由AP基板延伸的導體線。面板級封裝基板通常由複合材料提供,例如印刷電路板(PCB)的材料或其他複合材料,包括例如陶瓷和玻璃材料。
由於表面觸點的幾何形狀和密度,和/或由於封裝基板的尺寸可能不同於傳統裸晶或印刷電路板的尺寸,傳統的測試裝置可能無法被調適為或不適合測試高級封裝基板或面板級封裝基板。本揭示內容涉及用於識別具有複數個密集佈置的表面觸點和分別延伸於兩個或更多個表面觸點之間的複數個電連接的基板中的缺陷的方法和裝置。特別是,本文所述的方法和裝置可以適用於測試封裝基板,這些封裝基板被配置為用於將複數個設備整合在一個整合封裝中,並且可以包括在第一表面觸點與至少一個第二表面觸點之間延伸的至少一個設備與設備之間的電氣互連路徑。
本文所使用的「表面觸點」可以理解為電氣互連路徑(在本文也稱為「電連接」)的端點,這些端點在基板表面處曝露,使得電子束可以被引導到表面觸點上,以對表面觸點進行無接觸充電或探測。表面觸點可以用於與要放置在基板表面上的晶片/裸晶進行電接觸,例如經由焊接。例如,表面觸點可以被配置為焊料凸塊。
圖1示意性地顯示了依據本文所述的實施例,用於識別電子連接(例如藉由基板10延伸的互連路徑和/或導孔)中的缺陷的裝置100。裝置100可以包括真空腔室101,該真空腔室可以是專門配置為用於測試的測試腔室,或者該真空腔室可以是更大的真空系統的一個真空腔室,例如基板製造或處理系統的處理腔室。例如,該裝置可以被配置為整合在基板處理系統中的聯機檢驗裝置。
真空腔室101可以收容平台105,例如可動平台,用於在其上放置基板10。裝置100進一步包括用於產生電子束的電子源120,用於將電子束偏轉到基板上的預定位置的掃描偏轉器130,以及用於偵測在電子束撞擊之後從基板發射的二次電子的電子偵測器140。
如圖1中示意性地顯示的那樣,基板10包括第一表面觸點21和第一電連接20,該第一電連接從第一表面觸點21藉由基板延伸,例如延伸到可能位於與第一表面觸點21相同的基板表面上或可能位於相對的基板表面(圖式中未顯示)上的一個或多個其他表面觸點。基板10可以包括複數個表面觸點和從該複數個表面觸點延伸的複數個電連接,例如10.000個或更多個電連接,特別是100.000個或更多個電連接,甚至1.000.000個或更多個電連接。依據本文所述的方法,可以檢驗從該複數個表面觸點延伸的該複數個電連接,以識別有缺陷的連接。
裝置100包括具有電子源120(例如熱場發射器)的電子束柱110,該電子源被配置為產生沿著電子束路徑115朝向基板傳播的電子束111。電子束111可以被引導(特別是聚焦)到基板上的預定位置上。具體而言,裝置100可以包括掃描偏轉器130,該掃描偏轉器被配置為將電子束111引導到表面觸點上,例如如圖1中所描述的第一表面觸點21上。藉由將電子束111引導到表面觸點上,可以對表面觸點和從表面觸點延伸的電連接進行充電,特別是負充電。
在一些實施例中,可以將電子束111聚焦於基板10的表面上,例如藉由聚焦透鏡125,特別是磁性和/或靜電聚焦透鏡。具體而言,聚焦透鏡125可以被配置為將電子束111聚焦到第一表面觸點21上,以便以有針對性的方式對第一表面觸點21進行充電。
可以可選地沿著電子束路徑115提供其他的射束-光學部件171以影響電子束111,例如聚光透鏡和/或像差改正器,例如消像散器(stigmator)和/或色譜儀(chromator)。
在一些實施例中,電子束111的電子能量(即電子束111的電子在基板表面上的著陸能量)可以高於中性充電點。本文所用的「中性充電點」指的是電子束的一種電子能量,在電子束撞擊未充電的表面觸點上時,該電子能量不會改變該未充電的表面觸點上的電荷,因為在撞擊之後從基板發射的訊號電子量基本上與由電子束傳輸到表面觸點的電子量對應。在一些實施例中,中性充電點可以與1.5 keV與3 keV之間(特別是約2 keV)的電子束111的電子能量對應。
以高於中性充電點的著陸能量撞擊基板的電子產生從基板發射的二次電子的機率可能減少,使得基板在被電子束以高於中性充電點的電子能量撞擊時被負充電。以低於中性充電點的著陸能量撞擊基板的電子產生離開基板的二次電子的機率可能增加,使得基板可能在被電子束以低於中性充電點的電子能量撞擊時放電。
在一些實施例中,電子束111的電子能量可以為5 keV或更大,特別是約10 keV,特別是高於中性充電點的電子能量。因此,在撞擊之後從基板發射的訊號電子量通常小於由電子束111傳輸到基板的電子量。因此,負電荷可以由電子束111傳輸到表面觸點,使得表面觸點,連同從其延伸的電連接,可以被負充電。本文所使用的「充電」可以特別涉及將負電荷(即電子)施加到表面觸點,以導致從表面觸點延伸的電連接的預定(負)電勢。
裝置100進一步包括電子偵測器140,該電子偵測器被配置為偵測從基板10發射的二次電子113,特別是在電子束111的撞擊期間。電子偵測器140可以被配置為偵測在用電子束111對第一表面觸點21進行充電的期間發射的二次電子(SE),以提供在充電期間作為時間的函數的二次電子訊號114。本文所使用的「二次電子訊號」或「SE訊號」可以指在對表面觸點進行充電的過程中由表面觸點發射的二次電子的作為時間的函數的數量。SE的數量取決於表面電壓。具體來說,二次電子訊號114包括關於充電期間表面電壓的時間相依性的資訊。圖1示意性地將二次電子訊號114說明為一個曲線圖,該曲線圖顯示在充電期間作為時間(y軸線)的函數的偵測到的SE產量(x軸線)。在充電期間,可以在不連續的時間段測量SE產量(例如每100奈米,直到達到飽和值),以提供作為(不連續)時間函數的二次電子訊號114。
在一些實施例中,電子偵測器140包括Everhard-Thornley偵測器。用於訊號電子的能量濾波器可以佈置在電子偵測器140的前面,特別是在Everhard-Thornley偵測器的前面。能量濾波器可以包括例如配置為設定在預定電勢上的網格電極。能量濾波器可以使低能量的訊號電子能夠受到抑制。能量濾波器可以被設定為最佳化電壓對比偵測。因此,電子偵測器140偵測到的訊號強度可以取決於訊號電子的能量,該能量表明表面觸點是否置於預定的電勢下。
值得注意的是,如果由傳統的掃描電子顯微鏡拍攝表面區域的影像,一般只對每個像素的SE產量感興趣,而不是對充電過程期間SE訊號的時間相依性感興趣,這使本文揭露的實施例與傳統的成像掃描電子顯微鏡有所區別。
在用電子束111充電的期間產生的二次電子訊號114與時間有關,因為在充電期間,第一表面觸點上的負電荷量增加,這會由於第一表面觸點的負電勢越來越大,而增加了二次電子的產量。進一步地,二次電子訊號114的時間過程取決於第一電連接20的電氣特性,例如第一電連接的電容和/或與相鄰電連接的交叉電容。具體來說,小電容電連接快速充電,使得二次電子訊號114隨時間快速上升,而大電容電連接則緩慢充電,使得二次電子訊號114隨時間緩慢上升。在表面觸點的充電期間,隨時間變化的二次電子訊號114一般可以遵循S形曲線,即一開始在電子束最初撞擊時緩慢上升,在中心部分陡然上升,並朝向飽和值緩慢上升,該飽和值對應於第一電連接的一個電勢,該電勢不再因電子束的撞擊而增加(因為幾乎沒有任何二次電子可以離開表面)。然而,在現實中,二次電子訊號的時間相依性可能會顯示出與這種S形曲線的偏差,例如,由於交叉電容效應、相鄰表面觸點之間的交互作用、電荷累積效應、缺陷和/或其他效應。
如果一個電連接由於缺陷而中斷(即如果存在「開路」缺陷),那麼相應的電連接的電容比預期的要小,這將導致二次電子訊號隨著時間的推移意外地快速上升。如果一個電連接由於缺陷而與另一個電連接短路(即如果存在「短路」缺陷),那麼相應的電連接的電容就會比預期的大,這將導致在充電期間二次電子訊號隨著時間的推移意外地緩慢上升。因此,如果知道在無錯失情況下相應電連接的SE訊號是怎樣的,那麼在表面觸點的充電期間作為時間的函數產生的二次電子訊號可以提供關於與表面觸點連接的電連接的缺陷資訊。
基於充電期間產生的二次電子訊號可靠地決定關於電連接的缺陷資訊可能具有挑戰性,因為充電期間產生的二次電子訊號的時間相依性可能取決於複數個因素,例如可能存在的缺陷的缺陷類別和基板上相應表面觸點的位置。例如,位於基板的拐角或邊緣附近的表面觸點,在充電時產生的二次電子訊號可能通常與位於基板中心區域的表面觸點不同,例如,由於周圍表面觸點的密度變化,這些變化可能導致會改變SE產量的時間行為的交叉電容效應。特別是,電連接的電氣特性以及因此在充電時產生的SE訊號可能取決於電連接從以延伸的相應表面觸點的位置。
在一些實施例中,基板的複數個表面觸點中的每個表面觸點或至少具有對應「位置識別碼」的表面觸點的子集,如果沒有缺陷,在對其充電時可以產生相應特性的二次電子訊號。二次電子訊號的時間相依性的位置相依性可能使可靠地決定關於電連接的缺陷資訊變得特別具有挑戰性。
鑒於上述情況,本文所述的裝置和方法提供了一種即使基板有大量的表面觸點,並且這些表面觸點可能在其充電期間分別產生特性二次電子訊號,也能夠可靠地識別基板的有缺陷的電連接的方法。
正如在圖1中示意性地描述的那樣,裝置100包括資料處理單元160(例如電腦),該資料處理單元包括經訓練的計算模型500(其例如儲存在該資料處理單元的記憶體中),該經訓練的計算模型被配置為接收輸入資料510,該輸入資料包括或基於作為時間的函數的第一二次電子訊號114,並且該經訓練的計算模型被配置為提供關於第一電連接20的缺陷資訊作為輸出。
在一些實施例中,經訓練的計算模型是機器學習模型,特別是基於深度學習的模型,該模型先前已經用相應的訓練資料集進行了訓練,如下文所述。在一些實施例中,機器學習模型可以基於神經網路,特別是具有至少一個隱藏層的深度神經網路(DNN),例如具有三個或更多個層的深度神經網路。也可以利用層數較少的神經網路,這取決於基板的複雜性和充電期間影響SE訊號的參數數量。本文提到深度神經網路(DNN)的描述同樣可以適用於一般的神經網路(NN)和其他人工智慧(AI)計算模型,特別是機器學習(ML)計算模型。具體來說,計算模型可以包括一個輸入層、一個輸出層,以及輸入層與輸出層之間的一個或多個隱藏層。然而,依據本文的實施例使用的計算模型不限於基於具有隱藏層的DNN,並且在一些實施例中,輸入資料(特別是包括二次電子訊號,以及可選地,相應的表面觸點的位置)與輸出資料(特別是包括缺陷資訊)之間的關係可能更加簡單明瞭。例如,輸入資料和缺陷資訊可以經由基於if-else的關係聯繫起來,該關係提供了一方面的從SE訊號擷取的一個或多個特性和相應電觸點的位置資訊與另一方面的相應缺陷資訊之間的映射。換句話說,計算模型不限於具有複數個層的基於深度學習的模型。
經訓練的計算模型500被配置為接收輸入資料510,該輸入資料包括或基於第一二次電子訊號114。例如,輸入資料510可以包括呈未處理形式或經處理形式的二次電子訊號114,例如二次電子訊號114的一個或多個部分(例如直到達到第一表面觸點的預定閾值電勢的初始部分;或二次電子訊號114在充電期間的一個或多個預定時間的變化或陡峭度值)。在一些實施例中,輸入資料510可以包括從充電開始到某一時間點(例如直到達到預定電勢)的作為時間的函數的二次電子訊號114。
輸入資料510可以可選地包括其他資訊,特別是關於第一表面觸點21在基板上的位置的位置資訊。例如,輸入資料510可以包括第一表面觸點21在基板上的(絕對)位置(例如基板表面上的x坐標和y坐標)或第一表面觸點21相對於一個或多個其他表面觸點的相對位置(例如「拐角位置」、「邊緣位置」、「中心位置」、緊鄰觸點的數量等)。在一些實施例中,位置資訊可以包括位置識別碼,該位置識別碼表徵該複數個表面觸點中的第一表面觸點的位置,和/或表徵該複數個電連接中的第一電連接的位置。在一個例子中,位置識別碼是「n, m」,表示一個表面觸點在二維表面觸點陣列的第n列和第m行的表面觸點中,和/或位置識別碼是「x」,其中x識別具有共同電氣特性的表面觸點的子組,受測的表面觸點屬於該子組,n 、m、x為整數。
在一些實施例中,充電期間作為時間的函數的SE訊號和相應表面觸點的位置資訊兩者可以用作輸入參數(即作為輸入資料的一部分),以可靠地擷取缺陷資訊作為來自計算模型的輸出。如上所述,每個表面觸點位置可以導致相應的特性SE訊號,或者相應的表面觸點子組可以由相應的典型SE訊號表徵,使得如果「SE訊號」和「位置資訊」兩者都作為對計算模型的輸入參數,可以可靠地擷取缺陷資訊。
可選地,輸入到計算模型的輸入資料可以包括以下資訊中的任一者或多者:(1)關於基板的資訊,特別是基板類型、基板材料、一個或多個基板層材料、基板設計規則和/或基板識別碼。例如,基板識別碼可以定義特定基板類型上存在的電連接和/或表面觸點,例如電連接的數量和佈置。如果同一基板識別碼的基板先前已經過多次測試,並且計算模型已經用由所述測試擷取的訓練資料集進行了訓練,那麼作為輸入資料的一部分的基板識別碼可以提高擷取到的缺陷資訊的可靠性。(2)關於第一電連接的資訊,特別是電容值,提供關於與相鄰電連接的交叉電容的資訊的交叉電容值,與第一電連接連接的表面觸點數量,相鄰表面觸點數量,和/或表徵電連接的類型、佈置和/或電氣特性的連接識別碼。例如,如果具有相同連接識別碼的電連接先前已經過多次測試,並且計算模型已經用由所述測試擷取的訓練資料集進行了訓練,那麼作為輸入資料的一部分的連接識別碼可以提高擷取到的缺陷資訊的可靠性。
經訓練的計算模型500可以被配置為提供關於第一電連接20的缺陷資訊作為輸出。在可以與本文所述的其他實施例相結合的一些實施例中,由經訓練的計算模型提供的缺陷資訊包括關於第一電連接是否似乎有缺陷的資訊。特別是,缺陷資訊可以包括二進位缺陷值(例如「0」=「無缺陷」;「1」=「缺陷」)。可選地,如果偵測到缺陷,那麼缺陷資訊可以進一步包括缺陷類別,例如短路缺陷、開路缺陷或漏電缺陷。替代性或附加性地,如果偵測到缺陷,那麼缺陷資訊可以包括定位缺陷在基板處或基板中的位置的缺陷位置。在一些實施例中,缺陷位置可以指定有缺陷的電連接在基板處或基板中的位置(例如「位置識別碼」,其識別基板的該複數個電連接中有缺陷的電連接)。在一些實施例中,缺陷位置可以進一步識別沿著有缺陷的電連接的缺陷位置(例如,定位兩個特定表面觸點之間的缺陷位置,或定位兩個特定電連接之間的交點處的缺陷,例如在短路缺陷的情況下)。替代性或附加性地,缺陷資訊可以進一步包括表徵缺陷資訊的可靠性的可靠性資訊。例如,在一些情況下,經訓練的計算模型可能以90%或更大的高可靠性偵測到缺陷和/或特定的缺陷類別。在其他情況下,例如,如果二次電子訊號114只是略微偏離無缺陷連接的預期二次電子訊號,那麼經訓練的計算模型可能無法以高可靠性識別缺陷。例如,經訓練的機器學習模型可以提供包括可靠性值(其例如以%表示)的缺陷資訊,該可靠性值表明偵測到的缺陷和/或偵測到的缺陷類別或缺陷位置實際存在的可靠性。
在可以與本文所述的其他實施例相結合的一些實施例中,基板具有複數個表面觸點,並有相應的電連接從其延伸,特別是10.000個或更多個、100.000個或更多個、甚至1.000.000個或更多個表面觸點,這些表面觸點依據本文所述的測試方法連續測試。特別是,該複數個表面觸點中的每一者可以如下進行測試:藉由將電子束引導到表面觸點上,例如藉由用掃描偏轉器130進行偏轉,對表面觸點進行充電(階段(a))。用電子偵測器140作為時間的函數偵測在相應表面觸點的充電期間產生的SE訊號(階段(b))。產生基於SE訊號,以及可選地基於相應表面觸點的位置的輸入資料,並將輸入資料輸入到經訓練的計算模型500(階段(c))。接收關於從相應的表面觸點延伸的電連接的缺陷資訊作為來自經訓練的計算模型500的輸出(階段(d))。因此,藉由將電子束偏轉到與相應的電連接連接的表面觸點上,藉由在充電期間作為時間的函數偵測SE訊號,以及藉由利用經訓練的計算模型500(特別是經訓練的機器學習模型,更特別是經訓練的基於深度學習的模型)分析SE訊號,可以連續測試複數個電連接。
在一些實施例中,基板10是配置為提供多設備的封裝內互連(multi-device in-package-interconnection)的高級封裝基板或面板級封裝基板,第一電連接是設備與設備之間的電氣互連路徑。例如,基板可以是面板級封裝(PLP)基板、晶圓級封裝(WLP)基板或微型LED基板。封裝基板可以包括複數個的1.000.000個或更多個表面觸點,並有相應的電連接從其延伸,它們全都可以連續進行測試。
在一些實施例中,該複數個表面觸點分佈在16 cm²或更大(特別是25 cm²或更大,更特別是100 cm²或更大,甚至225 cm²或更大)的基板表面積或基板表面子面積上。該方法可以包括以下步驟:用掃描偏轉器130將電子束111連續偏轉到該複數個表面觸點上,以利用經訓練的計算模型對從該複數個表面觸點延伸的電連接進行連續充電和測試。
在一些實施例中,掃描偏轉器130可以提供16 cm²或更大(特別是100 cm²或更大,更特別是225 cm²或更大)的偏轉面積(即可以藉由在不移動平台105的情況下用掃描偏轉器130偏轉電子束達到的基板表面積)。大的偏轉面積可以快速、準確地測試大量的電連接,因為不需要移動基板來測試該複數個電連接。特別是,可以在不移動平台的情況下,藉由將電子束偏轉到晶片位點的表面觸點上,來測試基板表面上至少一個完整的晶片位點。
經訓練的計算模型500可以在前導訓練階段中如下產生:藉由機器學習演算法用複數個訓練資料集訓練計算模型(特別是機器學習模型)。每個訓練資料集包括輸入資料(其包括或基於在表面觸點的充電期間作為時間函數偵測到的SE訊號)和關於從與所述輸入資料相關聯的所述表面觸點延伸的電連接的缺陷資訊。輸入資料可以可選地包括上述的任何其他輸入參數,特別是關於相應表面觸點的位置的位置資訊。
在產生經訓練的計算模型500之後,經訓練的計算模型500模型可以用於基於在充電期間產生的SE訊號,可靠和快速地檢查特定的電連接是否有缺陷。
在可以與本文所述的其他實施例相結合的一些實施例中,該裝置進一步包括放電設備,該放電設備用於對基板的至少一部分進行放電,特別是用於在對第一表面觸點進行充電之前和/或之後對第一表面觸點進行放電。例如,第一表面觸點可以在充電之前放電,以確保充電從第一表面觸點的預定電勢開始。例如,如果在充電之前第一表面觸點上已經存在複數個電荷,那麼由於現有的電荷影響了SE產量,二次電子訊號114看起來會與預期不同。因此,在充電和檢驗之前對第一表面觸點進行放電可能是有益的。特別是,複數個表面觸點中的每一者可以在其充電和檢驗之前放電。
替代性或附加性地,第一表面觸點可以在對第一表面觸點的充電和檢驗之後放電。檢驗後的放電減少或避免了基板表面上的電荷累積,這種電荷累積可能會扭曲後續檢驗測量的結果。特別是,基板表面上的電荷可能會使電子束偏轉,和/或可能會影響由電子偵測器偵測到的SE訊號,例如,如果帶電的表面觸點被佈置在當前測試的第一表面觸點附近。因此,在充電和檢驗之後對第一表面觸點進行放電可能是有益的。特別是,複數個表面觸點中的每一者可以在其充電和檢驗之後放電。特別是,複數個表面觸點中的每個表面觸點在檢驗之前和之後都可以放電。
在一些實施例中,放電設備可以包括以下任何一項:配置為產生第二電子束進行放電的第二電子源、配置為對大面積的基板表面進行放電的淹沒式電子槍(electron flood gun)和/或UV放電燈。第二電子源可以被配置為產生具有第二電子能量的第二電子束,該第二電子能量與電子束111的電子能量不同。特別是,第二電子束的第二電子能量可以低於中性充電點,例如2 keV或更小,例如約1.5 keV,使得第二電子束可以用於從基板移除電荷。
圖2A-2C示意性地說明了識別有缺陷的電連接的方法。圖2A顯示了對從第一表面觸點21延伸的第一電連接20的測試,其中第一電連接20沒有缺陷。將電子束111引導到第一表面觸點21上,以對第一表面觸點21進行充電,並且在充電期間用電子偵測器140偵測從第一表面觸點發射的二次電子113。偵測在充電期間作為時間的函數的與SE產量對應的第一二次電子訊號114,並將其作為輸入資料的一部分輸入(直接地或以經處理的形式)到經訓練的計算模型。輸入資料可以進一步包括關於受測的第一表面觸點21或第一電連接20的位置識別碼或另一種位置資訊。在圖2A的例子中,第一電連接20沒有缺陷,導致第一二次電子訊號114的特性時間相依性(註:SE產量的時間相依性通常取決於受測電連接的位置),使得經訓練的計算模型可以基於輸入資料,決定第一電連接沒有缺陷(「無缺陷」)。
特別是,經訓練的計算模型可能先前已經用藉由測試具有與第一電連接相同的位置識別碼的複數個沒有缺陷(和有缺陷)的電連接擷取的訓練資料集進行了訓練,使得經訓練的計算模型可以基於輸入資料,辨識第一電連接20是否有缺陷。在一些實施例中,在充電期間的一個或多個時間的絕對SE產量、在充電期間的一個或多個時間的SE曲線的陡峭度、終端電勢和/或隨時間變化的SE訊號的特性形狀可以向經訓練的計算模型提供關於第一電連接是否有缺陷以及可能存在何種缺陷類別的指示。
在一些實施例中,如果二次電子訊號114部分和/或完全超出從具有相同位置識別碼和/或相同電氣特性的表面觸點延伸的沒有缺陷的電連接的SE訊號特有的預定範圍224,那麼經訓練的計算模型可以辨識第一電連接20是有缺陷的。與特定位置識別碼相關聯的預定範圍224可以由計算模型藉由用具有相同位置識別碼的複數個訓練資料集進行訓練來定義。例如,預定範圍224可以由計算模型定義為具有相同位置識別碼的沒有缺陷的電連接的隨時間變化的典型(例如,平均)二次電子訊號周圍的範圍。
圖2B顯示了如果第一電連接20有缺陷,對從第一表面觸點21延伸的第一電連接20的測試。具體而言,圖2B中描述的第一電連接20是中斷的,即包括開路缺陷31。因此,第一電連接的電容減少了,這導致偵測到的二次電子訊號114'更快地上升,因為第一電連接更快地充電。經訓練的計算模型可以根據包括二次電子訊號114'的輸入資料辨識第一電連接20是有缺陷的,並包括開路缺陷31。進一步地,缺陷資訊和缺陷位置的可靠性可以可選地包括在由經訓練的計算模型提供的輸出資料中。
二次電子訊號114'具有出乎意料地高的陡峭度或梯度,這可以對經訓練的計算模型表明,第一電連接是有缺陷的,特別是中斷的。替代性或附加性地,經訓練的計算模型可以辨識,二次電子訊號114'超出了預定範圍224,該預定範圍是由計算模型基於用複數個訓練資料集進行的訓練為與相同位置識別碼相關聯的沒有缺陷的電連接定義的。
圖2C顯示了如果第一電連接具有另一種缺陷,對從第一表面觸點21延伸的第一電連接20的測試。具體而言,圖2C中描述的第一電連接20與第二電連接24短路,即包括短路缺陷32。因此,第一電連接的電容增加了,這導致偵測到的二次電子訊號114''更慢地上升,因為第一電連接更慢地充電。經訓練的計算模型可以根據包括二次電子訊號114''的輸入資料辨識第一電連接20是有缺陷的,並包括「短路」缺陷31。
二次電子訊號114''在初始部分中具有出乎意料地緩慢的陡峭度或梯度,這可以對經訓練的計算模型表明,第一電連接是有缺陷的,特別是短路的。替代性或附加性地,經訓練的計算模型可以辨識,二次電子訊號114''超出了預定範圍224,該預定範圍是由計算模型基於用複數個訓練資料集進行的訓練為與相同位置識別碼相關聯的沒有缺陷的電連接定義的。
如果偵測到短路缺陷,那麼隨後可以用電子束111對相鄰電連接的一個或多個表面觸點進行充電,以進一步表徵缺陷,例如用於決定缺陷位置。例如,如果隨後在對第二表面觸點22進行充電時產生的二次電子訊號從出乎意料地高的SE產量開始,那麼可以將短路缺陷31識別為位在第一電連接20與從第二表面觸點22延伸的第二電連接24之間。替代性或附加性地,可靠性值可以包括在由經訓練的計算模型提供的輸出資料中。例如,如果SE訊號遠遠超出預定範圍224,或具有與沒有缺陷的電連接的SE訊號的預期梯度強烈不同的梯度,那麼偵測到的缺陷的可靠性值可能很高(例如接近100%)。
圖2D顯示了在表面觸點的充電期間作為時間t的函數偵測的二次電子訊號214的一些其他例子,這些表面觸點分別與有缺陷的電連接連接。在充電期間,不同的缺陷分別導致了不同的SE訊號。在一些實施例中,如果作為時間函數的二次電子訊號超出預定範圍224(其由圖2D中的灰色區域說明),那麼經訓練的計算模型可以將相應的電連接識別為是有缺陷的。預定範圍224可以由計算模型基於用複數個訓練資料集訓練計算模型來定義。
在一些實施例中,對於表徵表面觸點位置的複數個位置識別碼中的每個位置識別碼,可以由經訓練的計算模型定義相應的預定範圍。預定範圍可以由計算模型定義,作為用相應的多個訓練資料集進行訓練的結果,其中每個訓練資料集包括SE訊號、識別基板上相應表面觸點的位置的位置資訊(例如,位置識別碼),以及指定相應的電連接是否有缺陷的缺陷資訊。
圖3示意性地說明了測試從第二表面觸點22延伸的第二電連接24的方法。第二表面觸點22的位置識別碼與圖2A中測試的第一表面觸點21不同。具體來說,第二表面觸點22位於(在圖3的截面上)兩個相鄰的表面觸點之間,這導致第二電連接24與第一電連接20相比,所經歷的交叉電容增加。因此,假設第一電連接和第二電連接都沒有缺陷,在第二表面觸點22的充電期間作為時間的函數產生的二次電子訊號314與在第一表面觸點21的充電期間作為時間的函數產生的二次電子訊號114(見圖2A)不同。
二次電子訊號314連同表徵第二表面觸點22的位置的相應位置識別碼作為輸入資料的一部分提供給經訓練的計算模型,經訓練的計算模型提供關於第二電連接24的缺陷資訊(這裡:「無缺陷」)作為輸出。特別是,如果二次電子訊號314在為具有相應位置識別碼的表面觸點定義的預定範圍內,那麼經訓練的計算模型可以識別沒有缺陷存在。
在可以與本文所述的其他實施例相結合的一些實施例中,計算模型被配置為基於針對分別表徵一個或多個表面觸點的位置的複數個位置識別碼中的每個位置識別碼的訓練資料集,定義可以與在具有相應位置識別碼的表面觸點的充電期間測得的二次電子訊號進行比較的相應預定範圍,以決定表面觸點是否與有缺陷的電連接連接。
圖4示意性地說明了依據本文所述的實施例,識別基板10的有缺陷的電連接的方法。基板10可以是PLP基板,該PLP基板包括複數個晶片位點401、402、403,每個晶片位點被配置為放置相應的晶片,並且1.000個或更多個設備與設備之間的電氣互連路徑可以藉由PLP基板從每個晶片位點延伸到一個或多個其他晶片位點。例如,基板可以包括兩對、三對或更多對相關聯的晶片位點,1.000個或更多個設備與設備之間的電氣互連路徑(其可選擇地正好有兩個表面觸點點,即一對中的每個晶片位點中有一個)可以藉由封裝基板在每對晶片位點之間延伸,正如圖4中針對上部晶片位點對示意性地描述的那樣。
位於第一晶片位點401處的該複數個表面觸點中的每個表面觸點可以具有對應的位置識別碼。佈置在不同晶片位點處的對應位置處的表面觸點可以具有對應的位置識別碼。例如,在圖4中說明為黑色圓圈、分別佈置在相應晶片位點的左上角處的三個表面觸點可以具有對應的位點識別碼,因為從其延伸的電連接的電氣特性可能類似或基本相同。或者,特定基板類型的每個表面觸點可以具有相應的位置識別碼。在具有相同位置識別碼的表面觸點充電時產生的二次電子訊號的在其充電期間作為時間的函數的行為可能大體類似或相同。
依據在充電時導致類似或相同的SE訊號的相應電氣性質將表面觸點和相應的電連接分組,並且每一組具有相應的位置識別碼,有利於訓練計算模型和提高由計算模型作為輸出提供的缺陷資訊的可靠性。具體而言,經訓練的計算模型可以定義與相應位置識別碼相關聯的SE訊號的特性時間行為(具體而言,就是上文解釋的「預定範圍」),該特性時間行為表明特定的缺陷或沒有缺陷的電連接。
圖5是依據本文所述的實施例,說明利用經訓練的計算模型500識別有缺陷的電連接的方法的方塊圖。經訓練的計算模型500可以儲存在電腦可讀取儲存媒體中,例如電腦記憶體中。
依據本文所述的實施例,經訓練的計算模型500被配置為接收包括或基於在表面觸點的充電期間作為時間的函數偵測的二次電子訊號114的輸入資料510,並被配置為響應於此,提供關於從表面觸點延伸的電連接的缺陷資訊511作為輸出。
如圖5中示意性地描述的那樣,在用電子束對表面觸點進行充電的期間,二次電子113被電子偵測器140偵測,並且在充電期間作為時間的函數偵測的二次電子訊號114被轉發到輸入資料產生器515,該輸入資料產生器基於二次電子訊號114提供輸入資料510。輸入資料產生器515可以基於二次電子訊號114並可選地基於其他輸入參數(特別是基於關於受測表面觸點的位置的位置資訊,特別是位置識別碼)產生輸入資料510。輸入資料510可以可選地包括其他資訊,例如關於基板的資訊和/或關於電連接的資訊,這些資訊可以有利於經訓練的計算模型500識別缺陷。
經訓練的計算模型500提供缺陷資訊511作為輸出,缺陷資訊511表明電連接是否有缺陷。缺陷資訊還可以包括缺陷類別、缺陷位置和/或可靠性值。
經訓練的計算模型500可以由前導訓練階段產生。訓練可以包括產生複數個訓練資料集551,並用該複數個訓練資料集551訓練計算模型501,例如在利用可以取決於要訓練的計算模型501的機器學習演算法的訓練過程550中。
該複數個訓練資料集551中的每個訓練資料集可以包括輸入資料和以其他方式決定的相關聯的缺陷資訊。輸入資料可以包括或基於在相應表面觸點的充電期間偵測到的二次電子訊號,並且可以進一步包括位置資訊。相關聯的缺陷資訊可以例如藉由進行一般已知的電壓對比測量來決定。
例如,關於從第一表面延伸的第一電連接的相關聯的缺陷資訊可以經由一個或多個電壓對比測量來決定,特別是藉由用電子束或第二電子束探測以下任何一項:(i)第一表面觸點;(ii)應該與第一表面觸點電性連接的一個或多個第二表面觸點;以及(iii)應該與第一表面觸點電性分離的一個或多個第三表面觸點。替代性或附加性地,相關聯的缺陷資訊可以藉由操作員分類「人工地」決定。
每個訓練資料集的輸入資料可以可選地進一步包括關於基板上相應表面觸點的位置的位置資訊,特別是位置識別碼。每個訓練資料集的輸入資料可以可選地包括關於基板和/或關於受測的相應電連接的其他資訊,例如基板識別碼和/或連接識別碼。
在可以與本文所述的其他實施例相結合的一些實施例中,為具有對應位置資訊或對應位置識別碼的表面觸點提供相應的多個訓練資料集。特別是,測試佈置在基板的不同子區域(例如不同晶片位點)的對應位置處或同一類型的不同基板的對應位置處的幾個表面觸點,以為在位置上相關的表面觸點提供多個訓練資料集。
依據相應的位置識別碼對表面觸點進行分組可能是有益的,因為具有對應位置識別碼的表面觸點一般可能會具有類似的電氣性質,這可能會在充電時導致類似或相同的SE訊號。如果訓練資料集不僅包括相應的SE訊號,也包括對應的位置資訊,使得在用於測試時,關於受測電連接的位置資訊也可以用作經訓練的計算模型的輸入參數,那麼可以有利於訓練,並且經訓練的計算模型以後可以提供更可靠的缺陷資訊。
計算模型501可以是機器學習模型,特別是基於深度學習的模型。在一些實施例中,機器學習模型可以基於神經網路,特別是具有至少一個隱藏層的深度神經網路(DNN),例如具有三個或更多個層的深度神經網路。也可以利用具有層數較少的神經網路。
DNN的每一層可以包括多個基本計算元素(CE),在本領域通常稱為維度、神經元或節點。某一層的計算元素藉由連接與後續層的CE連接。前一層的CE和後一層的CE之間的每個連接可以與一個加權值相關聯。
一個給定的隱藏CE可以經由相應的連接接收來自上一層CE的輸入,每個給定的連接都與一個加權值相關聯,該加權值可以應用於給定連接的輸入。加權值可以決定連接的相對強度,從而決定相應輸入對給定CE的輸出的相對影響。給定的隱藏CE可以被配置為計算一個啟動值(例如輸入的加權和),並藉由對計算出的啟動應用啟動函數進一步導出輸出。啟動函數可以是例如恆等函數、決定性函數(例如,線性、S形(sigmoid)、閾值或類似函數)、隨機函數或其他合適的函數。來自給定的隱藏CE的輸出可以經由相應的連接傳輸到後續層的CE。同樣,一個CE的輸出處的每個連接可以與一個加權值相關聯,該加權值可以應用於該CE的輸出,然後該輸出被接收作為後續層的CE的輸入。除了加權值之外,還可以有與連接和CE相關聯的閾值(包括限制函數)。
神經網路的加權值和/或閾值可以在訓練前初步選擇,並可以在訓練期間進一步迭代地調整或修改,以便在經訓練的計算模型中實現最佳的一組加權值和/或閾值。一組用於調整計算模型的權重/閾值的DNN輸入資料在本文中稱為訓練資料集。
需要指出的是,本文揭露的測試方法的教示不受隱藏層數量和/或DNN架構的約束。作為一個非限制性的例子,DNN中的層可以是卷積的、完全連接的、局部連接的、池化/次取樣的、遞迴的,等等。在一些例子中,計算模型是基於if-else的模型。例如,計算模型可以為每個位置識別碼定義一個預定範圍,如果相應的電連接沒有缺陷,那麼相應的SE訊號預期將位於該範圍內。如果在測試期間,測得的SE訊號位於預定範圍中,那麼經訓練的計算模型辨識為「無缺陷」,否則,經訓練的計算模型辨識為「缺陷」。
圖6是依據本文所述的實施例,說明識別有缺陷的電連接的方法的流程圖。
在方框601中,藉由將電子束引導到受測的第一表面觸點上,對第一表面觸點進行充電。
在方框602中,在充電期間作為時間的函數偵測第一二次電子訊號。
在方框603中,基於偵測到的第一電子訊號產生輸入資料。具體而言,輸入資料可以不僅包括第一電子訊號(或其部分或特性),也包括其他資訊,例如關於第一表面觸點的位置資訊,例如表徵第一表面觸點在基板表面上的位置的位置識別碼。將輸入資料輸入到經訓練的計算模型,特別是經訓練的機器學習模型。
在方框604中,接收關於第一電連接的缺陷資訊,作為來自經訓練的計算模型的輸出。缺陷資訊可以表明第一電連接是否有缺陷,如果有,可以進一步包括缺陷類別、缺陷位置和/或可靠性值中的任一者。
在方框605中,該方法的進行方式可以是使電子束偏轉以撞擊第二表面觸點,以對從第二表面觸點延伸的第二電連接進行充電和測試。對第二電連接的檢驗可以與第一電連接類似。
可選地,在充電之前和/或之後,可以對任何表面觸點進行放電,以避免基板上可能對缺陷偵測有負面影響的電荷累積。
圖7是依據本文所述的實施例,說明產生用於識別有缺陷的電連接的經訓練的計算模型的方法的流程圖。
在方框701中,藉由將電子束引導到第一表面觸點上,對第一表面觸點進行充電。
在方框702中,在充電期間作為時間的函數偵測第一二次電子訊號。
在方框703中,決定關於從第一表面觸點延伸的第一電連接的相關聯的缺陷資訊。該相關聯的缺陷資訊可以經由一個或多個電壓對比測量來擷取。例如,可以探測第一表面觸點、應該與第一表面觸點電性連接的一個或多個第二表面觸點和/或應該與第一表面觸點電性分離的一個或多個第三表面觸點,例如用電子束或第二電子束探測。如果第一表面觸點和一個或多個第二表面觸點沒有置於同一電勢上,那麼可以決定「開路」缺陷。如果第一表面觸點和一個或多個第三表面觸點置於同一電勢上,那麼可以決定「短路」缺陷。
在方框704中,提供第一訓練資料集,其包括輸入資料和在方框703中決定的相關聯的缺陷資訊。輸入資料包括或基於二次電子訊號和可選的其他資訊,例如關於第一表面觸點的位置資訊。
在方框705中,藉由用方框704中提供的第一訓練資料集訓練計算模型(特別是利用機器學習演算法來訓練),來產生經訓練的計算模型。
可以藉由測試具有從其延伸的相應電連接的複數個其他表面觸點與第一訓練資料集類似地提供複數個其他訓練資料集,並且可以用該複數個其他表面觸點訓練機器學習模型。特別是,可以測試具有相同位置識別碼的複數個表面觸點,以提供包括所述位置識別碼作為參數的相應訓練資料集。在測試期間使用位置識別碼作為經訓練的計算模型的輸入參數提高了缺陷資訊的可靠性,因為電連接的電氣特性(以及因此的SE產量的時間相依性)可能強烈取決於受測表面觸點在基板上的位置。
例如利用自學習演算法,藉由用可以在使用經訓練的計算模型進行缺陷檢驗和分類的期間產生的其他訓練資料集進行訓練,可以隨著時間的推移進一步改進經訓練的機器學習模型。
依據本文所述的實施例,提供了快速和可靠地識別基板的有缺陷的電連接的方法,這些方法使用經訓練的計算模型,特別是經訓練的機器學習模型和基於深度學習的演算法。在相應表面觸點的充電期間作為時間的函數測量的二次電子訊號被用作經訓練的計算模型的輸入參數。可以給經訓練的機器學習模型其他的輸入參數(例如關於受測表面觸點的位置資訊)。將人工智慧和機器學習技術用於偵測有缺陷的電連接,與基於電壓對比測量的傳統電子束檢驗技術相比,提高了缺陷的可偵測性,並提供更高的缺陷分類準確度和純度。藉由用其他訓練資料集進行訓練,可以隨著時間的推移改進計算模型,使得可以提供自學習和自改進的缺陷偵測演算法。本文所述的方法可以應用於測試具有大量電連接的複雜基板,特別是AP基板和/或PLP基板,其中在充電期間產生的SE訊號可以取決於複數個參數,包括受測表面觸點在基板上的位置。
雖然上述內容是針對一些實施例,但在不偏離其基本範圍的情況下,可以設計出其他和進一步的實施例,並且其範圍是由後面的請求項決定的。
10:基板
20:電連接
21:表面觸點
22:表面觸點
24:電連接
31:開路缺陷
32:短路缺陷
100:裝置
101:真空腔室
105:平台
110:電子束柱
111:電子束
113:二次電子
114:二次電子訊號
115:電子束路徑
120:電子源
125:聚焦透鏡
130:掃描偏轉器
140:電子偵測器
160:資料處理單元
171:射束-光學部件
214:二次電子訊號
224:預定範圍
314:二次電子訊號
401:晶片位點
402:晶片位點
403:晶片位點
500:經訓練的計算模型
501:計算模型
510:輸入資料
511:缺陷資訊
515:輸入資料產生器
550:訓練過程
551:訓練資料集
601:方框
602:方框
603:方框
604:方框
605:方框
701:方框
702:方框
703:方框
704:方框
705:方框
114':二次電子訊號
114'':二次電子訊號
為了能夠詳細理解本揭示內容的上述特徵,可以藉由參考實施例獲得上文簡要概述的本揭示內容的更詳細的描述。附圖與本揭示內容的實施例有關,並描述如下:
圖1顯示了依據本文所述的實施例,用於識別有缺陷的電連接的裝置的示意圖;
圖2A-2C示意性地說明了依據本文所述的實施例,測試電連接的方法;
圖2D顯示了在對相應的表面觸點進行充電的期間作為時間的函數偵測的二次電子訊號的一些例子;
圖3示意性地說明了依據本文所述的實施例,識別有缺陷的電連接的方法;
圖4示意性地說明了依據本文所述的實施例,識別有缺陷的電連接的方法;
圖5是依據本文所述的實施例,說明利用經訓練的機器學習模型識別有缺陷的電連接的方法的方塊圖;
圖6是依據本文所述的實施例,說明識別有缺陷的電連接的方法的流程圖;以及
圖7是依據本文所述的實施例,說明產生用於識別有缺陷的電連接的經訓練的機器學習模型的方法的流程圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記)
無
10:基板
20:電連接
21:表面觸點
100:裝置
101:真空腔室
105:平台
110:電子束柱
111:電子束
113:二次電子
114:二次電子訊號
115:電子束路徑
120:電子源
125:聚焦透鏡
130:掃描偏轉器
140:電子偵測器
160:資料處理單元
171:射束-光學部件
500:經訓練的計算模型
510:輸入資料
511:缺陷資訊
Claims (21)
- 一種識別一基板(10)的有缺陷的電連接的方法,該基板具有一第一表面觸點(21)和從該第一表面觸點延伸的一第一電連接(20),該方法包括以下步驟: (a)藉由將一電子束(111)引導到該第一表面觸點上,對該第一表面觸點進行充電; (b)在該對該第一表面觸點進行充電的步驟期間,偵測作為時間的函數的一第一二次電子訊號(114); (c)將輸入資料(510)輸入到一經訓練的計算模型(500),該輸入資料包括或基於該第一二次電子訊號(114);以及 (d)接收關於該第一電連接(20)的缺陷資訊(511),作為來自該經訓練的計算模型(500)的一輸出。
- 如請求項1所述的方法,其中輸入到該經訓練的計算模型(500)的該輸入資料(510)進一步包括關於該第一表面觸點(21)的位置資訊。
- 如請求項2所述的方法,其中該位置資訊包括該第一表面觸點在該基板上的一絕對位置、該第一表面觸點相對於一個或多個其他表面觸點的一相對位置和一位置識別碼中的至少一者。
- 如請求項1至3中的任一者所述的方法,其中輸入到該經訓練的計算模型的該輸入資料進一步包括以下資訊中的任一者或多者: 關於該基板(10)的資訊,包括一基板類型、一基板材料、一個或多個基板層材料、一基板設計規則和一基板識別碼中的至少一者;以及 關於該第一電連接(20)的資訊,包括一電容值、一交叉電容值、與該第一電連接連接的表面觸點的一數量、相鄰的表面觸點的一數量和一連接識別碼中的至少一者。
- 如請求項1至3中的任一者所述的方法,其中關於該第一電連接的該缺陷資訊包括以下任何一項或多項: 關於該第一電連接(20)是否包括一缺陷的資訊, 一缺陷類別, 一缺陷位置,以及 一可靠性值。
- 如請求項1至3中的任一者所述的方法,其中該基板具有複數個表面觸點,該複數個表面觸點具有從該複數個表面觸點延伸的一相應電連接,並且其中對該複數個表面觸點中的每個表面觸點進行步驟(a)、(b)、(c)、(d),以獲得關於該相應電連接的缺陷資訊。
- 如請求項6所述的方法,其中該基板是一面板級封裝基板或一高級封裝基板,該複數個表面觸點包括1.000.000或更多個表面觸點。
- 如請求項6所述的方法,其中該複數個表面觸點分佈在該基板的16 cm²或更大的一表面積上,該方法進一步包括以下步驟:用一掃描偏轉器(130)將該電子束偏轉到該複數個表面觸點上,以連續對該複數個表面觸點進行充電和測試。
- 如請求項1至3中的任一者所述的方法,進一步包括以下步驟:藉由以下步驟產生該經訓練的計算模型(500): 用複數個訓練資料集(551)訓練一計算模型(501),該複數個訓練資料集分別包括輸入資料和關於一相應電連接的相關聯的缺陷資訊,其中該輸入資料分別包括或基於在對該相應電連接從以延伸的一表面觸點進行充電的期間作為時間的函數偵測的一二次電子訊號。
- 如請求項9所述的方法,其中該輸入資料分別進一步包括關於該表面觸點的位置資訊。
- 一種產生一經訓練的計算模型(500)以識別一基板的有缺陷的電連接的方法,該方法包括以下步驟: 藉由將一電子束(111)引導到一第一表面觸點(21)上,對該第一表面觸點進行充電; 在該對該第一表面觸點進行充電的步驟期間,偵測作為時間的函數的一二次電子訊號(114); 決定關於從該第一表面觸點延伸的一第一電連接(20)的相關聯的缺陷資訊; 提供包括輸入資料的一第一訓練資料集,該輸入資料包括或基於該二次電子訊號和該相關聯的缺陷資訊;以及 藉由用該第一訓練資料集和複數個其他訓練資料集訓練一計算模型,產生該經訓練的計算模型,該等其他訓練資料集是類似地為複數個其他表面觸點提供的,該複數個其他表面觸點具有從該複數個其他表面觸點延伸的一相應電連接。
- 如請求項11所述的方法,其中關於該第一電連接的該相關聯的缺陷資訊是經由一個或多個電壓對比測量決定的。
- 如請求項11或12所述的方法,其中該第一訓練資料集的該輸入資料進一步包括關於該第一表面觸點在該基板上的一位置的位置資訊。
- 如請求項11或12所述的方法,其中為具有對應位置資訊或一對應位置識別碼的表面觸點提供相應的多個訓練資料集。
- 如請求項1或11所述的方法,其中該經訓練的計算模型是一經訓練的機器學習模型,或基於具有至少一個隱藏層的一深度神經網路的一經訓練的基於深度學習的模型。
- 一種用於識別一基板(10)的有缺陷的電連接的裝置(100),該裝置包括: 一真空腔室(101),收容用於放置該基板的一平台(105); 一電子源(120),被配置為產生一電子束(111); 一掃描偏轉器(130),用於將該電子束引導到一第一表面觸點(21)上,以對該第一表面觸點進行充電; 一電子偵測器(140),被配置為在該對該第一表面觸點進行充電的步驟期間,偵測作為時間的函數的一第一二次電子訊號(114);以及 一資料處理單元(160),具有儲存一經訓練的計算模型(500)的一記憶體,該經訓練的計算模型被配置為接收包括或基於該第一二次電子訊號(114)的輸入資料(510),並提供關於從該第一表面觸點(21)延伸的一第一電連接(20)的缺陷資訊作為一輸出。
- 如請求項16所述的裝置,其中該掃描偏轉器(130)被配置為提供16 cm²或更大的一偏轉面積。
- 如請求項16或17所述的裝置,進一步包括一放電設備,用於對該基板的至少一部分進行放電。
- 如請求項16所述的裝置,被配置為執行如請求項1或11所述的方法。
- 一種儲存一經訓練的計算模型(500)的電腦可讀取儲存媒體,該經訓練的計算模型被配置為: 接收輸入資料(510),該輸入資料包括或基於在對一表面觸點進行充電的期間作為時間的函數偵測的一二次電子訊號(114),以及 響應於此,提供關於從該表面觸點延伸的一電連接的缺陷資訊作為一輸出。
- 如請求項20所述的電腦可讀取儲存媒體,其中該經訓練的計算模型(500)是依據請求項11產生的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
WOPCT/EP2022/058992 | 2022-04-05 | ||
PCT/EP2022/058992 WO2023193888A1 (en) | 2022-04-05 | 2022-04-05 | Methods and apparatuses for identifying defective electrical connections, and methods for generating a trained computational model |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202405468A true TW202405468A (zh) | 2024-02-01 |
Family
ID=81579952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112112521A TW202405468A (zh) | 2022-04-05 | 2023-03-31 | 用於識別有缺陷的電連接的方法和裝置,以及用於產生經訓練的計算模型的方法 |
Country Status (2)
Country | Link |
---|---|
TW (1) | TW202405468A (zh) |
WO (1) | WO2023193888A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796947A (en) * | 1973-02-27 | 1974-03-12 | Bell Telephone Labor Inc | Electron beam testing of film integrated circuits |
US7927895B1 (en) * | 2009-10-06 | 2011-04-19 | International Business Machines Corporation | Varying capacitance voltage contrast structures to determine defect resistance |
CN112424826A (zh) * | 2018-07-13 | 2021-02-26 | Asml荷兰有限公司 | 基于机器学习的图案分组方法 |
JP2021028937A (ja) * | 2019-08-09 | 2021-02-25 | キオクシア株式会社 | 検査方法および検査装置 |
-
2022
- 2022-04-05 WO PCT/EP2022/058992 patent/WO2023193888A1/en unknown
-
2023
- 2023-03-31 TW TW112112521A patent/TW202405468A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023193888A1 (en) | 2023-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5619959B2 (ja) | 微小構造欠陥の検出 | |
KR102331291B1 (ko) | 논리 칩 내의 전압 콘트라스트 기반 장애 및 결함 추론 | |
JP4657394B2 (ja) | ウエハにおける欠陥を検知する方法及び装置 | |
JP2002083849A (ja) | 半導体デバイス検査装置 | |
US20230178406A1 (en) | Method, apparatus, and system for dynamically controlling an electrostatic chuck during an inspection of wafer | |
TW202030763A (zh) | 用於偵測快速充電裝置中時間相依缺陷的設備及方法 | |
JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
TW202405468A (zh) | 用於識別有缺陷的電連接的方法和裝置,以及用於產生經訓練的計算模型的方法 | |
US10802073B2 (en) | Pattern defect detection method | |
TWI672513B (zh) | 檢測晶片之層級中的缺陷的方法 | |
JP7303052B2 (ja) | 多極子収差補正器の導通検査方法及び多極子収差補正器の導通検査装置 | |
Richter et al. | Implementation of early monitor by advanced ebeam metrology for charging damage failure mechanism | |
TW202409582A (zh) | 用於識別基板的缺陷電連接之方法與設備 | |
WO2024008309A1 (en) | Method for testing a packaging substrate, and apparatus for testing a packaging substrate | |
TW202407363A (zh) | 封裝基板測試方法與封裝基板測試設備 | |
TW202407368A (zh) | 用於測試封裝基板的方法和用於測試封裝基板的裝置 | |
TW202407364A (zh) | 用於測試基板的電連結的方法與設備 | |
US6906538B2 (en) | Alternating pulse dual-beam apparatus, methods and systems for voltage contrast behavior assessment of microcircuits | |
WO2023217354A1 (en) | Method for testing a packaging substrate, and apparatus for testing a packaging substrate | |
WO2023217355A1 (en) | Methods and apparatuses for identifying defective electrical connections of a substrate | |
JP3859446B2 (ja) | 半導体基板検査装置および半導体基板検査方法 | |
US20230139085A1 (en) | Processing reference data for wafer inspection | |
TWI823125B (zh) | 帶電粒子束裝置及相關的非暫時性電腦可讀媒體 | |
EP3879557A1 (en) | Aperture body, flood column and charged particle tool | |
JP6587994B2 (ja) | ブランキングアパーチャアレイ装置、荷電粒子ビーム描画装置、および電極テスト方法 |