TW202409582A - 用於識別基板的缺陷電連接之方法與設備 - Google Patents
用於識別基板的缺陷電連接之方法與設備 Download PDFInfo
- Publication number
- TW202409582A TW202409582A TW112115075A TW112115075A TW202409582A TW 202409582 A TW202409582 A TW 202409582A TW 112115075 A TW112115075 A TW 112115075A TW 112115075 A TW112115075 A TW 112115075A TW 202409582 A TW202409582 A TW 202409582A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- surface contact
- charging
- electrical connection
- electron beam
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 163
- 238000000034 method Methods 0.000 title claims abstract description 73
- 230000002950 deficient Effects 0.000 title claims abstract description 42
- 238000007600 charging Methods 0.000 claims abstract description 153
- 238000010894 electron beam technology Methods 0.000 claims abstract description 96
- 230000007423 decrease Effects 0.000 claims abstract description 14
- 230000007547 defect Effects 0.000 claims description 96
- 238000012360 testing method Methods 0.000 claims description 51
- 238000004806 packaging method and process Methods 0.000 claims description 35
- 238000012545 processing Methods 0.000 claims description 17
- 230000002028 premature Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 description 14
- 230000007935 neutral effect Effects 0.000 description 9
- 239000000523 sample Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000007689 inspection Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000010998 test method Methods 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 201000009310 astigmatism Diseases 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Abstract
提供一種識別基板(10)之缺陷電連接的方法,基板具有第一表面觸點(21)及自第一表面觸點延伸穿過基板之第一電連接(20)。該方法包括將基板放置在真空腔室(101)中之工作臺上;藉由將電子束(111)導引在第一表面觸點上對第一表面觸點(21)充電並偵測在充電期間自第一表面觸點(21)發射之二次電子(113)以決定隨時間之二次電子信號(114);及取決於二次電子信號(114)之下降或衰退的發生來決定關於第一電連接(20)之狀態資訊。另外描述一種用於根據本文所述方法識別基板之缺陷電連接的設備(100)。
Description
本揭示案係關於用於識別延伸穿過基板(特定言之為穿過封裝基板,諸如,進階封裝(AP)基板或面板級封裝(PLP)基板)之缺陷電連接的方法及設備。更特定而言,本文所述實施例係關於使用電子束無接觸測試基板中之電連接,特定言之係用於識別並特徵化缺陷。
在許多應用中,有必要檢查基板以監控基板之品質。因為在基板的處理期間(例如,在基板的塗佈期間)可能出現缺陷,所以檢查基板以審查缺陷並監控顯示器之品質可為有益的。
通常在製造之前、期間及/或之後測試用於製造複雜微電子或微機械部件之半導體基板及印刷電路板,以決定在基板層上延伸或延伸穿過基板層之導電路徑及互連中的缺陷,諸如,「短路缺陷」或「開路缺陷」。舉例而言,用於製造複雜微電子元件之基板可包括複數個互連路徑,該複數個互連路徑用於連接將安裝在基板上之半導體晶片。
已知用於測試該等部件之各種方法。舉例而言,可使待測試之部件的接觸襯墊機械地與接觸探針接觸,以便決定部件是否有缺陷。然而,部件及接觸襯墊由於部件的不斷小型化而變得愈來愈小,使接觸襯墊與接觸探針接觸可能困難,且甚至可能存在受測試元件在測試期間被損壞的風險。
封裝基板之複雜性正在增加,且設計規則(特徵大小)正在大幅減少。在此些基板內,表面觸點(用於稍後的倒裝晶片或其他晶片安裝)連接至封裝基板上之其他表面觸點以便互連半導體(或其他)元件或晶片。如機電探測之標準方法無法滿足批量生產測試的要求,因為處理量降低(測試點數目更高)且接觸可靠性降低(接觸尺寸更小)。除了大小減小及由機械探測器損壞接觸襯墊的風險以外,封裝基板之形貌給其他測試方法造成困難,如利用電容性偵測器或電場偵測器之測試方法,因為此些方法有益地具有小的機械間距。
因此,提供適合於可靠且快速地識別複雜微電子元件之電連接中的缺陷之測試方法及測試設備將為有益的。
鑒於上文,根據獨立項提供用於識別基板之缺陷電連接的方法及設備。自附屬項、實施方式及隨附圖式顯而易見另外態樣、優勢及有益特徵。
根據一個態樣,提供一種識別基板之缺陷電連接的方法,該基板具有第一表面觸點及自該第一表面觸點延伸之第一電連接。該方法包括將基板放置在真空腔室中之工作臺上;藉由將電子束導引在第一表面觸點上對第一表面觸點充電並偵測在充電期間自第一表面觸點發射之二次電子以決定隨時間之二次電子信號;及取決於二次電子信號之下降或衰退的發生來決定關於第一電連接之狀態資訊。
在一些實施例中,第一表面觸點很小。特定而言,第一表面觸點可具有60 μm或更小、特定言之為35 μm或更小、或甚至10 μm或更小的直徑。舉例而言,第一表面觸點可形成為被具有35 μm或更小的直徑之焊料凸塊覆蓋的金屬襯墊。
在一些實施例中,該基板為進階封裝基板(AP基板)、面板級封裝(PLP)基板或晶圓級封裝(WLP)基板。
根據另一態樣,提供一種用於識別基板之缺陷電連接的設備。該設備包括真空腔室,其容納用於放置該基板之工作臺;電子源,經配置以產生電子束;掃描致偏器,用於將該電子束導引在第一表面觸點上以對該第一表面觸點充電;電子偵測器,經配置以偵測在該充電期間自該第一表面觸點發射之二次電子以提供隨時間之二次電子信號;及具有儲存指令的記憶體之資料處理單元,該等指令在被執行時導致該資料處理單元取決於該二次電子信號之下降或衰退的發生而決定關於連接至該第一表面觸點之第一電連接的狀態資訊。
該設備可經配置用於進行本文所述方法中之任一者。具體而言,本文描述經配置用於進行本文所述方法中之任一者的設備。
根據本文所述之另一態樣,提供一種識別基板之缺陷電連接的方法,該基板具有直徑為35 μm或更小之第一表面觸點及自該第一表面觸點延伸之第一電連接。該方法包括將基板放置在真空腔室中之工作臺上;藉由將電子束導引在第一表面觸點上對第一表面觸點充電並偵測在充電期間由第一表面觸點發射之二次電子以決定隨時間之二次電子信號;及基於二次電子信號之時間相關性決定關於該第一電連接之狀態資訊,特定言之為缺陷資訊。
實施例亦針對用於執行所揭示方法的設備且包括用於執行每一所述方法態樣之設備部分。可藉助於硬體部件、由適當軟體程式化之電腦、由兩者之任何組合或以任何其他方式執行此些方法態樣。另外,根據本揭示案之實施例亦針對用於操作所述設備之方法及用於製造本文所述之設備及元件的方法。用於操作所述設備之方法包括用於執行設備之每個功能的方法態樣。
現將詳細參考各種例示性實施例,在每個圖中繪示實施例之一或更多個實例。藉助於解釋來提供每個實例,且並不意謂作為限制。舉例而言,作為一個實施例的一部分加以繪示或描述之特徵可用在其他實施例上或與其他實施例結合使用,以產生另外實施例。預期本揭示案包括此些修改及變化。
在圖式之以下描述內,相同元件符號代表相同部件。僅描述關於個別實施例之差別。圖式中所示結構未必係按真實比例描繪,而是為了更佳地理解實施例。
多年來,封裝基板之複雜性一直在增加,旨在降低半導體封裝之空間需求。為了降低製造成本,提出了封裝技術,諸如,2.5D IC、3D-IC及晶圓級封裝(WLP),例如,扇出WLP。在WLP技術中,在切晶之前封裝積體電路。如本文中所使用,術語「封裝基板」係關於經配置用於進階封裝技術(特定言之為WLP技術或面板級封裝(PLP)技術)之封裝基板。
「2.5D積體電路」(2.5D IC)及「3D積體電路」(3D IC)在單個積體封裝中組合多個晶粒。在此,將兩個或更多個晶粒放置在封裝基板上,例如,放置在矽中介層或面板級封裝基板上。在2.5D IC中,將晶粒並排放置在封裝基板上,而在3D IC中,將晶粒中之至少一些彼此疊放。可將組件封裝為單個部件,此與習知2D電路板組件相比較而言降低了成本及大小。
封裝基板通常包括複數個元件至元件電互連路徑,其用於提供將放置在封裝基板上的晶片或晶粒之間的電連接。元件至元件電互連路徑可在複雜連接網路中垂直地(垂直於封裝基板之表面)及/或水平地(平行於封裝基板之表面)延伸穿過封裝基板之主體,其中端點(本文中稱作表面觸點)被暴露在封裝基板之表面處,例如,在基板之頂表面及/或底表面上。
進階封裝(AP)基板在晶圓(諸如,矽晶圓)上或晶圓內提供元件至元件電互連路徑。舉例而言,AP基板可包括直通矽介層窗(TSV)(例如,在矽中介層中提供),其他導線延伸穿過AP基板。面板級封裝基板通常由化合物材料製成,例如,印刷電路板(PCB)之材料或另一化合物材料,包括(例如)陶瓷及玻璃材料。
製造面板級封裝基板,其經配置用於在單個積體封裝中整合複數個元件(例如,可能異質之晶片/晶粒,例如,可具有不同的大小及配置)。另外,AP基板可組合在PLP基板上。面板級封裝基板通常提供位點用於將要放置在其表面上(例如,在其一側上或在其兩側上)之複數個晶片、晶粒或AP基板以及延伸穿過PLP基板之主體的複數個元件至元件電互連路徑。
值得注意,面板級基板之大小並不限於晶圓之大小。舉例而言,面板級基板可為矩形或具有另一形狀。具體而言,面板級基板可提供大於典型晶圓之表面積的表面積,例如,1000 cm
2或更大。舉例而言,面板級基板可具有30 cm x 30 cm或更大、60 cm x 30 cm或更大、60 cm x 60 cm或更大、或比此更大的大小。
本揭示案係關於用於測試基板(特定言之為封裝基板)之方法及設備,其經配置用於在一個積體封裝中整合複數個元件且包括至少一個元件至元件電互連路徑。根據本揭示案之實施例,測試系統、測試設備或測試方法可偵測封裝基板中之電連接的特定缺陷,諸如,放電缺陷、洩漏缺陷或其他缺陷,例如,開路或短路缺陷。特定而言,測試方法及測試系統可提供一種無接觸測試。
對於機械探測而言,60 μm或以下或甚至約10 μm或以下之接觸襯墊大小係困難的且甚至不可能的。又,小的接觸襯墊必須不會被任何劃痕損壞。無接觸測試為有益的。根據本文所述實施例測試之電連接的表面觸點可能尤其小,例如,具有35 μm或更小之直徑。根據本揭示案之實施例,電子束測試及/或電子束審查實現了對具有60 μm或以下、35 μm或以下或甚至10 μm或以下的直徑之接觸襯墊的測試。
可將「表面觸點」理解為電互連路徑(本文中亦稱作「電連接」)之端點,其暴露在基板表面處,使得電子束可被導引在表面觸點上以無接觸地對表面觸點充電或探測表面觸點。表面觸點可意指用於電接觸將要放置在基板表面上(例如,經由焊接)之晶片/晶粒。舉例而言,表面觸點可經配置作為焊料凸塊。特定而言,表面觸點可包括具有35 μm或更小的直徑之焊料凸塊。
第1圖示意性地示出根據本文所述實施例之用於識別電子連接(諸如,延伸穿過基板10之互連路徑及/或介層窗)中的缺陷之設備100。設備100可包括真空腔室101,其可為具體經配置用於測試之測試腔室或其可為較大真空系統(例如,基板製造或處理系統之處理腔室)的一個真空腔室。舉例而言,該設備可經配置作為整合在基板處理系統中之直插式檢查設備。
真空腔室101可容納電子束柱110及用於在其上放置基板10之工作臺105,例如,可移動工作臺。設備100進一步包括經配置以產生電子束之電子源120、用於使電子束偏轉至基板上的預定位置之掃描致偏器130,及經配置以偵測在電子束撞擊時自基板發射的二次電子之電子偵測器140。
如在第1圖中示意性地示出,基板10包括第一表面觸點21及自第一表面觸點21延伸穿過基板之第一電連接20,例如,延伸至一或更多個另外表面觸點,該一或更多個另外表面觸點可位於基板之與第一表面觸點21相同的表面上或可位於相反的基板表面上(諸圖中未示出)。基板10可包括複數個表面觸點及自複數個表面觸點延伸之複數個電連接,例如,10,000個或更多個電連接,特定言之為100,000個或更多個電連接,或甚至1,000,000個或更多個電連接。根據本文所述方法,可檢查自複數個表面觸點延伸之複數個電連接以識別出缺陷連接。
電子源120經配置以產生電子束111,其沿電子束路徑115朝向基板(例如,熱場發射器)傳播。電子束111可被導引(特定言之為聚集)在基板上之預定位置上。具體而言,設備100可包括掃描致偏器130,其經配置以將電子束111導引在表面觸點上,例如,如第1圖中所描繪之第一表面觸點21上。藉由將電子束111導引在表面觸點上,可對表面觸點及自表面觸點延伸之電連接充電,特定言之為充負電。
在一些實施例中,可(例如)藉由聚焦透鏡125,特定言之為磁性及/或靜電聚焦透鏡將電子束111聚焦在基板10之表面上。具體而言,聚焦透鏡125可經配置以將電子束111聚焦在第一表面觸點21上,用於以有針對性之方式對第一表面觸點21充電(而不對相鄰區域及/或相鄰表面觸點充電)。
可視情況沿電子束路徑115提供另外的射束光學部件171以影響電子束111,諸如,聚光透鏡及/或像差校正器,例如,消像散器及/或色度儀。
在一些實施中,電子束111之電子能量(亦即,電子束111之電子在基板表面上的著陸能量)可能高於中性充電點。如本文中所使用,「中性充電點」代表當電子束撞擊在未充電表面觸點上時,電子束之電子能量不會改變未充電表面觸點上的電荷,因為在撞擊時自基板發射之信號電子的量基本上對應於由電子束轉移至表面觸點之電子的量。在一些實施中,中性充電點可對應於電子束111之在1.5 keV與3 keV之間(特定言之為約2 keV)的電子能量。
以高於中性充電點之著陸能量撞擊基板的電子可具有產生自基板發射的二次電子之降低的機率,使得基板在被具有高於中性充電點之電子能量的電子束撞擊時帶負電。以低於中性充電點之著陸能量撞擊基板的電子可具有產生離開基板的二次電子之增大的機率,使得基板在被具有低於中性充電點之電子能量的電子束撞擊時可放電。
在一些實施例中,電子束111之電子能量可為5 keV或更大,特定言之為約10 keV,特定言之為高於中性充電點的電子能量。因此,撞擊時自基板發射之信號電子的量通常小於由電子束111轉移至基板之電子的量。因此,負電荷可被電子束111轉移至表面觸點,使得表面觸點連同自其延伸之電連接一起可帶負電。如本文中所使用,「充電」特定言之可關於將負電荷(亦即,電子)施加至表面觸點以導致自表面觸點延伸之電連接的預定(負)電位。
設備100進一步包括電子偵測器140,其經配置以偵測尤其在電子束111撞擊期間自基板10發射之二次電子113。電子偵測器140可經配置以偵測在藉由電子束111對第一表面觸點21充電期間發射的二次電子(SE)以在充電期間提供作為時間的函數之二次電子信號114。如本文中所使用,「二次電子信號」或「SE信號」可代表作為時間的函數之由表面觸點發射且在表面觸點充電的過程中由電子偵測器140偵測到之二次電子的數目。SE數目取決於表面電壓。具體而言,二次電子信號114包括關於充電期間表面電壓之時間相關性的資訊。第1圖示意性地將二次電子信號114指示為曲線圖,其示出在充電期間作為時間(y軸)的函數之已偵測到的SE場(x軸)。可在充電期間以離散時間週期量測(例如,每100 nm直至達到飽和值)SE場,以提供作為時間的(離散)函數之二次電子信號114。
在一些實施例中,電子偵測器140包括Everhard-Thornley偵測器。用於信號電子之能量過濾器可佈置在電子偵測器140前面,特定言之係在Everhard-Thornley偵測器前面。該能量過濾器可包括(例如)經配置以設定在預定電位上之柵格電極。能量過濾器可允許抑制低能信號電子。可設定能量過濾器用於最佳化電壓對比偵測。因此,電子偵測器140所偵測到之信號強度可取決於信號電子之能量,其指示是否以預定電位提供表面觸點。
值得注意,若表面區域之影像係由習知掃描電子顯微鏡拍攝,則大體僅關注每個像素之SE產率,而非在充電過程期間SE信號之時間相關性,此將本文所揭示之實施例與習知成像掃描電子顯微鏡區分開。
在藉由電子束111充電期間產生之二次電子信號114為時間相關的,因為在充電期間第一表面觸點上之負電荷的量增加,此會由於第一表面觸點之漸增負電位而增加二次電子產率。另外,二次電子信號114之時間行為取決於第一電連接20的電特性,包括第一電連接之電容、與相鄰電連接相關之交叉電容、相鄰電連接之間的洩漏缺陷,及/或相鄰觸點之間的接近點(其導致在高電位下在其間存在火花放電的風險)。舉例而言,小電容電連接充電快速,使得二次電子信號114隨時間快速上升,而大電容電連接充電緩慢,使得二次電子信號114隨時間緩慢上升。
若電連接由於缺陷而完全中斷(亦即,若存在「開路」缺陷),則相應電連接之電容小於預期,此將導致二次電子信號隨時間意外快速上升。若電連接由於缺陷而短接至另一電連接(亦即,若存在「短路」缺陷),則相應電連接之電容大於預期,此將導致二次電子信號在充電期間意外地隨時間緩慢上升。因此,若已知在無故障情形下相應電連接之SE信號會看起來如何,則在表面觸點之充電期間作為時間的函數產生之二次電子信號可提供關於連接至表面觸點之電連接的缺陷資訊。因此,可(例如)藉由分析二次電子信號114之曲線上升的梯度(特定言之為藉由檢查該梯度是否在預定的預期範圍內)來決定諸如「開路」缺陷及「短路」缺陷之缺陷。
又,可關注其他特定類型及類別之缺陷,包括所謂的「洩漏缺陷」(例如,若第一電連接與另一導體洩漏接觸,亦即,未完全隔離,使得電荷可緩慢洩漏遠離第一電連接,例如,若第一電連接之電壓超過閾值),及/或「放電缺陷」或「火花缺陷」(例如,若第一電連接(例如)由於介電質中之缺陷或裂縫而未電連接至另一導體,但非所期望地電靠近另一導體,從而導致突然放電或「火花」—若第一電連接之電壓超過閾值)。決定此些類型及類別之缺陷具有挑戰性,尤其當表面觸點極小且無法與機械探針接觸時。具體而言,具有60 μm或更小之直徑的表面觸點無法用探針可靠地接觸以檢查來自特定表面觸點之突然放電或洩露是否已發生。一些封裝基板之表面觸點具有35 μm或更小、或甚至10 μm或更小之直徑。
本文所述實施例特定言之係關於藉由用電子束充電以無接觸方式決定此些「放電缺陷」及/或「洩露缺陷」。本文所述之測試方法可因此亦稱作「火花測試」或「洩露測試」,且亦可應用於具有(例如)直徑35 μm或更小之小的表面觸點之封裝基板。火花測試係基於在表面觸點上施加高壓以便決定自表面觸點延伸之相應電連接可承受突然放電(火花)或連續電壓降(洩露)還是失敗。根據本文所述實施例,藉由將電子束導引在表面觸點上並藉由偵測充電期間自基板發射之二次電子而無接觸地進行表面觸點之充電及信號偵測。
如第1圖中示意性地描繪,藉由將電子束111導引在第一表面觸點上來對第一表面觸點21充電。在充電期間,偵測自第一表面觸點發射之二次電子113以決定作為時間的函數之二次電子信號114。取決於二次電子信號114之下降或衰退的發生來決定關於第一電連接20之狀態資訊(或缺陷資訊)。該狀態資訊可為關於第一電連接20之完整性資訊。特定而言,狀態資訊可包括關於相應電連接是否包括洩漏缺陷或放電/火花缺陷之資訊。
若電連接可承受充電至預定電壓而無放電或洩漏,則通過了火花測試且相應電連接可被分類為「無缺陷」,「無缺陷」指示無法識別出洩漏或放電缺陷。若電連接無法承受充電至預定電壓(此可藉由二次電子信號之下降或衰退而識別),則火花測試失敗,且相應電連接被分類為「有缺陷」,「有缺陷」指示很可能存在洩漏或放電缺陷。
在可與本文所述之其他實施例組合的一些實施例中,當偵測到二次電子信號114之過早下降或衰退時,將第一電連接識別為有缺陷。「過早」下降或衰退可代表在充電期間二次電子信號中早於預期發生之下降或衰退,例如,在達到預定充電時間或預定充電位準之前。值得注意,當達到足夠高的表面觸點電位時,表面觸點之充電將總會導致火花放電,使得並非二次電子信號之每次下降或衰退皆自動指示缺陷。然而,若二次電子信號之下降或衰退過早發生,亦即,早於預期或在達到相應表面觸點的預定電壓或充電位準之前,則可假設存在放電或洩漏缺陷。
可將二次電子信號之「下降」理解為二次電子信號的向下跳躍或突然或驟然減小,此尤其可能發生在第一表面觸點或自其延伸的第一電連接之火花放電的情況下。可將二次電子信號之「衰退」理解為二次電子信號隨時間的緩慢、連續或逐漸減小,此尤其可能發生在洩漏缺陷的情況下,第一表面觸點及自其延伸的第一電連接由此洩漏缺陷緩慢失去電荷。
特定而言,在一些實施例中,在二次電子信號114在達到預定充電時間或充電位準之前突然下降的情況下,可識別第一電連接之放電或火花缺陷。可預先定義預定充電時間,例如,取決於被導引在第一表面觸點上之電子束111的亮度或射束電流。事實上,因為電子束之負電荷在第一表面觸點處累積,所以在充電期間第一表面觸點之電位增加,且電子束之高亮度或高射束電流導致電壓更快增加。可定義預定充電時間以使得第一表面觸點在充電達預定充電時間之後被充電至最大電位,第一表面觸點應能夠承受該最大電位而無放電或洩露。預定充電位準可代表第一表面觸點之最大電位或電壓,第一表面觸點應能夠承受該最大電位或電壓而無放電或洩漏。可根據預定充電時間(其取決於電子束之射束電流)或根據在不放電的情況下應可達到之二次電子信號的預定位準(強度)來表述預定充電位準。
在可與本文所述之其他實施例組合的一些實施例中,在二次電子信號114在達到預定充電時間或充電位準之前逐漸衰退的情況下,識別出第一電連接20之洩漏缺陷。換言之,雖然二次電子信號之過早突然下降可被識別為由放電或火花缺陷引起,但二次電子信號之緩慢或逐漸衰退可被識別為由洩漏缺陷引起。
或者或另外,當對第一表面触點的充電在充電暫停後繼續時,在二次電子信號114的降低強於給定閾值的情況下,可識別第一電連接20之洩漏缺陷。特定而言,第一表面觸點可在初始充電時間內由第一電子束充電,直至達到已決定之二次電子信號114的特定位準為止。對第一表面觸點的充電可接著暫停,並在充電暫停後繼續。在重新開始充電後,若二次電子信號之位準降低得比預期更強,亦即,若降低強於給定閾值,則可決定洩漏缺陷,因為第一表面觸點及第一電連接已在充電暫停期間丟失太多電荷,大概係由洩漏觸點引起。
在可與本文所述之其他實施例組合的一些實施例中,當二次電子信號114在預定範圍內以一梯度持續上升至少升至預定充電時間或預定充電位準時,第一電連接20可被識別為無缺陷。若二次電子信號之梯度至少臨時離開預定範圍,例如,在達到預定充電位準或充電時間之前發生下降、降低或衰退的情況下,第一電連接可被識別為有缺陷。
在一些實施例中,可預先預定義預定充電時間或預定充電位準,且對第一表面觸點的充電可在預定充電時間內進行或進行至達到預定充電位準(除非信號下降已更早地發生)為止。具體而言,電子束111可在預定充電時間內聚焦在第一表面觸點上且可接著偏轉遠離第一表面觸點或可被關斷或消隱。當在達到預定充電時間或充電位準之前偵測到二次電子信號114的下降或衰退時,第一電連接20可被識別為有缺陷。
如第1圖中示意性地描繪,設備100包括具有儲存指令的記憶體之資料處理單元160(諸如,電腦),該等指令在被執行時導致資料處理單元取決於電子偵測器140所提供之二次電子信號114的下降或衰退的發生而決定關於自第一表面觸點21延伸之第一電連接20的狀態資訊。
特定而言,資料處理單元160可經配置而在達到預定充電時間或充電位準之前偵測到第一二次電子信號的下降或衰退時將第一電連接識別為有缺陷。舉例而言,在第一二次電子信號在達到預定充電時間或充電位準之前突然下降的情況下,可識別第一電連接之放電或火花缺陷。突然下降可(例如)被定義為SE信號之信號強度在預定時間間隔內下降了50%或更多,此指示火花放電。
在第一二次電子信號在達到預定充電時間或充電位準之前逐漸衰退的情況下,可識別第一電連接之洩漏缺陷。逐漸衰退可(例如)被定義為二次電子信號強度的緩慢及/或連續降低,其可在持續充電期間被量測,或可在充電暫停後被量測為當在充電暫停後繼續充電時二次電子信號的衰退,該衰退強於預定閾值(例如,大於前一信號強度的10%,取決於充電暫停之長度)。
在可與本文所述之其他實施例組合的一些實施例中,基板具有複數個表面觸點,其中相應電連接自其延伸,特定言之為10,000個或更多個、100,000個或更多個,或甚至1,000,000個或更多個表面觸點,其可根據本文所述測試方法連續地被測試。特定而言,可類似於上述第一表面觸點之測試來測試該複數個表面觸點中的每一者,亦即,藉由進行無接觸式火花或洩漏測試。因此,藉由在連接至相應電連接之表面觸點上偏轉電子束,藉由在充電期間監控作為時間的函數之SE信號,及藉由根據本文所述之用於識別SE信號的電位下降及/或衰退(其指示特定缺陷)之方法來分析SE信號,可連續測試複數個電連接。
在一些實施中,提供掃描控制器。掃描控制器可經配置以藉由掃描致偏器130將電子束依序導引至複數個表面觸點,用於對自該複數個表面觸點延伸之相應電連接充電及測試。
值得注意,除了上述火花及洩漏測試以外,亦可在複數個表面觸點上應用額外測試。舉例而言,可分析作為時間的函數提供之二次電子信號114的初始梯度或形狀,用於決定其他缺陷,諸如,「開路」缺陷及/或「短路」缺陷。或者或另外,可藉由充電射束或藉由探測電子束來探測應連接帶電表面觸點或應與帶電表面觸點分離之其他表面觸點,以便決定電連接之潛在「開路」缺陷及/或「短路」缺陷。在進行(僅)火花測試後被分類為「無缺陷」之電連接可能未必無任何缺陷,且可進行用於識別可能的另外缺陷類型之另外測試。
在一些實施例中,基板10為進階封裝(AP)基板或經配置以提供多元件封裝內互連之面板級封裝(PLP)基板,第一電連接為元件至元件電互連路徑。舉例而言,該基板可為面板級封裝(PLP)基板、晶圓級封裝(WLP)基板、微LED基板,或進階封裝(AP)基板。封裝基板可包括複數個(1,000,000個或更多個)表面觸點連同自其延伸之相應電連接,此些全部可連續被測試。元件至元件電互連路徑可在兩個或更多個表面觸點之間延伸及/或可經配置以分別連接將放置在封裝基板上之兩個或更多個元件或晶片。
在一些實施中,複數個表面觸點分佈在基板之表面區域或基板之表面子區域之上,其為16 cm
2或更大,特定言之為25 cm
2或更大,更特定言之為100 cm
2或更大,或甚至225 cm
2或更大。該方法可包括藉由掃描致偏器130在複數個表面觸點上連續偏轉電子束111,以根據本文所述方法連續地充電並測試自其延伸之電連接,特定言之為僅僅藉由在無工作臺移動的情況下偏轉電子束。
在一些實施例中,掃描致偏器130可提供偏轉區域(亦即,可藉由在不移動工作臺的情況下用掃描致偏器130偏轉電子束而到達之基板的表面區域),為16 cm
2或更大,特定言之為100 cm
2或更大,更特定言之為225 cm
2或更大。大的偏轉區域允許快速且準確地測試大量電連接,因為不需要移動基板來測試複數個電連接。特定而言,在無需工作臺移動的情況下,可藉由在晶片位點之表面觸點上偏轉電子束來測試封裝基板之表面上的至少一個完整晶片位點。
在可與本文所述之其他實施例組合的一些實施例中,第一表面觸點21及/或複數個表面觸點可能很小,特定言之係分別具有60 μm或更小、特定言之為35 μm或更小、更特定言之為10 μm或更小的直徑。舉例而言,第一表面觸點21及/或複數個表面觸點可形成為被焊料凸塊覆蓋之金屬襯墊,該焊料凸塊具有35 μm或更小的直徑。為了對表面觸點充電,可將電子束分別導引在相應的焊料凸塊上。在一些實施例中,第一表面觸點21及/或複數個表面觸點(電子束被導引在其上)可分別具有三維形貌,特定言之大體上為半球形。
在可與本文所述之其他實施例組合的一些實施例中,該設備進一步包括放電元件,用於使基板的至少一部分放電,特定言之係用於在其充電之前及/或之後使第一表面觸點21放電。舉例而言,第一表面觸點21可在充電之前放電,以便確保充電自第一表面觸點之預定電位開始。舉例而言,若在充電之前在第一表面觸點上已存在複數個電荷,則由於存在影響SE產率之電荷,火花放電或信號降低將比預期更早地發生。因此,在充電及檢查之前使第一表面觸點放電可為有益的。特定而言,可在其充電及檢查之前放電複數個表面觸點中之每一者。
或者或另外,可在第一表面觸點的充電及檢查之前使第一表面觸點放電。在檢查之後放電減少或避免了電荷在基板表面上累積,此可能會使後續檢查量測之結果失真。特定而言,基板表面上之電荷可能使電子束偏轉及/或可能影響電子偵測器所偵測到之SE信號,例如,若帶電表面觸點被佈置在當前正測試之第一表面觸點附近。因此,在充電及測試之後使第一表面觸點放電可為有益的。特定而言,複數個表面觸點中之每一者可在其充電及檢查之後放電。特定而言,可在檢查之前及之後放電複數個表面觸點中之每一表面觸點。
在一些實施例中,放電元件可包括經配置以產生第二電子束以用於放電之第二電子源、經配置以使基板之大的表面區域放電之淹沒式電子槍、及/或UV放電燈中的任一者。第二電子源可經配置以產生具有不同於電子束111的電子能量之第二電子能量的第二電子束。特定而言,第二電子束之第二電子能量可低於中性充電點,例如,2 keV或更小,諸如,約1.5 keV,使得第二電子束可用於自基板移除電荷。
第2A圖至第2C圖根據本文所述實施例示意性地繪示識別基板的缺陷電連接之方法。第2A圖示出對自第一表面觸點21延伸之第一電連接20的測試,其中第一電連接20有缺陷且具有放電缺陷201。具體而言,第一電連接20並未電連接至第二電連接24,而是非所期望地靠近第二電連接件24,例如,由於電連接之間的介電材料中的缺陷、裂縫或孔,本文中將此稱作放電缺陷201或火花缺陷。又,污染物及製造不準確性可能導致火花缺陷,亦即,在向相應電連接施加電壓時可能在操作期間引起火花放電之缺陷。
電子束111被導引在第一表面觸點21上用於對第一表面觸點21充電,且在充電期間藉由電子偵測器140偵測自第一表面觸點發射之二次電子113。可進行充電直至預定充電時間t
max,該預定充電時間可基於電子束111之電子電流且基於第一電連接20之需要在無火花放電的情況下可達到的電位而預先預設。偵測並監控二次電子信號114,其對應於在充電期間作為時間的函數之SE產率。在第2A圖之實例中,在小於預定充電時間t
max之放電時間t
spark處偵測到二次電子信號114的突然下降(參見第2A圖中之211),使得識別出第一電連接20之火花缺陷或放電缺陷201。
否則,若二次電子信號114在預定範圍內以一梯度繼續上升至少升至預定充電時間t
max,特定言之係在無下降或衰退的情況下(參見如第2A圖中之虛線所示的曲線部分212),則第一電連接通過了火花測試且可被分類為「無缺陷」。
其後,視情況在藉由放電元件使第一表面觸點放電之後,可類似地測試第二表面觸點22及自其延伸之第二電連接24。
第2B圖示出對自第一表面觸點21延伸之第一電連接20的測試,其中第一電連接20有缺陷且具有洩漏缺陷202。具體而言,第一電連接20處於洩漏接觸中且因而與相鄰第二電連接24未完全電隔離,使得電荷可緩慢地自第一電連接洩漏至第二電連接。通常將「洩漏缺陷」與「短路缺陷」區分開,「短路缺陷」為應實際上電分離的導體之間的(完全)電接觸。
電子束111被導引在第一表面觸點21上用於對第一表面觸點21充電,且在充電期間藉由電子偵測器140偵測自第一表面觸點發射之二次電子113。可進行充電直至預定充電時間t
max,該預定充電時間可基於電子束111之電子電流且基於第一電連接20之應較佳在不發生洩漏的情況下可達到的電位而預先預設。偵測並監控二次電子信號114,其對應於在充電期間作為時間的函數之SE產率。在第2B圖之實例中,在小於預定充電時間t
max之洩漏時間t
leakage處偵測到二次電子信號114之逐漸且連續的衰退(參見第2B圖中之213),使得可識別出第一電連接20之洩漏缺陷202。
第2C圖示出對自第一表面觸點21延伸之第一電連接20的測試,其中第一電連接20有缺陷且具有洩漏缺陷202。
電子束111被導引在第一表面觸點21上用於對第一表面觸點21充電,且在充電期間藉由電子偵測器140偵測自第一表面觸點發射之二次電子113。可在初始充電時間t
pause內進行充電,其後可暫停充電。在預定充電暫停之後,藉由電子束111對第一表面觸點的充電可在重新開始時間t
restart處繼續。可偵測並監控二次電子信號114,其對應於在充電期間作為時間的函數之SE產率。在第2C圖之實例中,在充電暫停之後,偵測到二次電子信號114相對於先前信號位準的降低(參見第2C圖中之箭頭214)。該降低可比給定閾值更強。因此,識別出第一電連接20之洩漏缺陷202。
另一方面,在不存在洩漏缺陷的情況下,緊接在充電暫停之後的二次電子信號之強度會基本上對應於緊接在充電暫停之前的二次電子信號之強度(參見如第2C圖中之虛線所示的曲線部分215)。
第3圖根據本文所述實施例示意性地繪示識別基板10的缺陷電連接之方法。基板10可為PLP基板或AP基板,其包括複數個晶片位點301、302、303,每個晶片位點經配置用於放置相應晶片,且1,000個或更多個元件至元件電互連路徑可自每個晶片位點經由PLP基板延伸至一或更多個其他晶片位點。舉例而言,基板可包括兩對、三對或更多對相關聯的晶片位點,且1,000個或更多個元件至元件電互連路徑(視情況恰好有兩個表面觸點,即,在一對的每個晶片位點中有一個)可經由封裝基板在每一對晶片位點之間延伸,如在第3圖中針對上部成對的晶片位點所示意性地描繪。特定而言,基板10可為具有複數個極小表面觸點之封裝基板,該等表面觸點具有60 μm或更小、35 μm或更小、或甚至10 μm或更小之相應直徑,該等表面觸點可視情況形成為焊料凸塊。
視情況,位於第一晶片位點301處之複數個表面觸點中的每個表面觸點可具有對應的位置識別符號。佈置在不同晶片位點處之對應位置處的表面觸點可具有對應的位置識別符號。舉例而言,在第3圖中以黑圈繪示之三個表面觸點(分別佈置在相應晶片位點之左上角)可具有對應的位置識別符號,因為自其延伸之電連接的電特性可類似或基本上等同。或者或另外,特定基板類型之每個表面觸點可具有相應的位置識別符號。在具有相同位置識別符號之表面觸點的充電時所產生之二次電子信號在其充電期間可具有作為時間的函數之大體類似或等同的行為。
在一些實施例中,可取決於相應表面觸點之位置識別符號來定義表面觸點應能夠承受火花放電及/或洩漏之預定充電時間t
max。根據在充電時導致類似或等同的SE信號之相應電特性對表面觸點及相應電連接分組可改良所決定之狀態資訊的可靠性,每組具有相應的位置識別符號。
第4圖為根據本文所述實施例之繪示識別缺陷電連接的方法之流程圖。
在框401中,藉由將電子束導引在第一表面觸點上而對受測試之第一表面觸點充電,且在充電期間偵測自第一表面觸點發射之二次電子以決定作為時間的函數之二次電子信號。特定而言,可藉由聚焦透鏡將電子束聚焦在第一表面觸點上。在一些實施例中,第一表面觸點具有60 μm或更小之直徑。
在框402中,取決於第一二次電子信號之下降或衰退的發生來決定關於第一電連接之狀態資訊。具體而言,當在第一表面觸點的連續充電過程中偵測到第一二次電子信號之過早下降或衰退時,或當二次電子信號之位準在充電暫停之後下降得比適當程度更強時,第一電連接可被識別為有缺陷。
該方法可藉由使電子束偏轉以撞擊第二表面觸點以對自第二表面觸點延伸之第二電連接充電及測試而在框403中進行。可與第一電連接類似地檢查第二電連接。
在框404中,該方法可藉由連續地偏轉電子束以撞擊在複數個另外表面觸點上以對自該複數個另外表面觸點延伸之複數個另外電連接充電及測試而進行。
視情況,任何表面觸點可在充電之前及/或之後放電,以便避免基板上可能負面地影響缺陷偵測之電荷累積。
視情況,可進一步分析二次電子信號用於偵測相應電連接之潛在的另外缺陷,諸如,「短路」缺陷及/或「開路」缺陷。具體而言,在充電期間之二次電子信號的經量測初始梯度或形狀與預期梯度(上升)之偏差可指示「短路」缺陷或「開路」缺陷。在一些實施例中,可將二次電子信號作為輸入提供給經訓練之計算模型,該計算模型經調適以基於輸入來識別缺陷資訊並提供缺陷資訊作為輸出。
根據本文所述之另一態樣,且尤其在具有35 μm或更小的直徑之極小表面觸點的情形下,更一般而言係基於二次電子信號之時間相關性來決定關於第一電連接之狀態資訊,亦即,不一定取決於二次電子信號之下降或衰退的發生。實情為,可取決於(額外地或僅僅)在充電期間偵測到之SE信號的時間行為中之其他特性來決定關於電連接之狀態資訊。舉例而言,若SE信號之初始部分的梯度比預期上升得更陡,則可偵測到「開路」缺陷,及/或若SE信號之初始部分的梯度比預期上升得更平緩,則可偵測到「短路」缺陷。或者或另外,如本文所述,在達到預定的最大充電時間之前,SE信號之後續部分的下降或衰退可指示「火花」缺陷或「洩漏」缺陷。藉由監控並分析充電期間偵測到之SE信號的時間行為(包括分析SE信號中之上升信號部分及/或下降或衰退部分),可偵測並分類複數種缺陷。
本文所述之方法及設備實現了無接觸的火花/洩漏測試用於決定基板之電連接是否具有火花缺陷或洩漏缺陷。因為充電及信號偵測均係藉由電子束及藉由偵測二次電子非接觸地進行,所以本文所述製程不會損壞基板及在其上提供之表面觸點,此不同於依賴於機械接觸探針之測試。本文所述測試可在極小表面觸點上執行,諸如,35 μm、10 μm或更小。該等測試具有高靈敏度。在本文所述方法中,在適當時,表面觸點可被充電至對應於充電電子束之電子能量的電位,例如,若電子著陸能量為10 keV或更高,則高達10 kV或更高。
另外,藉由電子束之測試比藉由飛行機械探測器之測試更快。若技術發展轉向將測試更小的結構,則本文所述方法亦可擴展至更小尺寸。
以下實施例亦為本揭示案的一部分:
實施例1 一種識別基板(10)之缺陷電連接的方法,該基板具有第一表面觸點(21)及自該第一表面觸點延伸之第一電連接(20),該方法包括:
將該基板放置在真空腔室(101)中之工作臺上;
藉由將電子束(111)導引在該第一表面觸點上對該第一表面觸點(21)充電並偵測在該充電期間自該第一表面觸點發射之二次電子(113)以決定隨時間之二次電子信號(114);以及
取決於該二次電子信號(114)之下降或衰退的發生來決定關於該第一電連接(20)之狀態資訊。
實施例2 如實施例1所述之方法,其中當偵測到該二次電子信號(114)的過早下降或衰退時,將該第一電連接(20)識別為有缺陷。
實施例3 如實施例1至2中任一者所述之方法,其中在達到預定充電時間(t
max)或充電位準之前該第二電子信號(114)的突然下降的情況下識別該第一電連接(20)之放電缺陷(201)。
實施例4 如實施例1至3中任一項所述之方法,其中在達到預定充電時間(t
max)或充電位準之前該二次電子信號(114)的逐漸衰退的情況下識別該第一電連接(20)之洩漏缺陷(202),及/或
其中在當充電在充電暫停之後繼續時該二次電子信號(114)之降低強於給定閾值的情況下識別該第一電連接(20)之洩漏缺陷(202)。
實施例5 如實施例1至4中任一項所述之方法,其中當該二次電子信號(114)在預定範圍內以梯度持續上升至少升至預定充電時間(t
max)或充電位準為止,特定言之係無下降或衰退時,將該第一電連接(20)識別為無缺陷。
實施例6 如實施例1至5中任一項所述之方法,進一步包括定義預定充電時間(t
max)或充電位準,其中當在達到該預定充電時間或充電位準之前偵測到該二次電子信號(114)的下降或衰退時,將該第一電連接(20)識別為有缺陷。
實施例7 如實施例1至6中任一項所述之方法,其中該基板具有複數個表面觸點連同自其延伸之相應電連接,且藉由將該電子束(111)導引在該複數個表面觸點上對該複數個表面觸點連續充電以識別關於自其延伸之該相應電連接的狀態資訊。
實施例8 如實施例7所述之方法,其中該複數個基板觸點分佈在該基板之至少16 cm
2,特定言之為100 cm
2或更大的表面區域之上,該方法進一步包括藉由掃描致偏器(130)使該電子束在該複數個表面觸點上偏轉以對該複數個表面觸點連續充電。
實施例9 如實施例1至8中任一項所述之方法,其中該基板為封裝基板,特定言之為進階封裝基板或面板級封裝基板,且該第一電連接為在兩個或更多個表面觸點之間延伸且經配置以連接元件或晶片的元件至元件電互連路徑。
實施例10 如實施例1至9中任一項所述之方法,其中該電子束(111)聚集在該第一表面觸點上用於對該第一表面觸點充電。
實施例11 如實施例1至10中任一項所述之方法,其中該第一表面觸點具有60 μm或更小之直徑,特定言之為35 μm或更小,更特定言之,其中第一表面觸點形成為被具有35 μm或更小的直徑之焊料凸塊覆蓋的金屬襯墊。
實施例12 如實施例1至11中任一項所述之方法,進一步包括能量過濾該等二次電子。
實施例13 一種用於識別基板(10)之缺陷電連接的設備(100),包括:
真空腔室(101),其容納用於放置該基板之工作臺(105);
電子源(120),經配置以產生電子束(111);
掃描致偏器(130),用於將該電子束導引在第一表面觸點(21)上以對該第一表面觸點充電;
電子偵測器(140),經配置以偵測在該充電期間自該第一表面觸點(21)發射之二次電子以提供隨時間之二次電子信號(114);以及
具有儲存指令的記憶體之資料處理單元(160),該等指令在被執行時導致該資料處理單元取決於該二次電子信號(114)之下降或衰退的發生而決定關於連接至該第一表面觸點(21)之第一電連接(20)的狀態資訊。
實施例14 如實施例13所述之設備,其中當在達到預定充電時間或充電位準之前偵測到該二次電子信號的下降或衰退時,該資料處理單元將該第一電連接識別為有缺陷。
實施例15 如實施例13或14所述之設備,其中該掃描致偏器(130)經配置以提供16 cm
2或更大之偏轉區域。
實施例16 如實施例13至15中任一項所述之設備,進一步包括用於使該基板的至少一部分放電之放電元件,特定言之為經配置以產生具有第二電子能量的第二電子束之第二電子源、淹沒式槍或UV放電燈。
實施例17 如實施例13至16中任一項所述之設備,其中該電子偵測器(140)包括:
Everhard-Thornley偵測器;以及
在該Everhard-Thornley偵測器前面之針對該等二次電子的能量過濾器。
實施例18 如實施例13或17中任一項所述之設備,進一步包括:
掃描控制器,經配置以將該電子束依序導引至複數個表面觸點用於測試自該複數個表面觸點延伸之電連接。
實施例19 如實施例13至18中任一項所述之設備,其經配置以執行實施例1至12中任一項所述之方法。
實施例20 一種識別基板(10)之缺陷電連接的方法,該基板具有具有35 μm或更小的直徑之第一表面觸點(21)及自該第一表面觸點延伸之第一電連接(20),該方法包括:
將該基板放置在真空腔室(101)中之工作臺上;
藉由將電子束(111)導引在該第一表面觸點上對該第一表面觸點(21)充電並偵測在該充電期間由該第一表面觸點發射之二次電子以決定隨時間之二次電子信號(114);以及
基於該二次電子信號(114)之時間相關性決定關於該第一電連接之狀態資訊。
雖然前文針對一些實施例,但可在不脫離實施例之基本範疇的情況下設計其他及另外實施例,且實施例之範疇由以下申請專利範圍決定。
10:基板
20:第一電連接
21:第一表面觸點
22:第二表面觸點
24:第二電連接
100:設備
101:真空腔室
105:工作臺
110:電子束柱
111:電子束
113:二次電子
114:二次電子信號
115:電子束路徑
120:電子源
125:聚焦透鏡
130:掃描致偏器
140:電子偵測器
160:資料處理單元
171:射束光學部件
201:放電缺陷
202:洩漏缺陷
211:突然下降
212:曲線部分
213:逐漸且連續的衰退
214:箭頭
215:部分
301:晶片位點
302:晶片位點
303:晶片位點
401:框
402:框
403:框
404:框
t:時間
t
leakage:洩漏時間
t
max:預定充電時間
t
pause:初始充電時間
t
restart:重新開始時間
t
spark:放電時間
X:方向
Y:方向
Z:方向
因此,可詳細地理解本揭示案之上述特徵的方式,可藉由參考實施例來獲得以上簡要概述的本揭示案之更特定描述。隨附圖式係關於本揭示案之實施例且在下文中描述。
第1圖示出根據本文所述實施例之用於識別缺陷電連接的設備之示意圖。
第2A圖至第2C圖根據本文所述實施例示意性地繪示測試電連接之方法。
第3圖根據本文所述實施例示意性地繪示識別缺陷電連接之方法。
第4圖為根據本文所述實施例之繪示識別缺陷電連接的方法之流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
10:基板
20:第一電連接
21:第一表面觸點
100:設備
101:真空腔室
105:工作臺
110:電子束柱
111:電子束
113:二次電子
114:二次電子信號
115:電子束路徑
120:電子源
125:聚焦透鏡
130:掃描致偏器
140:電子偵測器
160:資料處理單元
171:射束光學部件
t:時間
X:方向
Y:方向
Z:方向
Claims (20)
- 一種識別一基板(10)之缺陷電連接的方法,該基板具有一第一表面觸點(21)及自該第一表面觸點延伸之一第一電連接(20),該方法包括: 將該基板放置在一真空腔室(101)中之一工作臺上; 藉由將一電子束(111)導引在該第一表面觸點上對該第一表面觸點(21)充電並偵測在該充電期間自該第一表面觸點發射之二次電子(113)以決定一隨時間之二次電子信號(114);以及 取決於該二次電子信號(114)之一下降或衰退的一發生來決定關於該第一電連接(20)之一狀態資訊。
- 如請求項1所述之方法,其中當偵測到該二次電子信號(114)的一過早下降或衰退時,將該第一電連接(20)識別為有缺陷。
- 如請求項1至2中任一者所述之方法,其中在達到一預定充電時間(t max)或充電位準之前該第二電子信號(114)的一突然下降的情況下識別該第一電連接(20)之一放電缺陷(201)。
- 如請求項1至2中任一項所述之方法,其中在達到一預定充電時間(t max)或充電位準之前該二次電子信號(114)的一逐漸衰退的情況下識別該第一電連接(20)之一洩漏缺陷(202),及/或 其中在當該充電在一充電暫停之後繼續時該二次電子信號(114)之一降低強於一給定閾值的情況下識別該第一電連接(20)之一洩漏缺陷(202)。
- 如請求項1至2中任一項所述之方法,其中當該二次電子信號(114)在一預定範圍內以一梯度持續上升至少升至一預定充電時間(t max)或充電位準為止時,將該第一電連接(20)識別為無缺陷。
- 如請求項1至2中任一項所述之方法,進一步包括:定義一預定充電時間(t max)或充電位準,其中當在達到該預定充電時間或充電位準之前偵測到該二次電子信號(114)的一下降或衰退時,將該第一電連接(20)識別為有缺陷。
- 如請求項1至2中任一項所述之方法,其中該基板具有複數個表面觸點連同自其延伸之一相應電連接,且藉由將該電子束(111)導引在該複數個表面觸點上對該複數個表面觸點連續充電以識別關於自其延伸之該相應電連接的狀態資訊。
- 如請求項7所述之方法,其中該複數個基板觸點分佈在該基板之至少16 cm 2的一表面區域之上,該方法進一步包括:藉由一掃描致偏器(130)使該電子束在該複數個表面觸點上偏轉以對該複數個表面觸點連續充電。
- 如請求項1至2中任一項所述之方法,其中該基板為一封裝基板,且該第一電連接為在兩個或更多個表面觸點之間延伸且經配置以連接元件或晶片的一元件至元件電互連路徑。
- 如請求項1至2中任一項所述之方法,其中該電子束(111)聚集在該第一表面觸點上用於對該第一表面觸點充電。
- 如請求項1至2中任一項所述之方法,其中該第一表面觸點具有60 μm或更小之一直徑。
- 如請求項1至2中任一項所述之方法,進一步包括:能量過濾該等二次電子。
- 一種用於識別一基板(10)之缺陷電連接的設備(100),包括: 一真空腔室(101),其容納用於放置該基板之一工作臺(105); 一電子源(120),經配置以產生一電子束(111); 一掃描致偏器(130),用於將該電子束導引在一第一表面觸點(21)上以對該第一表面觸點充電; 一電子偵測器(140),經配置以偵測在該充電期間自該第一表面觸點(21)發射之二次電子以提供一隨時間之二次電子信號(114);以及 具有儲存指令的一記憶體之一資料處理單元(160),該等指令在被執行時導致該資料處理單元取決於該二次電子信號(114)之一下降或衰退的一發生而決定關於連接至該第一表面觸點(21)之一第一電連接(20)的一狀態資訊。
- 如請求項13所述之設備,其中當在達到一預定充電時間或充電位準之前偵測到該二次電子信號的一下降或衰退時,該資料處理單元將該第一電連接識別為有缺陷。
- 如請求項13或14所述之設備,其中該掃描致偏器(130)經配置以提供16 cm 2或更大之一偏轉區域。
- 如請求項13至14中任一項所述之設備,進一步包括用於使該基板的至少一部分放電之一放電元件。
- 如請求項13至14中任一項所述之設備,其中該電子偵測器(140)包括: 一Everhard-Thornley偵測器;以及 在該Everhard-Thornley偵測器前面之針對該等二次電子的一能量過濾器。
- 如請求項13或14中任一項所述之設備,進一步包括: 一掃描控制器,經配置以將該電子束依序導引至複數個表面觸點以測試自該複數個表面觸點延伸之電連接。
- 如請求項13至14中任一項所述之設備,其經配置以執行請求項1至2中任一項所述之一方法。
- 一種識別一基板(10)之缺陷電連接的方法,該基板具有具有35 μm或更小的一直徑之一第一表面觸點(21)及自該第一表面觸點延伸之一第一電連接(20),該方法包括: 將該基板放置在一真空腔室(101)中之一工作臺上; 藉由將一電子束(111)導引在該第一表面觸點上對該第一表面觸點(21)充電並偵測在該充電期間由該第一表面觸點發射之二次電子以決定一隨時間之二次電子信號(114);以及 基於該二次電子信號(114)之一時間相關性決定關於該第一電連接之一狀態資訊。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
WOPCT/EP2022/062646 | 2022-05-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202409582A true TW202409582A (zh) | 2024-03-01 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6608494B1 (en) | Single point high resolution time resolved photoemission microscopy system and method | |
US7126357B2 (en) | Method for inspecting a wafer and apparatus for inspecting a wafer | |
JP2001313322A (ja) | 荷電粒子ビームによる検査方法および検査装置 | |
US20060164115A1 (en) | Defect analyzing device for semiconductor integrated circuits, system therefor, and detection method | |
CN111123075B (zh) | 封装器件的失效分析方法 | |
US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
US5602489A (en) | Switch potential electron beam substrate tester | |
US6204075B1 (en) | Method of detecting defects in a wiring process | |
TW202409582A (zh) | 用於識別基板的缺陷電連接之方法與設備 | |
JP2009052996A (ja) | 不良解析装置 | |
US11035899B2 (en) | System for detection of passive voltage contrast | |
JPH11154695A (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
WO2023217355A1 (en) | Methods and apparatuses for identifying defective electrical connections of a substrate | |
TWI672513B (zh) | 檢測晶片之層級中的缺陷的方法 | |
US6177989B1 (en) | Laser induced current for semiconductor defect detection | |
TW202407364A (zh) | 用於測試基板的電連結的方法與設備 | |
TW202407363A (zh) | 封裝基板測試方法與封裝基板測試設備 | |
WO2023193888A1 (en) | Methods and apparatuses for identifying defective electrical connections, and methods for generating a trained computational model | |
WO2024008309A1 (en) | Method for testing a packaging substrate, and apparatus for testing a packaging substrate | |
WO2023208350A1 (en) | Method for testing a packaging substrate, and apparatus for testing a packaging substrate | |
TW202409581A (zh) | 封裝基板測試方法與封裝基板測試設備 | |
WO2023217354A1 (en) | Method for testing a packaging substrate, and apparatus for testing a packaging substrate | |
US8113412B1 (en) | Methods for detecting defect connections between metal bumps | |
JPH1187451A (ja) | 半導体装置の検査方法および半導体装置検査器 | |
Hendricks et al. | Characterization of a new automated electron-beam wafer inspection system |