TW202402111A - 功率模組及其製作方法 - Google Patents
功率模組及其製作方法 Download PDFInfo
- Publication number
- TW202402111A TW202402111A TW111122491A TW111122491A TW202402111A TW 202402111 A TW202402111 A TW 202402111A TW 111122491 A TW111122491 A TW 111122491A TW 111122491 A TW111122491 A TW 111122491A TW 202402111 A TW202402111 A TW 202402111A
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- layer
- base material
- substrate
- metal layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000004020 conductor Substances 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims description 87
- 229910052751 metal Inorganic materials 0.000 claims description 87
- 239000000463 material Substances 0.000 claims description 80
- 239000011810 insulating material Substances 0.000 claims description 22
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 239000000919 ceramic Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Abstract
一種功率模組，包括第一基板、功率晶片、第二基板、複數第一導電結構和第二導電結構。第一基板包括第一基材、第一導電線路層和第二導電線路層。功率晶片包括相對設置的第一表面和第二表面，功率晶片的第二表面與第一導電線路層電連接。第二基板包括第二基材以及第三導電線路層，第二基材覆蓋第一導電線路層和功率晶片並與第一基材相連接。複數第一導電結構貫通第二基材並電連接功率晶片的第一表面和第三導電線路層。第二導電結構貫通第一基材和第二基材並電連接第一導電線路層和第三導電線路層。本申請還提供一種功率模組的製作方法。
Description
本申請涉及功率模組技術領域，尤其涉及一種能夠縮短功率晶片的信號路徑長度的功率模組及其製作方法。
具有功率晶片的功率模組可被用於各種電子器件，包括功率轉換裝備、電動車輛的充電器、不斷電供應系統(UPS)等。由於打線接合是一種花費較便宜且堅固的電路連線方法，因此打線接合是功率模組中功率晶片與電路零件間電路連線最常被使用的一種方法。然而，在電子器件在其工作頻率日趨增加的情況下，打線接合所產生之寄生電感、寄生電容常會直接衝擊到功率晶片與電路間之電氣特性，不容忽視。因此，如何減少這些寄生效應以避免電子器件中功率晶片與電路間電氣特性下降，是值得去注意的。
有鑑於此，有必要提供一種能夠解決上述技術問題的功率及其製作方法。
本申請第一方面提供一種功率模組，包括第一基板、功率晶片、第二基板、複數第一導電結構和第二導電結構。所述第一基板包括第一基材以及設置於所述第一基材相對兩側的第一導電線路層和第二導電線路層。所述功率晶片包括相對設置的第一表面和第二表面，所述功率晶片的第二表面與所述第一導電線路層電連接。所述第二基板包括第二基材以及第三導電線路層，所述第二基材覆蓋所述第一導電線路層和所述功率晶片並與所述第一基材相連接，所述第三導電線路層位於所述第二基材遠離所述第一導電線路層的一側。所述複數第一導電結構貫通所述第二基材並電連接所述功率晶片的第一表面和所述第三導電線路層。所述第二導電結構貫通所述第一基材和所述第二基材並電連接所述第一導電線路層和所述第三導電線路層。
本申請第二方面提供一種功率模組的製作方法，包括以下步驟：
提供第一基板，所述第一基板第一基材以及設置於所述第一基板的相對兩側的第一金屬層和第二金屬層；
在所述第一金屬層和所述第二金屬層上分別形成第三金屬層和第四金屬層；
對所述第一金屬層和所述第三金屬層上進行線路製作形成第一導電線路層；
將功率晶片安裝於所述第一導電線路層上，所述功率晶片包括背離所述第一導電線路層的第一表面和面向所述第一導電線路層的第二表面；
將第二基板壓合於所述第一導電線路層和所述功率晶片上，所述第二基板包括層疊設置的第二基材和第五金屬層，所述第二基材覆蓋所述第一導電線路層和所述功率晶片並與所述第一基材相連接；
形成貫通所述第二基材的複數第一導電結構以及貫通所述第一基材和所述第二基材的第二導電結構，所述複數第一導電結構與所述功率晶片的第一表面相接觸，所述第二導電結構與所述第一導電線路層電連接；
對所述第二金屬層和所述第四金屬層進行線路製作形成第二導電線路層，所述第二導電線路層與所述第二導電結構電連接；
對所述第五金屬層進行線路製作形成第三導電線路層，所述第三導電線路層與所述複數第一導電結構和所述第二導電結構電連接。
本申請實施方式提供的功率模組及其製作方法中，藉由貫通第二基材的第一導電結構和第二導電結構電連接所述功率晶片和所述第三導電線路層，縮短了所述功率晶片的信號路徑長度，降低了寄生電感。
下面將對本發明實施方式中的技術方案進行清楚、完整地描述，顯然，所描述的實施方式僅僅是本發明一部分實施方式，而不是全部的實施方式。基於本發明中的實施方式，本領域普通技術人員在沒有付出創造性勞動前提下所獲得的所有其他實施方式，都屬於本發明保護的範圍。
需要說明的是，除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。在本發明實施方式中使用的術語是僅僅出於描述特定實施方式的目的，而非旨在限制本發明。
本申請一實施例提供一種功率模組的製作方法，其包括以下步驟。
步驟S1，請參閱圖1，提供第一基板10。
所述第一基板10包括第一基材11以及設置於所述第一基材11的相對兩側的第一金屬層12和第二金屬層13。
所述第一基材11由具有低熱膨脹係數的絕緣材料製成。在一些實施例中，所述第一基材11由傳統的FR-4材料製成，所述第一金屬層12和所述第二金屬層13由銅製成。
步驟S2，請參閱圖5，將第三基板20嵌入所述第一基板10中，所述第三基板20與所述第一基板10之間電性絕緣。
所述第三基板20包括第三基材21以及設置於所述第三基材21的相對兩側的第一導體層22和第二導體層23。所述第一導體層22與所述第一金屬層12相互平齊，且第一導體層22與所述第一金屬層12之間電性絕緣。所述第二導體層23與所述第二金屬層13相互平齊，且所述第二導體層23與所述第二金屬層13之間電性絕緣。
所述第三基材21由絕緣散熱材料製成。在一些實施例中，所述第三基材21由陶瓷製成，所述第一導體層22和所述第二導體層23由銅製成。
在一些實施例中，步驟S2具體包括以下步驟。
步驟S21，請參閱圖2，在所述第一基板10上開設一開口101，所述開口101貫通所述第一基材11、所述第一金屬層12和所述第二金屬層13。所述開口101可藉由鐳射鑽孔或機械鑽孔等方式形成。
步驟S22，請參閱圖2，在所述第一基板10的一側貼附一膠帶30，所述膠帶30封蓋所述開口101的一端。
本實施例中，所述膠帶30覆蓋所述第二金屬層13背離所述第一基材11的一側，並封蓋所述開口101靠近所述第二金屬層13的一端。
步驟S23，請參閱圖3，將所述第三基板20放置於所述開口101中。所述第三基板20支承於所述膠帶30上。具體的，所述第二導體層23與所述膠帶30相粘接。所述第三基板20的兩側與所述開口101之間形成有間隙。
步驟S24，請參閱圖4，在所述開口101中填入絕緣材料40。所述絕緣材料40填滿所述第三基板20與所述開口101之間的間隙，使所述第一導體層22和所述第二導體層23分別與所述第一金屬層12和所述第二金屬層13電性絕緣。所述絕緣材料40的一端與所述第一金屬層12和所述第一導體層22相平齊。所述絕緣材料40的另一端與所述第二金屬層13和所述第二導體層23相平齊。所述絕緣材料40可為傳統的樹脂材料。
步驟S25，請參閱圖5，去除所述膠帶，以暴露所述第二金屬層13和所述第二導體層23，使得所述第三基板20嵌設於所述第一基板10中。
步驟S3，請參閱圖6，在所述第一基板10的相對兩側形成第三金屬層14和第四金屬層16。所述第三金屬層14覆蓋所述第一金屬層12、所述第一導體層22以及所述絕緣材料40靠近所述第一金屬層12的一端，所述第四金屬層16覆蓋所述第二金屬層13、所述第二導體層23以及所述絕緣材料40靠近所述第二金屬層13的一端。
在一些實施例中，所述第三金屬層14和所述第四金屬層16藉由電鍍方式形成。所述第三金屬層14和所述第四金屬層16由銅製成。
步驟S4，請參閱圖7，對所述第一金屬層以及所述第三金屬層進行線路製作形成第一導電線路層15。
所述第一導電線路層15包括第一導電圖案151，所述第一導電圖案151覆蓋所述第一導體層22。在一些實施例中，所述第一導電圖案151連續覆蓋所述第一導體層22遠離所述第三基材21的表面以及所述絕緣材料40靠近所述第一導電線路層15的一端。
步驟S5，請參閱圖8，將功率晶片70安裝於所述第一導電圖案151上。所述功率晶片70與所述第一導電圖案151電連接。
所述功率晶片70可以為IGBT（絕緣柵雙極型電晶體）、MOSFET(金屬-氧化物半導體場效應電晶體)、晶閘管、GTO(門極可關斷晶閘管)、GTR(電力電晶體)、BJT(雙極結型電晶體)或UJT(單結晶體管)。
所述功率晶片70包括相對設置的第一表面71和第二表面72。所述功率晶片70還包括位於所述第一表面71的源極和閘極以及位於所述第二表面72的漏極。
在一些實施例中，所述功率晶片70的第二表面72藉由第一導電膏60固定於所述第一導電圖案151上。所述第一導電膏60夾設於所述功率晶片70的第二表面72和所述第一導電圖案151之間。在一些實施例中，所述第一導電膏60為銀膏。
具體的，所述第一導電膏60可藉由印刷方式形成於所述第一導電圖案151上，然後將所述功率晶片70焊接於所述第一導電膏60上，即可將所述功率晶片70固定安裝於所述第一導電圖案151上。
步驟S6，請參閱圖9，將第二基板50壓合於所述第一導電線路層15和所述功率晶片70上。所述功率晶片70嵌設於所述第二基板50中。
所述第二基板50包括第二基材51和疊設於所述第二基材51一側的第五金屬層52。所述第二基材51覆蓋所述第一導電線路層15和所述功率晶片70，並填充所述第一導電線路層15中的線路間隙，且與所述第一基材11相連接。所述第五金屬層52位於所述第二基材51背離所述第一導電線路層15的一側。所述第二基材51由傳統的絕緣材料（例如FR-4材料）製成。所述第五金屬層52由銅製成。在其他實施例中，所述第一至第五金屬層可由其他金屬材料製成。
步驟S8，請參閱圖10，形成複數第一導電結構110和第二導電結構120。
所述複數第一導電結構110貫通所述第二基材51，並與位於所述功率晶片70的第一表面71的源極和閘極和所述第五金屬層相接觸並電連接。所述第二導電結構120貫通所述第二基材51和所述第一基材11，並與所述第一導電圖案151、所述第五金屬層和所述第二金屬層相接觸並電連接。所述功率晶片70的漏極藉由所述第一導電圖案151與所述第二導電結構120電連接。
在一些實施例中，所述第一導電結構110可藉由以下步驟形成：開設貫通所述第二基板的第一通孔501，然後對所述第一通孔501進行電鍍或者在所述第一通孔501中填入導電膏以形成所述第一導電結構110。
在一些實施例中，所述第二導電結構120可藉由以下步驟形成：開設貫通所述第二基板和所述第一基板的第二通孔502，然後對所述第二通孔502進行電鍍或者在所述第二通孔502中填入導電膏以形成所述第二導電結構120。
步驟S7，請參閱圖10，對所述第二金屬層和所述第四金屬層進行線路製作形成第二導電線路層17，並對所述第五金屬層進行線路製作形成第三導電線路層53。
所述第二導電線路層17包括第二導電圖案171，所述第二導電圖案171覆蓋所述第二導體層23。在一些實施例中，所述第二導電圖案171連續覆蓋所述第二導體層23遠離所述第三基材21的表面以及所述絕緣材料40靠近所述第二導電線路層17的一端。
步驟S8，請參閱圖11，將散熱器80安裝於所述第二導電圖案171上，得到功率模組100。
所述散熱器80可藉由焊接、燒結、或導電膏連接等方式與所述第二導電圖案171相連接。在一些實施方式中，所述散熱器80藉由第二導電膏81固定於所述第二導電圖案171上。所述第二導電膏81夾設於所述散熱器80和所述第二導電圖案171之間。在一些實施例中，所述第二導電膏81為銀膏。
所述功率晶片70產生的熱藉由導熱係數較高的第一導電膏60、第一導電圖案151、第三基材21、第二導電圖案171以及散熱器80快速散發於外界環境，提高了散熱效率。
請參閱圖11，本申請一實施例提供一種功率模組100，包括第一基板10、第二基板50、第三基板20、功率晶片70、複數第一導電結構110和第二導電結構120。
所述第一基板10包括第一基材11以及設置於所述第一基材11的相對兩側的第一導電線路層15和第二導電線路層17。所述第一基材11開設有貫通所述第一基材11的開口101。
所述第三基板20包括第三基材21以及疊設於所述第三基材21相對兩側的第一導體層22和第二導體層23。所述第三基材21容納於所述開口101，所述第一導體層22和所述第二導體層23凸出於所述開口101外。所述開口101的側壁和所述第三基材21之間的縫隙填充有絕緣材料40。
所述第一導電線路層15包括第一導電圖案151，所述第一導電圖案151覆蓋所述第一導體層22。所述絕緣材料40的一端伸入所述第一導電線路層15中並與所述第一導電圖案151相接觸。
所述第二導電線路層17包括第二導電圖案171，所述第二導電圖案171覆蓋所述第二導體層23。所述絕緣材料40的另一端伸入所述第二導電線路層17中並與所述第二導電圖案171相接觸。
所述功率晶片70藉由第一導電膏60固定於所述第一導電圖案151上。
所述第二基板50包括層疊設置的第二基材51和第三導電線路層53。所述第二基材51覆蓋所述第一導電線路層15和所述功率晶片70，並填充所述第一導電線路層15中的線路間隙，且與所述第一基材11相連接。所述第三導電線路層53位於所述第二基材51背離所述第一導電線路層15的一側。
所述複數第一導電結構110貫通所述第二基材51，並電連接所述第三導電線路層53和位於所述功率晶片70的第一表面71的源極和閘極。所述第二導電結構120貫通所述第二基材51和所述第一基材11，並電連接所述第一導電圖案151、所述第二導電線路層17和所述第三導電線路層53。
本申請實施方式提供的功率模組100及其製作方法中，藉由貫通第二基材51的第一導電結構110和第二導電結構120電連接所述功率晶片70和所述第三導電線路層53，縮短了所述功率晶片70的信號路徑長度，降低了寄生電感。
另外，本領域技術人員還可在本發明精神內做其它變化，當然，這些依據本發明精神所做的變化，都應包含在本發明所要求保護的範圍內。
10:第一基板
11:第一基材
12:第一金屬層
13:第二金屬層
20:第三基板
21:第三基材
22:第一導體層
23:第二導體層
101:開口
30:膠帶
40:絕緣材料
14:第三金屬層
16:第四金屬層
15:第一導電線路層
151:第一導電圖案
70:功率晶片
71:第一表面
72:第二表面
60:第一導電膏
50:第二基板
51:第二基材
52:第五金屬層
110:第一導電結構
120:第二導電結構
501:第一通孔
502:第二通孔
17:第二導電線路層
53:第三導電線路層
171:第二導電圖案
80:散熱器
100:功率模組
81:第二導電膏
圖1為本申請一實施方式提供的第一基板的示意圖。
圖2為在圖1所述第一基板上形成開口和膠帶的示意圖。
圖3為在圖2所示的開口中安裝第三基板的示意圖。
圖4為在圖3所示開口中填入絕緣材料的示意圖。
圖5為圖4去除膠帶後的示意圖。
圖6為在圖5所示的第一基板的兩側形成第三金屬層和第四金屬層的示意圖。
圖7為在圖6所示的第三金屬層上形成第一導電線路層的示意圖。
圖8為在圖7所示的第一導電線路層上安裝功率晶片的示意圖。
圖9為在圖8所示第一導電線路層上壓合第二基板的示意圖。
圖9為在圖8所示第一導電線路層上壓合第二基板的示意圖。
圖10為在圖9所示結構上形成第一導電結構、第二導電結構、第二導電線路層和第三導電線路層的示意圖。
圖11為本申請一實施方式提供的功率模組的示意圖。
無
10:第一基板
11:第一基材
20:第三基板
21:第三基材
22:第一導體層
23:第二導體層
101:開口
40:絕緣材料
15:第一導電線路層
151:第一導電圖案
70:功率晶片
71:第一表面
72:第二表面
60:第一導電膏
50:第二基板
51:第二基材
110:第一導電結構
120:第二導電結構
17:第二導電線路層
53:第三導電線路層
171:第二導電圖案
80:散熱器
100:功率模組
81:第二導電膏
Claims (10)
- 一種功率模組，其中，包括： 第一基板，包括第一基材以及設置於所述第一基材相對兩側的第一導電線路層和第二導電線路層； 功率晶片，包括相對設置的第一表面和第二表面，其中所述功率晶片的第二表面與所述第一導電線路層電連接； 第二基板，包括第二基材以及第三導電線路層，其中，所述第二基材覆蓋所述第一導電線路層和所述功率晶片並與所述第一基材相連接，所述第三導電線路層位於所述第二基材遠離所述第一導電線路層的一側； 複數第一導電結構，貫通所述第二基材並電連接所述功率晶片的第一表面和所述第三導電線路層；以及 第二導電結構，貫通所述第一基材和所述第二基材並電連接所述第一導電線路層和所述第三導電線路層。
- 如請求項1所述的功率模組，其中，所述功率模組還包括嵌設於所述第一基板中的第三基板，所述第三基板的位置與所述功率晶片的位置相對應，所述第三基板包括第三基材以及設置於所述第三基材相對兩側的第一導體層和第二導體層，所述第一導體層與所述第一導電線路層相接觸，所述第二導體層與所述第二導電線路層相接觸。
- 如請求項2所述的功率模組，其中，所述第一基材開設有貫通所述第一基材的開口，所述第三基材容納於所述開口中，所述第一導體層和所述第二導體層凸出於所述開口外，所述第一導電線路層包括覆蓋所述第一導體層的第一導電圖案，所述功率晶片設置於所述第一導電圖案上，所述第二導電線路層包括覆蓋所述第二導體層的第二導電圖案。
- 如請求項3所述的功率模組，其中，所述功率模組還包括絕緣材料，所述絕緣材料填充於所述開口與所述第三基材之間的間隙中，且所述絕緣材料的兩端分別伸入所述第一導電線路層和所述第二導電線路層中與所述第一導電圖案和所述第二導電圖案相接觸。
- 如請求項3所述的功率模組，其中，所述功率模組還包括散熱器，所述散熱器設置於所述第二導電圖案上。
- 如請求項5所述的功率模組，其中，所述功率晶片藉由第一導電膏固定於所述第一導電圖案上，所述散熱器藉由第二導電膏固定於所述第二導電圖案上。
- 如請求項2所述的功率模組，其中，所述第三基材的材料為陶瓷。
- 一種功率模組的製作方法，其中，包括以下步驟： 提供第一基板，所述第一基板包括第一基材以及設置於所述第一基板的相對兩側的第一金屬層和第二金屬層； 在所述第一金屬層和所述第二金屬層上分別形成第三金屬層和第四金屬層； 對所述第一金屬層和所述第三金屬層上進行線路製作形成第一導電線路層； 將功率晶片安裝於所述第一導電線路層上，所述功率晶片包括背離所述第一導電線路層的第一表面和面向所述第一導電線路層的第二表面； 將第二基板壓合於所述第一導電線路層和所述功率晶片上，所述第二基板包括層疊設置的第二基材和第五金屬層，所述第二基材覆蓋所述第一導電線路層和所述功率晶片並與所述第一基材相連接； 形成貫通所述第二基材的複數第一導電結構以及貫通所述第一基材和所述第二基材的第二導電結構，所述複數第一導電結構與所述功率晶片的第一表面相接觸，所述第二導電結構與所述第一導電線路層電連接； 對所述第二金屬層和所述第四金屬層進行線路製作形成第二導電線路層，所述第二導電線路層與所述第二導電結構電連接； 對所述第五金屬層進行線路製作形成第三導電線路層，所述第三導電線路層與所述複數第一導電結構和所述第二導電結構電連接。
- 如請求項8所述的功率模組的製作方法，其中，“在所述第一金屬層和所述第二金屬層上分別形成第三金屬層和第四金屬層”的步驟之前還包括以下步驟： 在所述第一基板上形成開口，所述開口貫通所述第一基材、所述第一金屬層和所述第二金屬層； 將第三基板安裝於所述開口中，所述第三基板包括第三基材和設置於所述第三基材相對兩側的第一導體層和第二導體層，其中，所述第三金屬層還覆蓋所述第一導體層，所述第四金屬層還覆蓋所述第二導體層，所述第三基板的位置與所述功率晶片的位置相對應。
- 如請求項9所述的功率模組的製作方法，其中，“在所述第一金屬層和所述第二金屬層上分別形成第三金屬層和第四金屬層”的步驟之前還包括以下步驟： 在所述第三基板和所述開口之間的間隙中填入絕緣材料，其中，所述第三金屬層和所述第四金屬層還覆蓋所述絕緣材料相對的兩端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111122491A TWI831247B (zh) | 2022-06-16 | 2022-06-16 | 功率模組及其製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111122491A TWI831247B (zh) | 2022-06-16 | 2022-06-16 | 功率模組及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202402111A true TW202402111A (zh) | 2024-01-01 |
| TWI831247B TWI831247B (zh) | 2024-02-01 |
Family
ID=90457717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111122491A TWI831247B (zh) | 2022-06-16 | 2022-06-16 | 功率模組及其製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI831247B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6669871B2 (en) * | 2000-11-21 | 2003-12-30 | Saint-Gobain Ceramics & Plastics, Inc. | ESD dissipative ceramics |
| CN1437232A (zh) * | 2002-02-05 | 2003-08-20 | 亚太优势微系统股份有限公司 | 晶片级封装的结构及其制作方法 |
| TW200833210A (en) * | 2007-01-23 | 2008-08-01 | Tysun Inc | Process for making substrates for chips of high power |
| JP6102744B2 (ja) * | 2011-11-02 | 2017-03-29 | 日立化成株式会社 | 樹脂組成物、並びにそれを用いた樹脂シート、プリプレグ、積層板、金属基板、プリント配線板及びパワー半導体装置 |
| CN103917043B (zh) * | 2014-03-14 | 2017-02-22 | 苏州晶品光电科技有限公司 | 图案化多绝缘材质电路基板 |
| TWI599285B (zh) * | 2016-07-01 | 2017-09-11 | 先豐通訊股份有限公司 | 晶片埋入式電路板結構及功率模組 |
-
2022
- 2022-06-16 TW TW111122491A patent/TWI831247B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI831247B (zh) | 2024-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10943845B2 (en) | Three-dimensional packaging structure and packaging method of power devices | |
| US9035453B2 (en) | Semiconductor device | |
| US8890310B2 (en) | Power module package having excellent heat sink emission capability and method for manufacturing the same | |
| JP5975180B2 (ja) | 半導体モジュール | |
| JP4635564B2 (ja) | 半導体装置 | |
| US11107744B2 (en) | Insulated gate bipolar transistor module and manufacturing method thereof | |
| TWI579982B (zh) | 功率模組封裝結構 | |
| US9159715B2 (en) | Miniaturized semiconductor device | |
| JP2003100987A (ja) | 半導体装置 | |
| KR20170119454A (ko) | 양방향 반도체 패키지 | |
| US20180040562A1 (en) | Elektronisches modul und verfahren zu seiner herstellung | |
| JP2003273319A (ja) | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 | |
| KR20190095998A (ko) | 전력용 반도체 모듈 | |
| CN111354710B (zh) | 半导体装置及其制造方法 | |
| CN112713120A (zh) | 功率电子组件及其产生方法 | |
| KR20220007878A (ko) | 양면 냉각을 갖는 전자 디바이스 | |
| TWI831247B (zh) | 功率模組及其製作方法 | |
| CN106876350B (zh) | 功率模块及其制造方法 | |
| CN111834307A (zh) | 半导体模块 | |
| US20230411334A1 (en) | Power module for high-frequency use and method for manufacturing the same | |
| CN113764357B (zh) | 导电模块的封装结构 | |
| JPH09213877A (ja) | マルチチップモジュール半導体装置 | |
| WO2022061759A1 (zh) | 基板、封装结构及电子设备 | |
| JP7269400B2 (ja) | キャリア基板及びその適用可能なパワーモジュール | |
| KR102464477B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 |