TW202400736A - 半導體加工用組成物和使用其製作半導體器件的方法 - Google Patents

半導體加工用組成物和使用其製作半導體器件的方法 Download PDF

Info

Publication number
TW202400736A
TW202400736A TW112121962A TW112121962A TW202400736A TW 202400736 A TW202400736 A TW 202400736A TW 112121962 A TW112121962 A TW 112121962A TW 112121962 A TW112121962 A TW 112121962A TW 202400736 A TW202400736 A TW 202400736A
Authority
TW
Taiwan
Prior art keywords
polishing
composition
weight
semiconductor processing
parts
Prior art date
Application number
TW112121962A
Other languages
English (en)
Inventor
洪承哲
韓德洙
明康植
朴韩址
李亨株
崔容壽
Original Assignee
南韓商Ｓｋ恩普士股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｓｋ恩普士股份有限公司 filed Critical 南韓商Ｓｋ恩普士股份有限公司
Publication of TW202400736A publication Critical patent/TW202400736A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本發明提供了一種半導體加工用組成物，其適用於包括對包括矽穿孔（TSV）的半導體晶圓進行拋光的製程的半導體製程，能夠實現極好的拋光性能，能夠最小化凹陷、侵蝕和凸出等缺陷，當對多個不同膜暴露於外部的表面進行拋光時能夠實現膜之間沒有偏差的均勻拋光的表面，該半導體加工用組成物包括研磨顆粒和至少一種添加劑，並且具有通過運算式1計算得到的1.45至1.90的值。此外，本發明提供了一種使用半導體加工用組成物製作半導體器件的方法。

Description

半導體加工用組成物和使用其製作半導體器件的方法
本發明有關於一種適用於製作和加工半導體的製程的組成物，並且更具體地有關於一種適用於製作和加工半導體的製程中的拋光製程的組成物。
化學機械拋光是一種通過將拋光漿料注入拋光墊和拋光目標之間的介面，同時用拋光墊磨擦拋光目標的表面，來將拋光目標的表面拋光至期望水平的技術。隨著現代化學機械拋光應用於大規模半導體積體電路的製作，化學機械拋光用於使電晶體器件或多層佈線的層間絕緣膜的表面平面化；使諸如氧化膜、氮化膜等多種膜平面化；以及形成鎢或銅佈線。隨著半導體器件的積體度的增加和晶片尺寸的減小，半導體器件的表面結構越來越複雜，並且層之間的差異增加。因此，應用於製作半導體器件的製程的化學機械拋光（CMP）製程需要高解析度微影和原子級平面化技術。該CMP製程是通過同時使用物理摩擦力和化學反應來使膜平面化的製程。即使在CMP製程中使用的製程部件及/或製程溶液存在微小差異，也可能會獲得明顯不同的拋光結果。因此，這些製程部件及/或製程解決方案的製造和設計所需的精度正在提高到更高的水平。
因此，鑒於上述問題做出了本發明，本發明的目的是提供一種半導體加工用組成物，其適用於包括對半導體晶圓進行拋光的製程、更具體地對包括矽穿孔（TSV）的半導體晶圓進行拋光的製程的半導體製程，能夠實現極好的拋光性能，能夠最小化凹陷、侵蝕和凸出等缺陷，並且能夠在對多個不同膜暴露於外部的表面進行拋光時實現膜之間沒有偏差的均勻拋光的表面。
本發明的另一個目的是提供一種製作半導體器件的方法，該方法包括使用半導體加工用組成物對通過其形成TSV的半導體晶圓進行拋光，並且能夠最小化缺陷率，使得在由TSV連接的多個層壓晶片中無誤差或缺陷地實現存儲晶片功能。
根據本發明的一個方面，提供了一種半導體加工用組成物，該半導體加工用組成物包括研磨顆粒；和至少一種添加劑，其中該組成物具有通過以下運算式1計算得到的1.45至1.9的值： [運算式1] ， 其中，R O表示所述半導體加工用組成物對氧化矽膜的拋光速率（Å/min），R N表示所述半導體加工用組成物對氮化矽膜的拋光速率（Å/min），R Cu表示所述半導體加工用組成物對銅膜的拋光速率（Å/min）， 其中，在測量R O、R N、R Cu時，將按重量計100份所述半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速引入含有所述半導體加工用組成物的所述混合物的同時執行對具有所述氧化矽膜的晶圓、具有所述氮化矽膜的晶圓和具有所述銅膜的晶圓的拋光達60秒，然後測量R O、R N和R Cu。
在一個實施方式中，半導體加工用組成物可以具有通過以下運算式2計算得到的110.0至230.0的值： [運算式2] ， 其中，R O、R N和R Cu如運算式1中所定義。
在一個實施方式中，半導體加工用組成物可以具有通過以下運算式3計算得到的0.90至1.00的值： [運算式3] ， 其中，R O和R Cu如運算式1中所定義。
在一個實施方式中，半導體加工用組成物可以具如通過以下運算式4計算得到的1.55至2.40的值： [運算式4] ， 其中，R N和R Cu如運算式1中所定義。
在一個實施方式中，研磨顆粒可以由選自以下各者中的一者製成：二氧化矽（SiO 2）、二氧化鈰（CeO 2）、氧化鋁（Al 2O 3）、氧化鋯（ZR O2）、及其組合。
在一個實施方式中，研磨顆粒在半導體加工用組成物中可以具有正（+）ζ電位值。
在一個實施方式中，添加劑可以包括選自以下各者中的一者：基於唑的化合物、基於磷酸的化合物、基於氟的化合物、有機酸、及其組合。
根據本發明的另一方面，提供了一種製作半導體器件的方法，該方法包括準備表面板，在該表面板上安裝有具有拋光表面的拋光墊；準備用於容納拋光目標的承載件；在使拋光墊的拋光表面與拋光目標的要拋光的表面彼此接觸的同時旋轉表面板和承載件；以及將半導體加工用組成物施加到拋光表面上，其中半導體加工用組成物包括研磨顆粒和至少一種添加劑並且具有通過以下運算式1計算得到的1.45至1.90的值： [運算式1] ， 其中，R O表示所述半導體加工用組成物對氧化矽膜的拋光速率（Å/min），R N表示所述半導體加工用組成物對氮化矽膜的拋光速率（Å/min），R Cu表示所述半導體加工用組成物對銅膜的拋光速率（Å/min）， 其中，在測量R O、R N、R Cu時，將按重量計100份所述半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速將含有所述半導體加工用組成物的所述混合物施加到所述拋光表面上的同時執行對具有所述氧化矽膜的晶圓、具有所述氮化矽膜的晶圓和具有所述銅膜的晶圓的拋光達60秒，然後測量R O、R N和R Cu。
在一個實施方式中，拋光目標可以包括具有矽穿孔的半導體晶圓。
在一個實施方式中，表面板和承載件可以以10 rpm至500 rpm的轉速旋轉。
在一個實施方式中，可以以10 mL/min至1,000 mL/min的流速將半導體加工用組成物施加到拋光表面上。
根據本發明的又一方面，提供了一種製作半導體器件的方法，該方法包括形成包括通孔的基底；形成設置在所述通孔上的銅電極；在所述基底和所述銅電極上形成氮化矽膜；在所述氮化矽膜上形成氧化矽膜；以及使用所述半導體加工用組成物對所述銅電極、所述氮化矽膜和所述氧化矽膜進行拋光，其中所述半導體加工用組成物包括研磨顆粒和至少一種添加劑並且具有通過以下運算式1計算得到的1.45至1.90的值： [運算式1] ， 其中，R O表示所述半導體加工用組成物對所述氧化矽膜的拋光速率（Å/min），R N表示所述半導體加工用組成物對所述氮化矽膜的拋光速率（Å/min），R Cu表示所述半導體加工用組成物對所述銅電極的拋光速率（Å/min）。
在根據一個實施方式的製作半導體器件的方法中，通過運算式1計算得到的值可以是約1.50至約1.80。
在根據一個實施方式的製作半導體器件的方法中，通過以下運算式2計算得到的值可以是約110至約230。 [運算式2]
在根據一個實施方式的製作半導體器件的方法中，通過以下運算式3計算得到的值可以是0.9至1。 [運算式3]
在根據一個實施方式的製作半導體器件的方法中，對氧化矽膜的拋光速率（R O）可以為約1,000 Å/min至約5,000 Å/min，對氮化矽膜的拋光速率（R N）可以為約400 Å/min至約3,000 Å/min，並且對銅電極的拋光速率（R Cu）可以為約1,000 Å/min至約5,000 Å/min。
在根據一個實施方式的製作半導體器件的方法中，在拋光後，銅電極的拋光表面與氮化矽膜的拋光表面之間的高度差可以小於約5 nm。
在根據一個實施方式的製作半導體器件的方法中，在拋光後，銅電極的拋光表面與氧化矽膜的拋光表面之間的高度差可以小於約20 nm。
在根據一個實施方式的製作半導體器件的方法中，添加劑可以包括選自以下各者中的一者：基於唑的化合物、基於磷酸的化合物、基於氟的化合物、有機酸、及其組合。
在根據一個實施方式的製作半導體器件的方法中，對於研磨顆粒，通過將D90除以D80獲得的值可以是1至1.5。
現在將參考其中示出了本發明的示例性實施方式的附圖更全面地描述本發明。然而，本發明可以以許多不同的形式來體現，並且不應被解釋為限於本文闡述的實施方式；相反，提供這些實施方式使得本發明將是徹底和完整的，並且將向本領域技術人員充分地傳達本發明的概念。本發明僅由申請專利範圍的範疇限定。
在本發明中，應當理解，除非另有說明，當一部分“包括”、“包含”或“具有”任何元素時，該部分還可以包括其他元素而不排除其他元素。
在本發明中，在描述數值範圍時，“X至Y”的描述是指包括“X和Y”的從X至Y的數值範圍中的任何一個。
在附圖中，必要時，一些構造被放大示出以清楚地展示層或區域。另外，在附圖中，為了描述方便，一些層和區域的厚度被誇大了。在整個說明書中，相似的圖式標號表示相似的元件。
另外，在本發明中，當諸如層、膜、區域和板等的元件被稱為在另一個元件“上”時，該元件可以直接在另一個元件上或者可以存在中間元件。當一個元件“直接在”另一個元件上時，解釋為沒有中間元件。另外，當諸如層、膜、區域和板等的元件被稱為在另一個元件“下”時，該元件可以直接在另一個元件下或者可以存在中間元件。當一個元件“直接在”另一個元件下時，解釋為沒有中間元件。
在下文中，將詳細描述根據本發明的實施方式。
在本發明的一個實施方式中，本發明提供了一種半導體加工用組成物，該組成物包括研磨顆粒；和至少一種添加劑，其中組成物具有約1.45至約1.90的值，如通過以下運算式1計算得到的。 [運算式1]
在[運算式1]中，R O表示半導體加工用組成物對氧化矽膜的拋光速率（Å/min），R N表示半導體加工用組成物對氮化矽膜的拋光速率（Å/min），R Cu表示半導體加工用組成物對銅膜的拋光速率（Å/min）。
此時，在測量R O、R N、R Cu時，將按重量計100份半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速引入含有半導體加工用組成物的混合物的同時執行對具有氧化矽膜的晶圓、具有氮化矽膜的晶圓和具有銅膜的晶圓的拋光達60秒，然後測量R O、R N和R Cu。
隨著半導體器件的積體的前進，與常規的使用導線連接晶片的方法不同，已經開發了通過在晶片上形成細小通孔並在通孔中形成電極來用電極連接上下晶片的封裝技術。在本發明中，這種通孔可以稱為矽穿孔（TSV）。TSV技術通過層壓多個晶片並將晶片電連接來實現高容量半導體器件。與使用導線連接晶片的導線鍵合技術相比，TSV技術在速度和功耗方面具有優勢。然而，需要複雜的加工技術來穿過半導體晶圓形成細小通孔並用電極材料填充該通孔。在結構上，TSV是佔據半導體晶圓的主要區域的氧化矽膜、主要用作要在通孔中裝填的電極材料的銅、以及作為氧化矽膜與銅電極之間的屏障的氮化矽的組合結果。與不包含TSV的晶圓相比，對於包含TSV的晶圓，同時對多種膜材料進行拋光的製程是必不可少的。在該製程中，為了將不同的膜材料拋光至具有基本相同的平整度，需要對製程中使用的半導體加工用組成物的物理功能及/或化學功能進行精心設計。
由於通過運算式1計算得到的表示在特定條件下對氧化矽膜、銅膜和氮化矽膜測量的根據一個實施方式的半導體加工用組成物的拋光速率（Å/min）的相關性的值在預定範圍內，因此當使用半導體加工用組成物時，包括TSV的半導體晶圓的表面可以被均勻地拋光而沒有缺陷。更具體地，基於要拋光的表面諸如TSV的不連續結構的邊界，可以防止由於任一側的過度拋光而導致的缺陷諸如過度凹陷或過度凸起的發生。
運算式1表示氧化矽膜的拋光速率的平方與通過將氮化矽膜的拋光速率乘以銅膜的拋光速率而獲得的值的比率。與定義為氧化矽膜、銅膜及/或氮化矽膜中的每一個的拋光速率的一維比的常規拋光選擇比率相比，在預測不會引起缺陷諸如凹陷、凸起、侵蝕和峰化的拋光結果方面，運算式1可以作為顯著改進的相關性的技術手段。即，即使對於每個膜的一維拋光選擇比率，例如氧化矽膜：銅膜的拋光速率比率或氮化矽膜：銅膜的拋光速率比率滿足預定範圍時，在某些情況下，包括TSV的半導體晶圓的實際拋光性能不能達到目標水平。另一方面，在預定範圍內滿足運算式1的值的半導體加工用組成物在實現形成TSV所穿過的半導體晶圓的拋光性能的目標水平時表現出實現無誤差性能的相關性。
圖5的(a)至圖5的(d)示意性地示出了在對作為根據一個實施方式的半導體加工用組成物的拋光目標的半導體晶圓進行拋光期間可能出現的缺陷的一些示例。具體地，圖5的(a)至圖5的(d)示意性地示出了在對具有矽穿孔10的半導體晶圓100進行拋光期間可能出現的缺陷的一些示例。更具體地，圖5的(a)是凹陷的示例，示出了銅膜比其他膜較多被拋光的缺陷的示例。圖5的(b)是凸出的示例，示出了銅膜比其他膜較少被拋光的缺陷的示例。圖5的(c)是峰化的示例，示出了氮化矽膜比其他膜高的缺陷的示例。圖5的(d)是侵蝕的示例，示出了與周圍的氧化矽膜相比，矽穿孔（TSV）和構成其周邊區域的銅膜、氮化矽膜和氧化矽膜被過度拋光的缺陷的示例。由於半導體加工用組成物在預定範圍內滿足運算式1的值，所以在實現其上形成TSV的半導體晶圓的拋光性能到目標水平時，如圖5的(a)至圖5的(d)所示，在防止缺陷方面，示出了可以實際實現性能而不會出現錯誤的相關性。
具體地，半導體加工用組成物可以具有約1.45至約1.90的運算式1的值，例如約1.45至約1.80，例如約1.45至約1.70，例如約1.50至約1.90，例如，例如約1.50至約1.90，例如約1.50至約1.80，例如約1.50至約1.70。當運算式1的值過低或過高時，基於與TSV相關的多種膜的不連續結構的邊界，一側可能被過度拋光，從而導致凹陷或凸出。替代性地，可能會出現其中作為屏障膜的氮化矽膜高於銅電極和氧化矽膜的峰化，或者可能會出現其中包括銅電極和氮化矽的屏障膜與氧化矽膜相比被過多拋光的侵蝕。與半導體晶圓的總面積相比，TSV結構佔據相對較小的面積。此類缺陷的出現也可以通過運算式1的值的微小差異來確定，例如約±0.01的差異。
在一個實施方式中，半導體加工用組成物可以具有通過以下運算式2計算得到的約110.0至約230.0的值。 [運算式2]
在[運算式2]中，R O表示半導體加工用組成物對氧化矽膜的拋光速率（Å/min），R N表示半導體加工用組成物對氮化矽膜的拋光速率（Å/min），R Cu表示半導體加工用組成物對銅膜的拋光速率（Å/min）。
另外，在測量R O、R N、R Cu時，將按重量計100份半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速引入含有半導體加工用組成物的混合物的同時執行對具有氧化矽膜的晶圓、具有氮化矽膜的晶圓和具有銅膜的晶圓的拋光達60秒，然後測量R O、R N和R Cu。
使用半導體加工用組成物時，運算式1的值在上述範圍內，運算式2的值在約110.0至約230.0的範圍內。因此，半導體晶圓的包括TSV的表面可以被均勻地拋光而沒有缺陷。具體地，基於要拋光的表面諸如TSV的不連續結構的邊界，可以防止由於任一側的過度拋光而導致的缺陷諸如過度凹陷或過度凸起的發生。
具體地，半導體加工用組成物可以具有例如約110.0至約230.0的運算式2的值，例如約110.0至約200.0，例如約110.0至約190.0，例如約110.0至約180.0，例如約110.0至約170.0，例如約110.0至約160.0，例如約110.0至約150.0，例如約110.0至約140.0，例如約115.0至約135.0。當運算式2的值滿足該範圍時，在對具有包括總面積中的預定面積的矽穿孔（TSV）的結構的半導體晶圓進行拋光時，通過矽穿孔（TSV）同時均勻拋光多種膜的效果可能會得到改善。
在一個實施方式中，半導體加工用組成物可以具有約0.90至約1.00的以下運算式3的值。 [運算式3]
在運算式3中，R O表示半導體加工用組成物對氧化矽膜的拋光速率（Å/min），R Cu表示半導體加工用組成物對銅膜的拋光速率（Å/min）。在測量R O和R Cu時，將按重量計100份半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速將含有組成物的混合物施加到具有氧化矽膜的晶圓和具有銅膜的晶圓上的同時執行拋光達60秒，然後測量R O和R Cu。
具體地，半導體加工用組成物可以具有例如約0.90至約1.00，例如約0.90或以上、小於約1.00，例如約0.90至約0.99，例如約0.91至約0.99，例如約0.92至約0.99，例如約0.93至約0.99，例如約0.94至約0.99，例如約0.95至約0.99的運算式3的值。與半導體晶圓的整個面積相比，矽穿孔（TSV）佔據相對較小的面積。甚至可以通過運算式3的值的微小差異，例如約±0.01的差異，來確定是否出現缺陷諸如凹陷、凸出、侵蝕及/或峰化。從這個觀點來看，半導體加工用組成物被設計成使得對銅膜的拋光速率（R Cu）略高於或等於對氧化矽膜的拋光速率（R O）。因此，在包括以預定面積比率的矽穿孔（TSV）的半導體晶圓中，矽穿孔（TSV）的銅電極部分和佔據半導體晶圓的總面積的大部分的氧化矽膜部分可以同時均勻被拋光。更具體地，當半導體加工用組成物的對銅膜的拋光速率（R Cu）被設計為略高於對氧化矽膜的拋光速率（R O）時，可以進一步改進該技術效果。
在一個實施方式中，在使用半導體加工用組成物時，通過式1、2、3獲得的值同時滿足上述各範圍。因此，在包括以預定面積比率的矽穿孔（TSV）的半導體晶圓中，由於矽穿孔（TSV）引起的各種不連續膜的邊界可以被同時且均勻地拋光而沒有缺陷諸如凹陷、凸出、侵蝕及/或峰化。
在一個實施方式中，半導體加工用組成物可以具有約1.55至約2.40的以下運算式4的值。 [運算式4]
在運算式4中，R N表示半導體加工用組成物對氮化矽膜的拋光速率（Å/min），R Cu表示半導體加工用組成物對銅膜的拋光速率（Å/min）。在測量R N和R Cu時，將按重量計100份半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速將含有組成物的混合物施加到具有氮化矽膜的晶圓和具有銅膜的晶圓上的同時執行拋光達60秒，然後測量R N和R Cu。
具體地，半導體加工用組成物可以具有例如約1.55至約2.40，例如約1.55至約2.30，例如約1.55至約2.20，例如約1.55至約2.10，例如約1.55至2.00，例如約1.55至1.95，例如約1.55至約1.90，例如約1.55至約1.85，例如1.60至約2.40，例如約1.60至約2.30，例如約1.60至約2.20，例如約1.60至約2.10，例如約1.60至2.00，例如約1.60至1.95，例如約1.60至約1.90，例如約1.60至約1.85，例如約1.65至約1.85的運算式4的值。與半導體晶圓的整個面積相比，矽穿孔（TSV）佔據相對較小的面積。甚至可以通過運算式4的值的微小差異，例如約±0.01的差異，來確定是否出現缺陷諸如凹陷、凸出、侵蝕及/或峰化。從這個觀點來看，半導體加工用組成物被設計成使得對銅膜的拋光速率（R Cu）和對氮化矽膜的拋光速率（R N）滿足上述比率。因此，在包括以預定面積比率的矽穿孔（TSV）的半導體晶圓中，矽穿孔（TSV）的銅電極部分和銅電極部分周圍的起到屏障膜的作用的氮化矽膜可以同時被均勻拋光。
在一個實施方式中，在使用半導體加工用組成物時，通過運算式1、2、4獲得的值同時滿足各範圍。因此，在包括以預定面積比率的矽穿孔（TSV）的半導體晶圓中，由於矽穿孔（TSV）引起的各種不連續膜的邊界可以被同時且均勻地拋光而沒有缺陷諸如凹陷、凸出、侵蝕及/或峰化。此外，當使用半導體加工用組成物時，當通過運算式1、2、3和4獲得的值同時滿足各範圍時，可以最大化該技術效果。
在根據一個實施方式的半導體加工用組成物中，對氧化矽膜的拋光速率（R O）可以是例如約1,000 Å/min至約5,000 Å/min，例如約1,500 Å/min至約5,000 Å/min，例如約2,000 Å/min至約5,000 Å/min，例如約2,500 Å/min至約5,000 Å/min，例如約3,000 Å/min至約5,000 Å/min，例如約3,500 Å/min至約5,000 Å/min，例如約4,000 Å/min至約5,000 Å/min，例如約4,000 Å/min至約4,500 Å/min。在測量R O時，將按重量計100份半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速將含有組成物的混合物施加到具有氧化矽膜的晶圓上的同時執行拋光達60秒，然後測量R O。半導體加工用組成物可以通過將對占半導體晶圓的總面積的主要部分的氧化矽膜的拋光速率實現在該範圍內來改進整體製程效率，並且在同時對與矽穿孔（TSV）相關的不連續膜進行拋光時，可以防止諸如侵蝕等缺陷。
在根據一個實施方式的半導體加工用組成物中，對氮化矽膜的拋光速率（R N）可以為約400 Å/min至約3,000 Å/min，例如約450 Å/min至約2,800 Å/min，例如約1,500 Å/min至約3,000 Å/min，例如約1,600 Å/min至約3,000 Å/min，例如約1,800 Å/min至約3,000 Å/min，例如約1,900 Å/min至約3,000 Å/min，例如約2,000 Å/min至約3,000 Å/min，例如約2,000 Å/min至約2,800 Å/min，例如約2,200 Å/min至約2,800 Å/min。在測量R N時，將按重量計100份半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速將含有組成物的混合物施加到具有氧化矽膜的晶圓上的同時執行拋光達60秒，然後測量R N。在這種情況下，半導體加工用組成物將對用作矽穿孔（TSV）的邊緣周圍的屏障膜的氮化矽膜的拋光速率實施在該範圍內。因此，可以有效地防止由於氮化矽膜周圍的其他膜相對於氮化矽膜過度拋光而導致的氮化矽膜峰化缺陷。
在根據一個實施方式的半導體加工用組成物中，對銅膜的拋光速率（R Cu）可以是約1,000 Å/min至約5,000 Å/min，例如約1,500 Å/min至約5,000 Å/min，例如約2,000 Å/min至約5,000 Å/min，例如約2,500 Å/min至約5,000 Å/min，例如約3,000 Å/min至約5,000 Å/min，例如約3,500 Å/min至約5,000 Å/min，例如約4,000 Å/min至約5,000 Å/min，例如約4,000 Å/min至約4,500 Å/min。在測量R Cu時，將按重量計100份半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速將含有組成物的混合物施加到具有氧化矽膜的晶圓上的同時執行拋光達60秒，然後測量R Cu。對於用作填充矽穿孔（TSV）的電極材料的銅，半導體加工用組成物表現出該範圍內的拋光速率。因此，可以防止諸如由銅膜的過度拋光引起的凹陷或由於銅膜未被拋光至期望水平引起的凸出等缺陷。
如上所述，半導體加工用組成物可以被應用於對具有矽穿孔（TSV）的半導體晶圓的表面進行拋光。圖1示意性地示出了在對作為根據一個實施方式的半導體加工用組成物的拋光目標的半導體晶圓100進行拋光前沿厚度方向的截面圖，圖2示意性地示出了在對半導體晶圓100進行拋光後沿厚度方向的截面圖，圖3是圖2的A部分的示意俯視圖。
參照圖1至圖3，半導體晶圓100可以包括基底50及設置在基底50上的氮化矽膜20和氧化矽膜40。此外，半導體晶圓100可以包括矽穿孔10，矽穿孔10可以包括貫穿基底50的通孔11和裝填在通孔11內的銅電極30。在一個實施方式中，基底50可以包括矽（Si）。
參照圖1和圖2，在製作半導體器件的製程期間的拋光製程中，在晶圓100在拋光之前從其最上表面被拋光時，對每個膜進行拋光。如圖2所示，在拋光之後，晶圓100具有氧化矽膜40、氮化矽膜20和銅電極30都暴露在頂表面上的結構。在製作半導體器件的製程中，在拋光開始後經過預定時間之後，此類不同類型的膜暴露在晶圓的最上表面、即要拋光的表面上。由於在諸如承載件的轉速、拋光墊的轉速、承載件的壓力條件等物理拋光條件相同的環境下同時對不同類型的膜進行拋光，以對這些膜進行均勻拋光，因此半導體加工用組成物的化學作用可能是重要的。
在使用半導體加工用組成物時，通過運算式1、運算式2、運算式3及/或運算式4獲得的值滿足上述範圍。因此，可以執行拋光，使得晶圓100上的不同層通過矽穿孔10具有基本相同的平整度。特別地，在對具有矽穿孔10和氮化矽膜20的面積相對於半導體晶圓100的總面積具有預定面積比率的結構的半導體晶圓100進行拋光時，運算式1、運算式2、運算式3及/或運算式4的數值範圍在顯示對應於實現無缺陷拋光平整度的效果的相關性方面可能更有利。
參考圖2和圖3，氮化矽膜20具有其一部分包圍銅電極30的周邊的結構，並且該部分可以用作絕緣膜和屏障膜。具體地，氮化矽膜20可以執行防止銅原子從銅電極30擴散到基底50的功能。
參見圖3，在一個實施方式中，銅電極30的直徑（D2）與銅電極30和銅電極30周圍的氮化矽膜20的總直徑（D1）的比率（D2/D1）可以為約0.5至約1.0，例如約0.7至約1.0，例如約0.5或以上、小於約1.0，例如約0.7或以上、小於約1.0。當將半導體加工用組成物應用於作為拋光目標的具有上述圖案結構的半導體晶圓時，通過運算式1、運算式2、運算式3及/或運算式4獲得的半導體加工用組成物的值滿足上述範圍內，因此可以獲得防止銅電極30的過度凹陷或凸出的效果和極好的相關性。
在一個實施方式中，氮化矽膜20的厚度（T1）與銅電極30和圍繞銅電極30的氮化矽膜20的總直徑（D1）的比率（2T1/D1）可以為約0.1至約0.5，例如約0.1至約0.3。當具有上述圖案結構的半導體晶圓用作拋光目標時，通過運算式1、運算式2、運算式3及/或運算式4獲得的半導體加工用組成物的值滿足上述範圍，因此可以獲得防止氮化矽膜20的峰化的效果和極好的相關性。
半導體加工用組成物可以包括研磨顆粒和至少一種添加劑。通過精心設計研磨顆粒和添加劑的組成物和含量的綜合結果，半導體加工用組成物的運算式1、運算式2、運算式3及/或運算式4的值在最佳範圍內。
在一個實施方式中，研磨顆粒可以包括無機顆粒、有機顆粒或有機/無機複合顆粒。在本發明中，“無機顆粒”和“有機顆粒”分別是指主要由無機組分組成的顆粒和主要由有機組分組成的顆粒。即使當各自含有痕量的異質組分時，即即使當無機顆粒含有痕量的有機成分或即使當有機顆粒含有痕量的無機成分時，也可以應用上述定義。在這種情況下，“痕量”是指基於按重量計100%的總研磨顆粒的按重量計約0.005%至按重量計約0.03%的含量。在本發明中，“有機/無機複合顆粒”是指包含有機組分和無機組分的顆粒，並且此時，兩種組分中的一種包括的量為按重量計50%至按重量計90%。
在一個實施方式中，研磨顆粒可以包括無機顆粒。例如，無機顆粒可以選自以下各者的一者：二氧化矽（SiO 2）、二氧化鈰（CeO 2）、氧化鋁（Al 2O 3）、氧化鋯（ZrO 2）及其組合。通過在研磨顆粒中包含無機顆粒，可以將與添加劑的化學相容性調節到半導體加工用組成物的應用中的預期範圍內，因此可以最小化由拋光性能的突然變化引起的副作用。
在一個實施方式中，研磨顆粒可以處於膠體狀態。例如，研磨顆粒可以包括膠體無機顆粒。
半導體加工用組成物的氫離子濃度（pH）可以為約2至約5，例如約3或以上、約5或以下，例如約3或以上、小於約5。
半導體加工用組成物中的研磨顆粒的ζ（zeta）電位值可以為正（+）值。具體地，半導體加工用組成物中的研磨顆粒可以包括無機顆粒並且具有正（+）ζ電位值。半導體加工用組成物中的研磨顆粒的ζ電位值可以為約+5 mV至約+50 mV，例如約+10 mV至約+40 mV，例如約+10 mV至約+30 mV，例如約18 mV至約40 mV。測量半導體加工用組成物中的研磨顆粒的ζ電位的方法不受特別限制。例如，在將約1 mL的半導體加工用組成物放入測量池中後，使用ζ電位測量設備（Zeta-sizer Nano ZS，瑪律文（MalveR N）公司）測量其ζ電位。例如，ζ電位值可以是約100次測量的平均值。
當半導體加工用組成物的氫離子濃度（pH）滿足上述範圍且同時半導體加工用組成物中的研磨顆粒的ζ電位值滿足上述範圍時，可以以最佳方式設計半導體晶圓的拋光特性。具體地，研磨顆粒必須以預定水平或更高的水平吸附到半導體晶圓的要拋光的表面，同時，研磨顆粒必須以預定的水平或更高的水平容易地分離。當研磨顆粒以過度的吸附力吸附到半導體晶圓的要拋光的表面而其分離不容易時，有可能在要拋光的表面上出現劃痕等缺陷。相反，當研磨顆粒沒有以一定的吸引力吸附到要拋光的表面並且具有過度的流動性時，由於物理摩擦減少，拋光速率可能達不到目標水平。因此，當半導體加工用組成物的氫離子濃度（pH）滿足上述範圍且同時，半導體加工用組成物中的研磨顆粒的ζ電位值滿足上述範圍時，研磨顆粒可以以適當的吸附水平吸附到半導體晶圓的要拋光的表面，同時，研磨顆粒可以容易地從要拋光的表面分離。因此，可以確保目標水平的拋光速率，並且可以最小化缺陷。當施加有半導體加工用組成物的表面包括氮化矽膜和銅膜時，該技術效果可表現為顯著的拋光結果。特別地，當拋光包括氧化矽膜的表面時可以最大化技術效果。
在一個實施方式中，研磨顆粒可以包括經表面處理的顆粒，使得半導體加工用組成物的研磨顆粒具有正（+）ζ電位值。具體地，研磨顆粒可以包括無機顆粒，並且無機顆粒可以包括用至少一種有機組分進行表面處理的顆粒。
基於按重量計100份的無機顆粒，被應用於無機顆粒的表面處理的至少一種有機組分的量可以為例如按重量計約0.005份至按重量計約0.05份，例如按重量計約0.005份至按重量計約0.04份，例如按重量計約0.005份至按重量計約0.030份，例如按重量計約0.005份至按重量計約0.020份，例如按重量計約0.005份或以上、小於按重量計約0.020份，例如按重量計約0.005份至按重量計約0.015份，例如按重量計約0.005份至按重量計約0.010份，例如按重量計約0.005份或以上、小於按重量計約0.010份。從另一個角度來看，基於按重量計100份的無機顆粒，當在應用於無機顆粒的表面處理的至少一種有機組分的量為按重量計0.010份時將表面改性率定義為100%時，無機顆粒的表面改性率可以為約50%至約500%，例如約50%至約400%，例如約50%至約300%，例如約50%至約200%，例如約50%或以上、小於約200%，例如約50%至約150%，例如約50%至約100%，例如約50%或以上、小於約100%。當無機顆粒的表面處理水平滿足該範圍時，研磨顆粒的研磨作用可以更有利以確保運算式1、運算式2、運算式3及/或運算式4的值滿足最佳範圍。結果，可在同時對不同類型的膜進行拋光時實現極好的平整度，同時可有效防止劃痕等表面缺陷。此外，當無機顆粒的表面處理過度時，可以有效地防止由研磨顆粒作為過剩材料殘留而引起的副作用。
例如，用於無機顆粒表面處理的有機組分可以包括選自以下各者的一者：氨基矽烷、烷氧基矽烷、乙氧基矽烷、環氧矽烷及其組合。
在另一個實施方式中，研磨顆粒可以包括其中設置有陽離子位點的顆粒，使得半導體加工用組成物中的研磨顆粒具有正（+）ζ電位值。具體地，研磨顆粒可以包括無機顆粒，並且無機顆粒可以在顆粒內部包括陽離子位點。在無機顆粒的準備期間，通過使顆粒基礎組分與陽離子位點提供組分反應，可以將陽離子位點置於顆粒內部。
例如，陽離子位點提供組分可以包括選自以下各者的一者：氨基矽烷、烷氧基矽烷、乙氧基矽烷、環氧矽烷及其組合。
在一個實施方式中，無機顆粒可以包括二氧化矽（SiO 2），並且應用於無機顆粒的表面處理的至少一種有機組分或用於在顆粒內部提供陽離子位點的陽離子位點提供組分可以包括氨基矽烷或乙氧基矽烷。
例如，應用於表面處理的有機組分或陽離子位點提供組分可以包括氨基矽烷和乙氧基矽烷。在這種情況下，氨基矽烷與乙氧基矽烷的莫耳比可以為約10:1至約5:1，例如約10:1至約6:1，例如約10:1至約7:1，例如約10:1至約8:1，例如約9.5:1至約8.5:1，例如約9:1。
在另一實施方式中，研磨顆粒可以包括有機/無機複合顆粒，且有機/無機複合顆粒可以為例如具有核殼結構的顆粒，該核殼結構由包含聚合物的核和設置在核的表面上、包含無機組分的殼組成。
在一個實施方式中，有機/無機複合顆粒的核的聚合物可以包括例如聚甲基丙烯酸甲酯（PMMA）、聚苯乙烯（PS）等。殼的無機組分可以包括例如二氧化矽（SiO 2）、二氧化鈰（CeO 2）、氧化鋁（Al 2O 3）、二氧化鈦（TiO 2）、氧化鋯（ZrO 2）、二氧化鍺（GeO 2）等。
例如，研磨顆粒可以具有約5 nm至約150 nm，例如約5 nm至約100 nm，例如約5 nm至約80 nm，例如約10 nm至約80 nm，例如約30 nm至約50 nm，例如約35 nm至約50 nm，例如約40 nm至約50 nm，例如約42 nm至約48 nm的平均顆粒直徑（D50）。通過應用具有上述大小的研磨顆粒，適當地確保半導體加工用組成物的化學和物理蝕刻功能，使得運算式1、運算式2、運算式3及/或運算式4的值滿足最佳範圍。
在其顆粒分佈中，研磨顆粒可以具有例如約5 nm至約50 nm，例如約5 nm至約35 nm，例如約10 nm至約35 nm，例如約20 nm至約35 nm，例如約23 nm至約33 nm的10%累積品質顆粒大小分佈直徑（D10）。
在其顆粒分佈中，研磨顆粒可以具有例如約5 nm至約60 nm，例如約10 nm至約60 nm，例如約20 nm至約60 nm，例如約25 nm至約60 nm，例如約35 nm至約60 nm，例如約40 nm至約55 nm，例如約40 nm至約50 nm奈米的80%累積品質顆粒大小分佈直徑（D80）。
在其顆粒分佈中，研磨顆粒可以具有例如約40 nm至約150 nm，例如約40 nm至約100 nm，例如約45 nm至約80 nm，例如約45 nm至約65 nm，例如50 nm至約60 nm的90%累積品質顆粒大小分佈直徑（D90）。
在其顆粒分佈中，研磨顆粒可以具有例如約23 nm至約33 nm的10%累積品質顆粒大小分佈直徑（D10），可以具有例如約40 nm至約50 nm的50%累積品質顆粒大小分佈直徑（D80），並且可以具有例如約50 nm至約60 nm的90%累積品質顆粒大小分佈直徑（D90）。
在其顆粒分佈中，研磨顆粒可以滿足1.00 ≤ D90/D80≤1.50的條件，例如1.50 ≤ D90/D10≤2.70，例如1.20 ≤ D80/D10≤2.20。通過應用具有這種顆粒分佈的研磨顆粒，半導體加工用組成物可以在預定範圍內滿足運算式1的值，因此可以獲得極好的拋光結果。
測量研磨顆粒的顆粒大小分佈的方法不受特別限制。例如，可以使用本領域中用於奈米（ nm）級顆粒粉末的顆粒大小分析的任何通用裝備來測量研磨顆粒的顆粒大小分佈。
在一個實施方式中，基於半導體加工用組成物的總重量，半導體加工用組成物可以包括按重量計約0.5%至按重量計約5.0%，例如按重量計約0.5%至按重量計約4.5%，例如按重量計約0.5%至按重量計約4.0%，例如按重量計約0.5%至按重量計約3.5%，例如按重量計約1.0%至按重量計約5.0%，例如按重量計約1.5%至按重量計約5.0%，例如按重量計約2.0%至按重量計約5.0%，例如按重量計約2.5%至按重量計約5.0%，例如按重量計約1.0%至按重量計約4.5%，例如按重量計約1.5%至按重量計約4.0%，例如按重量計約2.0%至按重量計約4.0%，例如按重量計約2.5%至按重量計約3.5%的量的研磨顆粒。通過包括上述含量範圍內的研磨顆粒，半導體加工用組成物可以在拋光製程期間確保適當的流動性，並且組成物的物理蝕刻作用可以更有利於實現拋光速率以在最佳範圍內實現運算式1、運算式2、運算式3及/或運算式4的值。
半導體加工用組成物可以包括至少一種添加劑。添加劑可以在通過化學反應將拋光目標的表面狀態調節至最佳拋光效果中起作用。
添加劑可以包括有機酸。有機酸可以在控制半導體加工用組成物的氫離子濃度（pH）中起作用。例如，有機酸可以包括選自以下各者中的一者：乙酸（CH 3COOH）、甲酸、苯甲酸、煙酸、吡啶甲酸及其組合。
在一個實施方式中，基於按重量計100份的研磨顆粒，有機酸的含量可以為按重量計約0.50份至按重量計約10.00份，例如按重量計約0.50份至按重量計約9.00份，例如按重量計約0.50份至按重量計約8.00份，例如按重量計約0.50份至按重量計約7.00份，例如按重量計約0.50份至按重量計約6.00份，例如按重量計約0.50份至按重量計約5.00份，例如按重量計約0.50份至按重量計約4.00份，例如按重量計約0.50份至按重量計約3.50份，例如按重量計約1.00份至按重量計約10.00份，例如按重量計約1.00份至按重量計約10.00份，例如按重量計約1.50份至按重量計約10.00份，例如按重量計約1.00份至按重量計約8.00份，例如按重量計約1.00份至按重量計約6.00份，例如按重量計約1.50份至按重量計約5.00份，例如按重量計約1.00份至按重量計約3.50份，例如按重量計約1.50份至按重量計約3.50份，例如按重量計約1.60份至按重量計約3.00份。
添加劑可以包括無機酸。無機酸可以在控制半導體加工用組成物的氫離子濃度（pH）中起作用。例如，無機酸可以包括選自以下各者中的一者：鹽酸（HCl）、磷酸（H 3PO 4）、硫酸（H 2SO 4）、硝酸（HNO 3）、硼酸（H 3BO 3）、碳酸（H 2CO 3）、氫氟酸（HF）、氫溴酸（HBr）、高氯酸（HClO 4）、氫碘酸（HI）及其組合。更具體地，無機酸可以包括選自以下各者中的一者：磷酸（H 3PO 4）、硝酸（HNO 3）及其組合。當應用這種無機酸時，可以容易地調節pH並且可以防止聚集的發生。
在一個實施方式中，基於按重量計100份的研磨顆粒，無機酸可以被包括的量為按重量計約0.50份至按重量計約10.00份，例如按重量計約0.50份至按重量計約9.00份，例如按重量計約0.50份至按重量計約8.00份，例如按重量計約0.50份至按重量計約7.00份，例如按重量計約0.50份至按重量計約6.00份，例如按重量計約0.50份至按重量計約5.00份，例如按重量計約0.50份至按重量計約4.00份，例如按重量計約0.50份至按重量計約3.50份，例如按重量計約1.00份至按重量計約10.00份，例如按重量計約1.00份至按重量計約10.00份，例如按重量計約1.50份至按重量計約10.00份，例如按重量計約1.00份至按重量計約8.00份，例如按重量計約1.00份至按重量計約6.00份，例如按重量計約1.50份至按重量計約5.00份，例如按重量計約1.00份至按重量計約3.50份，例如按重量計約1.50份至按重量計約3.50份，例如按重量計約1.60份至按重量計約3.00份。
添加劑可以包括基於唑的化合物。基於唑的化合物可以主要在控制銅膜的表面性質中起作用。例如，基於唑的化合物可以包括選自以下各者中的一者：咪唑、5-氨基四唑、苯並三唑（BTA）、5-甲基-1H-苯並三唑（5-MBTA）、3-氨基-1,2,4-三唑、5-苯基-1H-四唑、3-氨基-5-甲基-4H-1,2,4-三唑、5-氨基四唑（ATZ）、1,2,4-三唑、托利三唑及其組合。
在一個實施方式中，基於按重量計100份的研磨顆粒，半導體加工用組成物可以包括的基於唑的化合物的量為按重量計約0.01份至按重量計約5.00份，例如按重量計約0.01份至按重量計約4.50份，例如按重量計約0.01份至按重量計約4.00份，例如按重量計約0.01份至按重量計約3.50份，例如按重量計約0.01份至按重量計約3.00份，例如按重量計約0.01份至按重量計約2.50份，例如按重量計約0.01份至按重量計約2.00份，例如按重量計約0.01份至按重量計約1.50份，例如按重量計約0.05份至按重量計約5.00份，例如按重量計約0.01份至按重量計約5.00份，例如按重量計約0.20份至按重量計約5.00份，例如按重量計約0.01份至按重量計約4.00份，例如按重量計約0.20份至按重量計約3.00份，例如按重量計約0.20份至按重量計約2.50份，例如按重量計約0.20份至按重量計約2.00份，例如按重量計約0.20份至按重量計約1.50份，例如大於按重量計約0.20份，按重量計約1.50份或以下。
添加劑可以包括有機酸鹽。有機酸鹽可以主要在控制銅膜的表面性質中起作用。例如，有機酸鹽可以包括選自以下各者中的一者：水楊酸鹽、苯甲酸鹽、鄰苯二甲酸鹽及其組合。在一個實施方式中，有機酸鹽可以包括水楊酸鹽，更具體地，甜菜鹼水楊酸鹽。
在一個實施方式中，基於按重量計100份的研磨顆粒，半導體加工用組成物可以包括的有機酸鹽的量為按重量計約0.01份至按重量計約5.00份，例如按重量計約0.01份至按重量計約4.50份，例如按重量計約0.01份至按重量計約4.00份，例如按重量計約0.01份至按重量計約3.50份，例如按重量計約0.01份至按重量計約3.00份，例如按重量計約0.01份至按重量計約2.50份，例如按重量計約0.01份至按重量計約2.00份，例如按重量計約0.01份至按重量計約1.50份，例如按重量計約0.05份至按重量計約5.00份，例如按重量計約0.01份至按重量計約5.00份，例如按重量計約0.50份至按重量計約5.00份，例如按重量計約0.01份至按重量計約4.00份，例如按重量計約0.50份至按重量計約3.00份，例如按重量計約0.50份至按重量計約2.50份，例如按重量計約0.50份至按重量計約2.00份，例如按重量計約0.50份至按重量計約1.50份，例如大於按重量計約0.50份，按重量計約1.50份或以下。
在一個實施方式中，半導體加工用組成物可以包括基於唑的化合物和有機酸鹽，並且基於唑的化合物與有機酸鹽的重量比可以大於約1:1，小於或等於至約1:3，例如約1:1.2至約1:3.0，例如約1:1.5至約1:2.5，例如約1:1.8至約1:2.2。通過以該重量比使用基於唑的化合物和有機酸鹽，可以適當地調節銅膜的拋光特性。
添加劑可以包括基於磷酸的化合物。基於磷酸的化合物可在調節氮化矽膜的拋光特性中起作用。例如，基於磷酸的化合物可以包括選自以下各者中的一者：焦磷酸四鉀、磷鉬酸、次氮基三（亞甲基膦酸）、三氯化磷及其組合。
在一個實施方式中，基於按重量計100份的研磨顆粒，半導體加工用組成物可以包括的基於磷酸的化合物的量為按重量計約0.01份至按重量計約2.00份，例如按重量計約0.01份至按重量計約1.80份，例如按重量計約0.01份至按重量計約1.60份，例如按重量計約0.01份至按重量計約1.40份，例如按重量計約0.01份至按重量計約1.20份，例如按重量計約0.20份至按重量計約2.00份，例如按重量計約0.40份至按重量計約2.00份，例如按重量計約0.50份至按重量計約2.00份，例如按重量計約0.60份至按重量計約2.00份，例如按重量計約0.40份至按重量計約1.80份，例如按重量計約0.40份至按重量計約1.60份，例如按重量計約0.50份至按重量計約1.50份，例如按重量計約0.50份至按重量計約1.40份，例如按重量計約0.50份至按重量計約1.20份，例如按重量計約0.60份至按重量計約1.40份，例如按重量計約0.60份至按重量計約1.20份。
添加劑可以包括基於氟的化合物。基於氟的化合物可以充當為研磨顆粒提供適當流動性的表面活性劑。
在按重量計0.001的水性液態下，基於氟的化合物可以具有約50達因/cm或以下，例如約45達因/cm或以下，例如約10達因/cm至約50達因/cm，例如約10達因/cm至約45達因/cm的靜態表面張力。在按重量計0.01的水性液態下，基於氟的化合物可以具有約30達因/cm或以下，例如約25達因/cm或以下，例如約5達因/cm至約30達因/cm，例如約5達因/cm至約25達因/cm的靜態表面張力。通過應用表現出這種表面張力的基於氟的化合物，可以適當地確保半導體加工用組成物的流動性，可以防止要拋光的表面上出現劃痕等缺陷，並且可以實現每個膜的拋光速率，使得運算式1、運算式2、運算式3及/或運算式4的值滿足最佳範圍。此外，氧化矽膜的表面可以被維持在適於通過基於氟的化合物進行拋光的狀態下，並且氟組分可以防止半導體加工用組成物中的細菌和真菌的生長，因此可以儲存該組成物很長一段時間。
在一個實施方式中，基於按重量計100份的研磨顆粒，半導體加工用組成物可以包括的基於氟的化合物的量為例如約0.01至按重量計約1.00份，例如按重量計約0.01至約0.80份，例如按重量計約0.01至約0.70份，例如按重量計約0.01至約0.60份，例如按重量計約0.01至約0.50份，例如按重量計約0.01至約0.40份，例如按重量計約0.01至約0.30份，例如按重量計約0.01至約0.20份，例如按重量計約0.02至約1.00份，例如按重量計約0.03至約1.00份，例如按重量計約0.04至約1.00份，例如按重量計約0.05至約1.00份，例如按重量計約0.02至約0.50份，例如按重量計約0.03至約0.40份，例如按重量計約0.04至約0.30份，例如按重量計約0.05至約0.30份，例如按重量計約0.05至約0.20份。
除了研磨顆粒和添加劑之外，半導體加工用組成物可以包括殘留量的溶劑。例如，溶劑可以是水（H 2O），特別是超純水。
半導體加工用組成物可以具有的固體含量為按重量計約3.5%至按重量計約20%，例如按重量計約3.5%至按重量計約15%，例如按重量計約3.5%至按重量計約10%。當固體含量太低時，可能無法充分確保拋光目標的每個膜的拋光速率。當固體含量太高時，拋光製程期間可能會因不必要的結塊而出現劃痕等缺陷。通過包括該範圍內的固體，在半導體加工用組成物包括研磨顆粒、添加劑和溶劑時，拋光製程中的流速可以恒定，並且可以確保半導體加工用組成物的分佈和儲存製程期間的均勻可分散性和儲存穩定性。
如上所述，在半導體加工用組成物中，各自構成氧化矽膜、氮化矽膜和銅膜中的每一個的拋光速率的運算式1、運算式2、運算式3及/或運算式4的值滿足最佳範圍。因此，對於同時包括不同膜的要拋光的表面可以實現極好的平整度而沒有諸如凹陷、凸出、侵蝕及/或峰化的缺陷。更具體地，可以針對包含具有特定結構和圖案的矽穿孔（TSV）的半導體晶圓來實現使該效果最大化的技術優勢。
在另一個實施方式中，本發明提供了一種製作半導體器件的方法，該方法包括準備表面板的步驟，在該表面板上安裝具有拋光表面的拋光墊；準備用於容納拋光目標的承載件的步驟；在使拋光墊的拋光表面與拋光目標的要拋光的表面彼此接觸的同時旋轉表面板和承載件的步驟；以及將半導體加工用組成物施加到拋光表面上的步驟，其中半導體加工用組成物包括研磨顆粒和至少一種添加劑並且具有約1.45至約1.90的以下運算式1的值。 [運算式1]
在[運算式1]中，R O表示半導體加工用組成物對氧化矽膜的拋光速率（Å/min），R N表示半導體加工用組成物對氮化矽膜的拋光速率（Å/min），R Cu表示半導體加工用組成物對銅膜的拋光速率（Å/min）。
此時，在測量R O、R N、R Cu時，將按重量計100份半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速引入含有半導體加工用組成物的混合物的同時執行對具有氧化矽膜的晶圓、具有氮化矽膜的晶圓和具有銅膜的晶圓的拋光達60秒，然後測量R O、R N和R Cu。
在製作半導體器件的方法中，通過應用其中運算式1的值滿足預定範圍的半導體加工用組成物，當具有需要同時拋光不同層的結構諸如矽穿孔（TSV）的半導體晶圓被用作拋光目標時，不同的層可以被拋光以具有基本相同的平整度。結果，可以製作具有改進品質的半導體器件。
與應用於製作半導體器件的方法的半導體加工用組成物相關的事項可以一併適用於以下兩種情況：在後面重複描述上述關於根據一個實施方式的半導體加工用組成物的事項的情況、和後面不重複描述上述事項的情況。
在應用於製作半導體器件的方法的半導體加工用組成物中，運算式2、運算式3及/或運算式4的值可以分別滿足上述範圍。
圖4示意性地示出了與根據實施方式的製作半導體器件的方法相關的器件構造。參照圖4，製作半導體器件的方法可以包括準備表面板120的步驟，在該表面板上安裝有具有拋光表面的拋光墊110；以及準備用於容納拋光目標130的承載件160的步驟。
在製作半導體器件的方法中，拋光目標130可以包括具有矽穿孔（TSV）的半導體晶圓。參照圖1至圖3，作為拋光目標130的具有TSV的半導體晶圓100可以包括基底50及設置在基底50上的氮化矽膜20和氧化矽膜40。此外，半導體晶圓100可以包括矽穿孔10，矽穿孔10可以包括貫穿基底50的通孔11和裝填在其中的銅電極30。
參照圖2和圖3，在一個實施方式中，氮化矽膜20具有其中其部分或全部圍繞銅電極30周邊的結構。因此，具有這種結構的氮化矽膜20可以用作防止銅原子從銅電極擴散到基底50的屏障膜。銅電極30的直徑（D2）與銅電極30和銅電極30周圍的氮化矽膜20的總直徑（D1）的比率（D2/D1）可以例如為約0.5至約1.0，例如約0.7至約1.0，例如約0.5或以上、小於約1.0，例如約0.7或以上、小於約1.0。通過使用具有上述圖案結構的半導體晶圓作為拋光目標，半導體加工用組成物的運算式1、運算式2、運算式3及/或運算式4的數值範圍滿足上述範圍的特徵可以與防止銅電極30過度凹陷或凸出的效果具有極好的相關性。
在一個實施方式中，氮化矽膜20的厚度（T1）與銅電極30和圍繞銅電極30的氮化矽膜20的總直徑（D1）的比率（2T1/D1）可以為約0.1至約0.5，例如約0.1至約0.3。通過使用具有上述圖案結構的半導體晶圓作為拋光目標，半導體加工用組成物的運算式1、運算式2、運算式3及/或運算式4的數值範圍滿足上述範圍的特徵可以與防止氮化矽膜20的峰化的效果具有極好的相關性。
製作半導體器件的方法可以包括準備表面板120的步驟，在該表面板上安裝具有拋光表面111的拋光墊110。在一個實施方式中，拋光墊110可以包括拋光層，拋光層可以包括拋光表面111。例如，拋光層可以包括包含基於氨基甲酸酯的預聚物的組成物的固化產物，但本發明不具體限於此。例如，基於氨基甲酸酯的預聚物可以包括異氰酸酯化合物和多元醇化合物的反應產物。
在一個實施方式中，拋光表面111可以具有在25°C處約45至約70，例如約50至約70，例如約55至約70，例如約45至約65，例如約45至約60，例如約50至約65，例如約55至約60的肖氏D表面硬度。在本發明中可以使用本領域常用的測量肖氏D表面硬度的方法。例如，在通過將拋光墊切成2 cm 2 cm（厚度：2 mm）的大小準備樣本後，允許樣本在溫度25 、濕度50±5%的條件下靜置16小時，然後用D型硬度測試儀測量其表面硬度。通過將具有帶這種表面硬度的拋光表面的拋光墊應用於製作半導體器件的方法，可以進一步最大化供應到拋光表面上的半導體加工用組成物的技術優勢。具體而言，在將半導體加工用組成物供應到拋光表面上後，該組成物對要拋光的表面進行拋光，同時在拋光表面與拋光目標的要拋光的表面之間的介面處流動。由於拋光表面表現出這樣的表面硬度，因此通過半導體加工用組成物與要拋光的表面的接觸介面可以表現出適當的彈性，並且可以防止要拋光的表面上出現缺陷。
製作半導體器件的方法可以包括在使拋光墊110的拋光表面111與拋光目標130的要拋光的表面彼此接觸的同時旋轉表面板120和承載件160的步驟。拋光墊110以其拋光表面111為最上表面的方式安裝在表面板120上，拋光目標130以其要拋光的表面為最下表面的方式被容納在承載件160中。結果，拋光表面111和要拋光的表面可以佈置成彼此接觸。拋光表面111和要拋光的表面之間的接觸可以解釋為包括直接物理接觸和通過半導體加工用組成物中的研磨顆粒的間接接觸。
隨著表面板120旋轉，拋光墊110也以相同的軌跡和速度旋轉。此外，隨著承載件160旋轉，拋光目標130也以相同的軌跡和速度旋轉。表面板120與承載件160可以沿相同方向旋轉，也可以沿不同方向旋轉。
在一個實施方式中，表面板120與承載件160的轉速可以為約10 rpm至約500 rpm，例如約30 rpm至約200 rpm。當表面板120和承載件160以該範圍內的轉速旋轉時，拋光表面111和要拋光的表面因產生的離心力的摩擦行為與供應到拋光表面111上的半導體加工用組成物150相關聯，從而可以確保要拋光的表面的拋光平整度，並且可以防止凸出和凹陷等缺陷。更具體地，由於TSV的結構，對同時包括銅膜、氧化矽膜和氮化矽膜的要拋光的表面的拋光結果可能更有利。
在一個實施方式中，承載件160的轉速可以大於表面板120的轉速。通過以比表面板120高的速度旋轉承載件160，可以確保拋光穩定性，並且可以拋光拋光目標130的要拋光的表面而沒有缺陷。
在一個實施方式中，在製作半導體器件的方法中，可以在承載件160按壓拋光表面111的條件下旋轉表面板120和承載件160。通過承載件160在預定壓力條件下按壓拋光表面111，當拋光目標130的要拋光的表面與拋光墊110的拋光表面111直接接觸被拋光時，以及當要拋光的表面通過半導體加工用組成物150間接被拋光時，可以實現極好的拋光性能。例如，承載件160施加到拋光表面111的載荷可以是約0.01 psi至約20 psi，例如約0.1 psi至約15 psi。
製作半導體器件的方法包括將半導體加工用組成物150施加到拋光表面111上的步驟。具體地，可以通過供應噴嘴140將半導體加工用組成物150施加到拋光表面111上。
在一個實施方式中，通過供應噴嘴140供應的半導體加工用組成物150的流速可以為約10 mL/min至約1,000 mL/min，例如約10 mL/min至約800 mL/min，例如約50 mL/min至約500 mL/min。當滿足預定範圍內的運算式1、運算式2、運算式3及/或運算式4的半導體加工用組成物150以該範圍內的流速施加到拋光表面上時，拋光表面111與拋光目標130的要拋光的表面之間的使用該組成物作為介質的摩擦行為可以更有利於改進要拋光的表面的拋光性能。更具體地，由於TSV的結構，對於同時包括銅膜、氧化矽膜和氮化矽膜的要拋光的表面，可以確保拋光平整度並且可以防止諸如凸出和凹陷等的缺陷。
半導體加工用組成物可以包括研磨顆粒；和至少一種添加劑，並且關於研磨顆粒和添加劑的事項與半導體加工用組成物中描述的那些相同。即，上述用於半導體加工用組成物的研磨顆粒和添加劑的所有具體示例及其技術優勢可以應用於被應用於製作半導體的方法的半導體加工用組成物。相對於製作半導體方法的其他配置，例如表面板和承載件的結構和操作，可以在實現技術目標方面實現有利的相互作用。
參照圖4，製作半導體器件的方法還可以包括通過調節器170處理拋光墊110的拋光表面111的步驟。拋光墊110的拋光表面111隨著半導體加工用組成物150被連續供應而受到化學影響，同時，由於與拋光目標130的要拋光的表面的物理接觸而受到物理影響。當拋光表面111由於這些化學影響/物理影響而變形時，可能難以為要拋光的表面維持均勻的拋光性能。調節器170是用於在拋光製程期間處理拋光表面111的裝置，並且可以有助於在整個拋光製程中將拋光表面111維持在適合於拋光的狀態。
例如，調節器170可以用於在以預定速度旋轉的同時粗糙化拋光表面111。調節器170的轉速可以是例如約10 rpm至約500 rpm，例如約50 rpm至約500 rpm，例如約100 rpm至約500 rpm，例如約200 rpm至約500 rpm，例如大於約200 rpm、小於約400 rpm。
調節器170可以在以預定壓力對拋光墊110的拋光表面111加壓的同時旋轉。例如，由調節器170施加到拋光表面111的壓力可以是約1 psi至約20 psi，例如約1 psi至約15 psi，例如約5 psi至約15 psi，例如約5 psi至約10 psi。
通過調節器170在上述製程條件下進行表面處理，可以在整個拋光製程中將拋光表面111維持在最佳狀態，並且可以在半導體加工用組成物150的應用條件下延長拋光壽命。
根據該製作半導體器件的方法，在對拋光目標，具體地具有矽穿孔（TSV）的半導體晶圓進行拋光時，通過上述特性，可以同時以極好的平整度對不同類型的膜進行拋光。特別地，通過應用在預定範圍內滿足方程式1、方程式2、方程式3及/或方程式4的半導體加工用組成物，可以最大化這些技術優勢，並且因此，可以提供具有改進品質的半導體器件。
參照圖1和圖2，根據一個實施方式的製作半導體器件的方法可以包括形成包括通孔11的基底50的步驟；形成設置在通孔11中的銅電極30的步驟；在基底50和銅電極30上形成氮化矽膜20的步驟；在氮化矽膜20上形成氧化矽膜40的步驟；以及使用半導體加工用組成物對銅電極30、氮化矽膜20和氧化矽膜40進行拋光的步驟。
基底50是半導體基底。基底50可以是矽晶圓。
通孔11穿透基底50的至少一部分。通孔11可以是通過對基底50進行選擇性蝕刻製程形成的凹槽。
銅電極30放置在通孔11中。銅電極30可以通過真空沉積製程諸如濺射製程形成。可以在銅電極30和通孔11之間形成包括氧化鉭等的屏障層。
氮化矽膜20可以通過化學氣相沉積製程等形成。氮化矽膜20可以覆蓋基底50和銅電極30。
氧化矽膜40可以通過化學氣相沉積製程等形成。氧化矽膜40可以覆蓋氮化矽膜20。
拋光步驟可以如上所述進行。
此外，半導體加工用組成物可以包括研磨顆粒和至少一種添加劑。半導體加工用組成物可以具有上述特性。
此外，在根據一個實施方式的製作半導體器件的方法中，運算式1的值可以具有以上特性。
此外，在根據一個實施方式的製作半導體器件的方法中，運算式2的值可以具有以上特性。
此外，在根據一個實施方式的製作半導體器件的方法中，運算式3的值可以具有以上特性。
此外，在根據一個實施方式的製作半導體器件的方法中，運算式4的值可以具有以上特性。
這裡，在運算式1、2、3和4中，R O表示半導體加工用組成物對氧化矽膜40的拋光速率（Å/min），R N表示半導體加工用組成物對氮化矽膜20的拋光速率（Å/min），R Cu表示半導體加工用組成物對銅電極30的拋光速率（Å/min）。
在根據一個實施方式的製作半導體器件的方法中，在對銅電極30、氮化矽膜20和氧化矽膜40進行拋光的步驟之後，銅電極30的拋光表面與氮化矽膜20的拋光表面之間的高度差可以小於約5 nm。也就是說，在拋光步驟之後，氮化矽膜20的凸出部分與銅電極30之間的高度差可以小於約5 nm。
在根據一個實施方式的製作半導體器件的方法中，在對銅電極30、氮化矽膜20和氧化矽膜40進行拋光的步驟之後，銅電極30的拋光表面與氧化矽膜40的拋光表面之間的高度差可以小於約20 nm。也就是說，銅電極30的上部部分與氧化矽膜40的上部部分之間的高度差可以小於約20 nm。
在根據實施方式的製作半導體器件的方法中，由於使用了半導體加工用組成物和拋光製程，因此可以獲得具有改進的平整度的半導體晶圓100。
根據一個實施方式的半導體加工用組成物可以適用於包括對半導體晶圓進行拋光的製程、更具體地對包括矽穿孔（TSV）的半導體晶圓進行拋光的製程的半導體製程，可以實現極好的拋光性能，可以最小化凹陷、侵蝕和凸出等缺陷，並且可以在對多個不同膜暴露於外部的表面進行拋光時實現膜之間沒有偏差的均勻拋光的表面。
此外，當使用半導體加工用組成物製作半導體器件的方法時，可以最小化缺陷率，使得在通過TSV連接的多個層壓晶片中無誤差或缺陷地實現存儲晶片功能。
在下文中，給出本發明的具體實施方式。然而，提供以下描述的實施方式是為了具體說明或解釋本發明，並且本發明的範圍不受這些實施方式的限制。本發明的權利範圍由申請專利範圍確定。
＜實施例和比較例＞
膠態二氧化矽（Nouryon，EXSKC-01）用作研磨顆粒。二氧化矽顆粒的表面用氨基矽烷與環氧矽烷的重量比為9:1的矽烷組成物改性。此時，將相對於按重量計100份的研磨顆粒使用按重量計0.01份的量的矽烷組成物的情況設為100%的表面改性率，研磨顆粒的實施例和比較例的表面改性率如下表1至表3所示修改。將5-氨基四唑（Merck Korea，EL級）、甜菜鹼水楊酸鹽（BNOCHEM）、焦磷酸四鉀（Seoul IC，SIC-801）、乙酸和基於氟的化合物（Dupont，Capstone FS- 3100）添加到研磨顆粒中，將這些組分混合。此時，相對於二氧化矽顆粒按重量計100份，添加以以下表1至表3所示的含量的組分。通過混合超純溶劑使得固體含量為按重量計15%來準備半導體加工用組成物。
＜評估＞
實驗性實施例 1 ：氫離子濃度（ pH ）測量
在20℃至25°C的室溫下以200 rpm攪拌半導體加工用組成物的同時使用氫離子濃度（pH）測量設備（Horiba CO.，Laqua）測量實施例和比較例的半導體加工用組成物中的每種組成物的pH。結果示於以下表1至表3中。
實驗性實施例 2 ：拋光速率測量和運算式 1 至運算式 4 的值的推導
準備厚度約20,000 Å的銅膜晶圓、厚度約12,000 Å的氮化矽膜晶圓和厚度約20,000 Å的氧化矽膜晶圓。如圖4所示，作為拋光目標130，將每個晶圓以要拋光的表面向下面向的方式容納在承載件160中。承載件160和其上安裝有具有向上面向的拋光表面111的拋光墊110（SKC Co.，HD-319B）的表面板120被設置為使得要拋光的表面和拋光表面111彼此接觸。然後，在承載件160施加到拋光表面的壓力為3.0 psi、承載件160的轉速為120 rpm和表面板120的轉速為117 rpm的條件下，每個配置被操作60秒。將實施例及比較例的半導體加工用組成物中的每一個的按重量計100份與按重量計0.25份過氧化氫混合，然後在以300 ml/min的流速將混合物施加到拋光表面上的同時執行拋光。同時，在8 psi的壓力下以250 rpm的轉速操作調節器170（Saesol Diamond Co.，SKC-CI45）以處理拋光表面。拋光後，測量每個晶圓的厚度，並計算拋光速率（Å/min）。使用每個膜的測量的拋光速率值，計算運算式1至運算式4的值，結果顯示在表1至表3中。
實驗性實施例 3 ：拋光性能的評估
參照圖3，準備晶圓，該晶圓具有300 mm的總直徑且具有圖案，該圖案包括具有直徑（D2）為5 μm的銅電極30的矽穿孔（TSV）和具有0.5 μm的厚度（T1）並且位於銅電極30的外側以圍繞銅電極30的第二氮化矽膜22 。如圖4所示，作為拋光目標130，將每個晶圓以要拋光的表面向下面向的方式容納在承載件160中。承載件160和其上安裝有具有向上面向的拋光表面111的拋光墊110（SKC Co.，HD-319B）的表面板120被設置為使得要拋光的表面和拋光表面111彼此接觸。然後，在承載件160施加到拋光表面的壓力為3.0 psi、承載件160的轉速為120 rpm和表面板120的轉速為117 rpm的條件下，每個配置被操作60秒。將實施例及比較例的半導體加工用組成物中的每一個的按重量計100份與按重量計0.25份過氧化氫混合，然後在以300 ml/min的流速將混合物施加到拋光表面上的同時執行拋光。拋光後，在2,000 cc/min的噴射條件下以500 rpm的刷子轉速噴射清潔溶液60秒的同時執行清潔製程。然後，對於圖案晶圓的要拋光的表面，從中心到端部的直徑分為3部分，在每個區域以1 cm×1 cm（寬×高）的大小進行取樣。然後，對於每個，使用AFM分析裝備（Park system Co., NX-20）進行非接觸AFM分析。具體地，分析區域為80 µm × 80 µm（水平×豎直），尖端仿形掃描速度為8 µm/s。
對於施加實施例和比較例的半導體加工用組成物中的每一種的情況，如圖5的(a)所示，測量銅電極30的凹陷程度，測量結果如以下表1至表3所示，其中凹陷相對於平面進行的方向作為（+）值。即，以下1至表3中的（-）值表示如圖5的(b)所示的銅電極30的凸出程度。
另外，對於施加實施例和比較例的半導體加工用組成物中的每一種的情況，以氧化矽膜40的最上表面為基準面，以評估第二氮化矽膜22的高度超過5 nm時出現的SiN峰化為標準，評估SiN峰化的出現（○）或未出現（×），結果在以下表1至表3中示出。
另外，對於施加實施例和比較例的半導體加工用組成物中的每一種的情況，以評估矽穿孔（TSV）和銅膜、氮化矽膜和構成其周邊的氮化矽膜與構成半導體晶圓的大部分區域的周圍氧化矽膜相比被過度拋光時深度超過10 nm時出現侵蝕為標準，如圖5的(d)所示，以氧化矽膜的最上表面以40面為基準面，評估侵蝕的出現（O）或未出現（X），結果在以下表1至表3中示出。
[表1]。
類別 單位 實施例1 實施例2 實施例3 實施例4
研磨顆粒 類型 - SiO 2 SiO 2 SiO 2 SiO 2
表面改性率 % 100 150 150 100
組成物 研磨顆粒 按重量計份 100 100 100 100
5-氨基四唑 按重量計份 0.067 0.067 0.067 0.067
甜菜鹼水楊酸鹽 按重量計份 0.133 0.133 0.133 0.133
焦磷酸鉀 按重量計份 0.02 0.02 0.03 0.03
基於氟的化合物 按重量計份 0.002 0.002 0.002 0.005
醋酸 按重量計份 0.075 0.075 0.05 0.075
拋光率 銅膜 Å/min 4324 4227 4489 4317
氮化矽膜 Å/min 2524 2321 2724 2497
氧化矽膜 Å/min 4189 4025 4332 4221
參數 運算式1 - 1.61 1.65 1.53 1.65
運算式2 - 122.94 133.50 117.64 126.17
運算式3 - 0.97 0.95 0.97 0.98
運算式4 - 1.71 1.82 1.65 1.73
拋光性能 SiN峰化 - X X X X
侵蝕 - X X X X
銅凹陷 nm 3 7 12 4
[表2]
類別 單位 比較例1 比較例2 比較例3 比較例4
研磨顆粒 類型 - SiO 2 SiO 2 SiO 2 SiO 2
表面改性率  % 200 300 100 100
組成物 研磨顆粒 按重量計份 100 100 100 100
5-氨基四唑 按重量計份 0.067 0.067 0.133 0.033
甜菜鹼水楊酸鹽 按重量計份 0.133 0.133 0.133 0.133
焦磷酸鉀 按重量計份 0.02 0.02 0.02 0.02
基於氟的化合物 按重量計份 0.002 0.002 0.002 0.002
醋酸 按重量計份 0.075 0.075 0.075 0.075
拋光率 銅膜 Å/min 4423 4534 3824 4823
氮化矽膜 Å/min 1824 1542 2476 2489
氧化矽膜 Å/min 4023 3824 4203 4160
參數 運算式1 - 2.01 2.09 1.87 1.44
運算式2 - 236.56 330.61 100.25 156.20
運算式3 - 0.91 0.84 1.10 0.86
運算式4 - 2.42 2.94 1.54 1.94
拋光性能 SiN峰化 - O O X O
侵蝕 - X X X X
銅凹陷 nm 9 17 -24 38
[表3]
類別 單位 比較例5 比較例6 比較例7
研磨顆粒 類型 - SiO 2 SiO 2 SiO 2
表面改性率  % 100 100 100
組成物 研磨顆粒 按重量計份 100 100 100
5-氨基四唑 按重量計份 0.067 0.067 0.067
甜菜鹼水楊酸鹽 按重量計份 0.133 0.133 0.133
焦磷酸鉀 按重量計份 0.01 0.04 0.06
基於氟的化合物 按重量計份 0.002 0.002 0.002
醋酸 按重量計份 0.075 0.075 0.075
拋光率 銅膜 Å/min 4129 4278 4135
氮化矽膜 Å/min 1623 2821 2912
氧化矽膜 Å/min 4181 4038 4115
參數 運算式1 - 2.61 1.35 1.41
運算式2 - 270.60 92.86 82.97
運算式3 - 1.01 0.94 1.00
運算式4 - 2.54 1.52 1.42
拋光性能 SiN峰化 - X X X
侵蝕 - X X X
銅凹陷 nm 3 7 12
如表1至表3所示，在實施例1至實施例4的半導體加工用組成物的情況下，運算式1的值在約1.45至約1.90、例如約1.50至約1.70的範圍內，並且沒有出現峰化和侵蝕等缺陷。此外，銅膜凹陷程度小於15 nm。這些結果表明在對進行包括矽穿孔（TSV）的半導體晶圓拋光中實現優化的拋光性能。相比之下，在比較例1至比較例7的半導體加工用組成物的情況下，運算式1的值小於約1.45或大於約1.90。實施例1至實施例4的半導體加工用組成物同時有效地防止峰化、侵蝕、凹陷等缺陷。然而，在比較例1至比較例7的半導體加工用組成物的情況下，出現了這些缺陷之一。基於這些結果，可以確認比較例1至比較例7沒有實現本發明的目標技術效果。
100:半導體晶圓 10:矽穿孔 11:通孔 20:氮化矽膜 30:銅電極 40:氧化矽膜 50:基底 110:拋光墊 111:拋光表面 120:表面板 130:拋光目標 140:噴嘴 150:半導體加工用組成物 160:承載件 170:調節器 D1:銅電極和氮化矽膜的總直徑 D2:銅電極的直徑 T1:氮化矽膜的厚度。
通過以下結合附圖的詳細描述，將會使本發明的上述及其他目的、特徵及其他優點更加清楚明白，其中： 圖1示意性地示出了在對作為根據一個實施方式的半導體加工用組成物的拋光目標的半導體晶圓進行拋光前沿厚度方向的截面圖； 圖2示意性地示出了在對作為根據一個實施方式的半導體加工用組成物的拋光目標的半導體晶圓進行拋光之後沿厚度方向的截面圖； 圖3是圖2的A部分的示意俯視圖； 圖4示意性地示出了與根據一個實施方式的製作半導體器件的方法相關的設備配置；以及 圖5的(a)至圖5的(d)示意性地示出了在對作為根據一個實施方式的半導體加工用組成物的拋光目標的半導體晶圓進行拋光期間可能出現的示例性缺陷。
100:半導體晶圓
10:矽穿孔
11:通孔
20:氮化矽膜
30:銅電極
40:氧化矽膜
50:基底

Claims (10)

  1. 一種半導體加工用組成物，所述組成物包括： 研磨顆粒；以及 至少一種添加劑， 其中，所述組成物具有通過以下運算式1計算得到的1.45至1.90的值： [運算式1] ， 其中，RO表示所述半導體加工用組成物對氧化矽膜的拋光速率（Å/min），RN表示所述半導體加工用組成物對氮化矽膜的拋光速率（Å/min），R Cu表示所述半導體加工用組成物對銅膜的拋光速率（Å/min）， 其中，在測量R O、R N、R Cu時，將按重量計100份所述半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速引入含有所述半導體加工用組成物的所述混合物的同時執行對具有所述氧化矽膜的晶圓、具有所述氮化矽膜的晶圓和具有所述銅膜的晶圓的拋光達60秒，然後測量R O、R N和R Cu。
  2. 如請求項1所述的組成物，其中，所述半導體加工用組成物具有通過以下運算式2計算得到的110.0至230.0的值： [運算式2] ， 其中，R O、R N和R Cu如運算式1中所定義。
  3. 如請求項1所述的組成物，其中，所述半導體加工用組成物具有通過以下運算式3計算得到的0.90至1.00的值： [運算式3] ， 其中，R O和R Cu如運算式1中所定義。
  4. 如請求項1所述的組成物，其中，所述半導體加工用組成物具有通過以下運算式4計算得到的1.55至2.40的值： [運算式4] ， 其中，R N和R Cu如運算式1中所定義。
  5. 如請求項1所述的組成物，其中，所述研磨顆粒在所述半導體加工用組成物中具有正（+）ζ電位值。
  6. 如請求項1所述的組成物，其中，所述添加劑包括選自以下各者中的一者：基於唑的化合物、基於磷酸的化合物、基於氟的化合物、有機酸、及其組合。
  7. 一種製作半導體器件的方法，所述方法包括： 準備表面板，所述表面板上安裝有具有拋光表面的拋光墊； 準備用於容納拋光目標的承載件； 在使所述拋光墊的所述拋光表面與所述拋光目標的要拋光的表面彼此接觸的同時旋轉所述表面板和所述承載件；以及 將所述半導體加工用組成物施加到所述拋光表面上， 其中，所述半導體加工用組成物包括研磨顆粒和至少一種添加劑，並且所述半導體加工用組成物具有通過以下運算式1計算得到的1.45至1.90的值： [運算式1] ， 其中，R O表示所述半導體加工用組成物對氧化矽膜的拋光速率（Å/min），R N表示所述半導體加工用組成物對氮化矽膜的拋光速率（Å/min），R Cu表示所述半導體加工用組成物對銅膜的拋光速率（Å/min）， 其中，在測量R O、R N、R Cu時，將按重量計100份所述半導體加工用組成物和按重量計0.25份過氧化氫混合以獲得混合物，在3.0 psi的承載件加壓、120 rpm的承載件轉速和117 rpm的表面板轉速的條件下以300 mL/min的流速將含有所述半導體加工用組成物的所述混合物施加到所述拋光表面上的同時執行對具有所述氧化矽膜的晶圓、具有所述氮化矽膜的晶圓和具有所述銅膜的晶圓的拋光達60秒，然後測量R O、R N和R Cu。
  8. 如請求項7所述的方法，其中，所述拋光目標包括具有矽穿孔的半導體晶圓。
  9. 一種製作半導體器件的方法，所述方法包括： 形成包括通孔的基底； 形成設置在所述通孔上的銅電極； 在所述基底和所述銅電極上形成氮化矽膜； 在所述氮化矽膜上形成氧化矽膜；以及 使用半導體加工用組成物對所述銅電極、所述氮化矽膜和所述氧化矽膜進行拋光， 其中，所述半導體加工用組成物包括研磨顆粒和至少一種添加劑，並且所述半導體加工用組成物具有通過以下運算式1計算得到的1.45至1.90的值： [運算式1] ， 其中，R O表示所述半導體加工用組成物對所述氧化矽膜的拋光速率（Å/min），R N表示所述半導體加工用組成物對所述氮化矽膜的拋光速率（Å/min），R Cu表示所述半導體加工用組成物對所述銅電極的拋光速率（Å/min）。
  10. 如請求項9所述的方法，其中，在所述拋光之後，所述銅電極的拋光表面與所述氮化矽膜的拋光表面之間的高度差小於約5 nm， 其中，在所述拋光之後，所述銅電極的拋光表面與所述氧化矽膜的拋光表面之間的高度差小於約20 nm。
TW112121962A 2022-06-15 2023-06-13 半導體加工用組成物和使用其製作半導體器件的方法 TW202400736A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0073107 2022-06-15
KR1020220073107A KR20230172348A (ko) 2022-06-15 2022-06-15 반도체 공정용 조성물 및 이를 이용한 반도체 소자 제조방법

Publications (1)

Publication Number Publication Date
TW202400736A true TW202400736A (zh) 2024-01-01

Family

ID=86732610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112121962A TW202400736A (zh) 2022-06-15 2023-06-13 半導體加工用組成物和使用其製作半導體器件的方法

Country Status (6)

Country Link
US (1) US20230407135A1 (zh)
EP (1) EP4293087A1 (zh)
JP (1) JP2023183402A (zh)
KR (1) KR20230172348A (zh)
CN (1) CN117229715A (zh)
TW (1) TW202400736A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022255B2 (en) * 2003-10-10 2006-04-04 Dupont Air Products Nanomaterials Llc Chemical-mechanical planarization composition with nitrogen containing polymer and method for use
CN106661431B (zh) * 2014-06-25 2019-06-28 嘉柏微电子材料股份公司 铜阻挡物的化学机械抛光组合物
CN105802510A (zh) * 2014-12-29 2016-07-27 安集微电子（上海）有限公司 一种化学机械抛光液及其应用
CN106928859A (zh) * 2015-12-31 2017-07-07 安集微电子科技(上海)有限公司 一种化学机械抛光液及其应用
US20190382619A1 (en) * 2018-06-18 2019-12-19 Versum Materials Us, Llc Tungsten Chemical Mechanical Polishing Compositions
EP3894495A1 (en) * 2018-12-12 2021-10-20 Basf Se Chemical mechanical polishing of substrates containing copper and ruthenium
US10763119B2 (en) * 2018-12-19 2020-09-01 Fujifilm Electronic Materials U.S.A., Inc. Polishing compositions and methods of using same

Also Published As

Publication number Publication date
EP4293087A1 (en) 2023-12-20
KR20230172348A (ko) 2023-12-22
CN117229715A (zh) 2023-12-15
JP2023183402A (ja) 2023-12-27
US20230407135A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
EP1660606B1 (en) Abrasive particles for chemical mechanical polishing
TWI434955B (zh) 含鎢基材的化學機械平坦化方法
TWI343944B (en) Cmp slurry, preparation method thereof and method of polishing substrate using the same
TWI606102B (zh) 包含蛋白質之化學機械拋光組合物
JP3974127B2 (ja) 半導体装置の製造方法
TWI636129B (zh) 低缺陷化學機械硏磨組成物
US20130000214A1 (en) Abrasive Particles for Chemical Mechanical Polishing
WO2017114309A1 (zh) 一种化学机械抛光液及其应用
EP2069452B1 (en) Onium-containing cmp compositions and methods of use thereof
US20150114928A1 (en) Abrasive Particles for Chemical Mechanical Polishing
WO2016067923A1 (ja) 化学機械研磨用水系分散体および化学機械研磨方法
TW201504412A (zh) 化學機械拋光（ｃｍｐ）組成物
JP2006080406A (ja) 研磨用組成物
TW202400736A (zh) 半導體加工用組成物和使用其製作半導體器件的方法
WO2011152356A1 (ja) 研磨剤および研磨方法
KR102410845B1 (ko) 반도체 공정용 조성물 및 이를 이용한 반도체 소자 제조방법
US10957557B2 (en) Polishing slurry and method of manufacturing semiconductor device
WO2012088755A1 (zh) 含有机酸的硅和铜化学机械平坦化浆料
KR20180068425A (ko) 화학 기계적 연마 슬러리 조성물 및 반도체 소자의 제조방법
TWI233941B (en) Chemical mechanical polishing slurry composition and chemical mechanical polishing method for metal film
TW202313924A (zh) Cmp用研磨液、cmp用研磨液套組及研磨方法
TW202342666A (zh) 研磨用組合物、研磨方法及半導體基板的製造方法
CN116891724A (zh) 研磨用组合物、研磨方法和半导体基板的制造方法