JP2023183402A - 半導体工程用組成物、及びこれを用いた半導体素子の製造方法 - Google Patents

半導体工程用組成物、及びこれを用いた半導体素子の製造方法 Download PDF

Info

Publication number
JP2023183402A
JP2023183402A JP2023097371A JP2023097371A JP2023183402A JP 2023183402 A JP2023183402 A JP 2023183402A JP 2023097371 A JP2023097371 A JP 2023097371A JP 2023097371 A JP2023097371 A JP 2023097371A JP 2023183402 A JP2023183402 A JP 2023183402A
Authority
JP
Japan
Prior art keywords
polishing
composition
parts
semiconductor
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023097371A
Other languages
English (en)
Inventor
ホン、スンチョル
Seung Chul Hong
ハン、ドクス
Deok Su Han
ミョン、カンシク
Kang Sik Myung
パク、ハンテ
Han Teo Park
イ、ヒョンジュ
Hyeong Ju Lee
チェ、ヨンス
Yongsoo Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Enpulse Co Ltd
Original Assignee
SK Enpulse Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Enpulse Co Ltd filed Critical SK Enpulse Co Ltd
Publication of JP2023183402A publication Critical patent/JP2023183402A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】各膜質間の偏差なく平坦な研磨結果を具現するための半導体工程用組成物及び半導体素子の製造方法を提供する。【解決手段】シリコン貫通電極１０を含む半導体ウエハ研磨工程を伴う半導体工程に適用されて、優れた研磨性能を具現し、ディッシング、エロージョン、突出などの欠陥を最小化し、相異する複数の膜質が外部に現れた表面の研磨において、各膜質間の偏差なく平坦な研磨結果を具現するための半導体工程用組成物であって、研磨粒子と少なくとも１種の添加剤とを含み、下式の値が１．４５～１．９０である。JPEG2023183402000024.jpg1017ＲＯは、半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ、以下同）であり、ＲＮは、半導体工程用組成物のシリコン窒化膜に対する研磨率であり、ＲＣｕは、半導体工程用組成物の銅膜に対する研磨率である。【選択図】図１

Description

半導体の製造及び加工工程に適用可能な組成物に関し、より具体的に、半導体の製造及び加工中の研磨工程に適用できる組成物に関する。
化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）は、研磨パッドと研磨対象表面とを摩擦しながら、研磨パッドと研磨対象との界面に研磨スラリーを注入して、試料表面を目的の水準に研磨する技術である。近代的な化学機械研磨は、大規模な半導体集積回路の製造に応用しつつ、トランジスタなどの素子及び多層配線の層間絶縁膜表面の平坦化、酸化膜、窒化膜などの様々な膜質の平坦化、もしくはタングステンや銅配線の形成など、必須技術として利用されている。毎年、半導体素子の集積度が増加し、チップ（Ｃｈｉｐ）サイズが減少するにつれて、半導体素子表面の構造は、さらに複雑になり、層間膜等の段差もさらに大きくなっている。よって、半導体素子の製造工程に適用される化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ，ＣＭＰ）工程に対して、高分解能のリソグラフィ（Ｌｉｔｈｏｇｒａｐｈｙ）と、原子水準の平坦化技術が求められている。かかるＣＭＰ工程は、物理的な摩擦力と化学反応を同時に活用して膜質を平坦化する工程であって、ここに活用される工程部品及び／又は工程液の微差によっても、完全に相異する研磨結果を算出することができる。よって、これら工程部品及び／又は工程液の製造及び設計に求められる精密性は、より高い水準に向上している実情である。
本発明の一具現例は、半導体ウエハ研磨工程、より具体的に、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ，ＴＳＶ）を含む半導体ウエハ研磨工程を伴う半導体工程に適用されて、優れた研磨性能を具現し、ディッシング（Ｄｉｓｈｉｎｇ）、エロージョン（Ｅｒｒｏｓｉｏｎ）、突出（Ｐｒｏｔｒｕｓｉｏｎ）などの欠陥を最小化して、相異する複数の膜質が外部に現れた表面の研磨において、各膜質間の偏差なく平坦な研磨結果を具現することができる、半導体工程用組成物を提供しようとする。
前記半導体工程用組成物をＴＳＶが形成された半導体ウエハ研磨に適用することにより、前記ＴＳＶで連結された複数の積層チップが、誤り又は不良なくメモリチップの機能を具現できるように、不良率の極小化した半導体素子を製造する方法を提供しようとする。
実施例による半導体工程用組成物は、研磨粒子と少なくとも１種の添加剤とを含み、下記の式１の値が１．４５～１．９である。
［式１］
上記式１において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）であり、
前記ＲＯ、ＲＮ及びＲＣｕは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、各々の膜を有するウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。
一実施例による半導体工程用組成物において、下記の式２の値が１１０．０～２３０．０であってもよい。
［式２］
上記式２において、
前記ＲＯ、ＲＮ及びＲＣｕは、上記式１で定義したとおりである。
一実施例による半導体工程用組成物において、下記の式３の値が０．９０～１．００であってもよい。
［式３］
上記式３において、
前記ＲＯ及びＲＣｕは、上記式１で定義したとおりである。
一実施例による半導体工程用組成物において、下記の式４の値が１．５５～２．４０であってもよい。
［式４］
上記式４において、
前記ＲＮ及びＲＣｕは、上記式１で定義したとおりである。
一実施例において、前記研磨粒子は、シリカ（Ｓｉｌｉｃａ，ＳｉＯ２）、セリア（Ｃｅｒｉａ，ＣｅＯ２）、アルミナ（Ａｌｕｍｉｎａ，Ａｌ２Ｏ３）、ジルコニア（Ｚｉｒｃｏｎｉａ，ＺｒＯ２）、及びこれらの組み合わせからなる群から選択された１つを含むことができる。
一実施例において、前記研磨粒子は、前記半導体工程用組成物中のゼータ電位が正（＋）の値を有することができる。
一実施例において、前記添加剤は、アゾール（Ａｚｏｌ）系化合物、リン酸系化合物、フッ素系化合物、有機酸、及びこれらの組み合わせからなる群から選択された１つを含むことができる。
一実施例による半導体素子の製造方法は、研磨面を備える研磨パッドが装着される定盤を準備するステップ；研磨対象を収容したキャリアを準備するステップ；前記定盤及び前記キャリアを回転させるものの、前記研磨パッドの研磨面と前記研磨対象の被研磨面とが互いに接するように配置した状態で回転させるステップ；及び前記研磨面上に半導体工程用組成物を供給するステップ；を含み、前記半導体工程用組成物は、研磨粒子と少なくとも１種の添加剤とを含み、下記の式１の値が１．４５～１．９０である。
［式１］
上記式１において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）であり、
前記ＲＯ、ＲＮ及びＲＣｕは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉの前記キャリア加圧条件、１２０ｒｐｍの前記キャリア回転速度及び１１７ｒｐｍの前記定盤回転速度の条件下で、各々の膜を有するウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で、前記研磨面上に投入しつつ６０秒間研磨を行って算出された値である。
一実施例において、前記研磨対象は、シリコン貫通電極を有する半導体ウエハを含むことができる。
一実施例において、前記定盤及び前記キャリアの回転速度は、それぞれ１０ｒｐｍ～５００ｒｐｍであってもよい。
一実施例において、前記研磨面上に前記半導体工程用組成物を注入する流量は、１０ｍＬ／ｍｉｎ～１，０００ｍＬ／ｍｉｎであってもよい。
一実施例による半導体素子の製造方法は、ビアを含む基板を形成するステップ；前記ビアに配置される銅電極を形成するステップ；前記基板及び前記銅電極上にシリコン窒化膜を形成するステップ；前記シリコン窒化膜上にシリコン酸化膜を形成するステップ；及び半導体工程用組成物を用いて前記銅電極、前記シリコン窒化膜及び前記シリコン酸化膜を研磨するステップを含み、前記半導体工程用組成物は、研磨粒子と少なくとも１種の添加剤とを含み、下記の式１の値が１．４５～１．９０である。
［式１］
上記式１において、前記ＲＯは、前記半導体工程用組成物の前記シリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物の前記シリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の前記銅電極に対する研磨率（Å／ｍｉｎ）である。
一実施例による半導体素子の製造方法において、上記式１の値が約１．５０～約１．８０であってもよい。
一実施例による半導体素子の製造方法において、下記の式２の値が約１１０～約２３０であってもよい。
［式２］
一実施例による半導体素子の製造方法において、下記の式３の値が０．９～１であってもよい。
［式３］
一実施例による半導体素子の製造方法において、前記シリコン酸化膜に対する研磨率（ＲＯ）は、約１０００Å／ｍｉｎ～約５０００Å／ｍｉｎであり、前記シリコン窒化膜に対する研磨率（ＲＮ）は、約４００Å／ｍｉｎ～約３０００Å／ｍｉｎであり、前記銅電極に対する研磨率（ＲＣｕ）は、約１０００Å／ｍｉｎ～約５０００Å／ｍｉｎであってもよい。
一実施例による半導体素子の製造方法において、前記銅電極、前記シリコン窒化膜及び前記シリコン酸化膜を研磨するステップの後、前記銅電極の研磨面と前記シリコン窒化膜の研磨面との間の高さ差は、約５ｎｍ未満であってもよい。
一実施例による半導体素子の製造方法において、前記銅電極、前記シリコン窒化膜及び前記シリコン酸化膜を研磨するステップの後、前記銅電極の研磨面と前記シリコン酸化膜の研磨面との間の高さ差は、約２０ｎｍ未満であってもよい。
一実施例による半導体素子の製造方法において、前記添加剤は、アゾール（Ａｚｏｌ）系化合物、リン酸系化合物、フッ素系化合物、有機酸、及びこれらの組み合わせからなる群から選択された１つを含むことができる。
一実施例による半導体素子の製造方法において、前記研磨粒子において、Ｄ９０をＤ８０で割った値が１～１．５であってもよい。
一具現例による前記半導体工程用組成物は、半導体ウエハ研磨工程、より具体的に、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ，ＴＳＶ）を含む半導体ウエハ研磨工程を伴う半導体工程に適用されて、優れた研磨性能を具現し、ディッシング（Ｄｉｓｈｉｎｇ）、エロージョン（Ｅｒｒｏｓｉｏｎ）、突出（Ｐｒｏｔｒｕｓｉｏｎ）などの欠陥を最小化して、相異する複数の膜質が外部に現れた表面の研磨において、各膜質間の偏差なく平坦な研磨結果を具現することができる。
また、前記半導体工程用組成物を用いた半導体素子の製造方法を適用した場合、前記ＴＳＶなどの構造で連結された複数の積層チップが、誤り又は不良なくメモリチップの機能を具現するように、不良率の極小化した半導体素子を製造することができる。
一具現例による前記半導体工程用組成物の研磨対象になる半導体ウエハ研磨前の厚さ方向断面図を概略的に示した図面である。 一具現例による前記半導体工程用組成物の研磨対象になる半導体ウエハ研磨後の厚さ方向断面図を概略的に示した図面である。 図２のＡ部分を概略的に示した一部分平面図である。 一具現例による前記半導体素子の製造方法に関する装置的構成を概略的に示した図面である。 一具現例による前記半導体工程用組成物の研磨対象である半導体ウエハ研磨中に発生し得る欠陥の一部の例示を概略的に示した図面である。
本発明の利点及び特徴、そしてそれらを達する方法は、後述する具現例又は実施例を参照すれば明確になる。しかし、本発明は、以下で開示する具現例又は実施例に限定されるものではなく、相異する様々な形態に具現することができる。下記で明示の具現例又は実施例は、本発明の開示を完全にして、本発明の属する技術分野における通常の知識を有する者に発明の範疇を知らせるために提供されるだけであり、本発明の権利範囲は、請求範囲の範疇によって定義される。
本明細書における「含む」、「含有する」又は「備える」とは、別途記載がない限り、他の構成要素をさらに含むことができることを意味する。
本明細書における数値範囲を記載するにあたり、「Ｘ～Ｙ」の記載は、Ｘ及びＹを含むＸからＹまでの数値範囲のうち任意の一数値を意味する。
図面において、必要に応じて、層又は領域を明確に表現するため一部の構成の厚さを拡大して示している。また、図面において、説明の便宜のため、一部の層及び領域の厚さを誇張して示している。全明細書における同じ参照符号は、同じ構成要素を称する。
また、本明細書における層、膜、領域、板などの部分が他の部分の「上に」又は「上部に」あるとするとき、これは他の部分の「真上に」ある場合だけでなく、その間にさらに他の部分がある場合も含むものと解釈される。ある部分が他の部分の「真上に」あるとするときは、その間に他の部分がないことを意味するものと解釈する。また、層、膜、領域、板などの部分が他の部分の「下に」又は「下部に」あるとするとき、これは他の部分の「真下に」ある場合だけでなく、その間にさらに他の部分がある場合も含むものと解釈される。ある部分が他の部分の「真下に」あるとするときは、その間に他の部分がないものと解釈する。
以下では、本発明による具現例について詳説することとする。
本発明の一具現例において、研磨粒子と少なくとも１種の添加剤とを含み、下記の式１の値が約１．４５～約１．９０である、半導体工程用組成物を提供する。
［式１］
上記式１において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）である。
このとき、前記ＲＯ、ＲＮ及びＲＣｕは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、各々の膜を有するウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。
半導体素子の集積化が高度化しつつ、既存にワイヤを用いてチップ（Ｃｈｉｐ）を連結していたのと違って、チップに微細なビア（Ｖｉａ）を形成した後、その内部に電極を設けて、上端チップと下端チップとを電極で連結するパッケージング（Ｐａｃｋａｇｉｎｇ）技術が発達するようになった。これらビア（Ｖｉａ）を本明細書において、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ，ＴＳＶ）と称し得る。前記ＴＳＶは、多数のチップを積層して、半導体素子の大容量化を具現する技術において、既存のワイヤを用いてチップを連結するワイヤボンディング（Ｗｉｒｅ ｂｏｎｄｉｎｇ）技術よりも速度及び消費電力を大きく改善する利点がある。但し、半導体ウエハに微細なビア（Ｖｉａ）を形成し、これを電極物質で満たすためには、精巧な加工技術が必要である。前記ＴＳＶは、構造上、半導体ウエハの主要面積を形成するシリコン酸化膜と、前記ビア（Ｖｉａ）内に充電される電極物質として主に用いられる銅、及び前記シリコン酸化膜と前記銅電極との間のバリア機能を行うシリコンチッ化物が組み合わされた結果であり、ＴＳＶが含まれていないウエハに比べて様々な膜質を同時に研磨する過程が必ず含まれる。この過程で、相異する膜質等が実質的に同じ平坦度を有するように研磨されるためには、ここに用いられる前記半導体工程用組成物の物理的及び／又は化学的機能の微細かつ精巧な設計が非常に重要な要素であると言える。
一具現例による前記半導体工程用組成物は、特定の条件下で、シリコン酸化膜、銅膜、シリコン窒化膜のそれぞれについて測定された研磨率（Å／ｍｉｎ）の相関関係を示す上記式１の値が、所定の範囲に該当することにより、前記ＴＳＶを含む半導体ウエハを表面欠陥なく平坦に研磨することができ、より具体的に、前記ＴＳＶのような被研磨面の不連続した構造の境界を基準に、ある一方が過度に過研磨（ｏｖｅｒ－ｐｏｌｉｓｈｅｄ）されて、過度なディッシング（Ｄｉｓｈｉｎｇ）又は過度な突出（Ｐｒｏｔｒｕｓｉｏｎ）といった欠陥が発生しないようにすることができる。
上記式１は、前記シリコン窒化膜に対する研磨率と、前記銅膜に対する研磨率を乗じた値に対して、前記シリコン酸化膜に対する研磨率の二乗値が示す割合を意味するものであって、従来の前記シリコン酸化膜、前記銅膜及び／又は前記シリコン窒化膜のそれぞれに対する研磨率の１次元的な割合と定義されていた研磨選択比に比べて、ディッシング（Ｄｉｓｈｉｎｇ）、突出（Ｐｒｏｔｒｕｓｉｏｎ）、エロージョン（Ｅｒｏｓｉｏｎ）、又はピーキング（Ｐｅａｋｉｎｇ）などの欠陥が発生しない研磨結果を予測する観点から、顕著に向上した相関関係を示す技術的手段として機能することができる。すなわち、各膜質に対する１次元的な研磨選択比、例えば、シリコン酸化膜：銅膜の研磨率比；又はシリコン窒化膜：銅膜の研磨率比などが所定の範囲を満たしても、前記ＴＳＶを含む半導体ウエハに対する実質的な研磨性能は、目的の水準を達することができない場合があった反面、上記式１の値を所定の範囲で満たす前記半導体工程用組成物は、前記ＴＳＶが形成された半導体ウエハに対する研磨性能を目的の水準に達するにあたり、実質的に誤差のない性能を具現可能な相関関係を示すことが確認できた。
図５は、一具現例による前記半導体工程用組成物の研磨対象である半導体ウエハ研磨中に発生し得る欠陥の一部の例示を概略的に示したものである。具体的に、図５は、前記シリコン貫通電極１０を有する半導体ウエハ１００の研磨中に発生し得る欠陥の一部の例示を概略的に示したものである。より具体的に、図５の（ａ）は、ディッシング（Ｄｉｓｈｉｎｇ）の例示であって、銅膜が周辺の他の膜質に比べて、さらに多く研磨される欠陥の例示を示したものである。図５の（ｂ）は、突出（Ｐｒｏｔｒｕｓｉｏｎ）の例示であって、銅膜が周辺の他の膜質に比べて、不十分に研磨される欠陥の例示を示したものである。図５の（ｃ）は、ピーキング（Ｐｅａｋｉｎｇ）の例示であって、シリコン窒化膜が周辺の他の膜質に比べて、突き上がっている欠陥の例示を示したものである。図５の（ｄ）は、エロージョン（Ｅｒｒｏｓｉｏｎ）の例示であって、シリコン貫通電極（ＴＳＶ）及びこの周辺部分を構成する銅膜、シリコン窒化膜及びシリコン酸化膜が、周辺のシリコン酸化膜に比べて全体的に過研磨（ｏｖｅｒ－ｐｏｌｉｓｈｅｄ）された欠陥の例示を示したものである。前記半導体工程用組成物は、上記式１の値を所定の範囲で満たすことで、前記ＴＳＶが形成された半導体ウエハに対する研磨性能を目的の水準に達するにあたり、図５に示されたような欠陥を防止する観点から、実質的に誤差のない性能を具現可能な相関関係を示すことが確認できた。
具体的に、前記半導体工程用組成物の上記式１の値は、約１．４５～約１．９０、例えば、約１．４５～約１．８０、例えば、約１．４５～約１．７０、例えば、約１．５０～約１．９０、例えば、約１．５０～約１．９０、例えば、約１．５０～約１．８０、例えば、約１．５０～約１．７０であってもよい。上記式１の値が小さ過ぎるか大き過ぎる場合には、前記ＴＳＶに係る様々な膜質の不連続した構造の境界を基準に、ある一方が過度に過研磨（ｏｖｅｒ－ｐｏｌｉｓｈｅｄ）されて、ディッシング（Ｄｉｓｈｉｎｇ）又は突出（Ｐｒｏｔｒｕｓｉｏｎ）が発生するか、銅電極及びシリコン酸化膜に対し、バリア膜質であるシリコン窒化膜が突き上がっているピーキング（Ｐｅａｋｉｎｇ）又はシリコン酸化膜に対し、銅電極とシリコンチッ化物を含むバリア膜が過研磨されるエロージョン（Ｅｒｏｓｉｏｎ）が発生するおそれがある。前記ＴＳＶ構造は、前記半導体ウエハの全体面積に対し相対的に小さい面積を占めるものであって、上記式１の値の微差、例えば、約±０．０１差によっても、これら欠陥の発生有無が異なり得る。
一具現例において、前記半導体工程用組成物は、下記の式２の値が約１１０．０～約２３０．０であってもよい。
［式２］
上記式２において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）である。
また、前記ＲＯ、ＲＮ及びＲＣｕは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、各々の膜を有するウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。
前記半導体工程用組成物は、上記式１の値が前述した範囲を満たすとともに、上記式２の値が約１１０．０～約２３０．０の範囲に該当することにより、前記ＴＳＶを含む半導体ウエハを表面欠陥なく平坦に研磨するためにより有利であり得、具体的には、前記ＴＳＶのような被研磨面の不連続した構造の境界を基準に、ある一方過度に過研磨（ｏｖｅｒ－ｐｏｌｉｓｈｅｄ）されて、過度なディッシング（Ｄｉｓｈｉｎｇ）又は過度な突出（Ｐｒｏｔｒｕｓｉｏｎ）といった欠陥が発生しないようにするためにより有利であり得る。
具体的に、前記半導体工程用組成物の式２の値は、例えば、約１１０．０～約２３０．０、例えば、約１１０．０～約２００．０、例えば、約１１０．０～約１９０．０、例えば、約１１０．０～約１８０．０、例えば、約１１０．０～約１７０．０、例えば、約１１０．０～約１６０．０、例えば、約１１０．０～約１５０．０、例えば、約１１０．０～約１４０．０、例えば、約１１５．０～約１３５．０であってもよい。上記式２の値は、かかる範囲を満たすことにより、全体面積のうち所定の面積でシリコン貫通電極（ＴＳＶ）を含む構造の半導体ウエハ研磨において、前記シリコン貫通電極（ＴＳＶ）による様々な膜質が同時に平坦に研磨される効果をより向上させることができる。
一具現例において、前記半導体工程用組成物は、下記の式３の値が約０．９０～約１．００であってもよい。
［式３］
上記式３において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＯ及びＲＣｕは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、各々の膜を有するウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。
具体的に、前記半導体工程用組成物の上記式３の値は、例えば、約０．９０～約１．００、例えば、約０．９０以上、約１．００未満、例えば、約０．９０～約０．９９、例えば、約０．９１～約０．９９、例えば、約０．９２～約０．９９、例えば、約０．９３～約０．９９、例えば、約０．９４～約０．９９、例えば、約０．９５～約０．９９であってもよい。前記シリコン貫通電極（ＴＳＶ）の構造は、前記半導体ウエハの全体面積に対し相対的に小さい面積を占めるものであって、上記式３の値の微差、例えば、約±０．０１差によってもディッシング（Ｄｉｓｈｉｎｇ）、突出（Ｐｒｏｔｒｕｓｉｏｎ）、エロージョン（Ｅｒｏｓｉｏｎ）、及び／又はピーキング（Ｐｅａｋｉｎｇ）などの欠陥の発生有無が異なり得る。かかる観点から、前記半導体工程用組成物は、銅膜に対する研磨率（ＲＣｕ）が、シリコン酸化膜に対する研磨率（ＲＯ）よりもやや高いか同一に設計されることにより、所定の面積比で前記シリコン貫通電極（ＴＳＶ）を含む半導体ウエハにおいて、前記シリコン貫通電極（ＴＳＶ）の銅電極部分と、前記半導体ウエハの全体面積の主要面積を占めるシリコン酸化膜部分を同時に平坦に研磨するためにより有利であり得る。より具体的に、前記半導体工程用組成物の銅膜に対する研磨率（ＲＣｕ）が、シリコン酸化膜に対する研磨率（ＲＯ）よりもやや高く設計される場合、これら技術的効果がより向上し得る。
一具現例において、前記半導体工程用組成物は、上記式１、上記式２及び上記式３が、同時に前述した各々の範囲を満たすことにより、所定の面積比で前記シリコン貫通電極（ＴＳＶ）を含む半導体ウエハにおいて、前記シリコン貫通電極（ＴＳＶ）による不連続した様々な膜質の境界部分がディッシング（Ｄｉｓｈｉｎｇ）、突出（Ｐｒｏｔｒｕｓｉｏｎ）、エロージョン（Ｅｒｏｓｉｏｎ）、及び／又はピーキング（Ｐｅａｋｉｎｇ）などの欠陥なく、同時に平坦に研磨されるためにより有利であり得る。
一具現例において、前記半導体工程用組成物は、下記の式４の値が約１．５５～約２．４０であってもよい。
［式４］
上記式４において、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮ及びＲＣｕは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、各々の膜を有するウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。
具体的に、前記半導体工程用組成物の上記式４の値は、例えば、約１．５５～約２．４０、例えば、約１．５５～約２．３０、例えば、約１．５５～約２．２０、例えば、約１．５５～約２．１０、例えば、約１．５５～２．００、例えば、約１．５５～１．９５、例えば、約１．５５～約１．９０、例えば、約１．５５～約１．８５、例えば、１．６０～約２．４０、例えば、約１．６０～約２．３０、例えば、約１．６０～約２．２０、例えば、約１．６０～約２．１０、例えば、約１．６０～２．００、例えば、約１．６０～１．９５、例えば、約１．６０～約１．９０、例えば、約１．６０～約１．８５、例えば、約１．６５～約１．８５であってもよい。前記シリコン貫通電極（ＴＳＶ）の構造は、前記半導体ウエハの全体面積に対し相対的に小さい面積を占めるものであって、上記式４の値の微差、例えば、約±０．０１差によってもディッシング（Ｄｉｓｈｉｎｇ）、突出（Ｐｒｏｔｒｕｓｉｏｎ）、エロージョン（Ｅｒｏｓｉｏｎ）、及び／又はピーキング（Ｐｅａｋｉｎｇ）などの欠陥の発生有無が異なり得る。かかる観点から、前記半導体工程用組成物は、銅膜に対する研磨率（ＲＣｕ）とシリコン窒化膜に対する研磨率（ＲＮ）が、前述した割合を満たすように設計されることにより、所定の面積比で前記シリコン貫通電極（ＴＳＶ）を含む半導体ウエハにおいて、前記シリコン貫通電極（ＴＳＶ）の銅電極部分と、これを囲むバリア膜として機能するシリコン窒化膜を同時に平坦に研磨するためにより有利であり得る。
一具現例において、前記半導体工程用組成物は、上記式１、上記式２及び上記式４が、同時に前述したそれぞれの範囲を満たすことにより、所定の面積比で前記シリコン貫通電極（ＴＳＶ）を含む半導体ウエハにおいて、前記シリコン貫通電極（ＴＳＶ）による不連続した様々な膜質の境界部分がディッシング（Ｄｉｓｈｉｎｇ）、突出（Ｐｒｏｔｒｕｓｉｏｎ）、エロージョン（Ｅｒｏｓｉｏｎ）、及び／又はピーキング（Ｐｅａｋｉｎｇ）などの欠陥なく、同時に平坦に研磨されるためにより有利であり得る。さらに、前記半導体工程用組成物の上記式１、上記式２、上記式３、及び上記式４が、同時に前述したそれぞれの範囲を満たす場合、これら技術的効果が極大化するためにより有利であり得る。
一具現例による前記半導体工程用組成物において、前記シリコン酸化膜に対する研磨率（ＲＯ）は、例えば、約１０００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約１５００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約２０００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約２５００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約３０００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約３５００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約４０００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約４０００Å／ｍｉｎ～約４５００Å／ｍｉｎであってもよい。ここで、前記ＲＯは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、シリコン酸化膜を有する半導体ウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。前記半導体工程用組成物が、前記半導体ウエハの全体面積の主要部分を占めるシリコン酸化膜に対する研磨率をこれら範囲で具現することで、全体的な工程効率を向上させることができ、前記シリコン貫通電極（ＴＳＶ）に係る不連続した膜質等の同時研磨において、エロージョン（Ｅｒｏｓｉｏｎ）などの欠陥防止観点から、より有利であり得る。
一具現例による前記半導体工程用組成物において、前記シリコン窒化膜に対する研磨率（ＲＮ）は、約４００Å／ｍｉｎ～約３０００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約２８００Å／ｍｉｎ、例えば、約１５００Å／ｍｉｎ～約３０００Å／ｍｉｎ、例えば、約１６００Å／ｍｉｎ～約３０００Å／ｍｉｎ、例えば、約１８００Å／ｍｉｎ～約３０００Å／ｍｉｎ、例えば、約１９００Å／ｍｉｎ～約３０００Å／ｍｉｎ、例えば、約２０００Å／ｍｉｎ～約３０００Å／ｍｉｎ、例えば、約２０００Å／ｍｉｎ～約２８００Å／ｍｉｎ、例えば、約２２００Å／ｍｉｎ～約２８００Å／ｍｉｎであってもよい。ここで、前記ＲＮは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、シリコン酸化膜を有する半導体ウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。前記半導体工程用組成物が、前記シリコン貫通電極（ＴＳＶ）の縁を囲むバリア膜として機能するシリコン窒化膜に対する研磨率をこれら範囲で具現することで、前記シリコン窒化膜周辺の他の膜質が、前記シリコン窒化膜に比べて過研磨して現れるシリコン窒化膜ピーキング（Ｐｅａｋｉｎｇ）欠陥を効果的に防止するためにより有利であり得る。
一具現例による前記半導体工程用組成物において、前記銅膜に対する研磨率（ＲＣｕ）は、約１０００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約１５００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約２０００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約２５００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約３０００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約３５００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約４０００Å／ｍｉｎ～約５０００Å／ｍｉｎ、例えば、約４０００Å／ｍｉｎ～約４５００Å／ｍｉｎであってもよい。ここで、前記ＲＣｕは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、シリコン酸化膜を有する半導体ウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。前記半導体工程用組成物が、前記シリコン貫通電極（ＴＳＶ）を満たす電極物質として活用される銅について、これら範囲の研磨率を示すことで、前記銅膜が過研磨して現れるディッシング（Ｄｉｓｈｉｎｇ）又は前記銅膜が目的の水準に研磨できなくて現れる突出（Ｐｒｏｔｒｕｓｉｏｎ）などの欠陥を防止する観点から、より有利であり得る。
前記半導体工程用組成物は、前述したように、前記シリコン貫通電極（ＴＳＶ）を有する半導体ウエハ表面の研磨に適用することができる。図１は、一具現例による前記半導体工程用組成物の研磨対象になる、半導体ウエハ１００の研磨前の厚さ方向断面図を概略的に示したものであり、図２は、前記半導体ウエハ１００の研磨後の厚さ方向の断面図を概略的に示したものであり、図３は、図２のＡ部分を概略的に示した一部分平面図である。
図１～図３を参照すると、前記半導体ウエハ１００は、基板５０と、前記基板５０上に配置されるシリコン窒化膜２０及びシリコン酸化膜４０を含むことができる。また、前記半導体ウエハ１００は、シリコン貫通電極１０を含み、前記シリコン貫通電極１０は、前記基板５０を貫通するビア（Ｖｉａ）１１と、その内部に充電された銅電極３０とを含むことができる。一具現例において、前記基板５０は、シリコン（Ｓｉ）を含むことができる。
図１及び図２を参照すると、半導体素子の製造工程中の研磨工程において、前記研磨前のウエハ１００が最上部表面から研磨してゆくにつれて、各膜質が研磨して削られてゆき、図２に示されたように、前記研磨後、ウエハ１００は、最上部表面にシリコン酸化膜４０、シリコン窒化膜２０及び銅電極３０がいずれも示される構造を有するようになる。前記半導体素子の製造工程において、研磨が始まった後、所定の時間が経った時点からは、このように相異する種類の膜質がウエハの最上部表面、つまり被研磨面に現れるが、物理的な研磨条件、例えば、キャリアの回転速度、研磨パッドの回転速度、キャリアの加圧条件などが、いずれも同じ環境で、相異する種類の膜質が同時に研磨されるため、これらを平坦に研磨するためには、前記半導体工程用組成物の化学的作用が重要であると言える。
前記半導体工程用組成物は、上記式１、上記式２、上記式３、及び／又は上記式４が、それぞれ前述した範囲を満たすことにより、前記シリコン貫通電極１０による前記ウエハ１００上の相異する膜質等を実質的に同じ平坦度を有するように研磨することができる。特に、前記半導体ウエハ１００の全体面積に対し前記シリコン貫通電極１０及び前記シリコン窒化膜２０の面積が、所定の面積比を有する構造である半導体ウエハ１００の研磨において、上記式１、上記式２、上記式３、及び／又は上記式４の数値範囲は、欠陥のない研磨平坦度の具現効果に相応する相関関係を示す観点から、より有利であり得る。
図２及び図３を参照すると、前記シリコン窒化膜２０は、その一部が前記銅電極３０の周辺部を囲む構造を有し、この部分は、絶縁膜及びバリア膜として機能することができる。具体的に、前記シリコン窒化膜２０は、前記銅電極３０から銅原子が前記基板５０に拡散することを防止する機能を行うことができる。
図３を参照すると、一具現例において、前記銅電極３０と、これを囲む前記シリコン窒化膜２０の全体直径（Ｄ１）に対する前記銅電極３０の直径（Ｄ２）の割合（Ｄ２／Ｄ１）が約０．５～約１．０であってもよく、例えば、約０．７～約１．０であってもよく、例えば、約０．５以上、約１．０未満であってもよく、例えば、約０．７以上、約１．０未満であってもよい。前記半導体工程用組成物が、これらパターン構造を有する半導体ウエハを研磨対象とすることで、前記半導体工程用組成物の上記式１、上記式２、上記式３、及び／又は上記式４の数値範囲がそれぞれ前述した範囲を満たす特徴は、前記銅電極３０の過度なディッシング（Ｄｉｓｈｉｎｇ）又は突出（Ｐｒｏｔｒｕｓｉｏｎ）を防止する効果と優れた相関関係を示す観点から、より有利であり得る。
一具現例において、前記銅電極３０と、これを囲む前記シリコン窒化膜２０の全体直径（Ｄ１）に対するシリコン窒化膜２０の厚さ（Ｔ１）の割合（２Ｔ１／Ｄ１）は、約０．１～約０．５であってもよく、例えば、約０．１～約０．３であってもよい。これらパターン構造を有する半導体ウエハを研磨対象とすることで、前記半導体工程用組成物の上記式１、上記式２、上記式３、及び／又は上記式４の数値範囲がそれぞれ前述した範囲を満たす特徴は、前記シリコン窒化膜２０のピーキング（Ｐｅａｋｉｎｇ）を防止する効果と優れた相関関係を示す観点から、より有利であり得る。
前記半導体工程用組成物は、研磨粒子と少なくとも１種の添加剤とを含むことができる。前記半導体工程用組成物の上記式１、上記式２、上記式３、及び／又は上記式４の数値範囲は、前記研磨粒子と少なくとも１種の添加剤との組成及び含量などを精巧に設計した総合的な結果によって最適な範囲に達することができる。
一具現例において、前記研磨粒子は、無機粒子、有機粒子又は有無機複合粒子を含むことができる。本明細書いおいて、「無機粒子」又は「有機粒子」は、それぞれ無機成分及び有機成分が主成分である粒子状の構成を意味し、それぞれが微量の異種成分、つまり前記無機粒子の場合、微量の有機成分を、前記有機粒子の場合、微量の無機成分を含む場合も包括する概念と理解しなければならない。このとき、「微量」とは、前記研磨粒子の全体１００重量％のうち、約０．００５重量％～約０．０３重量％水準の含量を意味する。本明細書において、「有無機複合粒子」は、有機成分及び無機成分を含むものの、２つのうち１つの成分が５０重量％～９０重量％で含まれる粒子を意味する。
一具現例において、前記研磨粒子は、無機粒子を含むことができる。前記無機粒子は、例えば、シリカ（Ｓｉｌｉｃａ，ＳｉＯ２）、セリア（Ｃｅｒｉａ，ＣｅＯ２）、アルミナ（Ａｌｕｍｉｎａ，Ａｌ２Ｏ３）、ジルコニア（Ｚｉｒｃｏｎｉａ，ＺｒＯ２）、及びこれらの組み合わせからなる群から選択された１つを含むことができる。前記研磨粒子が無機粒子を含むことで、前記半導体工程用組成物の適用において、上記少なくとも１種の添加剤との化学的な相溶性を予測範囲内で調節することができ、これによって、突然の研磨性能変化による副作用を最小化することができる。
一具現例において、前記研磨粒子は、コロイド状態であってもよい。例えば、前記研磨粒子は、コロイダル無機粒子を含むことができる。
前記半導体工程用組成物の水素イオン濃度（ｐＨ）は、約２～約５であってもよく、例えば、約３以上、約５以下であってもよく、例えば、約３以上、約５未満であってもよい。
前記半導体工程用組成物中の前記研磨粒子のゼータ電位値は、正（＋）の値を示すことができる。具体的には、前記半導体工程用組成物中の前記研磨粒子は、無機粒子を含み、正（＋）のゼータ電位値を示すことができる。前記半導体工程用組成物中の前記研磨粒子のゼータ電位値は、約＋５ｍＶ～約＋５０ｍＶであってもよく、例えば、約＋１０ｍＶ～約＋４０ｍＶであってもよく、例えば、約＋１０ｍＶ～約＋３０ｍＶ、例えば、約１８ｍＶ～約４０ｍＶであってもよい。前記半導体工程用組成物中の前記研磨粒子のゼータ電位は、その測定方法が特に制限されないものの、例えば、ゼータ電位測定装備（Ｍａｌｖｅｒｎ社、Ｚｅｔａ－ｓｉｚｅｒ Ｎａｎｏ ＺＳ）を用いて、前記半導体工程用組成物を測定用セル（ｃｅｌｌ）に約１ｍＬ程投入した後に測定することができる。例えば、前記ゼータ電位値は、約１００回測定した平均値であってもよい。
前記半導体工程用組成物の水素イオン濃度（ｐＨ）が、前述した範囲を満たすとともに、前記半導体工程用組成物中の前記研磨粒子のゼータ電位値が、前述した範囲を満たす場合、半導体ウエハに対する研磨特性を最適に設計することができる。具体的に、前記研磨粒子は、前記半導体ウエハの被研磨面に対して所定の水準以上に吸着すべきであるとともに、所定の水準以上に分離が容易でなければならない。もし前記研磨粒子が過度な吸着力により、前記半導体ウエハの被研磨面について吸着して分離が容易でない場合、前記被研磨面にスクラッチ（ｓｃｒａｔｃｈ）などの欠陥（ｄｅｆｅｃｔ）を発生させ得、これとは逆に、前記研磨粒子が前記被研磨面に所定の引力で吸着せず、過度な流動性を有する場合、物理的な摩擦力が低下して、研磨率が目的の水準に至らないおそれがある。これを考慮した観点から、前記半導体工程用組成物の水素イオン濃度（ｐＨ）が、前述した範囲を満たすとともに、前記半導体工程用組成物中の前記研磨粒子のゼータ電位値が前述した範囲を満たす場合、前記研磨粒子が、前記半導体ウエハの被研磨面について適正な水準の吸着性を確保するとともに、前記被研磨面からの分離が容易になり、目的の水準の研磨率を確保するとともに、欠陥防止効果を極大化するために有利であり得る。これら技術的効果は、前記半導体工程用組成物が適用される表面がシリコン窒化膜及び銅膜を含む場合、有意味な研磨結果に発現し得、特に、シリコン酸化膜を含む研磨において、さらに極大化し得る。
一具現例において、前記研磨粒子は、前記半導体工程用組成物中の前記研磨粒子のゼータ電位値が、正（＋）の値を示すように表面処理された粒子を含むことができる。具体的に、前記研磨粒子は、無機粒子を含むことができ、前記無機粒子は、少なくとも１種の有機成分で表面処理された粒子を含むことができる。
前記無機粒子１００重量部に対し、前記無機粒子表面処理に適用された少なくとも１種の有機成分は、例えば、約０．００５重量部～約０．０５重量部、例えば、約０．００５重量部～約０．０４重量部、例えば、約０．００５重量部～約０．０３０重量部、例えば、約０．００５重量部～約０．０２０重量部、例えば、約０．００５重量部以上、約０．０２０重量部未満、例えば、約０．００５重量部～約０．０１５重量部、例えば、約０．００５重量部～約０．０１０重量部、例えば、約０．００５重量部以上、約０．０１０重量部未満であってもよい。他の観点から説明すると、前記無機粒子１００重量部に対し前記無機粒子表面処理に適用された少なくとも１種の有機成分が０．０１０重量部である場合の表面改質率を１００％と定義すると、前記無機粒子表面の改質率は、約５０％～約５００％、例えば、約５０％～約４００％、例えば、約５０％～約３００％、例えば、約５０％～約２００％、例えば、約５０％以上、約２００％未満、例えば、約５０％～約１５０％、例えば、約５０％～約１００％、例えば、約５０％以上、約１００％未満であってもよい。前記無機粒子表面の処理水準がこれら範囲を満たすことにより、前記研磨粒子の研磨作用が、上記式１、上記式２、上記式３、及び／又は上記式４の値が最適な範囲を満たすために有利であり得、その結果、異種膜質を同時研磨するにあたり、優れた平坦度を具現するとともに、スクラッチなどの表面欠陥を防止する観点からも、より有利であり得る。また、前記無機粒子表面の処理水準が過度である場合、前記研磨粒子が余剰物質として残留して発生する副作用を効果的に防止するためにより有利であり得る。
前記無機粒子表面処理のため、上記少なくとも１種の有機成分は、例えば、アミノシラン（Ａｍｉｎｏ ｓｉｌａｎｅ）、アルコキシシラン（Ａｌｋｏｘｙ ｓｉｌａｎｅ）、エトキシシラン（Ｅｔｈｏｘｙ ｓｉｌａｎｅ）、エポキシシラン（Ｅｐｏｘｙ ｓｉｌａｎｅ）、及びこれらの組み合わせからなる群から選択された１つを含むことができる。
他の具現例において、前記研磨粒子は、前記半導体工程用組成物中の前記研磨粒子のゼータ電位値が正（＋）の値を示すように、カチオン座席が粒子の内部に配置された粒子を含むことができる。具体的に、前記研磨粒子は、無機粒子を含むことができ、前記無機粒子は、粒子の内部にカチオン座席を含むことができる。前記カチオン座席は、前記無機粒子の製造時、粒子のベース成分とカチオン座席の提供成分を共に反応させることで、粒子の内部に配置されていてもよい。
前記カチオン座席の提供成分は、例えば、アミノシラン（Ａｍｉｎｏ ｓｉｌａｎｅ）、アルコキシシラン（Ａｌｋｏｘｙ ｓｉｌａｎｅ）、エトキシシラン（Ｅｔｈｏｘｙ ｓｉｌａｎｅ）、エポキシシラン（Ｅｐｏｘｙ ｓｉｌａｎｅ）、及びこれらの組み合わせからなる群から選択された１つを含むことができる。
一具現例において、前記無機粒子は、シリカ（Ｓｉｌｉｃａ，ＳｉＯ２）を含み、前記無機粒子表面処理に適用された少なくとも１種の有機成分、又は前記粒子の内部にカチオン座席を提供するため前記カチオン座席の提供成分は、アミノシラン又はエポキシシランを含むことができる。
例えば、前記表面処理に適用された少なくとも１種の有機成分又は前記カチオン座席の提供成分は、アミノシラン及びエポキシシランを含むことができ、前記アミノシラン対前記エポキシシランのモル比は、約１０：１～約５：１であってもよく、例えば、約１０：１～約６：１であってもよく、例えば、約１０：１～約７：１であってもよく、例えば、約１０：１～約８：１であってもよく、例えば、約９．５：１～約８．５：１であってもよく、例えば、約９：１であってもよい。
他の具現例において、前記研磨粒子は、有無機複合粒子を含むことができ、前記有無機複合粒子は、例えば、高分子を含むコアと、前記コア表面に配置された無機成分を含むシェルとからなる、コアシェル構造の粒子であってもよい。
一具現例において、前記有無機複合粒子の前記コアの高分子は、例えば、ポリメチルメタクリレート（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ，ＰＭＭＡ）、ポリスチレン（Ｐｏｌｙｓｔｙｒｅｎｅ，ＰＳ）などを含むことができる。前記シェルの無機成分は、例えば、シリカ（Ｓｉｌｉｃａ，ＳｉＯ２）、セリア（Ｃｅｒｉａ，ＣｅＯ２）、アルミナ（Ａｌｕｍｉｎａ，Ａｌ２Ｏ３）、チタニア（Ｔｉｔａｎｉａ，ＴｉＯ２）、ジルコニア（Ｚｉｒｃｏｎｉａ，ＺｒＯ２）、ゲルマニウム（ＧｅＯ２）などを含むことができる。
前記研磨粒子は、例えば、平均粒径（Ｄ５０）が約５ｎｍ～約１５０ｎｍ、例えば、約５ｎｍ～約１００ｎｍであってもよく、例えば、約５ｎｍ～約８０ｎｍであってもよく、例えば、約１０ｎｍ～約８０ｎｍであってもよく、例えば、約３０ｎｍ～約５０ｎｍ、例えば、約３５ｎｍ～約５０ｎｍ、例えば、約４０ｎｍ～約５０ｎｍ、例えば、約４２ｎｍ～約４８ｎｍであってもよい。これらサイズの研磨粒子を適用することにより、前記半導体工程用組成物の化学的かつ物理的なエッチング（Ｅｔｃｈｉｎｇ）機能も適宜確保されて、上記式１、上記式２、上記式３、及び／又は上記式４の値が最適な範囲を満たすためにより有利であり得る。
前記研磨粒子は、この粒子分布において、１０％累積質量粒子サイズの分布直径（Ｄ１０）が例えば、約５ｎｍ～約５０ｎｍ、例えば、約５ｎｍ～約３５ｎｍ、例えば、約１０ｎｍ～約３５ｎｍ、例えば、約２０ｎｍ～約３５ｎｍ、例えば、約２３ｎｍ～約３３ｎｍであってもよい。
前記研磨粒子は、この粒子分布において、８０％累積質量粒子サイズの分布直径（Ｄ８０）が例えば、約５ｎｍ～約６０ｎｍ、例えば、約１０ｎｍ～約６０ｎｍ、例えば、約２０ｎｍ～約６０ｎｍ、例えば、約２５ｎｍ～約６０ｎｍ、例えば、約３５ｎｍ～約６０ｎｍ、例えば、約４０ｎｍ～約５５ｎｍ、例えば、約４０ｎｍ～約５０ｎｍであってもよい。
前記研磨粒子は、この粒子分布において、９０％累積質量粒子サイズの分布直径（Ｄ９０）が例えば、約４０ｎｍ～約１５０ｎｍ、例えば、約４０ｎｍ～約１００ｎｍ、例えば、約４５ｎｍ～約８０ｎｍ、例えば、約４５ｎｍ～約６５ｎｍ、例えば、５０ｎｍ～約６０ｎｍであってもよい。
例えば、前記研磨粒子は、この粒子分布において、１０％累積質量粒子サイズの分布直径（Ｄ１０）が約２３ｎｍ～約３３ｎｍであってもよく、５０％累積質量粒子サイズの分布直径（Ｄ８０）が約４０ｎｍ～約５０ｎｍであってもよく、９０％累積質量粒子サイズの分布直径（Ｄ９０）が約５０ｎｍ～約６０ｎｍであってもよい。
前記研磨粒子は、この粒子分布において、１．００≦Ｄ９０／Ｄ８０≦１．５０、例えば、１．５０≦Ｄ９０／Ｄ１０≦２．７０、例えば、１．２０≦Ｄ８０／Ｄ１０≦２．２０の条件を満たすことができる。これら粒子分布を有する研磨粒子を適用することにより、前記半導体工程用組成物が、上記式１の値を所定の範囲で満たすためにより有利であり得、これに相応する優れた研磨結果を算出するためにより有利であり得る。
前記研磨粒子の粒度分布を測定する方法は、特に制限されず、当該技術分野におけるナノ（ｎｍ）サイズ水準の粒子パウダーに対する粒度を分析するために用いられる任意の汎用装備を用いて導出することができる。
一具現例において、前記半導体工程用組成物は、全体重量のうち、前記研磨粒子を約０．５重量％～約５．０重量％、例えば、約０．５重量％～約４．５重量％、例えば、約０．５重量％～約４．０重量％、例えば、約０．５重量％～約３．５重量％、例えば、約１．０重量％～約５．０重量％、例えば、約１．５重量％～約５．０重量％、例えば、約２．０重量％～約５．０重量％、例えば、約２．５重量％～約５．０重量％、例えば、約１．０重量％～約４．５重量％、例えば、約１．５重量％～約４．０重量％、例えば、約２．０重量％～約４．０重量％、例えば、約２．５重量％～約３．５重量％で含むことができる。前記研磨粒子がこれら含量で含まれることで、前記半導体工程用組成物は、研磨工程中に流動性を適宜確保することができ、この物理的なエッチング（Ｅｔｃｈｉｎｇ）作用は、上記式１、上記式２、上記式３、及び／又は上記式４の値を最適な範囲に達するため研磨率を具現するためにより有利であり得る。
前記半導体工程用組成物は、少なくとも１種の添加剤を含むことができる。上記少なくとも１種の添加剤は、主に化学反応による研磨対象表面の状態を最適な研磨結果に適して調節する役割を担うことができる。
上記少なくとも１種の添加剤は、有機酸を含むことができる。前記有機酸は、主に前記半導体工程用組成物の水素イオン濃度（ｐＨ）を調節する役割を担うことができる。前記有機酸は、例えば、酢酸（ＣＨ３ＣＯＯＨ，ａｃｅｔｉｃ ａｃｉｄ）、ギ酸（ｆｏｒｍｉｃ ａｃｉｄ）、安息香酸（ｂｅｎｚｏｉｃ ａｃｉｄ）、ニコチン酸（ｎｉｃｏｔｉｎｉｃ ａｃｉｄ）、ピコリン酸（ｐｉｃｏｌｉｎｉｃ ａｃｉｄ）、及びこれらのみ合わせからなる群から選択された１つを含むことができる。
一具現例において、前記有機酸は、前記研磨粒子１００重量部に対し約０．５０重量部～約１０．００重量部、例えば、約０．５０重量部～約９．００重量部、例えば、約０．５０重量部～約８．００重量部、例えば、約０．５０重量部～約７．００重量部、約０．５０重量部～約６．００重量部、例えば、約０．５０重量部～約５．００重量部、例えば、約０．５０重量部～約４．００重量部、例えば、約０．５０重量部～約３．５０重量部、例えば、約１．００重量部～約１０．００重量部、例えば、約１．００重量部～約１０．００重量部、例えば、約１．５０重量部～約１０．００重量部、例えば、約１．００重量部～約８．００重量部、例えば、約１．００重量部～約６．００重量部、例えば、約１．５０重量部～約５．００重量部、例えば、約１．００重量部～約３．５０重量部、例えば、約１．５０重量部～約３．５０重量部、例えば、約１．６０重量部～約３．００重量部で含むことができる。
上記少なくとも１種の添加剤は、無機酸を含むことができる。前記無機酸は、主に前記半導体工程用組成物の水素イオン濃度（ｐＨ）を調節する役割を担うことができる。前記無機酸は、例えば、塩酸（ＨＣｌ）、リン酸（Ｈ３ＰＯ４）、硫酸（Ｈ２ＳＯ４）、窒酸（ＨＮＯ３）、ホウ酸（Ｈ３ＢＯ３）、炭酸（Ｈ２ＣＯ３）、フッ化水素酸（ＨＦ）、臭化水素酸（ＨＢｒ）、過塩素酸（ＨＣｌＯ４）、ヨウ化水素酸（ＨＩ）、及びこれらの組み合わせからなる群から選択された１つを含むことができる。より具体的に、前記無機酸は、リン酸（Ｈ３ＰＯ４）、窒酸（ＨＮＯ３）、及びこれらの組み合わせからなる群から選択された１つを含むことができる。これら種類の無機酸を適用する場合、ｐＨの調節が容易であり、凝集発生防止効果に優れる。
一具現例において、前記無機酸は、前記研磨粒子１００重量部に対し約０．５０重量部～約１０．００重量部、例えば、約０．５０重量部～約９．００重量部、例えば、約０．５０重量部～約８．００重量部、例えば、約０．５０重量部～約７．００重量部、約０．５０重量部～約６．００重量部、例えば、約０．５０重量部～約５．００重量部、例えば、約０．５０重量部～約４．００重量部、例えば、約０．５０重量部～約３．５０重量部、例えば、約１．００重量部～約１０．００重量部、例えば、約１．００重量部～約１０．００重量部、例えば、約１．５０重量部～約１０．００重量部、例えば、約１．００重量部～約８．００重量部、例えば、約１．００重量部～約６．００重量部、例えば、約１．５０重量部～約５．００重量部、例えば、約１．００重量部～約３．５０重量部、例えば、約１．５０重量部～約３．５０重量部、例えば、約１．６０重量部～約３．００重量部で含むことができる。
上記少なくとも１種の添加剤は、アゾール（Ａｚｏｌ）系化合物を含むことができる。前記アゾール系化合物は、主に銅膜質表面の特性を調節する役割を担うことができる。前記アゾール系化合物は、例えば、イミダゾール（Ｉｍｉｄａｚｏｌｅ）、５－アミノテトラゾール（５－ａｍｉｎｏｔｅｔｒａｚｏｌｅ）、ベンゾトリアゾール（Ｂｅｎｚｏｔｒｉａｚｏｌｅ，ＢＴＡ）、５－メチル－１Ｈ－ベンゾトリアゾール（５－Ｍｅｔｈｙｌ－１Ｈ－Ｂｅｎｚｏｔｒｉａｚｏｌｅ，５－ＭＢＴＡ）、３－アミノ－１，２，４－トリアゾール（３－Ａｍｉｎｏ－１，２，４－Ｔｒｉａｚｏｌｅ）、５－フェニル－１Ｈ－テトラゾール（５－Ｐｈｅｎｙｌ－１Ｈ－Ｔｅｔｒａｚｏｌｅ）、３－アミノ－５－メチル－４Ｈ－１，２，４－トリアゾール（３－Ａｍｉｎｏ－５－Ｍｅｔｈｙｌ－４Ｈ－１，２，４－Ｔｒｉａｚｏｌｅ）、５－アミノテトラゾール（５－Ａｍｉｎｏｔｅｔｒａｚｏｌｅ，ＡＴＺ）、１，２，４－トリアゾール（１，２，４－Ｔｒｉａｚｏｌｅ）、トリルトリアゾール（Ｔｏｌｙｌｔｒｉａｚｏｌｅ）、及びこれらの組み合わせからなる群から選択された１つを含むことができる。
一具現例において、前記半導体工程用組成物は、前記研磨粒子１００重量部に対し前記アゾール系化合物を約０．０１重量部～約５．００重量部、例えば、約０．０１重量部～約４．５０重量部、例えば、約０．０１重量部～約４．００重量部、例えば、約０．０１重量部～約３．５０重量部、例えば、約０．０１重量部～約３．００重量部、例えば、約０．０１重量部～約２．５０重量部、例えば、約０．０１重量部～約２．００重量部、例えば、約０．０１重量部～約１．５０重量部、例えば、約０．０５重量部～約５．００重量部、例えば、約０．１０重量部～約５．００重量部、例えば、約０．２０重量部～約５．００重量部、例えば、約０．１０重量部～約４．００重量部、例えば、約０．２０重量部～約３．００重量部、例えば、約０．２０重量部～約２．５０重量部、例えば、約０．２０重量部～約２．００重量部、例えば、約０．２０重量部～約１．５０重量部、例えば、約０．２０重量部超、約１．５０重量部以下で含むことができる。
上記少なくとも１種の添加剤は、有機酸塩を含むことができる。前記有機酸塩は、主に銅膜質表面の特性を調節する役割を担うことができる。前記有機酸塩は、例えば、サリチル酸塩、ベンゾ酸塩、フタル酸塩、及びこれらの組み合わせからなる群から選択された１つを含むことができる。一具現例において、前記有機酸塩は、サリチル酸塩を含むことができ、より具体的に、ベタインサリチラート（Ｂｅｔａｉｎｅ Ｓａｌｉｃｙｌａｔｅ）を含むことができる。
一具現例において、前記半導体工程用組成物は、前記研磨粒子１００重量部に対し前記有機酸塩を約０．０１重量部～約５．００重量部、例えば、約０．０１重量部～約４．５０重量部、例えば、約０．０１重量部～約４．００重量部、例えば、約０．０１重量部～約３．５０重量部、例えば、約０．０１重量部～約３．００重量部、例えば、約０．０１重量部～約２．５０重量部、例えば、約０．０１重量部～約２．００重量部、例えば、約０．０１重量部～約１．５０重量部、例えば、約０．０５重量部～約５．００重量部、例えば、約０．１０重量部～約５．００重量部、例えば、約０．５０重量部～約５．００重量部、例えば、約０．１０重量部～約４．００重量部、例えば、約０．５０重量部～約３．００重量部、例えば、約０．５０重量部～約２．５０重量部、例えば、約０．５０重量部～約２．００重量部、例えば、約０．５０重量部～約１．５０重量部、例えば、約０．５０重量部超過、約１．５０重量部以下で含むことができる。
一具現例において、前記半導体工程用組成物は、前記アゾール系化合物及び前記有機酸塩を含み、前記アゾール系化合物対前記有機酸塩の重量比が約１：１ 超、約１：３以下、例えば、約１：１．２～約１：３．０、例えば、約１：１．５～約１．２．５、例えば、約１：１．８～約１：２．２を満たすことができる。前記アゾール系化合物及び前記有機酸塩をこれら重量比で用いることにより、銅膜に対する研磨特性の調節を目的の水準に具現するために有利であり得る。
上記少なくとも１種の添加剤は、リン酸系化合物を含むことができる。前記リン酸系化合物は、前記シリコン窒化膜の研磨特性を調節する役割を担うことができる。例えば、前記リン酸系化合物は、ピロリン酸カリウム（Ｔｅｔｒａｐｏｔａｓｓｉｕｍ ｐｙｒｏｐｈｏｓｐｈａｔｅ）、リンモリブデン酸（ｐｈｏｓｐｈｏｍｏｌｙｂｄｉｃ ａｃｉｄ）、ニトリロトリス（メチレンホスホン酸）（ｎｉｔｒｉｌｏｔｒｉｓ（ｍｅｔｈｙｌｅｎｅｐｈｏｓｐｈｏｎｉｃ ａｃｉｄ））、三塩化リン（ｐｈｏｓｐｈｏｒｕｓ ｔｒｉｃｈｌｏｒｉｄｅ）、及びこれらの組み合わせからなる群から選択された１つを含むことができる。
一具現例において、前記半導体工程用組成物は、前記研磨粒子１００重量部に対し前記リン酸系化合物を約０．１０重量部～約２．００重量部、例えば、約０．１０重量部～約１．８０重量部、例えば、約０．１０重量部～約１．６０重量部、例えば、約０．１０重量部～約１．４０重量部、例えば、約０．１０重量部～約１．２０重量部、例えば、約０．２０重量部～約２．００重量部、例えば、約０．４０重量部～約２．００重量部、例えば、約０．５０重量部～約２．００重量部、例えば、約０．６０重量部～約２．００重量部、例えば、約０．４０重量部～約１．８０重量部、例えば、約０．４０重量部～約１．６０重量部、例えば、約０．５０重量部～約１．５０重量部、例えば、約０．５０重量部～約１．４０重量部、例えば、約０．５０重量部～約１．２０重量部、例えば、約０．６０重量部～約１．４０重量部、例えば、約０．６０重量部～約１．２０重量部で含むことができる。
上記少なくとも１種の添加剤は、フッ素系化合物を含むことができる。前記フッ素系化合物は、界面活性剤であって、前記研磨粒子に適宜の流動性を付与する役割が可能である。
前記フッ素系化合物は、０．００１重量％の水溶液状態で、静的表面張力（ｓｔａｔｉｃ ｓｕｒｆａｃｅ ｔｅｎｓｉｏｎ）が約５０ｄｙｎｅｓ／ｃｍ以下、例えば、約４５ｄｙｎｅｓ／ｃｍ以下、例えば、約１０ｄｙｎｅｓ／ｃｍ～約５０ｄｙｎｅｓ／ｃｍ、例えば、約１０ｄｙｎｅｓ／ｃｍ～約４５ｄｙｎｅｓ／ｃｍであってもよい。前記フッ素系化合物は、０．０１重量％の水溶液状態で、静的表面張力（ｓｔａｔｉｃ ｓｕｒｆａｃｅ ｔｅｎｓｉｏｎ）が約３０ｄｙｎｅｓ／ｃｍ以下、例えば、約２５ｄｙｎｅｓ／ｃｍ以下、例えば、約５ｄｙｎｅｓ／ｃｍ～約３０ｄｙｎｅｓ／ｃｍ、例えば、約５ｄｙｎｅｓ／ｃｍ～約２５ｄｙｎｅｓ／ｃｍであってもよい。これら表面張力を示すフッ素系化合物を適用することにより、前記半導体工程用組成物の流動性を適宜確保し、被研磨面のスクラッチ（ｓｃｒａｔｃｈ）などの欠陥を防止するとともに、上記式１、上記式２、上記式３、及び／又は上記式４が最適な範囲を満たし得る各膜質に対する研磨率を具現するためにより有利であり得る。また、前記フッ素系化合物を介して、前記シリコン酸化膜表面の状態が研磨に適した状態に維持される観点から有利であり得、フッ素成分によって前記半導体工程用組成物中の細菌及びカビの繁殖などを防止して、長期間保管安定性を向上させる観点から有利であり得る。
一具現例において、前記半導体工程用組成物は、前記研磨粒子１００重量部に対し前記フッ素系化合物を例えば、約０．０１～約１．００重量部、例えば、約０．０１～約０．８０重量部、例えば、約０．０１～約０．７０重量部、例えば、約０．０１～約０．６０重量部、例えば、約０．０１～約０．５０重量部、例えば、約０．０１～約０．４０重量部、例えば、約０．０１～約０．３０重量部、例えば、約０．０１～約０．２０重量部、例えば、約０．０２～約１．００重量部、例えば、約０．０３～約１．００重量部、例えば、約０．０４～約１．００重量部、例えば、約０．０５～約１．００重量部、例えば、約０．０２～約０．５０重量部、例えば、約０．０３～約０．４０重量部、例えば、約０．０４～約０．３０重量部、例えば、約０．０５～約０．３０重量部、例えば、約０．０５～約０．２０重量部で含むことができる。
前記半導体工程用組成物は、前記研磨粒子と上記少なくとも１種の添加剤のほか、残余含量の溶媒を含むことができる。前記溶媒は、例えば、水（Ｈ２Ｏ）であってもよく、具体的には、超純水を適用することができる。
前記半導体工程用組成物は、固形分含量が約３．５重量％～約２０重量％、例えば、約３．５重量％～約１５重量％、例えば、約３．５重量％～約１０重量％であってもよい。前記固形分含量が少な過ぎる場合、研磨対象の各膜質に対する研磨率が充分確保されないおそれがあり、前記固形分含量が多過ぎる場合、不要な凝集によって、研磨過程でスクラッチ（ｓｃｒａｔｃｈ）などの欠陥が発生するおそれがある。前記半導体工程用組成物が、前記研磨粒子と、上記少なくとも１種の添加剤と、前記溶媒と、を含み、かつ、上記範囲の固形分含量を満たすことにより、研磨工程に適用するとき、均一な流量で注入するためにより有利であり得、前記半導体工程用組成物の流通及び貯蔵過程で、均一な分散性及び貯蔵安定性を確保する観点から、より有利であり得る。
前述したように、前記半導体工程用組成物は、前記シリコン酸化膜、前記シリコン窒化膜及び前記銅膜のそれぞれに対する研磨率を構成因子とする上記式１、上記式２、上記式３、及び／又は上記式４の値が最適な範囲を満たすことにより、相異する膜質を同時に含む被研磨面についてディッシング（Ｄｉｓｈｉｎｇ）、突出（Ｐｒｏｔｒｕｓｉｏｎ）、エロージョン（Ｅｒｏｓｉｏｎ）、及び／又はピーキング（Ｐｅａｋｉｎｇ）などの欠陥なく、優れた平坦性を示すことができ、より具体的に、特定の構造及びパターンでシリコン貫通電極（ＴＳＶ）を含む半導体ウエハについて、これら効果が極大化する技術的利点を具現することができる。
本発明の他の具現例において、研磨面を備えた研磨パッドが装着される定盤を準備するステップ；研磨対象を収容したキャリアを準備するステップ；前記定盤及び前記キャリアを回転させるものの、前記研磨パッドの研磨面と前記研磨対象の被研磨面とが互いに接するように配置した状態で回転させるステップ；及び前記研磨面上に半導体工程用組成物を供給するステップ；を含み、前記半導体工程用組成物は、研磨粒子と少なくとも１種の添加剤とを含み、下記の式１の値が約１．４５～約１．９０である、半導体素子の製造方法を提供する。
［式１］
上記式１において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）である。
このとき、前記ＲＯ、ＲＮ及びＲＣｕは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、各々の膜を有するウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。
前記半導体素子の製造方法は、上記式１の値が所定の範囲を満たす前記半導体工程用組成物を適用することにより、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ，ＴＳＶ）のように、相異する膜質を同時に研磨しなければならない構造を有する半導体ウエハを研磨対象とするとき、相異する膜質等が実質的に同じ平坦度を有するように研磨することができ、その結果、向上した品質の半導体素子を製造することができる。
前記半導体素子の製造方法に適用される前記半導体工程用組成物に関する事項は、一具現例による前記半導体工程用組成物について前述した事項が繰り返して後述される場合だけでなく、繰り返して後述されていない場合も統合して適用し、解釈することができる。
前記半導体素子の製造方法に適用される前記半導体工程用組成物は、上記式２、上記式３及び／又は上記式４の値がそれぞれ前述した範囲を満たすことができる。
図４は、一具現例による前記半導体素子の製造方法に関する装置的構成を概略的に示したものである。図４を参照すると、前記半導体素子の製造方法は、研磨面を備えた研磨パッド１１０が装着された定盤１２０を準備するステップと、研磨対象１３０を収容したキャリア１６０を準備するステップとを含むことができる。
前記半導体素子の製造方法において、前記研磨対象１３０は、シリコン貫通電極（ＴＳＶ）を有する半導体ウエハを含むことができる。前記研磨対象１３０に含まれる前記ＴＳＶを有する半導体ウエハ１００は、図１～図３を参照すると、基板５０と、前記基板５０上に配置されるシリコン窒化膜２０と、シリコン酸化膜４０と、を含むことができる。また、前記半導体ウエハ１００は、シリコン貫通電極１０を含み、前記シリコン貫通電極１０は、前記基板５０を貫通するビア（Ｖｉａ）１１と、その内部に充電された銅電極３０とを含むことができる。
図２及び図３を参照すると、一具現例において、前記シリコン窒化膜２０は、その一部又は全部が前記銅電極３０の周辺部を囲む構造を有し、前記銅電極から前記基板５０に銅原子が拡散することを防止するバリア膜として機能することができる。前記銅電極３０と、これを囲む前記シリコン窒化膜２０の全体直径（Ｄ１）に対する前記銅電極３０の直径（Ｄ２）の割合（Ｄ２／Ｄ１）は、例えば、約０．５～約１．０であってもよく、例えば、約０．７～約１．０であってもよく、例えば、約０．５以上、約１．０未満であってもよく、例えば、約０．７以上、約１．０未満であってもよい。これらパターン構造を有する半導体ウエハを研磨対象とすることで、前記半導体工程用組成物の上記式１、上記式２、上記式３、及び／又は上記式４の数値範囲がそれぞれ前述した範囲を満たす特徴は、前記銅電極３０の過度なディッシング（Ｄｉｓｈｉｎｇ）又は突出（Ｐｒｏｔｒｕｓｉｏｎ）を防止する効果と優れた相関関係を示す観点から、より有利であり得る。
一具現例において、前記銅電極３０と、これを囲む前記シリコン窒化膜２０の全体直径（Ｄ１）に対するシリコン窒化膜２０の厚さ（Ｔ１）の割合（２Ｔ１／Ｄ１）は、約０．１～約０．５であってもよく、例えば、約０．１～約０．３であってもよい。これらパターン構造を有する半導体ウエハを研磨対象とすることで、前記半導体工程用組成物の上記式１、上記式２、上記式３、及び／又は上記式４の数値範囲がそれぞれ前述した範囲を満たす特徴は、前記シリコン窒化膜２０のピーキング（Ｐｅａｋｉｎｇ）を防止する効果と優れた相関関係を示す観点から、より有利であり得る。
前記半導体素子の製造方法は、前記研磨面１１１を備えた研磨パッド１１０が装着された定盤１２０を準備するステップを含むことができる。一具現例において、前記研磨パッド１１０は、研磨層を含み、前記研磨層は、前記研磨面１１１を含むことができる。前記研磨層１１０は、特に制限されないものの、例えば、ウレタン系プレポリマーを含む組成物の硬化物を含むことができる。前記ウレタン系プレポリマーは、例えば、イソシアネート化合物とポリオール化合物との反応生成物を含むことができる。
一具現例において、前記研磨面１１１は、２５℃で、ショアＤ（Ｓｈｏｒｅ Ｄ）表面硬度が約４５～約７０、例えば、約５０～約７０、例えば、約５５～約７０、例えば、約４５～約６５、例えば、約４５～約６０、例えば、約５０～約６５、例えば、約５５～約６０であってもよい。前記ショアＤ表面硬度を測定する方法は、当該技術分野における通用方法を広範囲に適用することができるものの、例えば、前記研磨パッドを２ｃｍ×２ｃｍ（厚さ：２ｍｍ）サイズに切り出したサンプルを設けた後、温度２５℃かつ湿度５０±５％の環境で、１６時間静置した後、硬度計（Ｄ型硬度計）を用いて測定することができる。前記半導体素子の製造方法にこれら表面硬度を有する研磨面を備えた研磨パッドを適用することにより、前記研磨面上に供給される前記半導体工程用組成物の技術的利点がさらに極大化し得る。具体的に、前記半導体工程用組成物は、前記研磨面上に供給された後、前記研磨面と前記研磨対象の被研磨面との間の界面に流動しながら前記被研磨面を研磨するが、前記研磨面がこれら表面硬度を示すことで、前記半導体工程用組成物を媒介とする被研磨面との接触界面が適宜弾性を示すことができ、前記被研磨面に欠陥を防止する観点から、より有利であり得る。
前記半導体素子の製造方法は、前記定盤１２０及び前記キャリア１６０を回転させるものの、前記研磨パッド１１０の研磨面１１１と、前記研磨対象１３０の被研磨面とが互いに接するように配置した状態で回転させるステップを含むことができる。前記研磨パッド１１０は、この研磨面１１１が最上部面になるように、前記定盤１２０上に装着し、前記研磨対象１３０は、この被研磨面が最下部面になるように、前記キャリア１６０に収容されることで、前記研磨面１１１と前記被研磨面とが互いに接するように配置されていてもよい。前記研磨面１１１と前記被研磨面とが互いに接するということは、直接に物理的接触する場合だけでなく、前記半導体工程用組成物中の前記研磨粒子などを媒介として間接に接触する場合も含むものと解釈することができる。
前記定盤１２０が回転するにつれて、前記研磨パッド１１０も実質的に同じ軌跡及び速度で回転し、前記キャリア１６０が回転するにつれて、前記研磨対象１３０も実質的に同じ軌跡及び速度で回転することになる。前記定盤１２０及び前記キャリア１６０は、互いに同一方向に回転することもでき、相異する方向に回転することもできる。
一具現例において、前記定盤１２０及び前記キャリア１６０の回転速度は、それぞれ約１０ｒｐｍ～約５００ｒｐｍであってもよく、例えば、約３０ｒｐｍ～約２００ｒｐｍであってもよい。前記定盤１２０及び前記キャリア１６０がそれぞれ上記範囲の回転速度で回転する場合、この遠心力による前記研磨面１１１及び前記被研磨面の摩擦挙動は、前記研磨面１１１上に供給される前記半導体工程用組成物１５０と互いに連携して、前記被研磨面について研磨平坦性の確保と、突出及びディッシングなどの副作用防止観点から、優れた効果を得るようにすることができる。より具体的に、前記ＴＳＶの構造によって銅膜、シリコン酸化膜及びシリコン窒化膜を同時に含まれる被研磨面に対する研磨結果において、より有利であり得る。
一具現例において、前記キャリア１６０の回転速度が、前記定盤１２０の回転速度よりも大きくなっていてもよい。前記キャリア１６０を前記定盤１２０に対し高い速度で回転させることで、研磨安定性を確保するとともに、前記研磨対象１３０の被研磨面が欠陥（Ｄｅｆｅｃｔ）なく研磨されるために有利であり得る。
一具現例において、前記半導体素子の製造方法は、前記定盤１２０及び前記キャリア１６０を回転させるものの、前記キャリア１６０の前記研磨面１１１に対する加圧条件下で回転させることができる。前記キャリア１６０が所定の圧力条件下で、前記研磨面１１１について加圧されることで、前記研磨対象１３０の被研磨面が前記研磨パッド１１０の研磨面１１１と直接接触して研磨されるときと、前記半導体工程用組成物１５０を媒介として間接接触して研磨されるとき、いずれも優れた研磨性能を具現することができる。例えば、前記キャリア１６０が前記研磨面１１１に加圧される荷重は、約０．０１ｐｓｉ～約２０ｐｓｉであってもよく、例えば、約０．１ｐｓｉ～約１５ｐｓｉであってもよい
前記半導体素子の製造方法は、前記研磨面１１１上に前記半導体工程用組成物１５０を供給するステップを含む。具体的に、前記半導体工程用組成物１５０は、供給ノズル１４０を介して前記研磨面１１１上に供給することができる。
一具現例において、前記供給ノズル１４０を介して供給される前記半導体工程用組成物１５０の流量は、約１０ｍＬ／ｍｉｎ～約１，０００ｍＬ／ｍｉｎであってもよく、例えば、約１０ｍＬ／ｍｉｎ～約８００ｍＬ／ｍｉｎであってもよく、例えば、約５０ｍＬ／ｍｉｎ～約５００ｍＬ／ｍｉｎであってもよい。上記式１、上記式２、上記式３、及び／又は上記式４をそれぞれ所定の範囲で満たす前記半導体工程用組成物１５０が、上記範囲の流量で前記研磨面上に供給される場合、これを媒介とする前記研磨面１１１と、前記研磨対象１３０の被研磨面との間の摩擦挙動は、前記被研磨面の研磨性能を向上させるためにより有利であり得る。より具体的に、前記ＴＳＶの構造によって銅膜、シリコン酸化膜及びシリコン窒化膜を同時に含む被研磨面に対する研磨結果において、研磨平坦性の確保と、突出及びディッシングなどの副作用防止観点から、より有利であり得る。
前記半導体工程用組成物は、研磨粒子と少なくとも１種の添加剤とを含むことができ、前記研磨粒子と上記少なくとも１種の添加剤に関する事項は、前記半導体工程用組成物について説明したのと同様である。すなわち、前記半導体工程用組成物について上述した前記研磨粒子と上記少なくとも１種の添加剤に関するすべての具体的例示と、これらの技術的利点は、前記半導体製造方法に適用される前記半導体工程用組成物に統合して適用することができ、前記半導体製造方法の他の構成、例えば、前記定盤と前記キャリアなどの構造及び駆動について、技術的目的を達する観点から有利な相互作用を成すことができる。
図４を参照すると、前記半導体素子の製造方法は、前記研磨パッド１１０の研磨面１１１をコンディショナー１７０を介して加工するステップをさらに含むことができる。前記研磨パッド１１０の研磨面１１１は、前記半導体工程用組成物１５０が継続して供給されながら化学的な影響を受けるとともに、前記研磨対象１３０の被研磨面との物理的接触によって物理的な影響を受けるようになる。これら化学的／物理的影響によって前記研磨面１１１の状態が変形すると、前記被研磨面に対する研磨性能を均一に維持しにくいことがある。前記コンディショナー１７０は、研磨工程中に前記研磨面１１１を加工する手段であって、前記研磨面１１１が研磨工程の全体にかけて研磨に適した状態を均一に維持することに寄与することができる。
例えば、前記コンディショナー１７０は、所定の速度で回転しつつ前記研磨面１１１を粗面化する役割を担うことができる。前記コンディショナー１７０の回転速度は、例えば、約１０ｒｐｍ～約５００ｒｐｍ、例えば、約５０ｒｐｍ～約５００ｒｐｍ、例えば、約１００ｒｐｍ～約５００ｒｐｍ、例えば、約２００ｒｐｍ～約５００ｒｐｍ、例えば、約２００ｒｐｍ超、約４００ｒｐｍ未満であってもよい。
前記コンディショナー１７０は、前記研磨パッド１１０の研磨面１１１について所定の圧力で加圧されながら回転することができる。例えば、前記コンディショナー１７０の前記研磨面１１１に対する加圧圧力は、約１ｐｓｉ～約２０ｐｓｉ、例えば、約１ｐｓｉ～約１５ｐｓｉ、例えば、約５ｐｓｉ～約１５ｐｓｉ、例えば、約５ｐｓｉ～約１０ｐｓｉであってもよい。
前記コンディショナー１７０を介して前述した工程条件下で表面処理することにより、前記研磨面１１１が研磨工程の全体にかけて最適な表面状態を維持することができ、前記半導体工程用組成物１５０の印加条件下で、研磨寿命が長期化する効果を得ることができる。
前記半導体素子の製造方法は、前述した特徴によって前記研磨対象、具体的には、前記シリコン貫通電極（ＴＳＶ）を有する半導体ウエハ研磨において、異種の膜質が同時に優れた平坦度を示すように研磨される技術的利点を具現することができる。特に、上記式１、上記式２、上記式３、及び／又は上記式４を所定の範囲で満たす半導体工程用組成物を適用することにより、これら技術的利点を極大化することができ、その結果、向上した品質の半導体素子を提供することができる。
図１及び図２を参照すると、一実施例による半導体素子の製造方法は、ビア１１を含む基板５０を形成するステップ；前記ビア１１に配置される銅電極３０を形成するステップ；前記基板５０及び前記銅電極３０上にシリコン窒化膜２０を形成するステップ；前記シリコン窒化膜２０上にシリコン酸化膜４０を形成するステップ；及び半導体工程用組成物を用いて前記銅電極３０、前記シリコン窒化膜２０及び前記シリコン酸化膜４０を研磨するステップ；を含むことができる。
前記基板５０は、半導体基板である。前記基板５０は、シリコンウエハであってもよい。
前記ビア１１は、前記基板５０の少なくとも一部を貫通する。前記ビア１１は、前記基板５０の選択的なエッチング工程によって形成された溝であってもよい。
前記銅電極３０は、前記ビア１１内に配置される。前記銅電極３０は、スパッタリング工程などのような真空蒸着工程によって形成することができる。前記銅電極３０と前記ビア１１との間にタンタル酸化物などを含むバリア層が形成されていてもよい。
前記シリコン窒化膜２０は、化学気相蒸着工程などによって形成することができる。前記シリコン窒化膜２０は、前記基板５０及び前記銅電極３０を覆うことができる。
前記シリコン酸化膜４０は、化学気相蒸着工程などによって形成することができる。前記シリコン酸化膜４０は、前記シリコン窒化膜２０を覆うことができる。
前記研磨ステップは、前述と同様に行うことができる。
また、前記半導体工程用組成物は、研磨粒子と少なくとも１種の添加剤とを含むことができる。前記半導体工程用組成物は、前述した特徴を有することができる。
また、一実施例による半導体素子の製造方法において、上記式１の値は、前記と同様の特徴を有することができる。
また、一実施例による半導体素子の製造方法において、上記式２の値は、前記と同様の特徴を有することができる。
また、一実施例による半導体素子の製造方法において、上記式３の値は、前記と同様の特徴を有することができる。
また、一実施例による半導体素子の製造方法において、上記式４の値は、前記と同様の特徴を有することができる。
このとき、上記式１、上記式２、上記式３、及び上記式４において、前記ＲＯは、前記半導体工程用組成物の前記シリコン酸化膜４０に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物の前記シリコン窒化膜２０に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の前記銅電極３０に対する研磨率（Å／ｍｉｎ）であってもよい。
一実施例による半導体素子の製造方法において、前記銅電極３０、前記シリコン窒化膜２０、及び前記シリコン酸化膜４０を研磨するステップの後、前記銅電極３０の研磨面と、前記シリコン窒化膜２０の研磨面との間の高さ差は、約５ｎｍ未満であってもよい。すなわち、前記研磨ステップの後、前記シリコン窒化膜２０の突出した部分と前記銅電極３０との高さ差は、約５ｎｍ未満であってもよい。
一実施例による半導体素子の製造方法において、前記銅電極３０、前記シリコン窒化膜２０、及び前記シリコン酸化膜４０を研磨するステップの後、前記銅電極３０の研磨面と前記シリコン酸化膜４０の研磨面との間の高さ差は、約２０ｎｍ未満であってもよい。すなわち、前記銅電極３０の上面と、前記シリコン酸化膜４０の上面との高さ差は、約２０ｎｍ未満であってもよい。
実施例による半導体素子の製造方法は、上記のような半導体工程用組成物及び上記のような研磨工程を用いるため、向上した平坦度を有する半導体ウエハ１００を製造することができる。
以下では、本発明の具体的な実施例を提示する。但し、下記に記載の実施例は、本発明を具体的に例示するか説明するためのものに過ぎないし、これにより、本発明の権利範囲が制限して解釈されず、本発明の権利範囲は、請求範囲によって決定されるものである。
＜実施例及び比較例＞
研磨粒子として、コロイダルシリカ（Ｎｏｕｒｙｏｎ，ＥＸＳＫＣ－０１）を用いており、前記シリカ粒子表面をアミノシラン対エポキシシランの重量比が９：１であるシラン組成物に改質した。このとき、前記研磨粒子１００重量部に対し前記シラン組成物０．０１重量部を用いた場合を表面改質率１００％として、各々の実施例及び比較例の研磨粒子に対する表面改質率を下記の表１～表３のように改質した。前記研磨粒子に５－アミノテトラゾール（５－ａｍｉｎｏｔｅｔｒａｚｏｌｅ，Ｍｅｒｃｋ ｋｏｒｅａ，ＥＬ ｇｒａｄｅ）、ベタインサリチラート（Ｂｅｔａｉｎｅ Ｓａｌｉｃｙｌａｔｅ、ビエンオケム、ＢＯＨ）、ピロリン酸カリウム（Ｔｅｔｒａｐｏｔａｓｓｉｕｍ Ｐｙｒｏｐｈｏｓｐｈａｔｅ、ソウルＩＣ、ＳＩＣ－８０１）、酢酸（Ａｃｅｔｉｃ ａｃｉｄ）、及びフッ素系化合物（Ｄｕｐｏｎｔ社、Ｃａｐｓｔｏｎｅ ＦＳ－３１００）を混合するものの、前記シリカ粒子１００重量部に対して、それぞれ下記の表１～表３の重量部を満たすように混合した。固形分が１５重量％になるように、超純水溶媒を混合して半導体工程用組成物を製造した。
＜評価＞
実験例１：水素イオン濃度（ｐＨ）の測定
上記実施例及び上記比較例のそれぞれの半導体工程用組成物を２０℃～２５℃の常温条件下で、２００ｒｐｍで攪拌しつつ、水素イオン濃度（ｐＨ）測定装置（Ｈｏｒｉｂａ社、Ｌａｑｕａ）を用いてｐＨを測定した。その結果は、下記の表１～表３に記載したとおりである。
実験例２：研磨率の測定及び式１～４の値の導出
厚さが約２０，０００Åである銅膜ウエハ、厚さが約１２，０００Åであるシリコン窒化膜ウエハ、及び厚さが約２０，０００Åであるシリコン酸化膜ウエハを準備した。図４に示されたように、研磨対象１３０として各々のウエハを被研磨面が下部に向かうようにキャリア１６０に収容させた。研磨パッド１１０（ＳＫＣ社、ＨＤ－３１９Ｂ）をこの研磨面１１１が上部に向かうように装着した定盤１２０に対して、前記被研磨面と前記研磨面１１１が互いに接するように前記キャリア１６０を位置させた後、６０秒間、前記キャリア１６０の前記研磨面に対する加圧圧力３．０ｐｓｉ、前記キャリア１６０の回転速度１２０ｒｐｍ、前記定盤１２０の回転速度１１７ｒｐｍで各構成を動作させ、前記研磨面について、上記実施例及び上記比較例のそれぞれの半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを流速３００ｍｌ／ｍｉｎの条件で印加しながら研磨を行った。同時に、コンディショナー１７０（セソルダイヤモンド社ＳＫＣ－ＣＩ４５）を２５０ｒｐｍの回転速度及び８ｐｓｉの加圧圧力の条件下で駆動させて、前記研磨面を加工した。各々のウエハについて研磨後の厚さを測定して、研磨率（Å／ｍｉｎ）を算出した。各膜質について測定された研磨率値を用いて、上記式１～上記式４のそれぞれの値を計算して導出することで、下記の表１～表３に記載した。
実験例３：研磨性能評価
図３を参照すると、平面基準直径（Ｄ２）が５μｍである銅電極３０と、前記銅電極３０を囲むようにこの外側に位置し、平面基準厚さ（Ｔ１）が０．５μｍである第２シリコン窒化膜２２とを有するシリコン貫通電極（ＴＳＶ）を含むパターン（ｐａｔｔｅｒｎ）を有し、全体直径が３００ｍｍであるウエハを準備した。図４に示されたように、研磨対象１３０として各々のウエハを被研磨面が下部に向かうようにキャリア１６０に収容させた。研磨パッド１１０（ＳＫＣ社、ＨＤ－３１９Ｂ）をこの研磨面１１１が上部に向かうように装着した定盤１２０について、前記被研磨面と前記研磨面１１１とが互いに接するように前記キャリア１６０を位置させた後、６０秒間、前記キャリア１６０の前記研磨面に対する加圧圧力３．０ｐｓｉ、前記キャリア１６０の回転速度１２０ｒｐｍ、前記定盤１２０の回転速度１１７ｒｐｍで各構成を動作させ、前記研磨面について、上記実施例及び上記比較例のそれぞれの半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを流速３００ｍｌ／ｍｉｎの条件で印加しながら研磨を行った。研磨の完了後、ブラシ（Ｂｒｕｓｈ）回転速度５００ｒｐｍで、６０秒間、２，０００ｃｃ／ｍｉｎ噴射条件で洗浄液を噴射しながらクリーニング（ｃｌｅａｎｉｎｇ）工程を行った。次いで、前記パターンウエハの被研磨面に対して、中心から末端までの直径を３等分して、各区域で１ｃｍ×１ｃｍ（横×縦）サイズのサンプリング（ｓａｍｐｌｉｎｇ）を行っており、それぞれについて、ＡＦＭ分析装備（Ｐａｒｋ ｓｙｓｔｅｍ社、ＮＸ－２０）を用いて非接触式ＡＦＭ分析を行った。具体的な分析面積は、８０μｍ×８０μｍ（横×縦）であり、チッププロファイリング（ｔｉｐ ｐｒｏｆｉｌｉｎｇ）スキャン速度は、８μｍ／ｓとした。
上記実施例及び比較例のそれぞれの半導体工程用組成物を適用した場合について図５の（ａ）のように、銅電極３０のディッシング（Ｄｉｓｈｉｎｇ）程度を測定し、平面を基準に、ディッシング（Ｄｉｓｈｉｎｇ）が行われた方向を（＋）値として、下記の表１～表３に示した。すなわち、下記の表１～表３の値が（－）であることは、図５の（ｂ）のように、銅電極３０の突出（Ｐｒｏｔｒｕｓｉｏｎ）が発生した程度を示したものである。
また、上記実施例及び比較例のそれぞれの半導体工程用組成物を適用した場合について、シリコン酸化膜４０の最上部表面を基準面として、第２シリコン窒化膜２２の高さが５ｎｍを超えた場合、ＳｉＮピーキング（Ｐｅａｋｉｎｇ）が発生したものと評価する基準によって、ＳｉＮピーキング（Ｐｅａｋｉｎｇ）の発生（Ｏ）又は未発生（Ｘ）を評価して、下記の表１～表３に示した。
また、上記実施例及び比較例のそれぞれの半導体工程用組成物を適用した場合について、シリコン酸化膜４０の最上部表面を基準面として、図５の（ｄ）のように、前記シリコン貫通電極（ＴＳＶ）と、この周辺部を構成する銅膜、シリコン窒化膜及びシリコン窒化膜が、前記半導体ウエハのほとんどの面積を構成する周辺のシリコン酸化膜に比べて、全体的に過研磨（ｏｖｅｒ－ｐｏｌｉｓｈｅｄ）された場合、その深さが１０ｎｍを超えた場合に、エロージョン（Ｅｒｏｓｉｏｎ）が発生したものと評価する基準によって、エロージョン（Ｅｒｏｓｉｏｎ）の発生（Ｏ）又は未発生（Ｘ）を評価して、下記の表１～表３に示した。
上記表１～表３の結果を参照すると、上記実施例１～４の半導体工程用組成物は、上記式１の値が約１．４５～約１．９０、例えば、約１．５０～約１．７０の範囲に該当するものであり、ピーキング（Ｐｅａｋｉｎｇ）及びエロージョン（Ｅｒｏｓｉｏｎ）の欠陥が発生しておらず、これと同時に銅膜ディッシング（Ｄｉｓｈｉｎｇ）の程度が１５ｎｍ未満を達することで、シリコン貫通電極（ＴＳＶ）を含む半導体ウエハ研磨において、最適化した研磨性能を具現することが確認できる。他方、前記比較例１～７の半導体工程用組成物は、上記式１の値が約１．４５未満であるか、約１．９０超の範囲に該当するものであり、上記実施例１～４の半導体工程用組成物がピーキング（Ｐｅａｋｉｎｇ）、エロージョン（Ｅｒｏｓｉｏｎ）及びディッシング（Ｄｉｓｈｉｎｇ）の欠陥をいずれも同時に効果的に防止するのと違って、このうち少なくとも１つの欠陥が発生することで、本発明において目的とする技術的効果を具現できないことが確認できる。
１００ 半導体ウエハ
１０ シリコン貫通電極
１１ ビア
２０ シリコン窒化膜
３０ 銅電極
４０ シリコン酸化膜
５０ 基板
１１０ 研磨パッド
１１１ 研磨面
１２０ 定盤
１３０ 研磨対象
１４０ ノズル
１５０ 半導体工程用組成物
１６０ キャリア
１７０ コンディショナー
Ｄ１ 銅電極とシリコン窒化膜の全体直径
Ｄ２ 銅電極の直径
Ｔ１ シリコン窒化膜の厚さ

Claims (10)

  1. 研磨粒子と、
    少なくとも１種の添加剤とを含み、
    下記の式１の値が１．４５～１．９０である、
    半導体工程用組成物：
    ［式１］
    上記式１において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）であり、
    前記ＲＯ、ＲＮ及びＲＣｕは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、各々の膜を有するウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。
  2. 下記の式２の値が１１０．０～２３０．０である、
    請求項１に記載の半導体工程用組成物：
    ［式２］
    上記式２において、
    前記ＲＯ、ＲＮ及びＲＣｕは、上記式１で定義したとおりである。
  3. 下記の式３の値が０．９０～１．００である、
    請求項１に記載の半導体工程用組成物：
    ［式３］
    上記式３において、
    前記ＲＯ及びＲＣｕは、上記式１で定義したとおりである。
  4. 下記の式４の値が１．５５～２．４０である、
    請求項１に記載の半導体工程用組成物：
    ［式４］
    上記式４において、
    前記ＲＮ及びＲＣｕは、上記式１で定義したとおりである。
  5. 前記研磨粒子は、前記半導体工程用組成物中のゼータ電位が正（＋）の値を有する、
    請求項１に記載の半導体工程用組成物。
  6. 前記添加剤は、アゾール（Ａｚｏｌ）系化合物、リン酸系化合物、フッ素系化合物、有機酸、及びこれらの組み合わせからなる群から選択された１つを含む、
    請求項１に記載の半導体工程用組成物。
  7. 研磨面を備えた研磨パッドが装着される定盤を準備するステップ；
    研磨対象を収容したキャリアを準備するステップ；
    前記定盤及び前記キャリアを回転させるものの、前記研磨パッドの研磨面と前記研磨対象の被研磨面とが互いに接するように配置した状態で回転させるステップ；及び
    前記研磨面上に半導体工程用組成物を供給するステップ；を含み、
    前記半導体工程用組成物は、研磨粒子と少なくとも１種の添加剤とを含み、下記の式１の値が１．４５～１．９０である、
    半導体素子の製造方法：
    ［式１］
    上記式１において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）であり、
    前記ＲＯ、ＲＮ及びＲＣｕは、前記半導体工程用組成物１００重量部に対し過酸化水素０．２５重量部を混合した後、これを用いて３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度の条件下で、各々の膜を有するウエハについて、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しつつ６０秒間研磨を行って算出された値である。
  8. 前記研磨対象は、シリコン貫通電極を有する半導体ウエハを含む、
    請求項７に記載の半導体素子の製造方法。
  9. ビアを含む基板を形成するステップ；
    前記ビアに配置される銅電極を形成するステップ；
    前記基板及び前記銅電極上にシリコン窒化膜を形成するステップ；
    前記シリコン窒化膜上にシリコン酸化膜を形成するステップ；及び
    半導体工程用組成物を用いて前記銅電極、前記シリコン窒化膜及び前記シリコン酸化膜を研磨するステップ；を含み、
    前記半導体工程用組成物は、研磨粒子と少なくとも１種の添加剤とを含み、下記の式１の値が１．４５～１．９０である、
    半導体素子の製造方法：
    ［式１］
    上記式１において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）である。
  10. 前記銅電極、前記シリコン窒化膜及び前記シリコン酸化膜を研磨するステップの後、前記銅電極の研磨面と前記シリコン窒化膜の研磨面との間の高さ差は、約５ｎｍ未満であり、
    前記銅電極、前記シリコン窒化膜及び前記シリコン酸化膜を研磨するステップの後、前記銅電極の研磨面と前記シリコン酸化膜の研磨面との間の高さ差は、約２０ｎｍ未満である、
    請求項９に記載の半導体素子の製造方法。
JP2023097371A 2022-06-15 2023-06-14 半導体工程用組成物、及びこれを用いた半導体素子の製造方法 Pending JP2023183402A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220073107A KR20230172348A (ko) 2022-06-15 2022-06-15 반도체 공정용 조성물 및 이를 이용한 반도체 소자 제조방법
KR10-2022-0073107 2022-06-15

Publications (1)

Publication Number Publication Date
JP2023183402A true JP2023183402A (ja) 2023-12-27

Family

ID=86732610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023097371A Pending JP2023183402A (ja) 2022-06-15 2023-06-14 半導体工程用組成物、及びこれを用いた半導体素子の製造方法

Country Status (6)

Country Link
US (1) US20230407135A1 (ja)
EP (1) EP4293087A1 (ja)
JP (1) JP2023183402A (ja)
KR (1) KR20230172348A (ja)
CN (1) CN117229715A (ja)
TW (1) TW202400736A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022255B2 (en) * 2003-10-10 2006-04-04 Dupont Air Products Nanomaterials Llc Chemical-mechanical planarization composition with nitrogen containing polymer and method for use
JP6612790B2 (ja) * 2014-06-25 2019-11-27 キャボット マイクロエレクトロニクス コーポレイション 銅バリアの化学機械研磨組成物
CN105802510A (zh) * 2014-12-29 2016-07-27 安集微电子（上海）有限公司 一种化学机械抛光液及其应用
CN106928859A (zh) * 2015-12-31 2017-07-07 安集微电子科技(上海)有限公司 一种化学机械抛光液及其应用
US20190382619A1 (en) * 2018-06-18 2019-12-19 Versum Materials Us, Llc Tungsten Chemical Mechanical Polishing Compositions
KR20210102947A (ko) * 2018-12-12 2021-08-20 바스프 에스이 구리 및 루테늄을 함유하는 기판의 화학적 기계적 폴리싱
US10763119B2 (en) * 2018-12-19 2020-09-01 Fujifilm Electronic Materials U.S.A., Inc. Polishing compositions and methods of using same

Also Published As

Publication number Publication date
CN117229715A (zh) 2023-12-15
US20230407135A1 (en) 2023-12-21
KR20230172348A (ko) 2023-12-22
EP4293087A1 (en) 2023-12-20
TW202400736A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
EP1660606B1 (en) Abrasive particles for chemical mechanical polishing
US5891205A (en) Chemical mechanical polishing composition
EP3470487B1 (en) Mixed abrasive polishing compositions
KR101064643B1 (ko) 연마용 조성물 및 연마방법, 그리고 그 제조방법
EP2169710A1 (en) Metal film polishing liquid and polishing method
WO2017114309A1 (zh) 一种化学机械抛光液及其应用
US20130000214A1 (en) Abrasive Particles for Chemical Mechanical Polishing
TWI636129B (zh) 低缺陷化學機械硏磨組成物
US20150114928A1 (en) Abrasive Particles for Chemical Mechanical Polishing
KR20190098164A (ko) 산화세륨 지립
TW201504412A (zh) 化學機械拋光（ｃｍｐ）組成物
KR102410159B1 (ko) 반도체 기판의 연마 방법
JP2023183402A (ja) 半導体工程用組成物、及びこれを用いた半導体素子の製造方法
JP7346615B2 (ja) 半導体工程用組成物及びそれを用いた半導体素子の製造方法
CN116891724A (zh) 研磨用组合物、研磨方法和半导体基板的制造方法
Rhoades et al. Chemical Mechanical Polishing 14
JP2022159069A (ja) 研磨レートが向上したｃｍｐ研磨パッド
TW202342666A (zh) 研磨用組合物、研磨方法及半導體基板的製造方法
TW200521214A (en) Chemical mechanical polishing slurry composition and chemical mechanical polishing method for metal film
KR20040063386A (ko) 연마용 실리카입자 및 연마재

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230614