TW202349497A - 固定電荷控制方法及薄膜電晶體的製造方法 - Google Patents

固定電荷控制方法及薄膜電晶體的製造方法 Download PDF

Info

Publication number
TW202349497A
TW202349497A TW112115460A TW112115460A TW202349497A TW 202349497 A TW202349497 A TW 202349497A TW 112115460 A TW112115460 A TW 112115460A TW 112115460 A TW112115460 A TW 112115460A TW 202349497 A TW202349497 A TW 202349497A
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
ion implantation
fixed charge
gate
Prior art date
Application number
TW112115460A
Other languages
English (en)
Inventor
酒井敏彦
安東靖典
Original Assignee
日商日新電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日新電機股份有限公司 filed Critical 日商日新電機股份有限公司
Publication of TW202349497A publication Critical patent/TW202349497A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一種固定電荷控制方法，為對半導體元件中使用的絕緣層內的固定電荷進行控制的方法，所述方法中，在形成有所述絕緣層後，對該絕緣層的表層部進行離子注入，在該離子注入後的所述絕緣層的表面形成包含金屬膜或絕緣膜的頂蓋層，對在表面形成有所述頂蓋層的所述絕緣層進行熱處理，藉此在所述絕緣層中顯現出固定電荷。

Description

固定電荷控制方法及薄膜電晶體的製造方法
本發明是有關於一種固定電荷控制方法及薄膜電晶體的製造方法。
近年來，正在積極進行將In-Ga-Zn-O系（氧化銦鎵鋅（indium gallium zinc oxide，IGZO））等氧化物半導體用於通道層的薄膜電晶體（thin film transistor，TFT）的開發。
作為此種薄膜電晶體，例如在專利文獻1中揭示了使用膜密度小（2.70 g/cm 3～2.79 g/cm 3）的氧化鋁作為與通道層接觸的閘極絕緣層者。且記載有：在所述薄膜電晶體中藉由將此種膜密度小的氧化鋁製成絕緣層，可增大絕緣層的負的固定電荷密度，藉此可使薄膜電晶體的臨限值電壓朝正方向偏移，而提高可靠性。 [現有技術文獻] [專利文獻]
專利文獻1：日本專利特開2011-222767號公報
[發明所欲解決之課題]
然而，在專利文獻1所揭示的薄膜電晶體中，藉由減小絕緣層的膜密度，換言之藉由使膜質惡化來顯現出必要的固定電荷，因此有可能因漏電流的增大或環境變化而導致可靠性降低。
本發明是鑒於此種問題而成者，其主要課題在於，在半導體元件中使用的絕緣層內，在抑制膜質的降低的同時效率良好地生成必要的固定電荷。 [解決課題之手段]
即，本發明的固定電荷控制方法為對半導體元件中使用的絕緣層內的固定電荷進行控制的方法，所述方法的特徵在於在形成有所述絕緣層後，對該絕緣層的表層部進行離子注入，在該離子注入後的所述絕緣層的表面形成包含金屬膜或絕緣膜的頂蓋層，對在表面形成有所述頂蓋層的所述絕緣層進行熱處理，藉此在所述絕緣層中顯現出固定電荷。
若為此種結構，則並非使絕緣層的整體的膜質發生變化，而是藉由離子注入僅使絕緣層的表層部的膜質發生變化來顯現出固定電荷，因此可在基本維持絕緣層的本來的絕緣特性的狀態下進行局部功能的附加。另外，藉由進行離子注入，在絕緣層內分佈注入離子及藉由原子碰撞而生成的缺陷，若為所述結構，則於在進行了離子注入的絕緣層的表面形成有包含金屬膜或絕緣膜的頂蓋層的狀態下進行熱處理，因此，可修復絕緣層內的缺陷，並且可促進熱處理中的絕緣層內的游離元素的結合，從而可效率良好地生成必要的固定電荷。並且，藉由對進行離子注入時的離子的射程或離子種類、或者熱處理的溫度或時間等進行調整，可容易地調整絕緣層內的固定電荷密度。 再者，所謂「對在表面形成有頂蓋層的絕緣層進行熱處理」，意指對注入有離子的絕緣層的表面被頂蓋層覆蓋的狀態下的絕緣層進行熱處理。
另外，所述固定電荷控制方法中，基於所述離子注入的離子的平均射程與其標準偏差之和較佳為小於所述絕緣層的厚度的一半，更佳為1/3以下。 若如此，則可防止注入離子通過絕緣層而向背側漏出，從而可防止洩漏路徑的形成。
作為顯著發揮出所述固定電荷控制方法的效果的所述絕緣層的具體形態，可列舉包含氧化膜、氮化膜或氮氧化膜者。
較佳為，在所述固定電荷控制方法中，所述頂蓋層包含氮化膜或氮氧化膜。 若如此，則藉由將氣體透過性低的氮化膜或氮氧化膜等絕緣膜作為頂蓋層進行熱處理，可進一步促進絕緣層內的游離元素的結合，從而可更有效地顯現出固定電荷。
另外，較佳為，在所述固定電荷控制方法中，所述頂蓋層包含鋁、鋁合金、鉬、鉬合金、鈦或鈦合金。 若如此，則藉由將氣體透過性低的金屬膜作為頂蓋層進行熱處理，可促進與金屬的絕緣層內的元素的結合，從而可更有效地顯現出固定電荷。
另外，較佳為，所述固定電荷控制方法中，利用在所述絕緣層的表面形成所述頂蓋層時產生的熱來進行所述絕緣層的熱處理。 若如此，則在形成有頂蓋層後，無需另行設置進行熱處理的步驟，因此可削減步驟數而實現低成本化。
作為顯著發揮出所述固定電荷控制方法的效果的利用所述離子注入所注入的離子種類的具體形態，可列舉選自O、N、C等原子離子、O 2、N 2、C 2等分子離子、或Ar等稀有氣體離子中的一種以上。
另外，本發明的薄膜電晶體的製造方法為製造自基板側起依次積層有包含氧化物半導體的通道層、閘極絕緣層、及閘極電極層而成的頂閘型的薄膜電晶體的方法，所述薄膜電晶體的製造方法的特徵在於包含：形成所述通道層的步驟；在所述通道層的表面形成所述閘極絕緣層的步驟；對所述閘極絕緣層的表層部進行離子注入的步驟；在離子注入後的所述閘極絕緣層的表面形成包含金屬膜或絕緣膜的頂蓋層的步驟；以及對在表面形成有所述頂蓋層的所述絕緣層進行熱處理，藉此在所述絕緣層中顯現出負的固定電荷的步驟。
另外，本發明的另一薄膜電晶體的製造方法為製造自基板側起依次積層有具有正的固定電荷的固定電荷層、包含氧化物半導體的通道層、閘極絕緣層、及閘極電極層而成的頂閘型的薄膜電晶體的方法，所述薄膜電晶體的製造方法的特徵在於包含：在所述基板的表面形成絕緣層的步驟；對所述絕緣層的表層部進行離子注入的步驟；在離子注入後的所述絕緣層的表面形成包含金屬膜或絕緣膜的頂蓋層的步驟；以及對在表面形成有所述頂蓋層的所述絕緣層進行熱處理，藉此在所述絕緣層中顯現出正的固定電荷的步驟。
若為此種薄膜電晶體的製造方法，則可發揮出與所述固定電荷控制方法同樣的作用效果，能夠藉由固定電荷進行電氣特性控制，可製造高遷移率且容易在正的臨限值電壓下運作的薄膜電晶體。 [發明的效果]
根據如此構成的本發明，可在半導體元件中使用的絕緣層內，在抑制膜質的降低的同時效率良好地生成必要的固定電荷。
以下，對利用本發明的固定電荷控制方法製造的薄膜電晶體1及其製造方法的一實施方式進行說明。
＜1.薄膜電晶體＞ 本實施方式的薄膜電晶體1為所謂頂閘型的TFT，且為將氧化物半導體用於通道中者。具體而言，如圖1所示，具有基板2、通道層（活性層）3、閘極絕緣層（相當於申請專利範圍的絕緣層）4、閘極電極層（相當於申請專利範圍的頂蓋層）5、絕緣層6、源極電極7及汲極電極8，且自基板2側依次形成。以下，對各部進行詳細敘述。
（1）基板 基板2包含可使光透過的任意的材料，例如可包含聚對苯二甲酸乙二酯（polyethylene terephthalate，PET）、聚萘二甲酸乙二酯（polyethylene naphthalate，PEN）、聚醚碸（polyether sulfone，PES）、丙烯酸、聚醯亞胺等塑膠（合成樹脂）或玻璃等。
（2）通道層 通道層3為藉由施加閘極電壓而在源極電極7與汲極電極8間形成通道，從而使電流通過者。通道層3包含氧化物半導體，例如包含選自In、Ga、Zn、Sn、Al、Ti等中的至少一種元素的氧化物作為主要成分。作為構成通道層3的材料的具體例，例如可列舉以In 2O 3為主要構成要素的氧化物材料、In-Ga-Zn-O（IGZO）、In-Al-Mg-O、In-Al-Zn-O或In-Hf-Zn-O等。該通道層3例如包含非晶質（非晶）的氧化物半導體膜。本實施方式的通道層3為單層結構，但並不限於此，亦可為將組成或結晶性互不相同的多個層重疊而構成的積層結構。
該通道層3以覆蓋基板2的表面的一部分的方式形成。並且，在基板2的表面，以自兩側夾著通道層3並且電性連接於通道層3的方式形成有源極區域層S及汲極區域層D。該源極區域層S與汲極區域層D經由沿著積層方向形成的接觸孔H而分別電性連接於源極電極7及汲極電極8。再者，在接觸孔H例如填充有鉬等金屬。
（3）閘極絕緣層 閘極絕緣層4以覆蓋通道層3、源極區域層S及汲極區域層D的表面的方式形成。該閘極絕緣層4包含具有高絕緣性的氧化膜、氮化膜、氮氧化膜等任意的絕緣材料。閘極絕緣層4例如可為包含選自SiO x、SiN x、SiON、Al 2O 3、Y 2O 3、Ta 2O 5、Hf 2等中的一個以上的氧化物的絕緣膜。閘極絕緣層4可為將該些導電性膜設為單層結構或兩層以上的積層結構者。
（4）閘極電極層 閘極電極層5為藉由對薄膜電晶體1施加的閘極電壓對通道層3中的載子密度進行控制者。閘極電極層5以位於通道層3的正上方的方式形成於閘極絕緣層4的表面。更具體而言，閘極電極層5以沿著層內方向（與積層方向正交的方向）的其兩端面的位置與通道層3的兩端面的位置一致的方式形成。該閘極電極層5包含具有高導電性的任意的金屬材料，例如可包含選自Si、Al、Mo、Cr、Ta、Ti、Pt、Au、Ag等中的一種以上的金屬，亦可包含Al合金、Ag合金、Mo合金、Ti合金等合金。
（5）絕緣層 絕緣層6為使閘極電極層5與源極電極7及汲極電極8之間絕緣者，例如包含含有氟的氧化矽膜等。絕緣層6以覆蓋閘極電極層5的整個面（上表面及側面）、及閘極絕緣層4的表面的方式形成。
（6）源極電極、汲極電極 源極電極7及汲極電極8以局部地覆蓋通道層3的表面的方式相互分離地形成。源極電極7及汲極電極8與閘極電極層5同樣地，包含具有高導電性的材料，以便作為電極發揮功能。源極電極7及汲極電極8可為包含單一材料的單層結構，亦可為將包含互不相同的材料的多個層重疊而成的積層結構。源極電極7及汲極電極8經由沿著積層方向貫通絕緣層6及閘極絕緣層4的接觸孔H而分別電性連接於源極區域層S及汲極區域層D。
（7）閘極絕緣層內的固定電荷 並且，在本實施方式的薄膜電晶體1中，在閘極絕緣層4內的與閘極電極層5的界面附近存在藉由進行離子注入而形成的（顯現出的）負的固定電荷。
在本實施方式的薄膜電晶體1中，藉由對閘極絕緣層4的厚度d i、注入離子（例如，O、N、C等原子離子、O 2、N 2、C 2等分子離子、Ar等稀有氣體離子）的平均射程R p、及其標準偏差ΔR p之間的關係進行調整，使注入離子大部分停留在閘極絕緣層4內的表層部。具體而言，在本實施方式的薄膜電晶體1中，基於離子注入的離子的平均射程R p與其標準偏差ΔR p之和小於閘極絕緣層4的厚度di的一半，更具體而言，小於閘極絕緣層4的厚度di的1/3。再者，所謂離子的平均射程R p，是經離子注入的離子在膜中的深度方向（積層方向）上的分佈的最大值的深度位置，另外，此時的標準偏差ΔR p是表示該分佈向裏側（層內方向側）的擴展的指標。
並且，在本實施方式的薄膜電晶體1中，藉由離子注入的注入離子及缺陷在閘極絕緣層4與閘極電極層5的界面附近，僅形成於閘極絕緣層4側，而不形成於閘極電極層5側。
另外，若就元素的分佈的觀點而言，則在本實施方式的薄膜電晶體1中，在閘極絕緣層4中的與閘極電極層5的界面附近分佈有藉由離子注入而添加的元素，雖然存在極微量的擴散，但在閘極電極層5內幾乎未分佈藉由離子注入而添加的元素。
＜2.薄膜電晶體的製造方法＞ 接著，參照圖3的（a）至圖3的（e）對所述結構的薄膜電晶體1的製造方法進行說明。本實施方式的薄膜電晶體1的製造方法包含通道層形成步驟、閘極絕緣層形成步驟、閘極電極形成步驟、源極區域/汲極區域形成步驟、絕緣層形成步驟、及源極電極/汲極電極形成步驟。以下，對各步驟進行說明。
（1）通道層形成步驟 首先，在基板2上形成通道層3。該通道層3可藉由已知的方法來形成。例如可藉由使用電漿，將InGaZnO等導電性氧化物燒結體作為靶材來進行濺鍍，以覆蓋基板2的整個面的方式形成通道層3。再者，並不限於此，亦可藉由其他方法形成包含氧化物半導體的通道層3。
（2）閘極絕緣層形成步驟 接著，在通道層3上形成包含氧化膜、氮化膜、氮氧化膜等任意的絕緣材料的閘極絕緣層4。此處，例如藉由電漿化學氣相沈積（chemical vapor deposition，CVD）法等已知的方法，以覆蓋通道層3的整個面的方式形成閘極絕緣層4。
（3）第一離子注入步驟 接著，如圖3的（a）所示，對所形成的閘極絕緣層4的表層部進行離子注入。離子注入可藉由已知的離子注入法進行。該離子注入步驟以自積層方向觀察時對閘極絕緣層4的整個面注入離子的方式進行。所注入的離子種類例如為O、N、C等原子離子、O 2、N 2、C 2等分子離子、Ar等稀有氣體離子，但並不限於此。離子能量例如為5 keV～30 keV，但並不限於此。另外，離子注入量（劑量）例如為1×10 13ions/cm 2～1×10 15ions/cm 2，但並不限於此。離子能量及離子注入量以使基於離子注入的離子的平均射程R p與其標準偏差ΔR p之和小於閘極絕緣層4的厚度di的一半的方式，較佳為小於閘極絕緣層4的厚度di的1/3的方式設定。藉此，注入離子大部分分佈於閘極絕緣層4的表層部。
（4）閘極電極形成步驟 接著，如圖3的（b）所示，在進行了離子注入的閘極絕緣層4的表面（離子注入面）形成作為頂蓋層發揮功能的閘極電極層5。閘極電極層5以覆蓋閘極絕緣層4的整個離子注入面的方式形成。該閘極電極層5的形成可藉由真空蒸鍍法、濺鍍法等已知的方法來進行。
（5）源極區域/汲極區域形成步驟 接著，如圖3的（c）所示，以夾著通道層3的方式形成源極區域層S及汲極區域層D。該步驟包含抗蝕劑圖案化步驟、蝕刻步驟、及第二離子注入步驟。
（5-1）抗蝕劑圖案化步驟 首先，在閘極電極層5上塗佈光阻劑R，進行曝光及顯影。該光阻劑R在閘極電極層5上僅選擇性地塗佈於最終成為通道層3的部位的正上方。
（5-2）蝕刻步驟 接著，藉由蝕刻將閘極電極層5中的未塗佈光阻劑R的部分去除，對閘極電極層5進行圖案化。在該蝕刻步驟中，將閘極絕緣層4中的與閘極電極層5的界面附近的區域（即，在第一離子注入步驟中注入了離子的表層部區域）去除。
（5-3）第二離子注入步驟 接著，經由蝕刻後的閘極絕緣層4對通道層3中的閘極電極層5的外側的區域進行離子注入，在通道層3的兩外側形成源極區域層S及汲極區域層D。在該離子注入步驟中，將所積層的光阻劑R及閘極電極層5作為遮罩進行。再者，該步驟的離子注入可藉由已知的任意方法進行。
（6）絕緣層形成步驟 在第二離子注入步驟之後，如圖3的（d）所示，將光阻劑R去除後形成絕緣層6。絕緣層6以覆蓋閘極絕緣層4及閘極電極層5的整個表面的方式形成。絕緣層6例如可藉由電漿CVD法等任意方法形成。
（7）源極電極/汲極電極形成步驟 然後，如圖3的（e）所示，在閘極絕緣層4上形成源極電極7及汲極電極8。源極電極7及汲極電極8的形成例如可藉由使用了射頻（radiofrequency，RF）磁控濺鍍等的已知方法形成。該源極電極7及汲極電極8經由藉由蝕刻等沿積層方向形成的接觸孔H分別連接於源極區域層S及汲極區域層D。
（8）熱處理步驟 然後，進行熱處理。藉由進行該熱處理，減少在閘極絕緣層4的表層部形成的因離子注入引起的缺陷，並且在閘極絕緣層4內顯現出負的固定電荷。該熱處理只要至少在閘極絕緣層4的離子注入面被頂蓋層（在本實施方式中為閘極電極層5）被覆之後，則可在任何階段進行。該熱處理可在包含氧的大氣壓下的環境中進行，亦可在氮環境中進行。另外，熱處理溫度並無特別限定，例如可在150℃以上且300℃以下進行。熱處理時間亦並無特別限定，例如可為1 h以上且3 h以下。另外，該熱處理步驟亦可不使用加熱爐等，而在例如藉由濺鍍等形成閘極電極層5的過程中，例如利用藉由濺鍍等產生的熱能來進行。
藉由以上操作，可獲得本實施方式的薄膜電晶體1。
＜3.本實施方式的效果＞ 根據如此般的本實施方式的薄膜電晶體1的製造方法，並非使閘極絕緣層4的整體的膜質發生變化，而是藉由離子注入僅使閘極絕緣層4的表層部的膜質發生變化來顯現出負的固定電荷，因此可在基本維持閘極絕緣層4的本來的絕緣特性的狀態下進行局部功能的附加。另外，藉由進行離子注入，在閘極絕緣層4內分佈有注入離子及藉由原子碰撞而生成的缺陷，若為本實施方式的製造方法，則於在進行了離子注入的閘極絕緣層4的表面形成有作為頂蓋層的閘極絕緣層5的狀態下進行熱處理，因此，可修復閘極絕緣層4內的缺陷，並且可促進熱處理中的閘極絕緣層4內的游離元素的結合，從而可效率良好地生成必要的負的固定電荷。並且，藉由對進行離子注入時的離子的射程或離子種類、或者熱處理的溫度或時間等進行調整，可容易地調整閘極絕緣層4內的固定電荷密度，可製造高遷移率且容易在正的臨限值電壓下運作的薄膜電晶體1。
再者，本發明的固定電荷控制方法並不限於所述實施方式。 例如，在所述實施方式中，作為固定電荷控制方法的一例，例示了薄膜電晶體1的製造方法，但並不限於此。在其他實施方式中，在薄膜電晶體以外的其他半導體元件的製造方法中可使用本發明的固定電荷控制方法。
另外，在所述實施方式中，在對閘極絕緣層4進行了離子注入後，在該離子注入面上直接形成閘極電極層5而作為頂蓋層，但並不限於此。在其他實施方式中，可在對閘極絕緣層4進行離子注入後且形成閘極電極層5之前，例如將氮化膜或氮氧化膜等絕緣膜作為頂蓋層而形成於閘極絕緣層4的離子注入面上。
另外，所述實施方式的製造方法中，在薄膜電晶體1的前通道側的絕緣層（閘極絕緣層4）中顯現出負的固定電荷，但並不限於此。在其他實施方式中，可在薄膜電晶體1的背通道側形成絕緣層，並在該絕緣層顯現出正的固定電荷。
如圖4所示，例如另一實施方式的薄膜電晶體1在基板2與通道層3之間包括具有正的固定電荷的固定電荷層9。該固定電荷層9包括自基板2側起依次積層的第一絕緣層（相當於申請專利範圍的絕緣層）91及第二絕緣層（相當於申請專利範圍的頂蓋層）92。該第一絕緣層91及第二絕緣層92包含與所述閘極絕緣層4相同的材料。再者，亦可在第一絕緣層91與第二絕緣層92之間設置金屬層，該金屬層作為頂蓋層發揮功能。
並且，在該實施方式中，在第一絕緣層91內的與第二絕緣層92的界面附近，存在藉由進行離子注入而形成的（顯現出的）正的固定電荷。並且，在該實施方式的薄膜電晶體1中，藉由對第一絕緣層91的厚度d i、注入離子的平均射程R p、及其標準偏差ΔR p之間的關係進行調整，使注入離子大部分停留在閘極絕緣層4內的表層部。具體而言，在該實施方式的薄膜電晶體1中，基於離子注入的離子的平均射程R p與其標準偏差ΔR p之和小於第一絕緣層91的厚度di的一半，更具體而言，小於第一絕緣層91的厚度di的1/3。再者，所謂離子的平均射程R p，是經離子注入的離子在膜中的深度方向（積層方向）的分佈的最大值的深度位置，另外，此時的標準偏差ΔR p是表示該分佈向裏側（層內方向側）的擴展的指標。
並且，在該實施方式的薄膜電晶體1中，由離子注入產生的注入離子及缺陷在第一絕緣層91與第一絕緣層92的界面附近，僅形成於第一絕緣層91側，未形成於第二絕緣層92側。另外，就元素的分佈的觀點而言，在第一絕緣層91中的與第二絕緣層92的界面附近分佈有藉由離子注入而添加的元素，在第二絕緣層92內未分佈藉由離子注入而添加的元素。
接著，使用圖5的（a）至圖5的（e）對該實施方式的薄膜電晶體1的製造方法進行說明。
在該實施方式中，如圖5的（a）所示，首先在基板2上積層包含氧化膜、氮化膜、氮氧化膜等任意的絕緣材料的第一絕緣層91。此處，例如藉由電漿CVD法等已知的方法，以覆蓋基板2的整個面的方式形成第一絕緣層91。
接著，對所形成的第一絕緣層91的表層部進行離子注入。離子注入的條件與所述（3）第一離子注入步驟相同。
接著，如圖5的（b）所示，在進行了離子注入的第一絕緣層91的表面（離子注入面）形成作為頂蓋層發揮功能的第二絕緣層92。第二絕緣層92以覆蓋第一絕緣層91的整個離子注入面的方式形成。該第二絕緣層92的形成可藉由電漿CVD法等已知的方法進行。
然後，於在第二絕緣層92上形成通道層3之後，進行與所述圖3的（a）至圖3的（e）中記載的步驟相同的處理，從而可獲得薄膜電晶體1。
此外，本發明並不限於所述實施方式，當然能夠在不脫離其主旨的範圍內進行各種變形。例如，本領域技術人員可理解，上文所述的多個例示性的實施方式為以下形態的具體例。
（形態1）一種固定電荷控制方法，為對半導體元件中使用的絕緣層內的固定電荷進行控制的方法，所述方法中，在形成有所述絕緣層後，對所述絕緣層的表層部進行離子注入，在所述離子注入後的所述絕緣層的表面形成包含金屬膜或絕緣膜的頂蓋層，對在表面形成有所述頂蓋層的所述絕緣層進行熱處理，藉此在所述絕緣層中顯現出固定電荷。
（形態2）如形態1所述的固定電荷控制方法，其中，基於所述離子注入的離子的平均射程與其標準偏差之和小於所述絕緣層的厚度的一半。
（形態3）如形態1或2所述的固定電荷控制方法，其中，所述絕緣層包含氧化膜、氮化膜或氮氧化膜。
（形態4）如形態1至3中任一項所述的固定電荷控制方法，其中，所述頂蓋層包含氮化膜或氮氧化膜。
（形態5）如形態1至4中任一項所述的固定電荷控制方法，其中，所述頂蓋層包含鋁、鋁合金、鉬、鉬合金、鈦或鈦合金。
（形態6）如形態1至5中任一項所述的固定電荷控制方法，其中，利用在所述絕緣層的表面形成所述頂蓋層時產生的熱來進行所述絕緣層的熱處理。
（形態7）如形態1至6中任一項所述的固定電荷控制方法，其中，利用所述離子注入所注入的離子種類為選自O、N、C等原子離子、O 2、N 2、C 2等分子離子、或Ar等稀有氣體離子中的一種以上。
（形態8）一種薄膜電晶體的製造方法，為製造自基板側起依次積層有包含氧化物半導體的通道層、閘極絕緣層、及閘極電極層而成的頂閘型的薄膜電晶體的方法，所述薄膜電晶體的製造方法包含：形成所述通道層的步驟；在所述通道層的表面形成所述閘極絕緣層的步驟；對所述閘極絕緣層的表層部進行離子注入的步驟；在離子注入後的所述閘極絕緣層的表面形成包含金屬膜或絕緣膜的頂蓋層的步驟；以及對在表面形成有所述頂蓋層的所述絕緣層進行熱處理，藉此在所述絕緣層中顯現出負的固定電荷的步驟。
（形態9）一種薄膜電晶體的製造方法，為製造自基板側起依次積層有具有正的固定電荷的固定電荷層、包含氧化物半導體的通道層、閘極絕緣層、及閘極電極層而成的頂閘型的薄膜電晶體的方法，所述薄膜電晶體的製造方法包含：在所述基板的表面形成絕緣層的步驟；對所述絕緣層的表層部進行離子注入的步驟；在離子注入後的所述絕緣層的表面形成包含金屬膜或絕緣膜的頂蓋層的步驟；以及對在表面形成有所述頂蓋層的所述絕緣層進行熱處理，藉此在所述絕緣層中顯現出正的固定電荷的步驟。 [實施例]
以下，列舉實施例來更具體地說明本發明。本發明並不受以下實施例的限制，當然能夠在可適合所述、後述的主旨的範圍內適當施加變更來實施，該些均包含於本發明的技術範圍內。
＜實施例：離子注入後的熱處理與固定電荷密度的關係性＞ 對離子注入後的熱處理與固定電荷密度的關係性進行評價。
（1）評價樣品 在該實施例中，準備了多個在矽基板上積層有絕緣層及金屬層的樣品。在各評價樣品中，矽基板使用為n型、且電阻率為1 Ωcm～10 Ωcm者，形成膜厚為約100 nm的熱氧化矽膜來作為絕緣層，形成膜厚為約10 nm的Al-Si合金膜來作為金屬層。
另外，各評價樣品在形成熱氧化矽膜後、形成金屬層之前，對熱氧化矽膜的表面進行離子注入。離子注入是針對每個樣品改變離子注入量及離子種類來進行。將離子注入量（劑量）設為1×10 13ions/cm 2～1×10 15ions/cm 2。另外，將注入離子種類設為N +、O +、Ar +。另外，對於任一評價樣品，均將所注入的離子能量設為10 keV。再者，將使用模擬軟體（SRIM2013）對注入離子（N +、O +、Ar +）的離子能量與注入深度的關係的關係進行計算而得的結果示於圖7中。在該模擬中，將離子注入的對象設為Si基板上的氧化矽膜（膜厚100 nm），將注入離子的能量設為5 keV～30 keV。
（2）熱處理 然後，對評價樣品進行熱處理。熱處理在大氣壓下的氮氣氣氛中、200℃下進行2小時。
（3）固定電荷密度的評價 然後，藉由電容電壓（capacitance-voltage，C-V）法對熱處理後的各評價樣品中的熱氧化矽膜的固定電荷密度進行測定。再者，在該實施例中，各評價樣品的熱處理前的固定電荷密度亦藉由C-V法預先進行測定。將其結果示於圖8中。
如圖8所示，藉由進行離子注入可見正的固定電荷的增加，但可確認到，藉由在離子注入後進行熱處理，可均勻地減少正的固定電荷。由於已知氧化矽中的缺陷顯現出正的固定電荷，因此可認為正的電荷因離子注入時生成的缺陷而增加。可知，藉由在離子注入後進行熱處理，缺陷被修復，正的固定電荷減少，可生成負的固定電荷。根據該圖8的結果可確認到，藉由離子種類及離子注入，可對絕緣層內的固定電荷進行控制。另外，根據圖7可知，由於在低離子能量的條件下，離子的注入深度較氧化矽膜厚淺，因此可在不損害作為絕緣層的功能的情況下附加功能。 [產業上之可利用性]
藉由所述本發明的固定電荷控制方法，可在半導體元件中使用的絕緣層內，在抑制膜質的降低的同時，效率良好地生成必要的固定電荷。
1:薄膜電晶體 2:基板 3:通道層（活性層） 4:閘極絕緣層 5:閘極電極層（頂蓋層） 6:絕緣層 7:源極電極層 8:汲極電極層 9:固定電荷層 91:第一絕緣層 92:第二絕緣層 D:汲極區域層 H:接觸孔 R:光阻劑 S:源極區域層
圖1是示意性地表示利用本實施方式的固定電荷控制法方法製作的薄膜電晶體的結構的剖面圖。 圖2是對藉由離子注入的注入離子分佈與缺陷分佈進行說明的圖。 圖3的（a）至圖3的（e）是示意性地表示該實施方式的薄膜電晶體的製造步驟的剖面圖。 圖4是示意性地表示利用其他實施方式的固定電荷控制法方法製作的薄膜電晶體的結構的剖面圖。 圖5的（a）至圖5的（e）是示意性地表示其他實施方式的薄膜電晶體的製造步驟的剖面圖。 圖6是示意性地表示實施例中使用的評價樣品的結構的圖。 圖7是表示實施例中的模擬結果的圖，且是表示注入離子的能量與注入深度的關係的圖。 圖8是表示實施例中的測定結果的圖，且是表示離子注入量與固定電荷密度的關係性的圖。
1:薄膜電晶體
2:基板
3:通道層(活性層)
4:閘極絕緣層
5:閘極電極層(頂蓋層)
6:絕緣層
7:源極電極
8:汲極電極
D:汲極區域層
S:源極區域層

Claims (9)

  1. 一種固定電荷控制方法，為對半導體元件中使用的絕緣層內的固定電荷進行控制的方法，所述固定電荷控制方法中， 在形成有所述絕緣層後，對所述絕緣層的表層部進行離子注入， 在所述離子注入後的所述絕緣層的表面形成包含金屬膜或絕緣膜的頂蓋層， 對在表面形成有所述頂蓋層的所述絕緣層進行熱處理，藉此在所述絕緣層中顯現出固定電荷。
  2. 如請求項1所述的固定電荷控制方法，其中，基於所述離子注入的離子的平均射程與其標準偏差之和小於所述絕緣層的厚度的一半。
  3. 如請求項1所述的固定電荷控制方法，其中，所述絕緣層包含氧化膜、氮化膜或氮氧化膜。
  4. 如請求項1所述的固定電荷控制方法，其中，所述頂蓋層包含氮化膜或氮氧化膜。
  5. 如請求項1所述的固定電荷控制方法，其中，所述頂蓋層包含鋁、鋁合金、鉬、鉬合金、鈦或鈦合金。
  6. 如請求項1所述的固定電荷控制方法，其中，利用在所述絕緣層的表面形成所述頂蓋層時產生的熱來進行所述絕緣層的熱處理。
  7. 如請求項1所述的固定電荷控制方法，其中，利用所述離子注入所注入的離子種類為選自O、N、C等原子離子、O 2、N 2、C 2等分子離子、或Ar等稀有氣體離子中的一種以上。
  8. 一種薄膜電晶體的製造方法，為製造自基板側起依次積層有包含氧化物半導體的通道層、閘極絕緣層、及閘極電極層而成的頂閘型的薄膜電晶體的方法，所述薄膜電晶體的製造方法包含： 形成所述通道層的步驟； 在所述通道層的表面形成所述閘極絕緣層的步驟； 對所述閘極絕緣層的表層部進行離子注入的步驟； 在離子注入後的所述閘極絕緣層的表面形成包含金屬膜或絕緣膜的頂蓋層的步驟；以及 對在表面形成有所述頂蓋層的所述絕緣層進行熱處理，藉此在所述絕緣層中顯現出負的固定電荷的步驟。
  9. 一種薄膜電晶體的製造方法，為製造自基板側起依次積層有具有正的固定電荷的固定電荷層、包含氧化物半導體的通道層、閘極絕緣層、及閘極電極層而成的頂閘型的薄膜電晶體的方法，所述薄膜電晶體的製造方法包含： 在所述基板的表面形成絕緣層的步驟； 對所述絕緣層的表層部進行離子注入的步驟； 在離子注入後的所述絕緣層的表面形成包含金屬膜或絕緣膜的頂蓋層的步驟；以及 對在表面形成有所述頂蓋層的所述絕緣層進行熱處理，藉此在所述絕緣層中顯現出正的固定電荷的步驟。
TW112115460A 2022-05-31 2023-04-26 固定電荷控制方法及薄膜電晶體的製造方法 TW202349497A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-089086 2022-05-31
JP2022089086A JP7464864B2 (ja) 2022-05-31 2022-05-31 固定電荷制御方法及び薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
TW202349497A true TW202349497A (zh) 2023-12-16

Family

ID=89026044

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112115460A TW202349497A (zh) 2022-05-31 2023-04-26 固定電荷控制方法及薄膜電晶體的製造方法

Country Status (5)

Country Link
JP (1) JP7464864B2 (zh)
KR (1) KR20230167758A (zh)
CN (1) CN117501419A (zh)
TW (1) TW202349497A (zh)
WO (1) WO2023233762A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251666A (ja) * 1992-03-04 1993-09-28 Fujitsu Ltd 半導体装置
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2014036213A (ja) 2012-08-10 2014-02-24 Sharp Corp 半導体装置およびその製造方法
US9601591B2 (en) * 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2020150173A (ja) 2019-03-14 2020-09-17 株式会社ジャパンディスプレイ 半導体装置及びその作製方法
JP6848020B2 (ja) 2019-08-07 2021-03-24 株式会社東芝 半導体装置、電源回路、及び、コンピュータ

Also Published As

Publication number Publication date
WO2023233762A1 (ja) 2023-12-07
JP2023176668A (ja) 2023-12-13
CN117501419A (zh) 2024-02-02
JP7464864B2 (ja) 2024-04-10
KR20230167758A (ko) 2023-12-11

Similar Documents

Publication Publication Date Title
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
US7491591B2 (en) Thin film transistor having LDD structure
CN101663755A (zh) 具有高k栅极电介质的cmos电路
CN106601786B (zh) 薄膜晶体管及其制备方法、阵列基板
US4422090A (en) Thin film transistors
JP5291105B2 (ja) 電界効果型トランジスタの製造方法
US20140217400A1 (en) Semiconductor element structure and manufacturing method for the same
CN110034178B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2017161645A1 (zh) 薄膜晶体管及其制作方法、以及显示装置
JP6838173B2 (ja) 半導体デバイスのショットキーコンタクト構造及びそのようなショットキーコンタクト構造を形成する方法
TW202349497A (zh) 固定電荷控制方法及薄膜電晶體的製造方法
KR101488623B1 (ko) 산화물 박막 트랜지스터 제조방법
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
WO2023233761A1 (ja) 固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
KR102679913B1 (ko) 고정 전하 발현 방법, 박막 트랜지스터의 제조 방법, 및 박막 트랜지스터
JP2018107378A (ja) 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法
CN117501453A (zh) 固定电荷显现方法、薄膜晶体管的制造方法及薄膜晶体管
CN111952188A (zh) 具有隔离层的场效应晶体管及其制备方法
KR101816877B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 제조 방법
JPH10321862A (ja) 薄膜トランジスタおよびその製造方法
JPH10284488A (ja) 半導体集積回路装置の製造方法および製造装置
JP6207869B2 (ja) 半導体素子の製造方法
US20070004112A1 (en) Method of forming thin film transistor and method of repairing defects in polysilicon layer
CN116324019A (zh) 薄膜晶体管的制造方法
JPS6190470A (ja) 化合物半導体装置の製造方法