TW202347614A - 用於積體電路奈米範圍互連製造的系統和方法 - Google Patents

用於積體電路奈米範圍互連製造的系統和方法 Download PDF

Info

Publication number
TW202347614A
TW202347614A TW112108721A TW112108721A TW202347614A TW 202347614 A TW202347614 A TW 202347614A TW 112108721 A TW112108721 A TW 112108721A TW 112108721 A TW112108721 A TW 112108721A TW 202347614 A TW202347614 A TW 202347614A
Authority
TW
Taiwan
Prior art keywords
copper
layer
photoresist
module
interconnect
Prior art date
Application number
TW112108721A
Other languages
English (en)
Inventor
山迪普 瑞克西
艾哈邁德 拜亞戈維
普拉迪普 賽朗姆 平區曼尼
Original Assignee
美商元平台公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商元平台公司 filed Critical 美商元平台公司
Publication of TW202347614A publication Critical patent/TW202347614A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種用於積體電路之互連系統，其可藉由以下來製造：以光阻層處理植入有銅井之基板，使得該光阻層之剩餘部分暴露所述銅井之部分；在該晶圓之頂表面上方沉積障壁層；在該障壁層上方沉積種子銅層；在該種子銅層上方沉積銅層；平坦化該銅層及該障壁層之部分；在該基板、所述銅井及該互連核心之暴露部分上方沉積另一銅層；藉由以另一光阻層處理該第二銅層來移除該另一銅層在所述互連之間的部分；及移除另一光阻層在所述互連上之剩餘部分。

Description

用於積體電路奈米範圍互連製造的系統和方法
本專利申請案大體上是關於一種積體電路互連製造，且更具體而言是關於透過鑲嵌微影在晶粒與封裝之間產生基於銅之高密度、小尺寸之互連。 相關申請案之交叉參考
本申請案主張2022年3月23日申請之美國非臨時申請案第17/702293號之權益及優先權，其出於所有目的以全文引用之方式併入本文中。
各種互連系統用於積體電路（integrated circuit；IC）封裝中以提供包含電路系統之晶粒與用於IC之封裝之間的電連接。歸因於尺寸及材料特性，互連系統可為IC中之功率消耗、熱產生及信號延遲之主要組件。舉例而言，長且捲曲之連接、材料阻抗失配（當使用多種導體材料時）可導致較高功率消耗及熱產生。過量熱可劣化IC之效能。
隨著對IC之更多功能及更高密度之需求增加，開發諸如晶圓至晶圓（wafer-to-wafer；W2W）之互連系統。然而，此類較新系統易受對準問題、較高成本等影響，同時仍利用一些舊技術，諸如習知焊球或柱連接。
在一個態樣中，本發明揭示一種製造用於積體電路之互連系統的方法，該方法包括以第一光阻層製造植入有銅井之基板，使得第一光阻層之剩餘部分暴露所述銅井之部分；在所述銅井之暴露部分及第一光阻層之所述剩餘部分上方沉積障壁層；在障壁層上方沉積種子銅層；在種子銅層上方沉積第一銅層；平坦化第一銅層及障壁層之部分，使得在所述銅井上方暴露互連核心；在基板、所述銅井及所述互連核心之暴露部分上方沉積第二銅層；藉由以第二光阻層處理之第二銅層來移除第二銅層在所述互連之間的部分；及移除第二光阻層在所述互連上之剩餘部分。
在另一個態樣中，本發明揭示一種製造用於積體電路之互連之系統，該系統包括第一光阻沉積模組、第一光阻圖案化及蝕刻模組、障壁層沉積模組、種子銅層沉積模組、第一銅電鍍模組、銅平坦化模組、光阻蝕刻模組、第二光阻沉積模組、第二光阻圖案化及蝕刻模組、銅化學蝕刻模組及殘餘抗蝕劑蝕刻模組。第一光阻沉積模組以第一光阻層覆蓋植入有銅井之基板。第一光阻圖案化及蝕刻模組選擇性溶解第一光阻層，使得第一光阻層之剩餘部分暴露所述銅井之部分。障壁層沉積模組在所述銅井之所述暴露部分及第一光阻層之所述剩餘部分上方沉積障壁層。種子銅層沉積模組在障壁層上方沉積種子銅層。第一銅電鍍模組在種子銅層上方沉積第一銅層。銅平坦化模組平坦化第一銅層及障壁層之部分，使得在所述銅井上方暴露互連核心。光阻蝕刻模組移除第一光阻層在所述互連核心之間的部分。第二銅電鍍模組在基板、所述銅井及所述互連核心之經暴露部分上方沉積第二銅層。第二光阻沉積模組以第二光阻層覆蓋第二銅層。第二光阻圖案化及蝕刻模組選擇性溶解第二光阻層在所述互連之間的部分。銅化學蝕刻模組移除第二銅層在所述互連之間的部分。殘餘抗蝕劑蝕刻模組移除第二光阻層在所述互連上之剩餘部分。
在又一態樣中，本發明揭示一種用於積體電路之互連系統，其包括複數個互連、複數個銅井、複數個銅通孔及複數個互連線路。複數個互連於後段製程晶圓之第一層上。複數個銅井位於後段製程晶圓之第二層中。複數個銅通孔位於後段製程晶圓之第三層中，複數個銅通孔耦接至第二層中之對應銅井的底部表面。複數個互連線路位於後段製程晶圓之一或多個額外層中，複數個互連線路耦接至第三層中之選定通孔。其中複數個互連藉由複數個互連核心支撐，且各互連位於對應銅井上方且耦接至對應銅井。
出於簡化及說明性目的，藉由主要參考其範例來描述本申請案。在以下描述中，概述眾多特定細節以便提供對本申請案之透徹理解。然而，將顯而易見的是可在不限於此等特定細節之情況下實踐本申請案。在其他情況下，尚未詳細描述所屬技術領域中具有通常知識者容易理解之一些方法及結構以免不必要地混淆本申請案。如本文中所使用，術語「一（a及an）」意欲表示特定元件中之至少其中之一者，術語「包含（include）」意謂包含但不限於，術語「包含有（including）」意謂包含但不限於，且術語「基於」意謂至少部分地基於。
如本文中所論述，儘管對於積體電路存在多種互連系統，但諸如導線接合連接之通常實施方案之系統中的大部分本身可不適於對於較高密度、較快電路之增長的需要。具有諸如晶圓至晶圓（W2W）及球柵陣列（ball-grid array；BGA）接合系統之較高密度配置之互連系統對於製造而言可更為複雜且昂貴（較小良率），同時仍具有功率消耗、熱產生及信號速度的挑戰。
本文中揭示可提供用於積體電路之小尺寸、高密度銅互連系統之系統、設備及方法。範例互連系統可利用鑲嵌微影製程製造，以對於晶粒與封裝之間的界面產生奈米範圍中之互連。透過互連線路及層（後段製程「BEOL」層）以及使用單一材料（銅），範例互連系統可減少功率消耗、熱產生及信號延遲。由於此等減少，可於IC上實施較高頻率。
在一些範例中，互連之間的分開距離可在數十奈米之範圍中（在一些實務實施方案中例如約200奈米（nm）至約1000奈米（nm））。所提供範例範圍是出於說明之目的且不意欲作為對範例實施方案之限制。若銅互連可直接接觸晶粒，則可避免在晶粒側上產生凸塊下金屬（under bump metallurgy；UBM）之增加的複雜度及成本。互連系統之間距（且藉此密度）可經受允許奈米範圍互連之鑲嵌微影製程（非互連方法）之限制。歸因於較小尺寸/較高密度，範例互連系統可具有較少後段製程（BEOL）層，且可允許晶粒直接安裝於印刷電路板（printed circuit board；PCB）上。後一特徵可消除對於封裝之需要，從而潛在地導致降低相當大成本及複雜度。此外，IC上之接腳數目可歸因於互連系統之密度增加而大幅度增加。其他益處及優勢亦可顯而易見。
圖1A說明根據範例之具有晶粒與封裝之間的導線接合連接之IC之截面圖。簡圖100A展示其中晶粒102透過銀環氧樹脂（silver epoxy）110接合至晶粒襯墊112的積體電路。晶粒102內之電路透過封裝之引線框架108電連接至外界（其他裝置），該封裝包含引線框架108及模製化合物104。透過金線106（導線接合）提供晶粒102與引線框架108之間的連接。
線接合為良好開發之接合技術。為改良效能及可靠性，可在線接合中使用諸如金之較高品質金屬。然而，線接合遭受兩個主要挑戰。第一挑戰為密度。由於連接（線）之類型，線接合可為本身不適於具有相對大互連數目之較高密度電路。第二，不管所使用金屬、長度及線接合連接之類型，此系統可導致相當大功率消耗、熱產生，且因此導致互連中之信號延遲。具體而言，由於線接合互連系統，較高頻率IC可具有對其時鐘頻率所施加之限制。
歸因於互連系統之增加之功率消耗、熱堆積及信號延遲可實質劣化積體電路的效能。另外，熱堆積可導致故障、翹曲及其他熱管理問題。
圖1B至圖1D說明根據範例之各種習知互連系統，諸如焊料接合、柱、晶圓至晶圓（W2W）。圖1B中之圖100B展示積體電路（IC）配置，其中晶粒102之互連系統包含將晶粒102之頂表面上的接觸襯墊（圖中未示）耦接至後段製程（BEOL）之頂層上之引腳118的線接合114（金線），該後段製程包含層中之互連線路及基板120中之通孔122、以及用於連接至焊球126的球柵陣列襯墊124之陣列。使用環氧樹脂116及模具104將晶粒102固持在適當位置。圖1C中之簡圖100C展示另一積體電路配置，其中晶粒102之互連系統包含將晶粒102之底側上的接觸襯墊（圖中未示）耦接至後段製程之頂層上之焊料凸塊襯墊134的焊料凸塊132，該後段製程包含層中之互連線路及基板120中之通孔122、以及用於連接至焊球126的球柵陣列襯墊124之陣列。使用底部填充物136將晶粒102固持在適當位置。簡圖100C展示數個範例較高密度積體電路封裝，亦即嵌入式晶圓級球柵陣列（embedded wafer level ball-grid array；eWLB）封裝。範例IC封裝包含嵌入式晶圓級球柵陣列層疊封裝（embedded wafer level ball-grid array Package On Package； eWLB-PoP） 142、3D面對面封裝（3D face-to-face package）144、具有中介層之eWLB 146、微機電系統（Microelectromechanical Systems；MEMS）/感測器eWLB 148、3D eWLB系統級封裝（3D eWLB system in package；3D eWLB SiP） 150。擴展eWLB（Extended eWLB；2.5D）152、多晶片eWLB 154、eWLB SiP 156、單晶片eWLB 158、覆晶（flip chip）晶片eWLB 160及eWLL 162。
簡圖100B及簡圖100C中之範例IC配置展示與先前系統相反，藉由利用IC封裝之底側進行連接來增加互連之數目的技術嘗試，在先前系統中，IC連接透過封裝之側面上之接腳進行。儘管使用後段製程上之球柵陣列連接可增加可用連接之數目，但此等配置仍帶有本文中所論述之挑戰，諸如功率消耗、熱產生及信號延遲、以及對互連數目、尺寸及時鐘頻率能力之限制。
簡圖100D中所示之嵌入式晶圓級球柵陣列封裝為封裝技術，其中封裝互連可應用於由矽晶片及澆注化合物製成之人造晶圓上。嵌入式晶圓級球柵陣列為晶圓級球柵陣列（BGA）技術之進一步發展，其旨在允許扇出及更多空間以用於互連繞線。
嵌入式晶圓級球柵陣列配置中之一些（以及其他系統）可使用中介層。舉例而言，C2及C4為通常使用之中介層，其連接一側上使用覆晶晶片且另一側上使用BGA之覆晶晶片球柵陣列（flip chip ball-grid array FCBGA）形式中的小晶粒。此連接技術因此可藉由在較小空間中作出相同數目個連接來減少板或基板空間。C2及C4為用於晶片連接之受控坍塌之縮寫。C2包含柱，且可通常在球柵陣列襯墊具有180微米或更小間距時用於更精細間距裝置。在C4技術中，焊料凸塊可在最終晶圓處理步驟期間沉積在位於矽晶圓之頂側上之晶粒襯墊上。晶粒可接著透過基板安裝至外部電路系統，該基板可為另一有機材料電路板。
所說明範例技術之大部分（若非全部）包含用於連接之焊球。因此，在大多數情況下，在互連中使用至少兩種不同導體材料。多種材料可導致阻抗失配，且因此導致增加之功率消耗、熱產生及信號延遲，此在更高頻率下可變得更糟。此外，後段製程及/或中介層之多個層亦可促成功率消耗及信號延遲。
圖2說明根據範例之具有小尺寸、高密度、銅互連之IC互連系統的截面圖。簡圖200展示銅（Cu）互連202，其具有介電或金屬互連核心支座204且藉由後段製程208之層之至少其中之一者中的互連線路205而從後段製程208之頂層上之基板206突出。
儘管鋁或鎢傳統地用於積體半導體裝置中，但銅之導電率約為鋁之導電率的兩倍且高於鎢之導電率的三倍。因此，銅線路可攜載較大電流且消耗較少功率，或可設計較窄線路以減小電路系統面積。銅亦在機械性優於鋁（不太易受劣化及斷裂影響）。
在一些範例中，鑲嵌微影製程可用以製造具有銅互連202之互連系統，允許互連之尺寸減小至奈米範圍，藉此實質增加積體電路之密度，同時亦降低功率消耗及熱產生。鑲嵌微影製程涉及在圖案化基板上方沉積擴散障壁以防止銅原子擴散至基板中，且為銅提供改良之黏著力。薄種子銅層可沉積於擴散障壁上方，隨後電鍍銅層。應瞭解的是，種子層可與成核過程或誘導之較佳生長方向之開始相關。後續電鍍層可附著至種子銅層，且藉此附著至底下結構。過量銅（及任何其他層部分）可藉由化學機械拋光製程（chemical mechanical polishing process；CMP）移除。取決於待形成之結構（例如，互連），可應用若干階段之光阻沉積、圖案化及蝕刻、以及多個階段之銅電鍍。由於在範例互連系統中不需要焊料凸塊（或任何其他類型之金屬），因此可避免阻抗失配，從而減少信號延遲且允許在不劣化效能之情況下實施較高時鐘頻率。減小的尺寸，藉此互連陣列之覆蓋區可允許減小的後段製程208層，因為較短互連線路可足以提供耦接。
在一些範例中，互連202之較高支座高度（與晶圓至晶圓「W2W」及習知接合相比較）可允許改良之互連接合。此外，範例互連系統可與先進邏輯積體電路相容，甚至估計未來尺寸範圍為3奈米及以下。範例互連系統可用於記憶體及邏輯電路應用中。
圖3A至圖3C說明根據範例之各個製造階段中之小尺寸、高密度銅互連系統的截面圖。圖3A、圖3B及圖3C中之簡圖300A、簡圖300B及簡圖300C展現製造製程之十二個連續範例階段。
在一些範例中，在負光阻沉積階段310處，可透過沉積而由負光阻層302覆蓋植入有銅井304之基板303。負光阻為光敏有機材料，其在曝露於光時變得不可溶於光阻顯影劑（藉由變得聚合或交聯）。負光阻材料之範例可包含但不限於環氧化物類聚合物、偏化學計量硫醇-烯（off-stoichiometry thiol-enes；OSTE）聚合物及氫化矽倍半氧化物（hydrogen silses quioxane；HSQ）。光阻層302可透過旋塗、電漿沉積、基於精確微滴噴塗等應用至基板。在第一光阻圖案化及蝕刻模組404處，防光圖案化遮罩可應用至光阻層且曝露於光，例如紫外（UV）光。
在一些範例中，在光阻圖案化及蝕刻階段312處，可遮蔽且選擇性溶解光阻層302。對於選擇性溶解，遮罩可覆蓋光阻待移除之選定區域，使得其他區域在曝露於光（例如，可見光譜、UV光）時變得不可溶。銅井304上方之光阻層302之未暴露部分可藉由光阻顯影劑（例如，基於稀釋的碳酸鈉或碳酸鉀之溶劑）溶解。在一些範例中，可使用諸如雷射汽化、電漿蝕刻、化學蝕刻等之其他技術移除光阻層之部分。
在一些範例中，在氮化鉭（Tantalum Nitride；TaN）內襯沉積階段314處，諸如TaN內襯306之障壁金屬膜可沉積於光阻層302之殘餘物及銅井304的暴露表面上方。在一些範例實施方案中，可藉由濺鍍、物理氣相沉積（physical vapor deposition；PVD）、化學氣相沉積（chemical vapor deposition；CVD）、原子層沉積（atomic layer deposition；ALD）或類似製程沉積TaN內襯306。TaN內襯306可幫助防止障壁上方及下方之材料互混且停止銅擴散。其他範例障壁金屬膜材料可包含但不限於氮化鈦（Titanium Nitride；TiN）。
在一些範例中，在種子銅層沉積階段316處，種子銅層308可沉積於TaN內襯306上方（亦覆蓋光阻層302之剩餘部分）。種子銅層308亦可藉由濺鍍、物理氣相沉積、化學氣相沉積、原子層沉積或類似製程沉積，且可用於在後續階段處沉積（生長）鍍銅。
在一些範例中，在銅電鍍1階段318處，銅層342可透過電鍍沉積於種子銅層308上方。銅之電鍍可填充藉由圖案化及蝕刻形成之空腔，且與空腔之間的較高、平坦表面相比較，可在空腔上方形成輕微凸塊。電鍍可包含但不限於浸入於硫酸銅或類似水溶液中。
在一些範例中，在銅化學機械拋光階段320處，可透過化學機械拋光（CMP）移除包含頂部銅層及頂部TaN層之表面部分。製程可保留散佈於光阻層302所述部分之間的表面上所暴露之互連核心344。銅填充及TaN內襯之空腔可形成互連核心344。儘管範例配置展示用銅填充核心，但其他金屬或甚至介電材料亦可用以填充核心。銅填充可簡化及加速製程。然而，核心幫助形成及支撐互連之輪廓，且其填充物可不與互連之電特性相關。此外，核心之形狀亦可為任何適合之形狀，且不限於簡圖能夠顯示之矩形形狀。在一些範例中，替代或除化學機械拋光以外，亦可使用研磨、電化學機械平坦化（electro-chemical mechanical planarization；ECMP）或類似移除技術。
在一些範例中，在抗蝕劑蝕刻階段322處，可移除光阻層302之剩餘部分。由於光阻層302之剩餘部分在光阻圖案化及蝕刻階段312處未經遮蔽且曝露於光，因此此等部分可為不可溶的。因此，替代光阻顯影劑，蝕刻劑可用於移除光阻層302之剩餘部分。
在一些範例中，在銅電鍍2階段324處，可進行額外銅電鍍以產生用於互連之較厚銅輪廓348，例如透過浸入硫酸銅或類似水溶液中。在一些範例中，較大顆粒、較濃銅溶液可用於第一電鍍銅層上方之第二電鍍。當在核心之頂部區域上方形成凸塊時，第二銅層可填充核心之間的空隙。
在一些範例中，在抗蝕劑沉積階段326處可透過旋塗沉積厚抗蝕劑350（光阻層）以允許更高厚度，以便減少在銅電鍍2階段324處銅層之表面上引起之波狀起伏。在一些情況下，可基於用於特定實施方案之互連特定高度而調節抗蝕劑沉積階段326處使用的光阻之黏度（濃度）。
在一些範例中，在光阻圖案化及蝕刻階段328處，厚抗蝕劑層350可經遮蔽、曝露於光且經蝕刻以暴露所述互連之間的銅。如在光阻圖案化及蝕刻階段312中，遮罩可覆蓋光阻之待移除之區域（所述互連之間的區域），使得其他區域在曝露於光（例如，紫外「UV」光）時變得不可溶。互連之間的厚光阻層350之未暴露部分可藉由光阻顯影劑（例如，基於稀釋的碳酸鈉或碳酸鉀之溶劑）溶解。
在一些範例中，在銅化學蝕刻階段330處，可進行經暴露銅之化學蝕刻以使互連彼此隔離。鹽酸、氯化鐵溶液或相當之蝕刻劑可用於蝕刻所述互連之間的銅層部分。
在一些範例中，在殘餘抗蝕劑蝕刻階段332處，可移除互連上方之剩餘厚抗蝕劑層部分以暴露經隔離互連352。由於剩餘厚抗蝕劑層部分可為不可溶的，因此蝕刻劑可替代光阻顯影劑用於移除剩餘厚抗蝕劑層部分。可至少部分地基於互連系統之間距及/或最終尺寸（全部三個維度）而選擇銅、TaN、光阻及厚抗蝕劑層之厚度。
圖4說明根據範例之製造小尺寸、高密度、銅互連系統之系統的功能方塊圖。功能方塊圖400包含光阻沉積模組402、第一光阻圖案化及蝕刻模組404、TaN內襯沉積模組406、種子銅層沉積模組408、第一銅電鍍模組410、銅平坦化模組412、抗蝕劑蝕刻模組414、第二銅電鍍模組416、厚抗蝕劑沉積模組418、第二光阻圖案化及蝕刻模組420、銅化學蝕刻模組422、殘餘抗蝕劑蝕刻模組424及控制器401。
在一些範例中，植入有銅井之基板可在沉積站（光阻沉積模組402）處透過旋塗、電漿沉積、基於精確微滴噴塗或相當技術而以光阻層覆蓋。在第一光阻圖案化及蝕刻模組404處，光阻層可圖案化（由遮罩覆蓋）、曝露於光（例如，紫外「UV」光），且銅井上方之光阻層之未暴露部分可移除。可藉由使用光阻顯影劑（例如，基於稀釋的碳酸鈉或碳酸鉀之溶劑）進行溶解，例如藉由將具有暴露光阻層之基板浸漬於溶液槽中來移除光阻層之未暴露部分。
在一些範例中，可透過濺鍍、物理氣相沉積、化學氣相沉積、原子層沉積或類似製程在TaN內襯沉積模組406處以TaN內襯沉積具有部分光阻層之基板。TaN內襯沉積模組406可為沉積腔室或類似者。在種子銅層沉積模組408處，銅之種子層膜可沉積於TaN內襯上方以幫助在後續階段沉積之較厚銅層的沉積。種子銅層亦可透過濺鍍、物理氣相沉積、化學氣相沉積、原子層沉積或類似製程沉積於沉積腔室中。
在一些範例中，銅層可在第一銅電鍍模組410處沉積於種子銅層上方。第一銅電鍍模組410可為電鍍浴，其中待電鍍之晶圓（基板及沉積層）浸沒於電解質浴中，施加電流，且銅層透過銅離子遷移形成於具有種子銅層之區上。在銅平坦化模組412處，可平坦化頂部銅及TaN層。銅平坦化模組412可包含具有液體施加之旋轉墊，其中磨料及腐蝕性化學漿體可施加至拋光墊上之晶圓。墊及晶圓可藉由動態拋光頭一起按壓且藉由固定環固持在適當位置。動態拋光頭可以不同旋轉軸而旋轉移除材料且平整任何不規則形貌（平坦化）。
在一些範例中，平坦化晶圓可接著在抗蝕劑蝕刻模組414處經受化學蝕刻以移除光阻層之剩餘部分。第二銅電鍍可在第二銅電鍍模組416處添加較厚銅層，該第二銅電鍍模組416可為單獨電鍍站或與第一銅電鍍模組410相同之站。厚光阻層可在厚抗蝕劑沉積模組418處透過旋塗而沉積以允許較高厚度，以便減少在第二銅電鍍模組416處銅層之表面上引起之波狀起伏。
在一些範例中，沉積於厚抗蝕劑沉積模組418處之厚光阻層可在光阻圖案化及蝕刻模組420處經遮蔽、曝露於光、經蝕刻以暴露所述互連之間的銅。光阻圖案化及蝕刻模組420可為單獨站或與製造系統中之光阻圖案化及蝕刻模組404相同的站。所述互連之間的暴露銅層部分可透過應用諸如氯化鐵溶液之酸而在銅化學蝕刻模組422處移除。銅化學蝕刻模組422可包含一或多個浴，以向晶圓施加蝕刻劑及另一清潔手段、拋光溶液。在一些範例中，亦可使用其他移除方法（例如，電漿蝕刻）。在殘餘抗蝕劑蝕刻模組424處，可移除互連上之厚抗蝕劑之剩餘部分。殘餘抗蝕劑蝕刻模組424可為與抗蝕劑蝕刻模組414相同之站或製造系統中之單獨站。
如本文所描述之用以產生小尺寸、高密度、銅互連之範例製造系統的模組（站）是出於說明的目的且不暗示對製造系統之限制。模組中之一些可實施為在不同製造階段進行任何數目個功能的單一站。亦可使用本文中所描述之原理而使用更少或額外模組來實施製造系統。
圖5說明根據範例之製造較尺寸、高密度、銅互連系統之方法的流程圖。圖5中所展示之各區塊可進一步表示一或多個製程、方法或子常式，且所述區塊中之一或多者可包含儲存於非暫存性電腦可讀取媒介上且由處理器或其他類型之處理電路執行以進行本文中所描述的一或多個操作之機器可讀取指令。
在區塊502處，光阻層302可在光阻沉積模組402處透過旋塗、電漿沉積、基於精確微滴之噴塗或相當技術沉積至植入有銅井之基板303上。在區塊504處，在光阻圖案化及蝕刻模組404處，光阻層302可圖案化（由遮罩覆蓋）、曝露於光（例如，紫外「UV」光），且銅井上方之光阻層之未暴露部分可移除。在區塊506處，TaN內襯306可透過濺鍍、物理氣相沉積、化學氣相沉積、原子層沉積或類似製程而在TaN內襯沉積模組406處沉積於銅井之暴露部分及光阻層302之剩餘部分上方。
在區塊508處，種子銅層308可在TaN內襯沉積模組406處沉積於TaN內襯306上方以幫助在後續階段沉積之較厚銅層的沉積。種子銅層308亦可透過濺鍍、物理氣相沉積、化學氣相沉積、原子層沉積或類似製程沉積於沉積腔室中。在區塊510處，銅層342可在第一銅電鍍模組410處沉積於種子銅層308上方，該第一銅電鍍模組410可為電鍍浴。
在區塊512處，頂部銅及TaN層（銅層342、TaN內襯306）可透過化學機械拋光而在銅平坦化模組412處平坦化。在區塊514處，平坦化晶圓可接著在抗蝕劑蝕刻模組414處經受化學蝕刻以移除光阻層之剩餘部分且保留經暴露互連核心344。在區塊516處，第二銅電鍍可在第二銅電鍍模組416處在基板303、互連核心344及銅井304之暴露表面上方添加較厚銅輪廓348。
在區塊518處，厚光阻層350可在厚抗蝕劑沉積模組418處在較厚銅輪廓348上方透過旋塗沉積以允許較高厚度，以便減少在較厚銅輪廓348之表面上引起之波狀起伏。在區塊520處，沉積於厚抗蝕劑沉積模組418處之厚光阻層350可在光阻圖案化及蝕刻模組420處遮蔽、曝露於光及蝕刻以暴露所述互連之間的銅。在區塊522處，所述互連352之間的暴露銅層部分可透過應用諸如氯化鐵溶液之酸而在銅化學蝕刻模組422處移除。在區塊524處，互連352上之厚光阻層350之剩餘部分可在殘餘抗蝕劑蝕刻模組424處移除。範例製造系統之模組中之一些可為與製造系統中的其他模組相同之站或單獨站。
根據一些範例，描述一種製造用於積體電路之互連系統之方法。範例方法可包含：以第一光阻層處理植入有銅井之基板，使得第一光阻層之剩餘部分暴露銅井之部分；在銅井之暴露部分及第一光阻層之剩餘部分上方沉積障壁層；在障壁層上方沉積種子銅層；在種子銅層上方沉積第一銅層；平坦化第一銅層及障壁層之部分，使得在銅井上方暴露互連核心；在基板、銅井及互連核心之暴露部分上方沉積第二銅層；藉由以第二光阻層處理第二銅層來移除第二銅層在所述互連之間的部分；及移除第二光阻層在互連上之剩餘部分。
根據一些範例，以第一光阻層處理基板可包含：在基板及銅井上沉積第一光阻層；以圖案化遮罩遮蔽第一光阻層；將經遮蔽第一光阻層曝露於紫外（UV）光；及選擇性溶解第一光阻層之未暴露部分。沉積障壁層可包含藉由濺鍍、物理氣相沉積、化學氣相沉積及/或原子層沉積或其他類似技術沉積氮化鉭內襯。沉積種子銅層可包含藉由濺鍍、物理氣相沉積、化學氣相沉積及/或原子層沉積或其他類似技術而在TaN內襯上沉積種子銅層。TaN內襯之圖案可在銅井上方形成互連核心之邊界，且在種子銅層上方沉積第一銅層可包含以銅填充互連核心。
根據一些範例，平坦化第一銅層及障壁層之部分可包含透過化學機械拋光移除第一銅層之頂部分及障壁層的頂部分。在基板、銅井及互連核心之暴露部分上方沉積第二銅層可包含在基板、銅井及互連核心之暴露部分上方沉積厚銅輪廓。移除第二銅層在所述互連之間的部分可包含：在第二銅層上沉積第二光阻層；以圖案化遮罩遮蔽第二光阻層；將經遮蔽第二光阻層曝露於紫外光；選擇性溶解第二光阻層之未暴露部分，使得第二銅層在所述互連之間的部分暴露；及化學蝕刻第二銅層在所述互連之間的暴露部分。
根據一些範例，方法可進一步包含基於互連之特定高度而選擇第二光阻層之類型及黏度的一或多者。方法亦可包含藉由電鍍沉積第一銅層及第二銅層。方法可進一步包含透過化學蝕刻移除第一光阻層及第二光阻層之暴露部分。
根據一些範例，描述一種製造用於積體電路之互連之系統。範例系統可包含：第一光阻沉積模組，其以第一光阻層覆蓋植入有銅井之基板；第一光阻圖案化及蝕刻模組，其選擇性溶解第一光阻層，使得第一光阻層之剩餘部分暴露銅井之部分；障壁層沉積模組，其在銅井之暴露部分及第一光阻層之剩餘部分上方沉積障壁層；種子銅層沉積模組，其在障壁層上方沉積種子銅層；第一銅電鍍模組，其在種子銅層上方沉積第一銅層；銅平坦化模組，其平坦化第一銅層及障壁層之部分，使得在銅井上方暴露互連核心；光阻蝕刻模組，其移除第一光阻層在所述互連核心之間的部分；第二銅電鍍模組，其在基板、銅井及互連核心之暴露部分上方沉積第二銅層；第二光阻沉積模組，其以第二光阻層覆蓋第二銅層；第二光阻圖案化及蝕刻模組，其選擇性溶解第二光阻層在所述互連之間的部分；銅化學蝕刻模組，其移除第二銅層在所述互連之間的部分；及殘餘抗蝕劑蝕刻模組，其移除第二光阻層在互連上之剩餘部分。
根據一些範例，第一光阻沉積模組與第二光阻沉積模組可為相同模組；第一光阻圖案化及蝕刻模組與第二光阻圖案化及蝕刻模組可為相同模組；或第一銅電鍍模組與第二銅電鍍模組可為相同模組。銅平坦化模組可透過化學機械拋光而平坦化第一銅層及障壁層之部分。第二光阻沉積模組可基於互連之特定高度而選擇第二光阻層之類型及黏度的一或多者。障壁層沉積模組可藉由濺鍍、物理氣相沉積、化學氣相沉積及/或原子層沉積、或其他類似技術使用氮化鉭（TaN）沉積障壁層。
根據一些範例，用於積體電路之互連設備可包含：複數個互連，其位於後段製程晶圓之第一層上；複數個銅井，其位於BEOL晶圓之第二層中；複數個銅通孔，其位於BEOL晶圓之第三層中，該複數個銅通孔耦接至第二層中之對應銅井的底表面；及複數個互連線路，其位於BEOL晶圓之一或多個額外層中，該複數個互連線路耦接至第三層中之選定通孔，其中可至少部分地基於晶粒之尺寸、所述互連之間的間距及鑲嵌製程設定而選擇複數個互連之間的分開距離。在一些說明性範例但非限制實施方案中，分開距離可在數十奈米之範圍中，例如約200奈米至約1000奈米，複數個互連可藉由複數個互連核心支撐，且各互連可位於對應銅井上方且耦接至對應銅井。
根據一些範例，複數個互連核心可包含氮化鉭內襯壁且以銅填充。複數個互連可透過至少兩個階段之銅電鍍而形成於複數個互連核心上方。複數個互連核心之形狀可基於複數個互連之形狀而選定。
在前述描述中，描述各種發明性範例，包含裝置、系統、方法及其類似者。出於解釋之目的，闡述特定細節以便提供對本發明之範例之透徹理解。然而，顯然是各種實例可在無此等特定細節之情況下實踐。舉例而言，裝置、系統、結構、組合件、方法及其他組件可以方塊圖形式展示為組件，以免以不必要之細節混淆範例。在其他情況下，可在無必要細節之情況下展示熟知之裝置、製程、系統、結構及技術，以免混淆範例。
圖式及描述不意欲為限定性的。已在本發明中使用之術語及表述為用作描述之術語且不為限制性的，且在使用此類術語及表述中，不欲排除所展示及描述之特徵的任何等效者或其部分。字語「範例」在本文中用以意謂「充當範例、實例或說明」。不必將本文中描述為「範例』之任何實施例或設計解釋為比其他實施例或設計較佳或優於其他實施例或設計。
儘管如本文所描述之方法及系統可主要對於數位內容（諸如視訊或互動式媒體），但應瞭解如本文所描述之方法及系統亦可用於其他類型之內容或情境。如本文所描述之方法及系統之其他應用程式或使用亦可包含社交網路連接、營銷、基於內容之推薦引擎、，及/或其他類型之知識或資料驅動系統。
100A:簡圖 100B:簡圖 100C:簡圖 100D:簡圖 102:晶粒 104:模製化合物/模具 106:金線 108:引線框架 110:銀環氧樹脂 112:晶粒襯墊 114:線接合 116:環氧樹脂 118:引腳 120:基板 122:通孔 124:球柵陣列襯墊 126:焊球 132:焊料凸塊 134:焊料凸塊襯墊 136:底部填充物 142:eWLB-PoP 144:3D面對面封裝 146:具有中介層之eWLB 148:MEMS/感測器eWLB 150:3D eWLB SiP 152:擴展eWLB 154:多晶片eWLB 156:eWLB SiP 158:單晶片eWLB 160:覆晶晶片eWLB 162:eWLL 200:簡圖 202:銅互連/互連 204:介電或金屬互連核心支座 205:互連線路 206:基板 208:後段製程 300A:簡圖 300B:簡圖 300C:簡圖 302:光阻層 303:基板 304:銅井 306:TaN內襯 308:種子銅層 310:負光阻沉積階段 312:光阻圖案化及蝕刻階段 314:TaN內襯沉積階段 316:種子銅層沉積階段 318:銅電鍍1階段 320:銅化學機械拋光階段 322:抗蝕劑蝕刻階段 324:銅電鍍2階段 326:抗蝕劑沉積階段 328:光阻圖案化及蝕刻階段 330:銅化學蝕刻階段 332:殘餘抗蝕劑蝕刻階段 342:銅層 344:互連核心 348:較厚銅輪廓 350:厚抗蝕劑/厚抗蝕劑層/厚光阻層 352:互連 400:功能方塊圖 401:控制器 402:光阻沉積模組 404:第一光阻圖案化及蝕刻模組/光阻圖案化及蝕刻模組 406:TaN內襯沉積模組 408:種子銅層沉積模組 410:第一銅電鍍模組 412:銅平坦化模組 414:抗蝕劑蝕刻模組 416:第二銅電鍍模組 418:厚抗蝕劑沉積模組 420:第二光阻圖案化及蝕刻模組/光阻圖案化及蝕刻模組 422:銅化學蝕刻模組 424:殘餘抗蝕劑蝕刻模組 502:區塊 504:區塊 506:區塊 508:區塊 510:區塊 512:區塊 514:區塊 516:區塊 518:區塊 520:區塊 522:區塊 524:區塊
本發明之特徵藉助於範例說明且不限於以下圖式，在所述圖式中，相同符號指示相同元件。所屬技術領域中具有通常知識者將自以下容易地認識到，可在不脫離本文中所描述之原理的情況下採用圖式中所說明之結構及方法的替代性範例。 [圖1A]說明根據範例之具有晶粒與封裝之間的導線接合連接之IC之截面圖。 [圖1B]至[圖1D]說明根據範例之各種習知互連系統，諸如焊料接合、柱、晶圓至晶圓。 [圖2]說明根據範例之具有小尺寸、高密度、銅互連之IC互連系統的截面圖。 [圖3A]至[圖3C]說明根據範例之各個製造階段中之小尺寸、高密度銅互連系統的截面圖。 [圖4]說明根據範例之製造小尺寸、高密度、銅互連系統之系統功能方塊圖。 [圖5]說明根據範例之製造小尺寸、高密度、銅互連系統之方法的流程圖。
502:區塊
504:區塊
506:區塊
508:區塊
510:區塊
512:區塊
514:區塊
516:區塊
518:區塊
520:區塊
522:區塊
524:區塊

Claims (20)

  1. 一種製造用於積體電路之互連系統的方法，該方法包括： 以第一光阻層製造植入有銅井之基板，使得該第一光阻層之剩餘部分暴露所述銅井之部分； 在所述銅井之暴露部分及該第一光阻層之所述剩餘部分上方沉積障壁層； 在該障壁層上方沉積種子銅層； 在該種子銅層上方沉積第一銅層； 平坦化該第一銅層及該障壁層之部分，使得在所述銅井上方暴露互連核心； 在該基板、所述銅井及所述互連核心之暴露部分上方沉積第二銅層； 藉由以第二光阻層處理之該第二銅層來移除該第二銅層在所述互連之間的部分；及 移除該第二光阻層在所述互連上之剩餘部分。
  2. 如請求項1之方法，其中以該第一光阻層處理該基板包括： 在該基板及所述銅井上沉積該第一光阻層； 以圖案化遮罩遮蔽該第一光阻層； 將經遮蔽之該第一光阻層曝露於紫外光；及 選擇性溶解該第一光阻層之未暴露部分。
  3. 如請求項1之方法，其中沉積該障壁層包括： 藉由濺鍍、物理氣相沉積、化學氣相沉積及原子層沉積之至少其中之一者沉積氮化鉭內襯。
  4. 如請求項3之方法，其中沉積該種子銅層包含： 藉由濺鍍、物理氣相沉積、化學氣相沉積及原子層沉積之至少其中之一者在該氮化鉭內襯上沉積該種子銅層。
  5. 如請求項4之方法，其中該氮化鉭內襯之圖案在所述銅井上方形成所述互連核心之邊界，且在該種子銅層上方沉積該第一銅層包括： 以銅填充所述互連核心。
  6. 如請求項1之方法，其中平坦化該第一銅層及該障壁層之所述部分包括： 透過化學機械拋光移除該第一銅層之頂部分及該障壁層之頂部分。
  7. 如請求項1之方法，其中在該基板、所述銅井及所述互連核心之所述暴露部分上方沉積第二銅層包括： 在該基板、所述銅井及所述互連核心之所述暴露部分上方沉積厚銅輪廓。
  8. 如請求項1之方法，其中移除該第二銅層在所述互連之間的所述部分包括： 在該第二銅層上沉積該第二光阻層； 以圖案化遮罩遮蔽該第二光阻層； 將該經遮蔽第二光阻層曝露於紫外光； 選擇性溶解該第二光阻層之未暴露部分，使得該第二銅層在所述互連之間的所述部分暴露；及 化學蝕刻該第二銅層在所述互連之間的所述暴露部分。
  9. 如請求項8之方法，其進一步包括： 基於所述互連之特定高度而選擇該第二光阻層之類型及黏度的一或多者。
  10. 如請求項1之方法，其進一步包括： 藉由電鍍沉積該第一銅層及該第二銅層。
  11. 如請求項1之方法，其進一步包含： 透過化學蝕刻移除該第一光阻層及該第二光阻層之暴露部分。
  12. 一種製造用於積體電路之互連之系統，該系統包括： 第一光阻沉積模組，其以第一光阻層覆蓋植入有銅井之基板； 第一光阻圖案化及蝕刻模組，其選擇性溶解該第一光阻層，使得該第一光阻層之剩餘部分暴露所述銅井之部分； 障壁層沉積模組，其在所述銅井之所述暴露部分及該第一光阻層之所述剩餘部分上方沉積障壁層； 種子銅層沉積模組，其在該障壁層上方沉積種子銅層； 第一銅電鍍模組，其在該種子銅層上方沉積第一銅層； 銅平坦化模組，其平坦化該第一銅層及該障壁層之部分，使得在所述銅井上方暴露互連核心； 光阻蝕刻模組，其移除該第一光阻層在所述互連核心之間的部分；第二銅電鍍模組，其在該基板、所述銅井及所述互連核心之經暴露部分上方沉積第二銅層； 第二光阻沉積模組，其以第二光阻層覆蓋第二銅層； 第二光阻圖案化及蝕刻模組，其選擇性溶解該第二光阻層在所述互連之間的部分； 銅化學蝕刻模組，其移除該第二銅層在所述互連之間的部分；及 殘餘抗蝕劑蝕刻模組，其移除該第二光阻層在所述互連上之剩餘部分。
  13. 如請求項12之系統，其中 該第一光阻沉積模組與該第二光阻沉積模組為相同模組； 該第一光阻圖案化及蝕刻模組與該第二光阻圖案化及蝕刻模組為相同模組；或 該第一銅電鍍模組與該第二銅電鍍模組為相同模組。
  14. 如請求項12之系統，其中該銅平坦化模組透過化學機械拋光將該第一銅層及該障壁層之所述部分平坦化。
  15. 如請求項12之系統，其中該第二光阻沉積模組基於所述互連之特定高度而選擇該第二光阻層的類型及黏度之一或多者。
  16. 如請求項12之系統，其中該障壁層沉積模組藉由濺鍍、物理氣相沉積、化學氣相沉積及原子層沉積之至少其中之一者使用氮化鉭來沉積該障壁層。
  17. 一種用於積體電路之互連系統，其包括： 複數個互連，其位於後段製程晶圓之第一層上； 複數個銅井，其位於該後段製程之第二層中； 複數個銅通孔，其位於該後段製程之第三層中，該複數個銅通孔耦接至該第二層中之對應銅井的底表面；及 複數個互連線路，其位於該後段製程之一或多個額外層中，該複數個互連線路耦接至該第三層中之選定通孔，其中： 該複數個互連藉由複數個互連核心支撐，且 各互連位於對應銅井上方且耦接至該對應銅井。
  18. 如請求項17之互連系統，其中該複數個互連核心包括氮化鉭內襯壁且以銅填充。
  19. 如請求項17之互連系統，其中該複數個互連透過該複數個互連核心上方之至少兩個銅電鍍階段形成。
  20. 如請求項17之互連系統，其中該複數個互連核心之形狀基於該複數個互連之形狀而選定。
TW112108721A 2022-03-23 2023-03-09 用於積體電路奈米範圍互連製造的系統和方法 TW202347614A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/702,293 US20230326840A1 (en) 2022-03-23 2022-03-23 System and method for integrated circuit (ic) nanometer range interconnect fabrication
US17/702,293 2022-03-23

Publications (1)

Publication Number Publication Date
TW202347614A true TW202347614A (zh) 2023-12-01

Family

ID=86100122

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112108721A TW202347614A (zh) 2022-03-23 2023-03-09 用於積體電路奈米範圍互連製造的系統和方法

Country Status (3)

Country Link
US (1) US20230326840A1 (zh)
TW (1) TW202347614A (zh)
WO (1) WO2023183395A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000025355A1 (fr) * 1998-10-26 2000-05-04 Hitachi, Ltd. Procede de fabrication de dispositifs a semi-conducteurs
KR100850212B1 (ko) * 2007-04-20 2008-08-04 삼성전자주식회사 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
EP2691996A4 (en) * 2011-03-30 2015-01-28 Ambature Inc ELECTRICAL AND MECHANICAL CALCULATION AND / OR OTHER DEVICES MADE FROM MATERIALS OF EXTREMELY LOW RESISTANCE
US8809191B2 (en) * 2011-12-13 2014-08-19 Stats Chippac, Ltd. Semiconductor device and method of forming UBM structure on back surface of TSV semiconductor wafer
US10699948B2 (en) * 2017-11-13 2020-06-30 Analog Devices Global Unlimited Company Plated metallization structures

Also Published As

Publication number Publication date
US20230326840A1 (en) 2023-10-12
WO2023183395A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US11721559B2 (en) Integrated circuit package pad and methods of forming
US11830822B2 (en) Semiconductor device and method of making the same
TWI750168B (zh) 中介件、半導體封裝體以及製造中介件之方法
TWI676258B (zh) 製造半導體元件的方法及其半導體元件
US9716066B2 (en) Interconnect structure comprising fine pitch backside metal redistribution lines combined with vias
KR20210065083A (ko) 패키지 구조물 및 방법
EP2201600B1 (en) Method for producing through-substrate vias
US10170457B2 (en) COWOS structures and method of forming the same
CN102655136B (zh) 半导体芯片及其制造方法
TW201715674A (zh) 半導體元件的形成方法
TWI749088B (zh) 半導體裝置的製造方法
CN110707075A (zh) 超高密度多芯片模组的三维扇出型封装结构与制备方法
TW201320287A (zh) 低應力導通體
US11715681B2 (en) Fan-out package structure and method
TWI727220B (zh) 形成半導體封裝體的方法
TW201941318A (zh) 半導體元件和製造方法
KR20210053233A (ko) 반도체 패키지 및 제조 방법
TW201924007A (zh) 半導體元件及其形成方法
JP2018526833A (ja) アンダーバンプメタル構造体用のカラー並びに関連するシステム及び方法
TWI731619B (zh) 封裝結構及其形成方法
TW202347614A (zh) 用於積體電路奈米範圍互連製造的系統和方法
TWI572268B (zh) 中介板及其製造方法
CN210640243U (zh) 超高密度多芯片模组的三维扇出型封装结构
KR20220130556A (ko) 집적 회로 패키지 및 방법
CN220021087U (zh) 半导体封装体