TW202347335A - 基於包含電阻性記憶體元件的電路的物理不可複製函數 - Google Patents

基於包含電阻性記憶體元件的電路的物理不可複製函數 Download PDF

Info

Publication number
TW202347335A
TW202347335A TW112103114A TW112103114A TW202347335A TW 202347335 A TW202347335 A TW 202347335A TW 112103114 A TW112103114 A TW 112103114A TW 112103114 A TW112103114 A TW 112103114A TW 202347335 A TW202347335 A TW 202347335A
Authority
TW
Taiwan
Prior art keywords
resistive memory
memory element
transistor
resistance state
current
Prior art date
Application number
TW112103114A
Other languages
English (en)
Inventor
皮魯茲 帕瓦蘭德
帕瑞亞佩納Ｇ 文卡特斯
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202347335A publication Critical patent/TW202347335A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種包含電阻性記憶體元件的電路以及使用此電路以生成物理不可複製函數的方法。電路包括：一第一電阻性記憶體元件；一第二電阻性記憶體元件；一第一電晶體，其具有連接至該第一電阻性記憶體元件的一源極/汲極區；一第二電晶體，其具有連接至該第二電阻性記憶體元件的一源極/汲極區。該電路更包括：一第一變流器，其具有連接到一第一節點的一輸入，該第一節點位於該第一電晶體和該第一電阻記憶體元件之間；以及一第二變流器，其具有連接到一第二節點的一輸入，該第二節點位於該第二電晶體和該第二電阻性記憶體元件之間。

Description

基於包含電阻性記憶體元件的電路的物理不可複製函數
本發明有關於積體電路和半導體裝置製造，更具體地，有關於包含電阻性記憶體元件的電路以及使用此電路以生成物理不可複製函數的方法。
物理不可複製函數（PUF）是一種物理物件，對於已知輸入和一組條件，它可以生成物理定義的數位指紋，作為積體電路（例如微處理器）的唯一識別碼。當對物理物件施加物理詰問(physical challenge)時，由於刺激與物理物件之間複雜的相互作用，物理物件以不可預測的方式做出響應，進而產生不可預測的響應。該響應可用於生成包含在物理物件中唯一的數位指紋。
可以基於半導體製造期間固有發生的物理變化而生成物理不可複製函數，並且允許在其他方面標稱相同的半導體裝置之間進行微分。例如，物理不可複製函數可能取決於特定半導體裝置物理微觀結構的獨特性。因此，包含在物理不可複製函數中的隨機值可能無法複製或仿製。
需要包括電阻性記憶體元件的改良電路和使用此類電路以生成物理不可複製函數的方法。
根據本發明的一個實施例，一種電路包括：一第一電阻性記憶體元件；一第二電阻性記憶體元件；一第一電晶體，其具有連接至該第一電阻性記憶體元件的一源極/汲極區；一第二電晶體，其具有連接至該第二電阻性記憶體元件的一源極/汲極區。該電路更包括：一第一變流器，其具有連接到一第一節點的一輸入，該第一節點位於該第一電晶體和該第一電阻記憶體元件之間；以及一第二變流器，其具有連接到一第二節點的一輸入，該第二節點位於該第二電晶體和該第二電阻性記憶體元件之間。
根據本發明的另一個實施例，一種方法包括：將一電流並聯地引導至一第一電阻性記憶體元件和一第二電阻性記憶體元件；檢測該第一電阻性記憶體元件或該第二電阻性記憶體元件從一高電阻狀態到一低電阻狀態的一變化；以及響應於檢測到該變化而中斷(discontinuing)該電流。
參考圖1並根據本發明的具體實施例，用於單元10的電路包括電阻性記憶體元件12、電阻性記憶體元件14、場效應電晶體16、場效應電晶體18、場效應電晶體20、變流器22、變流器24和NAND閘極26。電阻性記憶體元件12和場效應電晶體16提供1R-1T位元單元，電阻性記憶體元件14和場效應電晶體18提供單獨的1R-1T摒除單元。電阻性記憶體元件12、14中的每一個包括底部電極、頂部電極和位於底部電極和頂部電極之間的開關層。電阻性記憶體元件12、14中的每一個的頂部電極連接到供應電壓Vdd。電阻性記憶體元件12和場效應電晶體 16電性並聯於電阻性記憶體元件14和場效應電晶體18，使得在編程期間初始偏置時，電阻性記憶體元件12和場效應電晶體16之間的電位降等於電阻性記憶體元件14和場效應電晶體18之間的電位降。
可利用將跨越開關層的電阻從高電阻狀態改變到低電阻狀態來對電阻性記憶體元件12、14中的每一個進行編程。可利用從場效應電晶體16施加編程電壓來設置電阻性記憶體元件12的低電阻狀態，該編程電壓足以在其底部電極和頂部電極之間產生跨過其開關層厚度的一個或多個導電燈絲。可利用從場效應電晶體18施加編程電壓來設置電阻性記憶體元件14的低電阻狀態，該編程電壓足以在其底部電極和頂部電極之間產生跨過其開關層厚度的一個或多個導電燈絲。在編程期間，例如，可利用導電物質（例如，金屬離子）從底部電極和頂部電極其中之一或兩者擴散到開關層中，以生成導電燈絲。
可利用場效應電晶體16、18的切換來單獨選擇電阻性記憶體元件12、14。場效應電晶體16的閘極與編程控制電路28（圖2）連接，編程控制電路28配置為提供閘極控制信號G1至場效應電晶體16的閘極。場效應電晶體18的閘極與編程控制電路28連接，編程控制電路28配置為提供閘極控制信號G2至場效應電晶體18的閘極。場效應電晶體16具有連接到電阻性記憶體元件12的底部電極的源極/汲極區（例如，汲極），並且場效應電晶體18具有在電流路徑中連接到電阻性記憶體元件14的底部電極的源極/汲極區（例如，汲極）。如本文所用，術語「源極/汲極區」是指半導體材料的摻雜區，其可用作場效應電晶體的源極或汲極。在一個具體實施例中，場效應電晶體16、18可以是p通道電晶體。在替代實施例中，場效應電晶體16、18可以是n通道電晶體。
場效應電晶體20的閘極與編程控制電路28（圖2）連接，編程控制電路28配置為提供閘極控制信號G3至場效應電晶體20的閘極。場效應電晶體20的源極/汲極區的其中之一利用路徑S1接地，場效應電晶體20的源極/汲極區中的另一個並聯連接至場效應電晶體16、18的源極/汲極區。在一個具體實施例中，場效應電晶體20可以是p通道電晶體。
場效應電晶體20、變流器22、變流器24和與NAND閘極26是檢測電路的組成部分，連同編程控制電路28（圖2），配置為檢測電阻性記憶體元件12或電阻性記憶體元件14兩端的電壓的顯著變化，並且響應於檢測到電壓變化而關斷(switch off)電阻性記憶體元件12、14兩端的電壓應力。在編程期間的某個時間點，檢測電路使得電阻性記憶體元件12、14的狀態可被保存。
變流器22的輸入連接到場效應電晶體16和電阻性記憶體元件12之間的電流路徑中的節點21，變流器24的輸入連接到電晶體18和電阻性記憶體元件14之間的電流路徑中的節點23。變流器22組態成檢測電阻性記憶體元件12兩端的電壓崩潰，其指示電阻性記憶體元件12從高電阻狀態到低電阻狀態的變化，並響應電阻狀態的變化而改變狀態。變流器24組態成檢測電阻性記憶體元件14兩端的電壓崩潰，其指示電阻性記憶體元件14從高電阻狀態到低電阻狀態的變化並且響應於電阻狀態變化而改變狀態。
變流器22、24的輸出分別耦合到NAND閘極26的不同輸入。NAND閘極26配置為僅當從變流器22、24到NAND閘極26的輸入均為高電平（邏輯1）時才輸出低電平（邏輯0）。如果任一輸入為低電平，則NAND閘極26配置為輸出高電平輸出。可將NAND閘極26的輸出提供至編程控制電路28（圖2），用於生成和提供閘極控制信號G1、G2、G3。
在使用中，提供至場效應電晶體16、18的閘極的閘極控制信號G1、G2可以被設置為，導通(turn on)場效應電晶體16、18，並且提供至場效應電晶體20的閘極的閘極控制信號G3可以被設置為高電平，導通場效應電晶體20並且下拉電阻性記憶體元件12、14的節點，這引導編程電流並行流過電阻性記憶體元件12、14。場效應電晶體16、18兩端的電壓降可以忽略不計，或者場效應電晶體16、18兩端的電壓可以充分匹配，使得電阻性記憶體元件12、14最初暴露於跨過它們的相同電位。因為電壓同時存在於兩個電阻性記憶體元件12、14上，所以每個都在獨立的個體軌跡或路徑上前進以生成低電阻狀態。生成或編程製程是隨機的，電阻性記憶體元件12以有限概率在電阻性記憶體元件14之前生成或編程，並且，相反地，電阻性記憶體元件14以有限概率在電阻性記憶體元件12之前生成或編程。
例如，如果先對電阻性記憶體元件12進行編程，電阻性記憶體元件12將轉變為定義低電阻路徑的低阻抗值，相對高的電流可以流過該低電阻路徑，這又意味著電阻性記憶體元件12兩端的電壓將崩潰，因為場效應電晶體16、18兩端的電壓降可以忽略不計。電阻性記憶體元件12兩端的電壓將拉高，這會拉高電阻性記憶體元件14上的電壓，進而顯著降低編程電阻性記憶體元件14的可能性。
在電阻性記憶體元件14兩端的電壓崩潰之前，響應於電阻性記憶體元件12兩端的電壓先崩潰，變流器22檢測到響應電阻性記憶體元件12的編程的崩潰並改變其狀態，隨後觸發輸出信號O1。相反地，在電阻記憶體元件12兩端的電壓崩潰之前，響應於電阻性記憶體元件14兩端的電壓先崩潰，變流器24檢測到響應電阻性記憶體元件14的編程的崩潰並改變其狀態，隨後觸發輸出信號O2。可以利用NAND閘極26將輸出信號O1或輸出信號O2提供至編程控制電路28（圖2），用於響應於檢測到第一電阻性記憶體元件或第二電阻性記憶體元件從高電阻狀態到低電阻狀態的變化。而中斷流向電阻性記憶體元件12、14的編程電流。基於體現在輸出信號O1或輸出信號O2中的電壓反饋，可藉由修改提供給場效應電晶體16、18、20的閘極的閘極控制信號G1、G2、G3來中斷編程電流。例如，例如在接收到輸出信號O1或輸出信號O2時，可以藉由編程控制電路28將閘極控制信號G3設置為低來關閉(turn off)場效應電晶體20。由此得以保持電阻性記憶體元件12和電阻性記憶體元件14之間的電阻狀態差異。
基於輸出信號O1、O2的接收將編程電流中斷，試圖確保電阻性記憶體元件12、14其中僅一個或另一個被允許改變到低電阻狀態。萬一在變流器22、24同時或幾乎同時改變狀態的情況下，則可以摒除合成不定位元。備選地，在這種情況下，如隨後描述的更高分辨率的檢測器可以用於嘗試判定電阻性記憶體元件12、14中的哪一個具有較低的阻抗（即，較低電阻）如果更高分辨率的判定成功，則避免摒除該位元。
編程控制電路28（圖2）可以識別和選擇電阻性記憶體元件12、14其中已編程的一個並且可以執行額外的處理以確保編程以穩定的方式發生。就此而言，可以藉由使用場效應電晶體16、18、20使讀取電流通過電阻性記憶體元件12、14來讀取或詢問電阻性記憶體元件12、14的不同電阻狀態並且測量電阻性記憶體元件12和電阻性記憶體元件14之間的電壓差。限制讀取電流以避免在詢問期間改變電阻性記憶體元件12、14的相應電阻狀態。在這方面，讀取電流明顯小於編程電流。可以基於測量的電壓差來識別出在電壓應力下編程的電阻性記憶體元件12、14的其中之一。具體而言，如果首先將電阻性記憶體元件12編程為導致電壓崩潰的低電阻狀態，電阻性記憶體元件12將表現出較低的電壓降。如果首先將電阻性記憶體元件14編程為導致電壓崩潰的低電阻狀態，電阻性記憶體元件14將表現出較低的電壓降。
在一個具體實施例中，然後可以基於識別出已編程的電阻性記憶體元件12、14的其中之一，由編程控制電路28（圖2）啟動和執行強化增強操作，以增強其低電阻狀態的耐久性。可藉由施加額外的電流來更硬地驅動電阻性記憶體元件12、14其中已編程的一個（例如，電阻性記憶體元件12）確保生成製程能完成，而電阻性記憶體元件12、14其中未編程的一個（例如，電阻性記憶體元件14）可以與額外的電流隔離。例如，編程控制電路28可以導通場效應電晶體16和場效應電晶體20以提供額外的電流至電阻性記憶體元件12，同時關閉場效應電晶體18以隔離電阻性記憶體元件14。在一個具體實施例中，編程控制電路28可以使用場效應電晶體16、18、20並且沒有晶片外數據傳輸來實現強化增強操作，這促進了數據安全。
在一個具體實施例中，單元中的電阻性記憶體元件對12、14包含可以被認為構成物理不可複製函數的單個隨機位元或值的數據。例如若藉由隨機生成製程將電阻性記憶體元件12編程為低電阻狀態，則隨機值可以被認為是邏輯1或者如果電阻性記憶體元件14被隨機生成製程編程為低電阻狀態，則可以被認為是邏輯0。僅將電阻性記憶體元件12、14的其中之一編程為低電阻狀態，而電阻性記憶體元件12、14中的另一個被限制為高電阻狀態，這產生了二進制條件。可藉由使用場效應電晶體16、18、20使讀取電流通過不修改相應電阻的電阻性記憶體元件12、14以讀取物理不可複製函數的隨機值，以及測量電阻性記憶體元件12和電阻性記憶體元件14之間的電壓差。在這方面，讀取電流明顯小於用於生成物理不可複製函數的隨機值的編程電流。
在替代實施例中，在加固增強操作之後，編程控制電路28（圖2）可以將這對電阻性記憶體元件12、14的狀態寫入同一晶片50上的記憶體陣列30中的位元單元的電阻性記憶體元件，以作為物理不可複製函數的單個隨機位元或值。記憶體陣列30的電阻性記憶體元件可以是初始的並且可能沒有經受任何先前的電壓應力。如果電阻性記憶體元件12被隨機生成製程編程為低電阻狀態或邏輯0，如果電阻性記憶體元件14被隨機生成製程編程為低電阻狀態，寫入記憶體陣列30中位元單元的電阻性記憶體元件的隨機值可以是例如邏輯1。以這種方式，由一對電阻性記憶體元件12、14的受控編程和加固生成的二進制數據，可以被傳輸或寫入到晶片上的記憶體陣列30中的位元單元之一的電阻性記憶體元件，並且被擷取為單個隨機位元或物理不可複製函數的值。將隨機值傳送到記憶體陣列30的位元單元之後，可以摒除電阻性記憶體元件12、14的單元的編程或未編程狀態。完成電阻性記憶體元件12、14的隨機生成之後，記憶體陣列30作為影子記憶體操作，並且可以從記憶體陣列30的位元單元，而不是從一對電阻性記憶體元件12、14，讀取物理不可複製函數的隨機值。
可使用單元10藉由快速、自限制和自增強的隨機生成方法生成物理不可複製函數的單個隨機值。單元10提供物理不可複製函數的隨機值，其依賴於電阻性記憶體元件的固有生成電壓隨機性，但不依賴於邏輯來評估和響應推導出的隨機值。單元10可以促進具有低位元錯誤率的高效隨機位元生成，以用於物理不可複製函數。
參考圖1、2並根據本發明的具體實施例，單元10的多個實例可以連接在一起作為單元10a、10b、10c以生成陣列40。單元10a、10b、10c可以連接到編程控制電路28，電路28配置為選擇和控制單元10a、10b、10c的功能並且由此生成物理不可複製函數的多個隨機位元或值。可以增加陣列40中單元的數量以提供相應數量的隨機值，這些隨機值共同組成物理不可複製函數。
編程控制電路28包括用於實現製程控制方塊以生成用於建立物理不可複製函數的隨機值的控制邏輯。就此而言，編程控制電路28配置為一次一個地單獨選擇單元10a、10b、10c並且通過連接到所選單元中的場效應電晶體16、18、20的閘極來提供閘極控制信號G1、G2、G3，進而使編程電流僅流過所選單元的一對電阻性記憶體元件12、14。就此而言，編程控制電路28可配置為獨立連接至不同單元10a、10b、10c中的場效應電晶體16、18、20的閘極，以允許獨立控制不同的場效應電晶體16、18、20。可以由控制方塊電晶體32控制以經由共同路徑S1將不同單元10a、10b、10c中每一個的場效應電晶體20的源極/汲極區接地。類似地，不同單元10a、10b、10c中每一個的電阻性記憶體元件12、14的頂部電極可以連接到提供共同電源電壓Vdd的匯流排。編程控制電路28可以使用定流電源34來執行不同單元10a、10b、10c中每一個的電阻性記憶體元件12、14的編程。定流電源34提供的電流足夠高到以啟動成形製程，但又足夠低到使得當電阻性記憶體元件12、14的其中之一轉變為低電阻狀態時，電阻性記憶體元件12、14兩端的電壓下降的夠多，進而防止電阻性記憶體元件12、14中的另一個轉變為低電阻狀態。
編程控制電路28配置為連接到不同的單元10a、10b、10c以接收輸出信號O1、O2。由所選單元的變流器22定義的檢測器的輸出信號O1受到編程控制電路28的監控，以表示電阻性記憶體元件12的電阻顯著降低，示意其編程。由所選單元的變流器24定義的檢測器的輸出信號O2同時受到編程控制電路28的監控，以表示電阻性記憶體元件14的電阻顯著降低，示意其編程。基於輸出信號O1、O2，編程控制電路28可以識別出電阻性記憶體元件12、14中的哪一個已被編程低電阻狀態。然後，編程控制電路28可執行強化增強操作，如前所述，加強所選單元的已編程電阻性記憶體元件12的低電阻狀態，或者，加強所選單元的已編程電阻性記憶體元件14的低電阻狀態。
在選擇了所有單元10a、10b、10c並使所有單元10a、10b、10c承受受控電壓應力和可選的加強增強操作之後，接著，讀取單元10a、10b、10c以提供物理不可複製函數的隨機值。或者，編程控制電路28可以將單元10a、10b、10c中每一個的一對電阻性記憶體元件12、14的狀態寫入至同一個晶片50上記憶體陣列30中的位元單元之一的電阻性記憶體元件，而稍後可從記憶體陣列30中讀取物理不可複製函數的多個隨機值。
編程控制電路28可以單獨控制每個單元10a、10b、10c中的電阻性記憶體元件12、14的生成或編程。編程控制電路28可以獨立地啟動每對電阻性記憶體元件12、14，以及基於從單元10a、10b、10c中每一個所接收的反饋而停止編程，使得最佳地只有電阻性記憶體元件12、14的其中一個生成低電阻狀態。每對微分編程的電阻性記憶體元件12、14的微分電阻狀態可以被轉換為物理不可複製函數的隨機值之一。
參考圖3並根據本發明的替代實施例，可以修改單元10以將每個場效應電晶體16、18的源極/汲極區的其中之一直接接地，進而從單元10中省去場效應電晶體20，並添加開關38，開關38由來自編程控制電路28（圖2）的輸入G4、G5所控制。使用輸入G4、G5進行狀態控制，當開關38處於一種狀態時，電阻性記憶體元件12、14的末端短接在一起，當開關38處於其另一狀態時，電阻性記憶體元件12、14的末端斷開連接。開關38例如可以是場效應電晶體。使用開關38能讓發送至場效應電晶體16、18的閘極的閘極控制信號G1、G2獨立地導通和關閉。
參考圖4並根據本發明的替代實施例，可以藉由修改單元10以引入比較器42來生成單元44。比較器42的輸入連接到電阻性記憶體元件12和變流器22之間的電流路徑中的節點41，比較器42的另一個輸入連接到電阻性記憶體元件14和變流器24之間的電流路徑中的節點43。比較器42的功能是監控節點41和節點43以得到節點41、43的其中之一具有比節點41、43中的另一個更高的電壓的表示，並且輸出數位信號指示出節點41、43中的哪一個具有更高的電壓。舉例來說，若電阻性記憶體元件12生成低電阻狀態，而電阻性記憶體元件14未生成低電阻狀態，則電流路徑將利用場效應電晶體20而存在，且節點41將高於節點43。引入比較器42提供了更高分辨率的方法來判定電阻性記憶體元件12、14的相對電阻值。例如若兩個變流器22、24都指示改變至低電阻狀態，則比較器42能夠辨別電阻性記憶體元件12、14中的哪個具有較低電阻和較高電壓降。
在一個具體實施例中，編程控制電路28（圖5）可以執行檢查以確保電阻性記憶體元件12、14之間的節點電壓差顯著高於比較器42的偏移。可以藉由切換比較器42的輸入來執行檢查操作。如果在切換之前比較器42的輸出是邏輯0並且在切換之後比較器42的輸出切換為邏輯1，那麼與電阻性記憶體元件12、14之間的電壓差相比，則可以忽略比較器42的偏移。相反地，如果在切換輸入時不切換比較器42的輸出，那麼電阻性記憶體元件12、14之間的電壓差不足以構成穩健的檢測，並且編程控制電路28可以決定摒棄單元編程的結果或者繼續生成過程。
參考圖4、5並且根據本發明的具體實施例，可將單元44的多個實例連接在一起作為單元44a、44b、44c以形成陣列46。類似於陣列40（圖2），單元44a、44b、44c連接到編程控制電路28，編程控制電路28配置為選擇和控制單元44a、44b、44c的功能，進而生成物理不可複製函數的多個隨機位元或值。除了來自比較器42的額外輸出O3，陣列46的構造和操作類似於針對陣列40所描述的那樣，由編程控制電路28從每個單元44a、44b、44c接收額外輸出O3並如前所述使用。
上述方法用於積體電路晶片的製造。所得積體電路晶片可以由製造商以原始晶圓形式（例如，作為具有多個未封裝晶片的單個晶圓）、作為裸晶片或以封裝形式分發。該晶片可以與其他晶片、離散電路元件和/或其他信號處理設備整合，作為中間產品或最終產品的一部分。最終產品可以是任何包含積體電路晶片的產品，例如具有中央處理器的電腦產品或智慧手機。
本文中對用近似語言修飾的術語的引用，例如「大約」、「近似」和「基本上」，不限於指定的精確值。近似值的語言可以對應於用於測量值的儀器的精度，並且除非另外依賴於儀器的精度，否則可表示規定值範圍的正負10%。
本文中對諸如「垂直」、「水平」等術語的引用是通過示例而非限制的方式來建立參考框架。本文所用的術語「水平」被定義平面，其平行於半導體基板的常規平面，而不管實際的三維空間指向。術語「垂直」和「法線」指的是垂直於水平的方向，如剛才定義的那樣。術語「橫向」是指水平面內的方向。
「連接」或「耦合」到另一個構件或與另一個構件「連接」或「耦合」的構件可以直接連接或耦合到另一個構件或與另一個構件「連接」或「耦合」。或者替代地，可以存在一個或多個中間構件。如果不存在中間構件，則構件可以「直接連接」或「直接耦合」到另一個構件或與另一個構件「直接連接」或「直接耦合」。如果存在至少一個中間構件，則構件可以「間接連接」或「間接耦合」到另一構件或與另一構件「間接連接」或「間接耦合」。「在」另一個構件上或「接觸」另一個構件的構件可以直接在另一個構件上或與另一個構件直接接觸，或者取而代之，可以存在一個或多個中間構件。如果沒有中間構件，則一個構件可能「直接位於」或「直接接觸」另一個構件。如果存在至少一個中間構件，則一個構件可能「間接位於」或「間接接觸」另一個構件。如果一個構件延伸並覆蓋另一個構件的一部分，則不同的構件可能會「部分重疊」。
對於本發明的各種實施例的描述是出於進行說明，但並不旨在窮舉或限制所揭示的實施例。在不脫離所描述的實施例的範圍和精神的情況下，許多修改和變化對於本領域的一般技術人員來說將是顯而易見的。本發明所選擇使用的術語是為能以最好的方式來解釋實施例的原理、實際應用方法或對市場中所發現技術的技術改良，或者使本領域的其他一般技術人員能夠理解本發明所揭示的實施例。
10:單元 12:電阻性記憶體元件 14:電阻性記憶體元件 16:場效應電晶體 18:場效應電晶體 20:場效應電晶體 21:節點 22:變流器 23:節點 24:變流器 26:NAND閘極 28:編程控制電路 30:記憶體陣列 32:電晶體 34:定流電源 38:開關 40:陣列 41:節點 42:比較器 43:節點 44:單元 46:陣列 50:晶片 10a:單元 10b:單元 10c:單元 44a:單元 44b:單元 44c:單元 G1:控制信號 G2:控制信號 G3:控制信號 G4:輸入 G5:輸入 O1:輸出信號 O2:輸出信號 O3:輸出信號 S1:共用路徑 Vdd:供應電壓
包含在本說明書中並構成本說明書的一部分的附圖說明了本發明的各種實施例，並且與上述對於本發明的一般描述和下述實施例的詳細描述一起用於解釋本發明的實施例。在附圖中，相同的附圖標號表示各個圖式中的相同特徵。
圖1是根據本發明實施例組態以生成物理不可複製函數之隨機值的單元的電路圖。
圖2是根據本發明實施例組態以生成物理不可複製函數之多個隨機值的單元與控制方塊的電路圖。
圖3是根據本發明另外實施例組態以生成物理不可複製函數之隨機值的單元的電路圖。
圖4是根據本發明另外實施例組態以生成物理不可複製函數之隨機值的單元的電路圖。
圖5是根據本發明另外實施例組態以生成物理不可複製函數之多個隨機值的單元與控制方塊的電路圖。
10:單元
12:電阻性記憶體元件
14:電阻性記憶體元件
16:場效應電晶體
18:場效應電晶體
20:場效應電晶體
21:節點
22:變流器
23:節點
24:變流器
26:NAND閘極
G1:控制信號
G2:控制信號
G3:控制信號
O1:輸出信號
O2:輸出信號
S1:共用路徑
Vdd:供應電壓

Claims (20)

  1. 一種電路，其包括： 一第一電阻性記憶體元件； 一第二電阻性記憶體元件； 一第一電晶體，其具有連接至該第一電阻性記憶體元件的一第一源極/汲極區； 一第二電晶體，其具有連接至該第二電阻性記憶體元件的一第一源極/汲極區； 一第一變流器，其具有連接到一第一節點的一輸入，該第一節點位於該第一電晶體和該第一電阻記憶體元件之間；以及 一第二變流器，其具有連接到一第二節點的一輸入，該第二節點位於該第二電晶體和該第二電阻性記憶體元件之間。
  2. 如請求項1所述之電路，進一步包括： 一比較器，具有一第一輸入和一第二輸入，該第一輸入連接到該第一電阻性記憶體元件和該第一變流器之間的一第三節點，該第二輸入連接到該第二電阻性記憶體元件和該第二變流器之間的一第四節點。
  3. 如請求項1所述之電路，其中該第一電晶體具有一第二源極/汲極區，該第二電晶體具有一第二源極/汲極區，進一步包括： 一第三電晶體，其具有一源極/汲極區，其連接至該第一電晶體的該第二源極/汲極區和該第二電晶體的該第二源極/汲極區。
  4. 如請求項1所述之電路，其中該第一電晶體包括一第一閘極，該第二電晶體包括一第二閘極，進一步包括： 一編程控制電路，其連接到該第一電晶體的該第一閘極和該第二電晶體的該第二閘極。
  5. 如請求項4所述之電路，其中該編程控制電路組態成導通該第一電晶體以及導通該第二電晶體。
  6. 如請求項5所述之電路，其中該第一電晶體具有一第二源極/汲極區，該第二電晶體具有一第二源極/汲極區，進一步包括： 一第三電晶體，其具有一閘極和一源極/汲極區，該閘極連接到該編程控制電路，該第三電晶體的該源極/汲極區連接到該第一電晶體的該第二源極/汲極區和該第二電晶體的該第二源極/汲極區， 其中，該編程控制電路組態成導通該第三電晶體。
  7. 如請求項6所述之電路，其中該編程控制電路組態成從該第一變流器接收一第一輸出信號，該編程控制電路組態成從該第二變流器接收一第二輸出信號，以及該編程控制電路組態成響應於該第一輸出信號或該第二輸出信號而關閉該第三電晶體。
  8. 如請求項4所述之電路，其中該編程控制電路組態成從該第一變流器接收一第一輸出信號，並且該編程控制電路組態成從該第二變流器接收一第二輸出信號。
  9. 如請求項4所述之電路，進一步包括： 一比較器，其具有一第一輸入和一第二輸入，該第一輸入連接到該第一電阻性記憶體元件和該第一變流器之間的一第三節點，該第二輸入連接到該第二電阻性記憶體元件和該第二變流器之間的一第四節點，以及該編程控制電路組態成從該比較器接收一輸出信號。
  10. 如請求項1所述之電路，進一步包括： 一開關，其具有一第一位置和一第二位置，其中該第一電阻性記憶體元件與該第二電阻性記憶體元件在該第一位置短路，該第一電阻性記憶體元件與該第二電阻性記憶體元件在該第二位置斷開。
  11. 一種方法，其包括： 將一第一電流並聯地引導至一第一電阻性記憶體元件和一第二電阻性記憶體元件； 檢測該第一電阻性記憶體元件或該第二電阻性記憶體元件從一高電阻狀態到一低電阻狀態的一變化；以及 響應於檢測到該第一電阻性記憶體元件或該第二電阻性記憶體元件從該高電阻狀態到該低電阻狀態的該變化而中斷該第一電流。
  12. 如請求項11所述之方法，進一步包括： 引導一第二電流該通過該第一電阻性記憶體元件和該第二電阻性記憶體元件；以及 在引導該第二電流通過該第一電阻性記憶體元件和該第二電阻性記憶體元件時，測量該第一電阻性記憶體元件和該第二電阻性記憶體元件之間的一電壓差， 其中，該第二電流小於該第一電流。
  13. 如請求項12所述之方法，其中該第一電阻性記憶體元件具有基於測量的該電壓差的該低電阻狀態，並且該第一電阻性記憶體元件的該低電阻狀態指定一物理不可複製函數的一隨機值。
  14. 如請求項13所述之方法，進一步包括： 將該物理不可複製函數的該隨機值傳送到一記憶體陣列中的一位元單元的一第三電阻性記憶體元件。
  15. 如請求項14所述之方法，進一步包括： 從該記憶體陣列的該位元單元中讀取該物理不可複製函數的該隨機值。
  16. 如請求項13所述之方法，進一步包括： 基於該第一電阻性記憶體元件和該第二電阻性記憶體元件之間的該電壓差來讀取該物理不可複製函數的該隨機值。
  17. 如請求項13所述之方法，進一步包括： 響應於該第一電流的中斷而將一第三電流施加到該第一電阻性記憶體元件；以及 將該第二電阻性記憶體元件與該第三電流隔離。
  18. 如請求項11所述之方法，其中檢測該第一電阻性記憶體元件或該第二電阻性記憶體元件從該高電阻狀態到該低電阻狀態的該變化包括： 從連接到該第一電阻性記憶體元件和該第一電晶體之間的一節點的一變流器輸出一輸出信號， 其中，該輸出信號表示該第一電阻性記憶體元件由該高電阻狀態轉變為該低電阻狀態。
  19. 如請求項11所述之方法，其中以跨越該第一電阻性記憶體元件和該第二電阻性記憶體元件的相等電壓而並聯引導該第一電流至該第一電阻性記憶體元件和該第二電阻性記憶體元件。
  20. 如請求項11所述之方法，其中檢測該第一電阻性記憶體元件或該第二電阻性記憶體元件從該高電阻狀態到該低電阻狀態的該變化包括： 藉由一比較器對於跨越該第一電阻性記憶體元件的一第一電壓降和跨越該第二電阻性記憶體元件的一第二電壓降進行比較；以及 基於來自該比較器的一輸出而判定該第一電阻性記憶體元件具有該低電阻狀態， 其中，該第一電阻性記憶體元件的該低電阻狀態判定一物理不可複製函數的一隨機值。
TW112103114A 2022-02-24 2023-01-30 基於包含電阻性記憶體元件的電路的物理不可複製函數 TW202347335A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/679,207 2022-02-24
US17/679,207 US11984160B2 (en) 2022-02-24 2022-02-24 Physical unclonable functions based on a circuit including resistive memory elements

Publications (1)

Publication Number Publication Date
TW202347335A true TW202347335A (zh) 2023-12-01

Family

ID=87518575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112103114A TW202347335A (zh) 2022-02-24 2023-01-30 基於包含電阻性記憶體元件的電路的物理不可複製函數

Country Status (5)

Country Link
US (1) US11984160B2 (zh)
KR (1) KR20230127144A (zh)
CN (1) CN116645991A (zh)
DE (1) DE102023101219A1 (zh)
TW (1) TW202347335A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI441185B (zh) * 2010-05-12 2014-06-11 Ind Tech Res Inst 非揮發性靜態隨機存取記憶體及其操作方法
US8681535B2 (en) * 2011-06-03 2014-03-25 Alexander Mikhailovich Shukh Nonvolatile latch circuit
TWI429062B (zh) * 2011-06-15 2014-03-01 Ind Tech Res Inst 非揮發性靜態隨機存取式記憶胞以及記憶體電路
JP2013114731A (ja) * 2011-11-30 2013-06-10 Toshiba Corp 半導体記憶装置
EP3114690B1 (en) 2014-03-07 2020-02-12 Intel Corporation Physically unclonable function circuit using resistive memory device
JP6495853B2 (ja) 2016-03-16 2019-04-03 株式会社東芝 データ生成装置、電子デバイスおよび認証システム
US10020268B2 (en) 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
US11416416B2 (en) 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US10803942B1 (en) 2019-06-07 2020-10-13 Qualcomm Technologies, Inc. Transistor noise tolerant, non-volatile (NV) resistance element-based static random access memory (SRAM) physically unclonable function (PUF) circuits, and related systems and methods

Also Published As

Publication number Publication date
DE102023101219A1 (de) 2023-08-24
US11984160B2 (en) 2024-05-14
US20230267998A1 (en) 2023-08-24
KR20230127144A (ko) 2023-08-31
CN116645991A (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US8964444B2 (en) One-time programmable memory, integrated circuit including same, and method therefor
KR101334819B1 (ko) 안티퓨즈 회로
JP5722435B2 (ja) ワン・タイム・プログラマブル・メモリの書き込みイネーブルを検証するための回路
TWI707358B (zh) 利用雙單元電荷捕捉電晶體記憶體的物理不可複製功能
US8749265B2 (en) Semiconductor chip and method for generating digital value using process variation
US8525549B1 (en) Physical unclonable function cell and array
TWI652684B (zh) 偵測時依性介電崩潰短路與信號裕度測試的電路與方法
TWI713312B (zh) 具非揮發性記憶體的隨機碼產生器
KR100363327B1 (ko) 퓨즈 회로 및 그것의 프로그램 상태 검출 방법
US9811689B1 (en) Chip ID generation using physical unclonable function
US8441266B1 (en) Sensing circuit
US20090002119A1 (en) Fuse sensing scheme
TW201837701A (zh) 亂數產生裝置及其控制方法
Liu et al. X-point PUF: Exploiting sneak paths for a strong physical unclonable function design
KR20140014538A (ko) 부정합 부하 저항 소자 기반 물리적 복제 불가 함수 시스템
CN111201533B (zh) 物理不可克隆函数puf装置
TW201917624A (zh) 物理不可複製函數辨識之產生方法及其產生之裝置
CN113053445B (zh) 存储器电路及其方法
TW202347335A (zh) 基於包含電阻性記憶體元件的電路的物理不可複製函數
US20080025114A1 (en) Balanced sense amplifier circuits
CN114627944A (zh) 基于共模比较的熔丝读出电路
TWI237377B (en) Digital trimming of analog components using non-volatile memory
US8189419B2 (en) Apparatus for nonvolatile multi-programmable electronic fuse system
JP4632920B2 (ja) オフチップドライバ制御用カウンタ回路およびこれを用いたオフチップドライバの出力電流値変更方法
US20080062738A1 (en) Storage element and method for operating a storage element