CN114627944A - 基于共模比较的熔丝读出电路 - Google Patents

Abstract

本申请案涉及基于共模比较的熔丝读出电路。提供感测位于熔丝阵列中的熔丝的状态的系统及方法。这些方法涉及逻辑门，所述逻辑门基于在所述逻辑门处接收的输出的组合来选择性地传输来自相应比较器的输出。所述比较器基于比较指示所述熔丝状态的经接收信号与参考电压来生成输出。所述系统及方法降低熔丝感测装置的功率消耗，因为所述熔丝感测装置的部分在未感测时被取消激活且能够发生单熔丝读取，以及其它优点。

Description

基于共模比较的熔丝读出电路

技术领域

本申请案涉及基于共模比较的熔丝读出电路。

背景技术

本章节意在向读者介绍可能与下文所描述及/或主张的本发明的各个方面相关的领域的各个方面。本论述被认为有助于向读者提供背景信息以促进对本发明的各个方面的更好理解。因此，应理解，这些陈述应从这个角度来解读，并非作为对现有技术的承认。

电子装置(例如半导体装置、存储器芯片、微处理器芯片、图像芯片等)可包含用于存储信息的一组熔丝。例如，电子装置(例如半导体裸片)可包含一或多个熔丝阵列(例如，经编程以存储信息的一组熔丝或反熔丝或熔丝或反熔丝网络)。电子装置可在一或多个位置中包含一或多个熔丝阵列以提供对电子装置的不同电路组件的支持。例如，熔丝阵列可为集成在半导体裸片上的电路提供电压偏移或提供关于半导体裸片上的相应电路组件的信息(例如，冗余信息、晶片批号、裸片批号、晶片上的裸片位置)。

为了节省空间且使电子装置更紧凑，用于电子装置的不同电路组件的熔丝阵列可经定位在电子装置中的一个位置中，由此在其它设计中取代位于整个装置中的离散熔丝。半导体裸片可从熔丝阵列读取信息(例如，冗余信息、晶片批号、裸片批号、晶片上的裸片位置)且将信息传输到安置在电子装置内的某个位置处的相应电路组件。

考虑到这一点，应注意，电子装置的状况会影响熔丝读取过程的可靠性。例如，电电源的状况或设置(例如，其输出)，例如在装置启动、初始化或配置之后的稳定期期间，可引起错误的熔丝读取。在下一次启动、初始化或配置之前，任何此类读取错误均可在装置的整个操作中引起持续性问题。因而，期望提供用于确保准确且有效的熔丝读取操作的改进系统及方法。然而，例如，由于用于将再生锁存电路充电到切换阈值使得与熔丝状态相关联的输出能够被读取的时间量，这些改进的系统及方法可能需要相对长的时间量来读取熔丝状态。以这种方式，可期望提供用于改进(例如，减少)用来执行熔丝读取操作的持续时间的系统及方法。

发明内容

本申请案的一方面涉及一种熔丝读出电路，其包括：电流镜，其经配置以从包括待感测熔丝的熔丝门阵列的一部分接收输出，其中所述电流镜包括形成第一节点及第二节点的连接；及比较器，其经耦合到所述电流镜，其中所述比较器包括耦合到所述第一节点的第一输入及耦合到所述第二节点的第二输入，且其中所述比较器经配置以当选择所述熔丝门阵列的所述部分时生成指示所述熔丝的状态的输出。

本申请案的另一方面涉及一种半导体装置，其包括：熔丝读出电路，其包括耦合到第一比较器的第一电流镜及耦合到第二比较器的第二电流镜，其中所述第一比较器及所述第二比较器两者将信号输出到逻辑装置的相应输入；及控制器，其经配置以：操作所述第一电流镜以接收与第一熔丝相关联的第一电流且操作所述第二电流镜以接收与第二熔丝相关联的第二电流，其中所述第一电流镜将所述第一电流输出到所述第一比较器，且其中所述第二电流镜将所述第二电流输出到所述第二比较器；启用所述逻辑装置来传输指示来自所述第一比较器的第一输出及来自所述第二比较器的第二输出的信号；且至少部分地基于从所述逻辑装置传输的所述信号来调整电路的操作。

本申请案的又一方面涉及一种方法，其包括：操作第一电流镜以接收由指示第一熔丝的状态的值特性化的第一电流，其中所述第一电流镜将所述第一电流输出到第一比较器；操作第二电流镜以接收由指示第二熔丝的状态的值特性化的第二电流，其中所述第二电流镜将所述第二电流输出到第二比较器；操作逻辑装置以传输指示来自所述第一比较器的第一输出及来自所述第二比较器的第二输出的信号；及从所述逻辑装置接收所述信号且存储所述信号的值的指示。

附图说明

在阅读以下详细描述及参考附图之后可更好地理解本公开的各个方面，在附图中：

图1是说明根据本公开的实施例的包含用于读取不同熔丝阵列中的熔丝的状态的熔丝读出电路的电子装置的简化框图；

图2是说明根据本公开的实施例的图1的电子装置中的熔丝读出电路及熔丝阵列的示意图；

图3是说明根据本公开的实施例的可为图1的电子装置中的熔丝读出电路的部分的电路组件的示意图；

图4是说明根据本公开的实施例的可为具有额外预充电电路系统的图3的熔丝读出电路的部分的电路组件的示意图；及

图5是根据本公开的实施例的用于执行感测操作以识别熔丝状态且在另一计算操作中使用来自感测操作的结果的过程的流程图。

具体实施方式

当介绍本公开的各种实施例的元件时，冠词“一(a/an)”及“所述(the/said)”意在表示存在所述元件中的一或多者。术语“包括”、“包含”及“具有”意在是包含性的且表示除所列元件之外还可能存在额外元件。下文将描述本文中所描述的本实施例的一或多个特定实施例。为了提供对这些实施例的简明描述，说明书中可能未描述实际实施方案的所有特征。应明白，在任何此实际实施方案的开发中，如在任何工程或设计项目中，必须做出众多实施方案特定的决策来实现开发人员的特定目标，例如遵守系统相关及业务相关约束，这可能因实施方案而异。此外，应明白，此开发工作可能是复杂且耗时的，但对于受益于本公开的一般技术人员来说，将仍然是设计、制作及制造的例行工作。

熔丝阵列可包含彼此并行耦合的熔丝或反熔丝的集合，使得熔丝或反熔丝可在其上存储可由电子装置(例如，半导体裸片、芯片)的其它电路组件使用的某些信息。为了确保正确地读出存储在每一熔丝上的数据，可使用额外熔丝来存储相应熔丝上存储的相同冗余数据。因而，熔丝读出电路可存取与特定数据集相关联的两个熔丝以验证从一个熔丝读出的数据是正确的。即，由于两个熔丝存储相同冗余数据，因此熔丝读出电路应从每一熔丝读取相同数据信号(例如电压、电流)，由此确认读取数据信号是准确的。尽管冗余熔丝布局可提供一种用于确定读取数据是否正确的有效方式，但两个熔丝的读取可能受各种状况的影响，例如不良熔断的熔丝、有缺口的熔丝等。

为了改进分辨率(例如，与熔丝相关联的电流或电压的量)及熔丝读出电路操作的速度，电子装置可使用熔丝读出电路，所述熔丝读出电路使用共模感测系统及方法来生成指示熔丝状态的信号输出。共模熔丝读出电路可使用从来自第一熔丝的信号及参考电压获取的差分信号来与第二熔丝的另一类似获取的差分信号进行比较。通过使用两个差分信号及额外逻辑电路系统，当两个差分信号指示两个熔丝未熔断时对比当一或两个熔丝熔断时，熔丝读出电路可具有不同输出。在熔丝感测中使用共模感测方法可提供与使用差分感测方法类似的益处，但提供如此做的额外益处，而不是基于一半物理熔丝被熔断以启用感测。

实际上，共模感测电路提供相对高的准确度、对寄生电容的降低敏感性、对压力、电压及/或温度变化的降低敏感性及对装置泄漏(例如，电流泄漏)的降低敏感性，而不必在感测之前单独地调谐感测电路的每一部分，同时各自还使用相对少量的逻辑熔断熔丝来执行感测。共模熔丝读出电路使用参考电压(例如，稳定的参考电压)来评估熔丝状态而不是已知的熔丝状态。具有用于检测两个熔丝何时未熔断的逻辑电路系统的熔丝读出电路可在读取操作中使用较少的熔断参考熔丝，由此能够因在所述过程中读取较少参考熔丝而减少总测试时间。下文将参考图1到5论述关于具有额外逻辑电路系统的熔丝读出电路的功能性的额外细节。

现在转向附图，图1是可采用熔丝读出电路12(例如，共模熔丝读出电路、共模感测电路)的电子装置10的控制器8的简化框图。电子装置10可感测熔丝的状态以检索识别信息，存取存储在熔丝的状态中的数据，确定是否发生引起熔丝状态改变的不合适操作等。实际上，电子装置10可使用从一或多种熔丝状态确定的信息来执行其它操作，例如认证用户以存取电子装置的软件的一部分，验证其自身的操作特性等。

为了协调感测操作及任何相关联预充电操作，控制器8可将信号传输到电子装置10或熔丝读出电路12内或外的各种组件及/或从其接收信号。例如，控制器8可包含通信组件、一或多个处理器、存储器、存储装置、输入/输出(I/O)端口、显示器等。通信组件可为可促进熔丝读出电路12的各种组件之间的信号通信的无线或有线通信组件。一或多个处理器可为能够执行计算机可执行代码的任何类型的计算机处理器或微处理器。存储器及存储装置可为可用作存储处理器可执行代码、数据等的媒体的任何合适制品。这些制品可表示可存储被处理器用于执行当前所公开技术的处理器可执行代码的计算机可读媒体(例如，任何合适形式的存储器或存储装置)。存储器及存储装置可表示可存储被处理器用于执行本文中所描述的各种技术的处理器可执行代码的非暂时性计算机可读媒体(例如，任何合适形式的存储器或存储装置)。应注意，非暂时性仅仅指示媒体是有形的且不是信号。I/O端口可为耦合到例如输入装置(例如，键盘、鼠标、麦克风)、传感器、输入/输出(I/O)模块等的其它外围组件的接口。显示器可操作以描绘与由处理器处理的软件或可执行代码相关联的可视化。

如上所述，电子装置10可包含一或多个熔丝阵列14，每一熔丝阵列14包含可根据它们的编程设置(例如，针对熔断或未熔断的熔丝设置)存储信息的多个熔丝单元16。在一些实施例中，熔丝阵列14可物理地位于电子装置10的特定部分处(例如，在裸片内的中央或专用部分处)。

熔丝单元16可各自包含开关18、设置电路20(例如，用于反熔丝或用于栅极氧化物熔丝)或两者。开关18可用于为读取操作选择特定熔丝单元16(例如，基于连接到读取电路)。设置电路20可包含可表示信息的可配置电路系统(例如氧化物层)。例如，熔丝单元16可为当设置电路20未被编程或未熔断时提供相对高的电阻(例如，与开路相关联)的反熔丝或栅极氧化物熔丝。当设置电路20被编程或熔断时，设置电路20本身可由相对低的电阻(例如，如与电短路相关联)，例如通过弱化或损坏的氧化物层来特性化。

在一些实施例中，熔丝阵列14可包含可经编程以提供冗余或备份数据及/或用于并行读取数据的并联熔丝组。例如，熔丝阵列14可包含第一并联熔丝22及第二并联熔丝24。第一并联熔丝22及第二并联熔丝24可用表示可在整个电子装置10中(例如，由除熔丝阵列14之外的电路)使用的内容数据26(例如，冗余信息、晶片批号、裸片批号、晶片上的裸片位置、电压调整电平)的相同或冗余设置/模式进行编程。

电子装置10可针对准确度而经由控制器8执行的操作与存储在第二并联熔丝24中的信息同时或并行读取存储在第一并联熔丝22中的信息(例如，使用多个读取电路)。在某些实施例中，电子装置10可基于熔丝设置(例如，作为一种形式的持久性或非易失性存储)来将内容数据26存储在熔丝阵列14中以供在一或多个指定瞬间(例如，在装置通电、装置初始化、装置配置时)使用。在指定瞬间，电子装置10可使用开关28(例如，一组开关)来存取(例如，基于将读取电路连接到其)一或多个目标熔丝单元16。开关28可将目标熔丝单元16连接到熔丝读出电路12。

举例来说，图2说明两个熔丝阵列32及34。第一并联熔丝22可为一个熔丝阵列32的部分且第二并联熔丝24可为单独熔丝阵列34的部分。两个熔丝阵列32及34可经耦合到熔丝读出电路12。第一熔丝阵列32及第二熔丝阵列34各自包含256个熔丝单元16，且熔丝读出电路12可能够从每一熔丝单元16读取数据(例如，设置单元20的电压、状态)。应理解，在其它情况下，更多或更少熔丝单元16可被包含在熔丝阵列中，更多或更少熔丝阵列可被包含在装置中，及/或多于一个熔丝读出电路12可被包含在装置中。任何合适组件组合可用于实施这些系统及方法。

为了生成指示设置单元20的状态的输出，熔丝读出电路12可在两个所连接熔丝熔断时从两个熔丝阵列32及34接收正电压且在所述所连接熔丝未熔断时未自熔丝阵列32及34接收电压(或接收相对较低的电压)。实际上，熔丝阵列32的熔丝单元16及熔丝阵列34的熔丝单元16可经耦合到共模电压源，例如正电压源(逻辑高压源，VDD)。熔丝阵列32及34中的熔丝单元16经耦合到同一或基本上类似的电压源(例如，共同电压源、共模感测信号源)。特别来说，熔丝读出电路12使用共模感测，通过比较来自熔丝单元16的信号与匹配用于另一熔丝单元的参考电压(而非具有相反极性的参考电压)的参考电压来检测熔丝状态。尽管关于逻辑高电压源(VDD)及逻辑低电压源(VSS)详述熔丝读出电路12的以下描述，但本文中所描述的实施例还可采用接地源来取代这些电压源中的任一者。即，逻辑高电压及逻辑低电压用于传达不同电压状态(例如，高及低，1及0)且可根据本文中所描述的实施例使用其它合适电压源或电平。

如下文将更详细地描述，通过使用熔丝读出电路12，电子装置10可以更快速度接收表示存储在设置电路20中的数据的数据信号。即，可使用表示存储在来自不同熔丝阵列32及34的设置电路20中的数据的信号与参考电压之间的差异来准确地确定及验证每一设置电路20的熔丝状态(例如，熔断或未熔断)，同时改进状态的可见性，而不是个别地感测每一设置电路20或差分地感测来自不同熔丝阵列的设置电路20。此外，通过使用熔丝读出电路12，电子装置10可同时从两个不同熔丝阵列32及34感测设置电路20的状态，由此消除在个别地读取每一设置电路20时执行的至少一次读取操作。

此外，熔丝读出电路12可改进经感测数据信号的分辨率，且因此容许以更好准确度(例如，相对更高的准确度)高速读取高电阻及/或非线性熔丝。此外，通过依赖于差分信令及基于时间的余量，熔丝读出电路12可更可靠地高速读取高电阻熔丝(例如，弱熔断的熔丝)。因此，用于熔断设置电路20的吸收电流可减小，且因此，容许按比例缩小电子装置10中使用的个别设置电路20的占用面积。与用于不同熔丝阵列的个别读出电路相比，熔丝读出电路12以更高速度操作的能力可使能够提供在裸片上的熔丝的数目增加，由此实现更高密度的裸片。

考虑到前述情况，图3是说明熔丝读出电路12A的电路组件的示意图。如图3中所展示，熔丝读出电路12A可包含比较器42(42A、42B)、开关44(44A、44B)、用于熔丝阵列32及熔丝阵列34中的每一者中的目标熔丝的电路系统，及其它电路系统，如同选择电路系统(例如，开关18A、开关18B、开关28A、开关28B)及电流镜电路系统46(46A、46B)。来自每一相应熔丝阵列32及34的比较器42的输出经传输到逻辑门48。当逻辑门48由控制信号(例如，“ON”信号)启用时，来自逻辑门48的输出能够响应于基于每一熔丝单元16(16A、16B)的每一设置电路20(20A、20B)的状态生成的信号的相应组合而转变。来自每一熔丝阵列32及34的设置电路20可经由相应开关18及28耦合到相应比较器42。当被接通时，相应开关18将相应设置电路20电耦合到相应开关28且相应开关28将相应开关18及相应设置电路20两者电耦合到电流镜电路系统46。

为了感测设置电路20的状态，控制器8可将控制信号(例如，“ON”信号、启用信号、偏置电压)传输到逻辑门48及开关44以激活电路系统。通过传输控制信号，控制器8既为逻辑门48对输入敏感做好准备又激活电流镜电路系统46。

在一些情况下，传输到每一相应开关44的控制信号不是数字“ON”电平。开关44可从生成电路系统30(30A、30B)接收模拟偏置电压电平(Vbias)。当接收偏置电压作为控制信号时，每一开关44可能不会完全关掉，从而容许涓流电流传输到所述电路系统的其余部分(例如，耦合到相应漏极路径的开关44下游的电路)。涓流电流可对每一比较器42的节点进行预充电。可存在生成Vbias电压的多种合适方式，包含如图3及图4中所展示的生成电路系统30。生成电路系统30可使用具有设置单元20的熔断电阻值与设置单元20的未熔断电阻值之间的电阻值的可编程电阻器56。用对应于设置电路20的熔断状态与未熔断状态的电压之间的电压对比较器42进行预充电可帮助减少用于每一相应感测操作的持续时间，因为感测操作等待电压在比较器42处稳定所使用的时间更少。

为了阐明起见，每一生成电路30包含开关54(54A、54B)及可编程电阻器56(56A、56B)。应注意，可编程电阻器56A及56B可具有不同电阻值，尽管两者在图3及图4中被描绘为“R1”，且因此可分别对每一可编程电阻器56进行编程。当开关54具有与开关44基本上类似或相等的大小时，从开关44传输到比较器42A(例如，到节点52B)的电流(Ibias)具有由系统电压(VDD)、相应开关44的栅极-源极电压(V_gs)与可编程电阻器56的电阻(R1)之间的关系界定的值。这种关系被展示在方程式1中。应注意，开关44、54、58等中的每一者被展示为n沟道MOSFET装置(NMOS)或p沟道MOSFET装置(PMOS)。应注意，不同类型或数量的切换装置可用于提供涓流电流及/或本文中所描述的其它操作。

控制器8可在与用于将控制信号传输到开关44不同的时间将控制信号传输到逻辑门48。当导通(例如，被激活)时，电流镜电路系统46可将从相应熔丝阵列32及34递送到其的电流传输到相应比较器42的输入。当传输电流时，可基于熔丝电阻20(Rfuse)及通过节点52A的偏置电流(VfzCom)来调整经传输电流。应注意，熔丝电阻20A及偏置电流VfzComA影响传输到比较器42A的电流，且熔丝电阻20B及偏置电流VfzComB影响传输到比较器42B的电流。这个调整可遵循方程式2中的关系。通过遵循这种关系，供应到相应比较器42的电流可能对设置电路20、熔丝单元16、熔丝门阵列23及/或34等所做的电容变化不太敏感。电容变化可包含因温度偏移及/或材料退化所致的电容变化。

当熔丝单元16中的一者的Ifuse的值等于或基本上类似于Ibias(例如，Ifuse＝Ibias)时，相应比较器42的两个输入相同或基本上类似(例如，在彼此的阈值电流量内，相差小于1.0毫安[mA])。如果假设开关44的栅极-源极电压(Vgs(NMOS))等于或基本类似于开关58(58A、58B)中的对应者的电压(Vgs(PMOS))，那么设置单元20的电阻(Rfuse)可等于或基本上类似于可编程电阻56中编程的电阻值(R1)(例如，Vgs(NMOS)＝～Vgs(PMOS))。然而，当设置单元20的电阻(Rfuse)大于可编程电阻56中编程的电阻值(R1)时，来自设置单元20的电流(Ifuse)小于来自开关44的偏置电流(Ibias)。因此，对应比较器42的对应VfzCom电压值可小于由从对应开关44传输的Ibias产生的电压(Vgs(NMOS))，从而引起比较器42输出逻辑高电压值(例如，“1”)。当设置单元20的电阻(Rfuse)小于可编程电阻56中编程的电阻值(R1)时，来自设置单元20的电流(Ifuse)可大于来自开关44的偏置电流(Ibias)。因此，对应比较器42的对应VfzCom电压值大于由从对应开关44传输的Ibias产生的电压(Vgs(NMOS))，从而引起比较器42输出逻辑低电压值(例如，“0”)。应注意，可使用方程式1及/或方程式2来确定来自设置单元20的电流(Ifuse)及来自开关44的电流(Ibias)。可使用方程式3及/或方程式4中所展示的关系来确定VfzCom电压值及Vgs(NMOS)电压值。应注意，一些值，例如MOS晶体管的沟道长度调制因子(λ)及增益因子(μCoxW/2L)表示与开关44、熔丝阵列32、熔丝阵列34等的特定装置构造相关联的材料常数，且因此可基于所使用的特定电路而变动。

I_fuse＝μCoxW/2L(Vgs(NMOS)-V_t(NMOS))²(1+λVfzComA) [3]

I_ds＝I_bias＝μCoxW/2L(Vgs(NMOS)-V_t(NMOS))²(1+λVgs(NMOS)) [4]

经由开关44传输的Ibias电流通常基于电流源来生成。基本上恒定的电压，例如系统高电压(VDD)可经提供到可编程电阻器56以形成电流源。可编程电阻器56的电阻值可至少对于感测操作保持恒定，且因此从组件输出到开关44中的对应者的电压在感测操作内是恒定的。应注意，可编程电阻器56可使其电阻随时间改变以补偿熔丝阵列32、34的电阻变化，例如响应于可能随时间发生在熔丝阵列32、34的相应熔丝上的材料退化而降低其电阻。实际上，可编程电阻器56可基于其对应熔丝阵列的相应电阻而编程为不同电阻值。例如，当熔丝阵列34具有低于熔丝阵列32的平均切换电阻值的平均切换电阻值时，可编程电阻器56B可被编程为比可编程电阻器56A低的电阻值。

为了帮助执行感测操作，电流镜电路系统46可从每一设置电路20接收输出且可将具有类似或相等值的电信号递送到每一比较器42。每一电流镜电路46A及46B可分别互连以形成第一节点52A及第二节点52B。节点52响应于对应开关44传输Ibias而容许激活电流镜电路系统46。在一些情况下，感测可通过将系统逻辑高电压选择性地传输到开关44及/或开关54来转变。通过将电流镜电路系统46的操作与开关44的操作联合，电流镜电路系统46在感测期间接收信号，但在不感测时可接收更少信号。这可降低熔丝读出电路12A的功率消耗，因为在不执行感测时及/或在感测操作之间消耗更少功率，这又可降低电子装置10的功率消耗。

在已经过例如容许电压稳定的合适时间量(例如，1微秒(μs)、任何定义的时间量)之后，或响应于命令或其它触发，控制器8可接通额外开关用于感测，包含对应于目标熔丝单元16的开关18及开关28。在这个实例中，目标熔丝单元是熔丝单元16A及熔丝单元16B。应注意，后续或先前感测操作可用于感测熔丝阵列32及/或熔丝阵列34的其它设置电路20。额外熔丝单元16及/或熔丝阵列32及34的装置经由其它门及熔丝块50(50A、50B)来表示。

当开关被激活时，每一熔丝阵列32及34将相应信号输出到对应比较器42。如果设置电路20完整且未熔断，那么所述信号可为逻辑低电压值(接地，VSS)。当传输具有逻辑低电压值的信号时，所述信号具有不匹配(例如，小于、不同于)提供到相应比较器42的参考电压值(例如，VDD)的电压值的电压值。因此，比较器42可基于作为输入接收的电压之间的差(例如，根据以下方程式：VDD-VSS＝VDD)来输出逻辑高电压值。然而，当设置电路20熔断且不完整时，所述信号可为逻辑高电压值(VDD)。当传输具有逻辑高电压值的信号时，所述信号具有匹配或基本上等于提供到相应比较器42的参考电压值(例如，VDD)的电压值(例如，在其阈值电压内)的电压值。因此，比较器42可基于作为输入接收的电压之间的差(例如，根据以下方程式：VDD-VDD＝0＝VSS)来输出逻辑低电压值。

比较器42中的每一者可生成指示设置电路20A及20B的状态的输出。实际上，当相应设置电路20未熔断时，未熔断的设置电路20的电阻停止及/或衰减信号，由此阻止信号传输到相应开关18。如果一或多个信号通过，那么所述信号可能具有可忽略不计的值。相应比较器42可接收来自熔丝阵列32及34中的任一者的一个信号及来自均具有基本上类似的电压值(例如，相等电压值)的参考电压源(VDD)的一个信号。响应于两个逻辑高信号，比较器42将指示检测不到电压差的逻辑低电压值输出到逻辑门48。然而，当设置电路20熔断时，比较器42可接收具有不同电压值的两个信号，且因此可将指示检测到电压差的逻辑高电压值输出到逻辑门48。这可能类似地适用于使用接地电压来取代逻辑高电压值作为参考电压源。然而，在这个实例中，比较器的输入可经交换，使得比较器42的负端子接收参考电压且比较器42的正端子接收来自对应熔丝阵列32或34的输出。

当逻辑门48从相应比较器42接收差分感测结果信号时，如果逻辑门48的所有三个输入被逻辑门48检测为逻辑低电压值(例如，0-0-0)，那么逻辑门48输出指示两个设置电路20均未熔断的逻辑低电压值信号。然而，如果来自相应比较器42的任一输出或两个输出是逻辑高电压值(例如，0-1-1、0-1-0、0-0-1)，那么逻辑门48输出指示一或两个设置电路20熔断的逻辑高电压值信号。这个熔丝读出电路12A改进差分感测操作，因为熔丝读出电路12A可在感测期间检测设置电路20的状态而无需使用熔断的设置电路20(例如，熔断的熔丝)作为参考。

由于每一比较器42的差分感测是相对于共同参考电压(例如，VDD)执行，因此最终结果仅受感测操作的持续时间内发生的电容变化忽略不计地影响。实际上，使用熔丝读出电路12可降低熔丝阵列32与电流镜电路46A之间及/或熔丝阵列34与初始化电路46B之间的节点(例如，节点52A)的变化寄生信号及/或电容的可能性。在一些情况下，熔丝感测操作可在定义的感测持续时间(例如，最小感测时间)内执行以减少可能影响感测操作的寄生信号(即，泄漏电流)或电容变化的发生。

应注意，熔丝读出电路12A使用基于到系统的电压源(例如，VDD)的电连接生成的来自熔丝单元16的信号。比较从熔丝阵列32及/或熔丝阵列34传输的经生成信号与具有基本上类似的逻辑高电压值(VDD)的信号。这种组件布置使相应设置电路20的电阻能够与可编程电阻器56的电阻进行比较以确定相应熔丝的状态是熔断还是未熔断。未熔断的设置电路20的电阻可为1兆欧(MΩ)、2MΩ或大于开关44在被接通时(例如，处于导通位置、处于闭合状态、处于传输状态)的电阻的任何合适电阻。

另外或替代地，使用这些系统来检测熔丝阵列32及34中的熔丝的状态可减少检测熔丝状态所花费的总时间量。例如，一旦适当地操作(例如，接通、关掉)每一组件，感测就会以相对被动的方式发生。以这种方式，一个时控循环可用于接通或关掉某些开关及逻辑门48，且另一时控循环可用于感测来自逻辑门48的输出以识别设置电路20的状态。但是，可不使用额外时控循环，因为可省略响应于信号的上升或下降沿而触发的中间触发器电路系统、逻辑门等。这表示比先前检测方法相对更简化的感测操作。

在一些情况下，可在感测熔丝状态之前执行预充电操作。这可将时控循环添加到感测操作，例如，以在施加预充电信号或启用预充电电路系统之后，使电压能够在互连节点内、在组件处等稳定。参考图4进一步论述预充电系统。

图4是说明熔丝读出电路12B的电路组件的示意图。如图4中所展示，熔丝读出电路12B包含上文参考图3所论述的电路系统及额外预充电装置62(62A、62B)，因此本文中依赖于与图3的电路系统相关的描述。应注意，预充电装置62、开关44、开关66(66A、66B)、开关68(68A、68B、68C)及/或任何所描绘晶体管可为任何合适切换装置，例如晶体管、金属氧化物半导体场效应晶体管(MOSFET)等。实际上，预充电装置62还可包含p型装置、n型装置或两者，或任何合适开关，或任何合适开关组合，只要它们用于执行本文中所描述的操作即可。比较器42中的每一者可包含开关66。

预充电装置62包含电流镜电路系统46及额外开关68(68A、68B、68C)。当被接通时，开关68将开关70(70A、70B)电耦合到开关44(44A、44B)及逻辑低电压源(接地，VSS)。当开关44导通时，电信号从逻辑高电压源(VDD)传输到开关70，由此对相应节点52(例如，节点52A、节点52B)进行充电。熔丝读出电路12B还包含开关76，所述开关76可至少部分地与开关44被接通的持续时间同时接通以将比较器42耦合到逻辑低电压源、系统接地或系统参考电压。

在预充电操作的持续时间内，分别通过“PRE-CHARGE”控制信号接通预充电装置62。当为预充电操作接通时，预充电装置62传输电信号以增加使预充电装置62的装置相互耦合的节点电压。预充电装置62将电信号供应到电流镜电路系统46以增加第一节点52A、第二节点52B或两者的电压。预充电操作可继续直到经过合适时间量以增加第一节点52A及/或第二节点52B的电压。

合适时间量的指示可经存储在存储器中且由控制器8来存取。合适时间量可先前已从装置测试操作确定。控制器8可管理计数器或时间以跟踪在执行预充电操作时经过的持续时间，可使用时钟上升或下降沿来跟踪在执行预充电操作时经过的持续时间等。在一些情况下，合适时间量可根据时钟上升或下降沿来定义。分配给预充电操作的持续时间的结束可与预充电装置62的节点电压在比预充电操作开始时的电压电平大的电压电平下的稳定对准。

节点52的电压值可基本上等于逻辑高电压源(VDD)。基于这些电压生成的电信号可传输到相应比较器42以用于比较。具有类似或相等电压的节点52使比较器42能够执行共模比较。逻辑高电压源(VDD)的电压值可为可由逻辑门48检测为逻辑高值(例如，逻辑高，1)的值。

当用于开关的晶体管或装置是相反类型(例如，n型MOS对比p型MOS)，例如开关44及68时，经传输以接通开关68及44的控制信号可具有相反或不同极性及/或电压值。应注意，某些逻辑门及装置被展示为包含在实例系统及方法中。然而，应理解，逻辑门及/或装置的替代或额外组合可用于执行与本文中所描述的那些操作相同或类似的操作。

通过采用上文所描述的熔丝读出电路12，与感测熔丝的其它方法相比，可更有效地读取半导体装置或硅裸片，所述半导体装置或硅裸片使用熔丝阵列32或34来存储关于所述装置或硅裸片的某些信息。即，对熔丝读出电路12B进行预充电可改进熔丝读出电路12准确地检测熔断的熔丝(例如，熔丝单元16)、未熔断的熔丝、有缺口或损坏的熔丝的状态等的能力。另外，由熔丝读出电路12执行的共模熔丝读取可使所述电路能够准确地检测到一个熔丝已熔断，即使当另一熔丝本应熔断而未熔断时。即，一个熔丝不能熔断并不妨碍熔丝读出电路12将指示所述熔丝中的一者熔断的数据提供到其它装置的能力。

为了进一步阐明感测，图5是用于执行感测操作以识别熔丝状态且在另一计算操作中使用来自感测操作的结果的过程80的流程图。控制器8在下文被描述为经由使用熔丝读出电路12执行的操作执行过程80，但应理解，任何合适处理电路系统可另外或替代地执行过程80，包含额外控制电路系统、专用存储器控制器、一或多个处理器等。此外，虽然过程80在下文被描述为按照特定顺序执行，但应理解，任何合适顺序可用于执行过程80的个别操作。

在框82处，控制器8可确定执行感测操作以检测对应于熔丝阵列32及34的两个设置电路20的状态。控制器8可响应于来自电子装置10的软件或另一硬件的命令，响应于生成的中断信号等而确定执行感测操作。为了使用熔丝读出电路12B来执行感测操作，在框84处，控制器8可传输预充电控制信号。应注意，当控制器8使用熔丝读出电路12A而不是使用熔丝读出电路12B来感测熔丝状态时，可跳过框84。在控制器8使用熔丝读出电路12A及熔丝读出电路12B两者的情况下，控制器8可执行框84的操作，但所述操作可能影响熔丝读出电路12B而不会影响熔丝读出电路12A。

在框84处，控制器8可在定义的持续时间内接通开关68以对熔丝读出电路12B的节点进行预充电。可存在控制器8将控制信号传输到开关68A的时间量与传输到开关68B的时间量不同的一些情况。例如，在不同持续时间内传输控制信号可使开关68在不同持续时间内保持闭合，由此改变每一组相应节点在执行感测之前必须预充电的时间。这可容许熔丝读出电路12的节点的子集比其它节点充电更长时间。通过改变充电的持续时间，控制器8可补偿熔丝读出电路12及/或熔丝阵列32及34的电路系统的部分之间的材料及/或性能差异。

在框86处，控制器8可传输开关控制信号以接通或关掉熔丝读出电路12的一或多个开关。可传输多于一个开关控制信号。在框86处控制的开关可包含任何合适开关。例如，开关76、44A及44B可至少部分地在关掉开关68A、68B及68C的同时(例如，在完成预充电操作时关掉)使用控制信号及/或偏置电压来接通。

框86的操作可至少部分地与框88及90的操作同时执行。在框88处，控制器8可传输另一开关控制信号以接通或关掉相应熔丝阵列32及34的一或多个开关。例如，可使用接通开关18A及28A的一或多个控制信号来激活熔丝阵列32的电路系统以感测设置电路20A。其它门及熔丝50A的电路系统可保持电断开以免影响感测操作。如果重叠是非期望的，那么熔丝读出电路12的部分的交错激活可有助于不使感测与稳定时间重叠。

在框90处，控制器8可将逻辑门控制信号传输到逻辑门48以启用来自相应熔丝阵列32及34的信号以改变来自熔丝读出电路12A及/或熔丝读出电路12B的输出。控制器8可等待传输逻辑门控制信号直到经过适合于电压稳定的持续时间。在一些情况下，控制器8可在与在框86及/或框88处传输控制信号相同或基本上类似的时间将控制信号传输到逻辑门48。在这些情况下，来自逻辑门48的输出可在熔丝读出电路12A及/或熔丝读出电路12B内的节点的电压稳定时改变，且因此控制器8可等待一段时间直到输出值稳定才针对感测操作进行最终测量。

在框92处，控制器8可从熔丝读出电路12A及/或熔丝读出电路12B接收输出且可基于输出值及/或熔丝阵列32及/或34的历史性能来调整电子装置10的操作。例如，当检测到阈值数目种熔丝状态时，控制器8可比较成功或失败率与作为检测结果的预期。控制器8可存取(例如，存储在存储器中，否则控制器8可存取)熔丝状态的预期分布且可使用熔丝状态的预期分布来确定检测质量何时相对于先前检测质量(例如，在更早时间)降低。例如，熔丝状态的预期分布可包含操作熔丝的数量(例如，有多少熔丝正在工作)、非或次操作熔丝的数量(例如，有多少熔丝不合需要的操作)、停用的熔丝的数量(例如，有多少熔丝被有意停用或期望设置为停用或非操作、熔断状态)、指示逻辑高状态(例如，熔断)的熔丝的数量或指示逻辑低状态(例如，未熔断)的熔丝的数量的预期指示。控制器8可执行其它分析。以这种方式，控制器8可接收经感测信号(例如，来自逻辑门48的输出)，将信号值与当前性能相关联，确定当前性能与预期性能存在偏差，且基于当前性能与预期性能的偏差确定适用于操作的调整。

作为结果或基于控制器8对熔丝状态的分析，可改变电子装置10的一或多个操作。例如，当控制器8认为操作及/或熔丝状态分布是如所期望(例如，分布在与目标分布的分布偏差的阈值量内)时，控制器8可照常继续电子装置10的操作。因此，控制器8可继续检测熔丝阵列32及34的熔丝的状态。

然而，当控制器8认为操作是非期望的及/或熔丝状态分布不合适时，控制器8可生成警报以通知操作者或触发电子装置10的一部分或操作以补救非期望的操作及/或不合适的熔丝状态分布。在一些情况下，这可能涉及用于感测的电压源的值的调整、熔丝读出电路12A及/或熔丝读出电路12B的一部分的阻抗或电阻的调整(例如，以抵消影响感测操作的寄生电容)等。控制器8可另外或替代地以基于特定偏差或非期望操作定义且存储在存储器中(例如，在查找表中)的方式进行响应。例如，控制器8可参考查找表或以其它方式存储及可存取的值，以基于所述差异(例如熔丝状态检测操作的预期与实际成功/失败率之间的差异)来确定对电子装置10的操作进行的调整。

如上所述，熔丝读出电路12A及/或熔丝读出电路12B包含逻辑门48。当一个(或两个)熔丝熔断时，逻辑门48的输出为低。这个输出可用于获得高熔丝熔断成功率。例如，如果单熔丝熔断成功率为90％，那么包含逻辑门48(例如，使用OR函数)可将成功率增加到99％。在测试期间，开关28可用于确定设置电路20A或20B是否成功地(即，适当地)熔断。在正常读取操作中，两个开关28被接通。然而，在单熔丝读取及/或单熔丝读取测试期间，开关28中的一者被接通且另一者被关掉，例如当测试设置电路20A或设置电路20B时。以这种方式操作电路迫使输出中的一者进入设置电路20的“未熔断”状态，从而使另一输出能够控制逻辑门48的单个输出的状态。因此，可单独地获得熔丝阵列32及34的任何熔丝的熔丝状态信息，由此通过增加感测的灵活性来改进熔丝读出操作。

在一些情况下，来自比较器42的输出可传输到基于启用或导通信号来选择性地容许将输出传输到控制器8的相应守门人逻辑门。这与逻辑门48的操作类似，因为逻辑门48用于转变熔丝读出电路12实际上输出指示感测操作的信号的能力。在这个实例中，可存在耦合到来自比较器42的输出以容许将每一熔丝阵列的单独输出类似地转变为控制器8的输出的逻辑门48中的相应者。这种布置(例如，来自比较器42的输出具有逻辑门48中的相应者的情况)可向控制器8提供分别识别设置电路20的逻辑状态的两个信号输出。

本公开的技术效果包含用于感测熔丝的状态的减少的检测持续时间。为此，所描述系统及方法提供一种熔丝读出电路，所述熔丝读出电路使用电流镜及比较器来比较第一熔丝的电阻及电流与目标电阻及电流(即，通过电压比较或其它合适方法)以确定第一熔丝的状态。熔丝读出电路对第二熔丝(例如，在不同熔丝阵列、电子装置的不同位置、同一熔丝阵列或其它合适位置中)进行相同操作以确定第二熔丝的状态。为了最终化来自熔丝读出电路的输出，熔丝读出电路比较第二熔丝的状态与第一熔丝的状态以生成最终输出。因此，这些系统及方法提供一种检测两个熔丝何时均未熔断的方式，这是对先前方法的改进。

使用这些系统及方法可能存在其它优点。例如，当使用预充电操作来对供应到熔丝读出电路系统的电压进行预充电时，可减少用于执行这些感测操作(即，检测操作)的时间。对熔丝读出电路系统进行预充电，使得熔丝读出电路系统的一或多个节点处于在量值上更接近逻辑门及/或比较器的切换电压的电压，可减少用于改变熔丝读出电路的输出的时间，因为更少时间用于使逻辑门及/或比较器达到切换电压。额外或替代益处可包含如上文所描述的感测系统及方法可如何使用更少熔断熔丝来执行感测操作。这些感测系统及方法的读取准确度可为其它系统及方法的改进，因为熔丝读取电压的电阻与熔丝状态读取操作的逻辑方向相同。所述益处还可包含改进对装置泄漏信号(例如，信号泄漏)的敏感性，因为未选定熔丝(例如，与未选定熔丝相关联的晶体管)具有负的栅极-源极及漏极-源极电压，这可抵消及/或补偿装置泄漏信号。

虽然本公开可具有各种修改及替代形式，但特定实施例已在附图中以实例方式展示且已在本文中进行描述。然而，应理解，本公开并非意在限于所公开的特定形式。而是，本公开意在涵盖落入如由所附权利要求书界定的本公开的精神及范围内的所有修改、等效物及替代物。

本文中所提出及主张的技术被引用且应用于可论证地改进本技术领域的实际性质的实质对象及具体实例且因而并非抽象的、无形的或纯理论的。此外，如果附在本说明书末尾的任何权利要求含有指定为“用于执行[功能]…的部件”或“用于执行[功能]…的步骤”的一或多个元件，那么此类元件意在根据35U.S.C.112(f)进行解释。然而，对于含有以任何其它方式指定的元件的任何权利要求，此类元件并非意在根据35U.S.C.112(f)进行解释。

Claims (20)

1.一种熔丝读出电路，其包括：

电流镜，其经配置以从包括待感测熔丝的熔丝门阵列的一部分接收输出，其中所述电流镜包括形成第一节点及第二节点的连接；及

比较器，其经耦合到所述电流镜，其中所述比较器包括耦合到所述第一节点的第一输入及耦合到所述第二节点的第二输入，且其中所述比较器经配置以当选择所述熔丝门阵列的所述部分时生成指示所述熔丝的状态的输出。

2.根据权利要求1所述的熔丝读出电路，其中所述比较器经配置以当选择所述熔丝门阵列的所述部分时且当参考电压被容许传输到所述比较器时生成指示所述熔丝的所述状态的所述输出。

3.根据权利要求1所述的熔丝读出电路，其包括经配置以接收启用信号的逻辑门，其中所述启用信号容许所述逻辑门响应于所述输出而传输额外输出。

4.根据权利要求3所述的熔丝读出电路，其包括额外电流镜及额外比较器，其中所述额外电流镜及所述额外比较器两者生成指示额外熔丝的状态的输出，且其中所述逻辑门的所述额外输出还基于指示来自所述额外比较器的所述额外熔丝的所述状态的所述输出。

5.根据权利要求1所述的熔丝读出电路，其包括预充电装置，其中所述预充电装置将电信号供应到所述电流镜以增加所述第一节点、所述第二节点或两者的电压。

6.根据权利要求5所述的熔丝读出电路，其中在所述熔丝门阵列的所述部分被接通用于感测之前接通所述预充电装置。

7.根据权利要求6所述的熔丝读出电路，其中在所述熔丝门阵列的所述部分被接通用于感测之前关掉所述预充电装置。

8.根据权利要求5所述的熔丝读出电路，其中所述预充电装置被接通的持续时间与相关联于相同感测操作的额外预充电装置不同。

9.一种半导体装置，其包括：

熔丝读出电路，其包括耦合到第一比较器的第一电流镜及耦合到第二比较器的第二电流镜，其中所述第一比较器及所述第二比较器两者将信号输出到逻辑装置的相应输入；及

控制器，其经配置以：

操作所述第一电流镜以接收与第一熔丝相关联的第一电流且操作所述第二电流镜以接收与第二熔丝相关联的第二电流，其中所述第一电流镜将所述第一电流输出到所述第一比较器，且其中所述第二电流镜将所述第二电流输出到所述第二比较器；

启用所述逻辑装置来传输指示来自所述第一比较器的第一输出及来自所述第二比较器的第二输出的信号；且

至少部分地基于从所述逻辑装置传输的所述信号来调整电路的操作。

10.根据权利要求9所述的半导体装置，其中所述控制器经配置以：

接收所述信号；

将所述信号的值与当前性能相关联；

确定所述当前性能与预期性能存在偏差；且

基于所述当前性能与所述预期性能的所述偏差来确定适用于所述操作的调整。

11.根据权利要求9所述的半导体装置，其中所述控制器经配置以：

操作第一预充电装置及第二预充电装置以对所述第一电流镜及所述第二电流镜进行预充电；且

在对所述第一电流镜及所述第二电流镜进行预充电之后，操作所述第一电流镜以接收所述第一电流且操作所述第二电流镜以接收所述第二电流。

12.根据权利要求11所述的半导体装置，其中所述第一预充电装置及所述第二预充电装置各自包括p型晶体管，且其中所述第一预充电装置及所述第二预充电装置经操作以至少部分地通过将第三预充电装置电耦合到接地同时将所述第三预充电装置电耦合到所述第一预充电装置及所述第二预充电装置来对所述第一电流镜及所述第二电流镜进行预充电。

13.根据权利要求11所述的半导体装置，其中所述控制器经配置以至少部分地通过发送预充电信号以对节点进行预充电来操作所述第一预充电装置及所述第二预充电装置。

14.根据权利要求13所述的半导体装置，其中所述逻辑装置包括与非逻辑门，所述与非逻辑门经配置以当所述第一熔丝及所述第二熔丝两者未熔断时输出包括逻辑低电压电平的所述信号。

15.一种方法，其包括：

操作第一电流镜以接收由指示第一熔丝的状态的值特性化的第一电流，其中所述第一电流镜将所述第一电流输出到第一比较器；

操作第二电流镜以接收由指示第二熔丝的状态的值特性化的第二电流，其中所述第二电流镜将所述第二电流输出到第二比较器；

操作逻辑装置以传输指示来自所述第一比较器的第一输出及来自所述第二比较器的第二输出的信号；及

从所述逻辑装置接收所述信号且存储所述信号的值的指示。

16.根据权利要求15所述的方法，其包括：

在第一持续时间内对所述第一电流镜进行预充电；及

在与所述第一持续时间不同但与所述第一持续时间部分地重叠的第二持续时间内对所述第二电流镜进行预充电。

17.根据权利要求15所述的方法，其中所述操作所述第一电流镜以接收所述第一电流发生在所述第一电流镜的预充电之后。

18.根据权利要求15所述的方法，其包括：

接收所述信号；

将所述信号的所述值与当前性能相关联；

确定所述当前性能与预期性能存在偏差；及

基于所述当前性能与所述预期性能的所述偏差来确定适用于另一电路的操作的调整。

19.根据权利要求15所述的方法，其包括：

接收由半导体装置的软件生成的指令；

响应于所述指令而确定执行感测操作；及

响应于确定执行所述感测操作，激活控制信号以操作所述第一电流镜以接收所述第一电流且操作所述第二电流镜以接收所述第二电流。

20.根据权利要求19所述的方法，其包括：

至少部分地与操作所述第一电流镜以接收所述第一电流同时操作第一熔丝阵列以生成所述第一电流；及

在经过适合于所述第一电流镜将所述第一电流递送到所述第一比较器的持续时间之后，操作所述第一熔丝阵列以停止所述第一电流的生成。

Images