CN112863585B - 用于电子装置的差分熔丝读出电路 - Google Patents

Abstract

本公开涉及用于电子装置的差分熔丝读出电路。一种电路可包含电压线及锁存电路。所述锁存电路的特征可在于开关电压阈值且可耦合到所述电压线。所述锁存电路可产生用以确定熔丝的状态的输出。所述电路还可包含经由所述电压线耦合到所述锁存电路的产生电路，其中所述产生电路经配置以将所述电压线预充电到系统逻辑低电压与所述开关电压阈值之间的第一电压。

Description

用于电子装置的差分熔丝读出电路

技术领域

本公开涉及用于电子装置的差分熔丝读出电路。

背景技术

此部分旨在向读者介绍可能与本发明技术的各个方面相关的技术领域的各个方面，这些方面在下文中描述和/或要求。相信此论述有助于向读者提供背景信息以促进对本发明的各方面的更好理解。因此，应理解，应鉴于此来阅读这些陈述，而不是作为对现有技术的认可。

一般来说，电子装置，例如半导体装置、存储器芯片、微处理器芯片、图像芯片等等，可包含用于存储信息的熔丝的集合。举例而言，电子装置，例如半导体管芯，可包含一或多个熔丝阵列(例如，经编程以存储信息的熔丝或反熔丝的集合或网络)。电子装置可将一或多个熔丝阵列包含在相应电子装置内的一或多个位置中以为相应电子装置的不同电路组件提供支撑。举例而言，熔丝阵列可用于为集成于半导体管芯上的电路提供电压漂移或提供有关半导体管芯上的相应电路组件的信息(例如，冗余信息、晶片批号、管芯批号、晶片上的管芯方位)。

为了节省空间且使电子装置更紧密，用于电子元件的不同电路组件的熔丝阵列可定位于电子元件中的一个位置中，由此替换其它设计中位于整个装置的离散熔丝。半导体管芯可从熔丝阵列读取信息(例如，冗余信息、晶片批号、管芯批号、晶片上的管芯方位)且将所述信息发射到安置于电子装置内的某一位置处的相应电路组件。

出于这种考虑，应注意，电子装置的条件会影响熔丝读数过程的可靠性。举例而言，电源的条件或设定(例如，其输出)，例如在装置启动、初始化或配置之后的稳定周期期间，可导致错误熔丝读取。任何此类读取错误可在整个装置操作中导致持续性问题，直到下次启动、初始化或配置为止。因此，需要提供用于确保精确及高效的熔丝读取操作的改进系统和方法。然而，这些改进系统及方法可耗费相对较长的时间量来读取熔丝状态，例如，归因于用于将再生锁存电路充电到开关阈值以使得能够读取与熔丝状态相关联的输出的时间量。以此方式，可能需要提供用于改进(例如，减少)用以执行熔丝读取操作的时间段的系统和方法。

发明内容

在一个方面中，本申请提供一种电路，其包括：电压线；锁存电路，其特征在于开关电压阈值且耦合到所述电压线，其中所述锁存电路经配置以产生用以确定熔丝的状态的输出；和产生电路，其经由所述电压线耦合到所述锁存电路，其中所述产生电路经配置以将所述电压线预充电到系统逻辑高电压与所述开关电压阈值之间的第一电压。

在另一方面中，本申请进一步提供一种半导体装置，其包括：差分熔丝读出电路，其经配置以检测熔丝阵列的熔丝的状态，其中所述差分熔丝读出电路包括特征在于开关电压阈值的锁存电路；和控制系统，其经配置以：将预充电信号发送到所述差分熔丝读出电路，其中所述预充电信号经配置以将与所述熔丝相关联的第一电压线预充电到系统逻辑低电压与所述开关电压阈值之间的第一电压；且将读取信号发送到经配置以放大所述第一电压线上存在的电压信号的所述锁存电路，其中在发送所述预充电信号之后发送所述读取信号。

在又一方面中，本申请进一步提供一种方法，其包括：将预充电信号发射到差分熔丝读出电路，其中所述预充电信号经配置以将与熔丝相关联的第一电压线预充电到系统逻辑低电压与开关电压阈值之间的第一电压，所述开关电压阈值与所述差分熔丝读出电路相关联；和将读取信号发射到经配置以放大所述第一电压线上存在的电压信号的锁存电路，其中在发送所述预充电信号之后发送所述读取信号。

附图说明

在阅读以下详细描述并且参考图式之后可更好地理解本公开的各个方面，在图式中：

图1为说明根据本公开的实施例的电子装置的简化框图，所述电子装置包含用于读取不同熔丝阵列中的熔丝的状态的差分熔丝读出电路；

图2为说明根据本公开的实施例的图1的电子装置中的差分熔丝读出电路及熔丝阵列的示意图；

图3为说明根据本公开的实施例的可为图1的电子装置中的差分熔丝读出电路的部分的电路组件的示意图；

图4说明根据本公开的实施例的表示图1的电子装置中的差分熔丝读出电路的第一操作情形的多个波形的时序图；

图5说明根据本公开的实施例的表示图1的电子装置中的差分熔丝读出电路的第二操作情形的多个波形的时序图；

图6说明根据本公开的实施例的表示图1的电子装置中的差分熔丝读出电路的第三操作情形的多个波形的时序图；

图7说明根据本公开的实施例的表示图1的电子装置中的差分熔丝读出电路的第四操作情形的多个波形的时序图；

图8说明根据本公开的实施例的可以是图1的电子装置中的差分熔丝读出电路的组件的一电路的示意图；

图9说明根据本公开的实施例的表示图1的电子装置中的差分熔丝读出电路的第五操作情形的多个波形的时序图；

图10说明根据本公开的实施例的图1的电子装置中的差分熔丝读出电路的不同操作阶段；

图11说明根据本公开的实施例的可为图1的电子装置中的第二实例差分熔丝读出电路的部分的电路组件；

图12说明根据本公开的实施例的表示图11的差分熔丝读出电路的第一操作情形的多个波形的时序图；

图13说明根据本公开的实施例的表示图11的差分熔丝读出电路的第二操作情形的多个波形的时序图；

图14说明根据本公开的实施例的表示图11的差分熔丝读出电路的第三操作情形的多个波形的时序图；

图15说明根据本公开的实施例的表示图11的差分熔丝读出电路的第四操作情形的多个波形的时序图；

图16说明根据本公开的实施例的表示图11的差分熔丝读出电路的第五操作情形的多个波形的时序图；

图17说明根据本公开的实施例的可为图1的电子装置中的第三差分熔丝读出电路的部分的电路组件；

图18说明根据本公开的实施例的耦合在第一电压源、第二电压源及图17的第三差分熔丝读出电路之间的产生电路的实例的电路图；

图19为根据本公开的实施例的图18的产生电路的实例电阻器的电路图；且

图20为根据本公开的实施例的用于确定何时调整图19的电阻器的电阻的过程的流程图。

具体实施方式

在介绍本公开的各种实施例的元素时，词“一个”、“一种”和“所述”意图表示存在这些元素中的一个或多个。术语“包括(comprising)”、“包含(including)”和“具有”意图是包括性的且意味着可能存在除了所列元素之外的额外元素。本文中描述的本发明实施例的一或多个特定实施例将在下文描述。在努力提供这些实施例的简明描述的过程中，实际实施方案的所有特征可能并不都在说明书中进行描述。应了解，在任何此类实际实施方案的展开中，如在任何工程或设计项目中一样，必须制定许多实施方案特定的决策以实现研发者的具体目标，例如服从系统相关的和商业相关的约束，所述约束可以从一个实施方案到另一个实施方案变化。此外，应了解，此类开发工作可能是复杂且耗时的，然而对于受益于本公开的一般技术人员来说，这些都是设计、构造和制造中的常规任务。

熔丝阵列可包含彼此并联耦合的熔丝或反熔丝的集合，使得熔丝或反熔丝可在其上存储可由电子装置(例如，半导体管芯、芯片)的其它电路组件使用的某些信息。为了确保正确地读出存储于每一熔丝上的数据，额外熔丝可用于存储存储于相应熔丝上的用于冗余的相同数据。因此，熔丝读出电路可存取与特定数据集相关联的两个熔丝以验证一个熔丝的数据读出是正确的。亦即，由于两个熔丝都存储用于冗余的相同数据，熔丝读出电路应从每一熔丝读取相同数据信号(例如，电压)，由此确认读取数据信号是准确的。

尽管冗余熔丝布局可提供用于确定读取数据是否正确的有效路径，但两个熔丝的读数可受各种条件影响，例如不良熔断的熔丝、带切口的熔丝等等。因此，为了确保熔丝有可能正确地熔断，可使用高于某一阈值的吸收电流来熔断熔丝。

为了改进分辨率(例如，与熔丝相关联的电流或电压量)及熔丝读出电路操作的速度，本公开包含差分熔丝读出电路，其使用从两个冗余熔丝获取的差分信号来验证从两个熔丝读取的数据是正确的。依赖于来自两个熔丝的差分信号，与从每一熔丝分开地读取数据的熔丝读出电路相比较，差分熔丝读出电路可在以较高速度读取高电阻熔丝(例如，弱熔断熔丝)的条件中提供改进可靠性。此外，差分熔丝读出电路能够使得用以熔断熔丝阵列中的熔丝的吸收电流减小，由此使得在熔丝阵列中使用的熔丝的覆盖面积及用以使差分熔丝读出电路能够读取熔丝数据的支持电路缩小。下文将参考图1到20论述关于差分熔丝读出电路的功能性的额外细节。

现转而参考图式，图1是可采用上文简单提及的差分熔丝读出电路12的电子装置10的简化框图。电子装置10可包含一或多个熔丝阵列14，其各自包含可根据其编程设定(例如，对于熔断或未熔断熔丝设定)存储信息的多个熔丝单元16。在一些实施例中，熔丝阵列14可物理地位于电子装置10的特定部分处(例如，在管芯内的中心部分或专用部分处)。

在一些实施例中，熔丝单元16可各自包含熔丝晶体管18及设定电路20(例如，对于反熔丝或栅-氧化物熔丝)。熔丝晶体管18可用于针对读取操作(例如，基于连接到读取电路)选择特定熔丝单元16。设定电路20可包含可表示信息的可配置电路(例如，氧化物层)。举例来说，熔丝单元16可为在所述单元未经编程或未熔断时提供相对较高电阻(例如，与开路相关联)的反熔丝或栅氧化物熔丝。在编程或熔断时，熔丝单元16可提供相对较低电阻(例如，与电短路相关联)，例如通过弱化或受损的氧化物层。

在一些实施例中，熔丝阵列14可包含可经编程以提供冗余或备份数据及/或用于并行读取数据的平行熔丝组。举例来说，熔丝阵列14可包含第一平行熔丝22及第二平行熔丝24。第一平行熔丝22及第二平行熔丝24可被编程有相同或冗余设定/图案以用于表示可在整个电子装置10中使用(例如，通过除熔丝阵列14以外的电路)的内容数据26(例如，冗余信息、晶片批号、管芯批号、晶片上的管芯方位、电压调整电平)。

为精确起见，电子装置10可与存储于第二平行熔丝24中的信息同时或并行地读取存储于第一平行熔丝22中的信息(例如，使用多个读取电路)。在某些实施例中，电子装置10可基于熔丝设定将内容数据26存储在熔丝阵列14中(例如，呈永久性或非易失性存储的形式)以供在一或多个指定情况下(例如，在装置通电、初始化、配置等等处)使用。在指定情况下，电子装置10可使用熔丝选择电路28(例如，一组开关)来存取(例如，基于将读取电路连接到其)一或多个目标熔丝单元16。熔丝选择电路28可将目标熔丝单元16连接到差分熔丝读出电路12。如下文将更详细地论述，差分熔丝读出电路12可从彼此相关联的两个熔丝读取数据以确定存储于每一相应熔丝单元16上的数据。

借助于实例，图2说明两个熔丝阵列32及34，使得第一平行熔丝22可为一个熔丝阵列32的部分，且第二平行熔丝24可为单独的熔丝阵列34的部分。两个熔丝阵列32及34可耦合到差分熔丝读出电路12。在一个实施例中，第一熔丝阵列32的熔丝单元16可存储数据，且第二熔丝阵列34的对应熔丝单元16可存储相同数据以充当冗余数据存储。在图2中所描绘的实例中，第一熔丝阵列32及第二熔丝阵列34各自包含256个熔丝单元16，且与将熔丝读取电路用于每一熔丝阵列32及34相反，差分熔丝读出电路12可能够从来自两个熔丝阵列32及34的每一熔丝单元16读取数据(例如，电压、状态)。

为了有效地确定差分信号，差分熔丝读出电路12可在所连接的熔丝熔断时从一个熔丝阵列接收正电压，且在对应连接的熔丝熔断时从其它熔丝阵列接收负电压。因此，在一个实例中，熔丝阵列32的熔丝单元16可耦合到正电压源(Vp)，且熔丝阵列34的熔丝单元16可耦合到负电压源(Vn)。尽管关于正电压源(Vp)及负电压源(Vn)详述差分熔丝读出电路12的以下描述，但本文中所描述的实施例还可采用替代这些电压源中的任一个的接地源。也就是说，正电压源(Vp)及负电压源(Vn)用于传达不同电压状态(例如，高及低)，且根据本文中所描述的实施例可使用其它合适的电压源及电平。

如下文将更详细地描述，通过使用差分熔丝读出电路12，电子装置10可以较高分辨率(例如，振幅电压越高，越表示存储于熔丝单元16中的实际数据)且以更快速度接收表示存储于熔丝单元16中的数据的数据信号。也就是说，与个别地发送存储于每一熔丝阵列32及34的每一熔丝单元16中的数据相反，表示存储于来自不同熔丝阵列32及34的熔丝单元16中的数据的信号之间的差可用于更精确地确定及验证每一熔丝单元16的熔丝状态(例如，熔断)或电压。此外，通过使用差分熔丝读出电路12，电子装置10可从两个不同熔丝阵列32及34同时读取熔丝单元16，由此消除在个别地读取每一熔丝单元16时执行的至少一个读取操作。

因此，由差分熔丝读出电路12检测到的数据信号中的改进分辨率准许在高速度下以较好精确度(例如，相对较高精确度)读取高电阻及非线性熔丝。此外，依赖于差分信号及基于时间的余量，差分熔丝读出电路12可以高速度更可靠地读取高电阻熔丝(例如，弱熔断熔丝)。因此，用于使熔丝单元16熔断的吸收电流可减小，且因此，这准许电子装置10中使用的个别熔丝单元16的覆盖面积积极缩小。与用于不同熔丝阵列的个别读出电路相比较，差分熔丝读出电路12以较高速度操作的能力可使能够设置于管芯上的熔丝的数目增大，由此实现较高密度管芯。

记住前述内容，图3说明绘示差分熔丝读出电路12的电路组件的示意图。如图3中所示，差分熔丝读出电路12可包含再生锁存电路42、涓流电流电路44、预选通装置46，及预充电装置48及49。在一个实施例中，来自每一熔丝阵列32及34的熔丝单元16(例如，熔丝A及熔丝B)可经由熔丝晶体管18耦合到用于选择特定熔丝单元16的差分熔丝读出电路12，及用于存取来自一组熔丝单元16的特定熔丝单元16的熔丝选择电路28。

再生锁存电路42可以是可增大相应熔丝单元16的所检测电压的感测放大器电路。在一个实施例中，再生锁存电路42可以是交叉耦合的p沟道及n沟道开关电路。借助于操作，当提供到再生锁存电路42的读取熔丝选通信号50断开或低(例如，0)时，对应于与来自熔丝阵列32及熔丝阵列34的所连接熔丝单元16相关联的电压的电压线52及电压线54分别漂移到对应于来自熔丝阵列32及熔丝阵列34的所连接熔丝单元16的电压的电压。然而，在读取选通信号50高时，再生锁存电路42可使用电压线52与电压线54之间的差分电压以放大对应电压信号。

在某些实施例中，在读取熔丝阵列32及熔丝阵列34中的一对熔丝的状态或电压之前，预充电装置48及49可接通电压线52及电压线54或将电压线52及电压线54电耦合到具有相应熔丝阵列32或34的对应熔丝单元16的相反极性的电压源。举例来说，预充电装置48可耦合到低电压源、负电压源(Vn)或接地，其与耦合到熔丝阵列32的熔丝A的正电压源(Vp)相比可为相反或不同极性。以相同方式，预充电装置49可耦合到高电压源(例如，正)，其与耦合到熔丝阵列34的熔丝B的负电压源(Vn)相比可对应于相反或不同极性。

应注意，预充电装置48及49可以是任何合适的开关装置，例如晶体管、金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor；MOSFET)等等。实际上，预充电装置48及49还可包含p型装置、n型装置，或两者，条件是其用于执行本文中描述的操作。此外，尽管图3的示意图说明以特定方式耦合到熔丝阵列32及34的熔丝单元16的正电压源(Vp)及负电压源(Vn)，但应理解，可根据本文中呈现的实施例采用任何合适的电压源。

记住前述内容，图4说明描绘电压线52及电压线54的预期电压信号的时序图60，所述预期电压信号可在熔丝读取操作期间在来自熔丝阵列32的熔丝A及来自熔丝阵列34的熔丝B有效地熔断时获取或检测到。在跨越熔断熔丝的电阻匹配于预期电阻或在预期电阻的某一阈值(例如，5％)内时，熔丝可被认为是有效地熔断。举例来说，有效熔断的熔丝可跨越熔断熔丝展现低电阻性质，使得熔断熔丝可在其间提供短路路径。

在一个实施例中，在读取熔丝A及熔丝B的熔丝状态之前，差分熔丝读出电路12可使预充电装置48及49接通且耦合到其相应电压源。为了协调预充电装置48及49以及可为电子装置10或差分熔丝读出电路12的部分的其它组件的操作，差分熔丝读出电路12可包含控制系统56，其可将信号发送到在电子装置10或差分熔丝读出电路12内或外的各种组件且从其接收信号。

举例来说，控制系统56可包含通信组件、一或多个处理器、存储器、存储装置、输入/输出(I/O)端口、显示器等等。通信组件可以是可促进差分熔丝读出电路12的各种组件之间的信号传达的无线或有线通信组件。一或多个处理器可以是能够执行计算机可执行代码的任何类型的计算机处理器或微处理器。存储器及存储装置可以是能够充当存储处理器可执行代码、数据等的媒体的任何合适制品。这些制品可以表示计算机可读媒体(例如，任何合适形式的存储器或存储装置)，所述计算机可读媒体可以存储由处理器用于执行本发明所公开的技术的处理器可执行代码。存储器及存储装置可表示非暂时性计算机可读媒体(例如，任何合适形式的存储器或存储装置)，所述非暂时性计算机可读媒体可以存储由处理器用于执行本文中描述的各种技术的处理器可执行代码。请注意，非暂时性仅指示媒体是有形的，而并非信号。I/O端口可为可耦合到其它外围组件(例如输入装置(例如，键盘、鼠标、麦克风)、传感器、输入/输出(I/O)模块等等)的接口。显示器可用以描绘与软件或正由处理器处理的可执行代码相关联的视觉显示。

返回参考图4的时序图60，为使得预充电装置48及49接通，控制系统56可在时间t₀处将预充电脉冲信号(例如，PulsePrecharge，预充电信号)发送到两个预充电装置48及49的栅极。在将预充电脉冲信号提供到预充电装置48及49的栅极的时间段期间，归因于预充电装置48将负电压源(Vn)耦合到电压线52，电压线52将充电到低电压值。以相同方式，归因于预充电装置49将正电压源(Vp)耦合到电压线54，电压线54将充电到高电压值。

在时间t₁处从预充电装置48及49的栅极去除预充电脉冲信号之后，电压线52及电压线54的电压电平可朝向对应于耦合到熔断熔丝的电压源的电压电平漂移。举例来说，返回参考图3，在从预充电装置48及49的栅极去除预充电脉冲信号之后，由于熔断熔丝(例如，熔丝A及熔丝B)将具有最小(例如，零)电阻，正电压源(Vp)将耦合到电压线52且负电压源(Vn)将耦合到电压线54。

出于这种考虑，图4的时序图60说明对应于电压线52的电压的电压信号62朝向时间t₁与时间t₂之间的正电压源(Vp)电压电平漂移。类似地，对应于电压线54的电压的电压信号64朝向时间t₁与时间t₂之间的负电压源(Vn)电压电平漂移。如图4中所展示，电压信号62及64在时间t₂之前似乎稳定但未能达到对应于正电压源(Vp)所述负电压源(Vn)的输出电压的电压电平。为了放大或改进提供到电压线52及54的电压信号62及64的品质，控制系统56可在时间t₄处将读取熔丝选通信号(例如，RdFzStrobe，读取信号)发送到再生锁存电路42。

在时间t₄处，再生锁存电路42可放大电压线52及54上存在的电压信号62及64。因此，电压信号62将对应于正电压源(Vp)的电压电平，且电压信号64将对应于负电压源(Vn)的电压电平。以此方式，差分熔丝读出电路12可有效地确定由于电压信号62及64的电压电平分别对应于正电压源(Vp)及负电压源(Vn)的电压电平，熔丝A及熔丝B熔断，所述正电压源(Vp)及负电压源(Vn)对应于直接耦合到相应熔丝(熔丝A及熔丝B)的电压源。

出于这种考虑，如果两个熔丝A及熔丝B都熔断(例如，开路)，那么图5说明详述差分熔丝读出电路12可如何检测相应熔丝实际上未熔断的时序图70。现在参考图5，差分熔丝读出电路12可使用控制系统56以在时间t₀处将预充电脉冲信号(例如，PulsePrecharge，预充电信号)发送到两个预充电装置48及49的栅极。在将预充电脉冲信号提供到预充电装置48及49的栅极的时间段期间，归因于预充电装置48将负电压源(Vn)耦合到电压线52，电压线52将充电到低电压值。以相同方式，归因于预充电装置49将正电压源(Vp)耦合到电压线54，电压线54将充电到高电压值。

在时间t₁处从预充电装置48及49的栅极去除预充电脉冲信号之后，电压线52及电压线54的电压电平可在对应于预充电电压电平的电压电平下保持稳定。举例来说，返回参考图3，在从预充电装置48及49的栅极去除预充电脉冲信号之后，电压线52及电压线54将未耦合到另一电压源，这是因为未熔断熔丝(例如，熔丝A及熔丝B)应未将导电路径提供到正电压源(Vp)或负电压源(Vn)。

出于这种考虑，在时间t₁处，图5的时序图70说明对应于电压线52的电压的电压信号62保持在用于预充电电压线52的负电压源(Vn)电压电平下。类似地，在时间t₂处，对应于电压线54的电压的电压信号64保持在用于预充电电压线54的正电压源(Vp)电压电平下。如下文将更详细地论述，在时间t₂处，电压信号62及64可归因于正应用于预选通装置46的预选通脉冲信号(例如，PulsePrestrobe)而改变。然而，在时间t₄处，在再生锁存电路42经由控制系统56接收读取熔丝选通信号(例如，RdFzStrobe)之后，电压线52及54上存在的电压信号62及64可经放大以返回到在时间t₁处存在于电压线52及54上的预充电电压值。因此，电压信号62将对应于负电压源(Vn)的电压电平，且电压信号64将对应于正电压源(Vp)的电压电平，由此向差分熔丝读出电路12指示熔丝A及熔丝B并未熔断。

现参考图3的预选通装置46，当一个熔丝良好熔断且对应熔丝并未良好熔断时，差分熔丝读出电路12可使用这些装置来更好地检测电压线52及电压线54的电压。也就是说，预选通装置46可由差分熔丝读出电路12任选地采用，以归因于差分熔丝读出电路12的交叉耦合的偏压控制在熔断熔丝的方向上但与用于电压线52及54的相对预充电电压的状态成比例地提供涓流电流。借助于操作，预选通装置46可增加熔丝跳变点同时准许差分熔丝读出电路12正确地检测熔丝已熔断，即使在来自熔丝阵列32及34的两个熔丝中的仅一者已熔断时。

为了进一步说明预选通装置46的操作，图6描绘时序图80，其指示当熔丝A有效地熔断但对应熔丝B未熔断时的电压线52及54的电压电平的特性。现在参考图6，差分熔丝读出电路12可最初使用控制系统56以在时间t₀处将预充电脉冲信号(例如，PulsePrecharge)发送到两个预充电装置48及49的栅极，如上文所描述。在将预充电脉冲信号提供到预充电装置48及49的栅极的时间段期间，归因于预充电装置48将负电压源(Vn)耦合到电压线52，电压线52将充电到低电压值。以相同方式，归因于预充电装置49将正电压源(Vp)耦合到电压线54，电压线54将充电到高电压值。

在时间t₁处从预充电装置48及49的栅极去除预充电脉冲信号之后，电压线52的电压信号62可朝向对应于耦合到熔断熔丝的电压源的电压电平漂移。举例来说，返回参考图3，在从预充电装置48及49的栅极去除预充电脉冲信号之后，电压线52将经由熔断熔丝A耦合到正电压源(Vp)。替代地，未熔断熔丝B应未将导电路径提供到负电压源(Vn)，这是因为熔丝B将仍充当电压线54与负电压源(Vn)之间的开路。

为了确保检测到熔丝B类似于其熔丝A对应物而熔断，预选通装置46可在时间t₂处经由控制系统56接收预选通信号。由于电压线52在时间t₂处高(例如，接近由正电压源(Vp)输出的电压)，预选通开关82在预选通信号提供到预选通开关84的周期期间可闭合。因此，先前经预充电到由正电压源(Vp)输出的电压电平的电压线54现将在短暂时间内(例如，时间t₂与t₃之间)经由预选通开关82及84耦合到负电压源(Vn)。因此，电压信号64在此时间段期间应减小，直到在时间t₃处从预选通装置46去除预选通信号为止。

在时间t₃之后，电压信号64可同样朝向对应于正电压源(Vp)电压电平的预充电电压电平增大。然而，在时间t₄处，再生锁存电路42可接收读取熔丝选通信号，所述读取熔丝选通信号可使电压信号64经由再生锁存电路42耦合到负电压源(Vn)。也就是说，由于电压信号62相对较高，开关86可闭合，由此经由开关88在电压线54与负电压源(Vn)之间提供路径，其接收读取熔丝选通信号。在这种情况下，尽管熔丝B并未熔断，但再生锁存电路42可使用指示熔丝A的熔断状态的电压信号62以使得电压线54对应于负电压源(Vn)电压电平，从而指示熔丝B也熔断了。因此，时序图80的电压信号62及64匹配于图4的时序图60的电压信号62及64，其对应于两个熔丝A及熔丝B熔断的时间。以此方式，未熔断熔丝B仍可通过差分熔丝读出电路12读取为熔断。此外，预选通装置46的相同操作原理可使用开关83及85应用于电压线52，所述开关83及85可对应于耦合到电压线54的开关82及84。

记住前述内容，图7说明对应于图6的时序图80的时序图90，在所述时序图90中一个熔丝熔断同时另一者并未熔断。具体地说，时序图90对应于熔丝A未熔断且熔丝B熔断的情形。因此，除了每一相应信号具有逆波形以外，时序图90的电压信号62及64对应于时序图80的电压信号62及64。

在某些实施例中，熔丝阵列32及34的熔丝单元16可为带切口或损坏的。对熔丝单元16的损坏可使得相应熔丝单元16展现可能不对应于未受损熔丝单元16的电学性质(例如，电压、电阻)。举例来说，受损熔丝单元16可能并未有效地未熔断以提供跨越熔丝单元16的高电阻路径。实际上低于预期的电阻可导致电压线(例如，电压线52或54)达到可能未由熔丝读出电路检测为熔断的电压电平。

为了防止差分熔丝读出电路12读取带切口或受损的熔丝作为熔断熔丝，涓流电流电路44可受偏压电流控制。举例来说，图8说明可将正偏压信号102及负偏差信号104提供到涓流电流电路44的偏压产生器电路100。参考图8，偏压产生器电路100可包含电流源106，其可输出恒定电流。电流源106可与输出直接随温度变化的电流的绝对温度电流(IPTAT)源成比例。电流源106产生泄漏电流(例如，偏压电流)，所述泄漏电流可提供相对较小电压以使电压线52或54上的电压信号62及64朝向对应于未熔断熔丝的电压电平偏压。与由正电压源(Vp)或负电压源(Vn)输出的电压电平相比，此相对较小电压量可用于将偏压电压提供到电压线52及54以防止带切口或受损的熔丝(其可具有比未受损熔丝更低的电阻)导致差分熔丝读出电路12不正确地指示带切口或受损的熔丝单元16是熔断熔丝。

为了更好地说明涓流电流电路44可如何将偏压电压应用于差分熔丝读出电路12的电压线52及54，图9是说明对应于由两个受损或带切口的熔丝单元16(例如，熔丝A及熔丝B)引起的效应的电压信号62及64的时序图110。在某些实施例中，带切口的熔丝边缘信号(例如，NickMrgF，带切口的熔丝信号)可在时间t₀处从高到低转变，如图9中所示。因此，涓流电流电路44可经由开关112及开关114将电压线52耦合到负电压源(Vn)。然而，由于开关112的栅极耦合到负偏压信号104，开关112可能未闭合。实际上，因通过开关112的涓流电流所致的偏压电压可应用于电压线52以抵抗电压信号62朝向正电压源(Vp)电压电平漂移。以相同方式，由于开关116的栅极耦合到正偏压信号102，开关116可能未闭合且因通过开关116的涓流电流所致的偏压电压及耦合到开关118的正电压源(Vp)可应用于电压线54以抵抗电压信号64朝向负电压源(Vn)电压电平漂移。

参考时序图110，在时间t₂与时间t₃之间应用预选通脉冲之后，在时间t₄处发射读取熔丝选通信号，且带切口的熔丝边缘信号(例如，NickMrgF)在时间t₄处转变回高，电压信号62及64可稳定在对应于预充电电压的电压电平下以指示熔丝A及熔丝B并未熔断。在一些实施例中，如果涓流电流电路44未激活(例如，带切口的熔丝边缘信号在整个时间t₁及t₂中保持较高)，那么电压信号62及64可朝向指示熔断熔丝的相应电压电平更快地漂移。因此，在时间t₄处，当再生锁存电路42激活且另一电路组件试图读取电压信号62及64以确定熔丝A及熔丝B是否熔断时，在电压信号62及64经采样或评估之前电压信号62及64可能未返回到预充电电压电平。

记住前述内容，可理解差分熔丝读出电路12内的各种电路组件如何在不同方向上调整电压信号62及64以调谐差分熔丝读出电路12来更精确地读取熔丝A及熔丝B的状态。图10说明上文描述的时序图的不同部分可如何表征以更好地促进差分熔丝读出电路12的调谐。举例来说，如图10的时序图119中所示，在时间t₀与t₁之间(例如，预充电时间)，预充电装置48及49可朝向指示熔丝A及熔丝B未熔断的电压电平拉动相应电压信号62及64，以初始化差分熔丝读出电路12的操作循环。

在时间t₁与时间t₂之间(例如，评估时间、评估阶段)，涓流电流电路44可使电压信号62及64偏压到指示相应信号未熔断的电压电平。以此方式，涓流电流电路44可抵消带切口或受损的熔丝单元16提供从正电压源(Vp)或负电压源(Vn)到电压线52或54的导电路径的效应。因此，涓流电流电路44可防止带切口或受损的熔丝单元16更改电压信号62或64以不正确地导致差分熔丝读出电路12将相应熔丝单元16(例如，熔丝A或熔丝B)读取为熔断。

在此评估阶段期间，如果差分熔丝读出电路12被提供足够量的tStrobe时间(例如，在时间t₀与t₄之间)，那么弱熔断熔丝可读取为熔断熔丝。然而，差分熔丝读出电路12还可将带切口或受损的熔丝单元16意外地读取为熔断熔丝而无需涓流电流电路44。也就是说，差分熔丝读出电路12可用由带切口的熔丝边缘信号(例如，NickMrgF)启用的涓流电流调制电压信号62及64的特性，且通过涓流电流电路44提供的涓流电流的量可由正偏压信号102(例如，NickBiasP)及负偏压信号104(例如，NickBiasN)设定。设定涓流电流设定读取为熔断熔丝的最高电阻的上限。以此方式，差分熔丝读出电路12可提供可用于区分熔断熔丝与带切口或受损的未熔断熔丝的调谐旋钮。

在时间t₂与t₃之间(例如，预选通时间)，如果一个电压信号62或64指示相应熔丝单元16未熔断但两个电压信号62或64中的另一个指示相应熔丝单元16熔断，那么预选通装置46可朝向指示熔断熔丝状态的电压拉动电压信号62或64中的一者。也就是说，预选通装置46可归因于预选通装置46的交叉耦合的偏压控制的性质在熔断熔丝的方向上但与相对参考熔丝单元16(例如，熔丝或熔丝B)的状态成比例地将涓流电流提供到电压线52及54。如果启用此相位，那么即使熔丝单元16(例如，熔丝A或熔丝B)中的仅一者熔断，熔丝跳变点仍可增大同时维持差分熔丝读出电路正确地起作用的能力。

考虑到这点，差分熔丝读出电路12可经调谐以调整其中熔丝经检测为熔断或未熔断的边缘。也就是说，通过增加或减少tStrobe时间，差分熔丝读出电路12可有效地调整熔丝读取锁存器的跳变点(亦即，读取为熔断与未熔断的熔丝的电阻)。这还可提供边缘测试熔丝熔断的有效方式。举例来说，为了边缘测试熔断熔丝，控制系统56可减少tStrobe时间且增大由涓流电流电路44提供的涓流电流。在这种情况下，如果差分熔丝读出电路12将相应熔丝单元16读取为熔断，那么所得tStrobe时间可对应于用以读取熔断熔丝单元16的限值或阈值。另一方面，为了边缘测试带切口或受损的熔丝单元，控制系统56可增加tStrobe时间且减小由涓流电流电路44提供的涓流电流，且差分熔丝读出电路12可验证任何熔丝单元16是否被无意地读取为熔断。所得tStrobe时间可对应于用以精确地读取带切口或受损的熔丝单元16的限值或阈值。

返回参考图3中的差分熔丝读出电路12的电路图，应注意，其中描绘的每一开关可以是任何合适的开关装置，例如P型半导体开关、N型半导体开关、晶体管、MOSFET等等。然而，在一些情况下，由于预充电装置48、开关82及开关112为N型装置，每一相应开关的相应沟道两端的电压降(例如，Vt)可防止相应电压信号62或64被拉动以实现对应于正电压源(Vp)的电压电平。也就是说，归因于相应N型开关两端的电压降，与正电压电平(Vp)相反，相应电压信号62或64可达到Vp-Vt的电压电平。

为了在差分熔丝读出电路12上提供一致电压电平，在另一实施例中，预充电装置49、开关85及开关116可为N型开关，如图11中的差分熔丝读出电路12的第二实例的实例电路图120中所示。除将某些开关改变成N型开关以外，涓流电流电路44可如电路图120中所示更改，使得正偏压信号102可提供到开关118且带切口的熔丝边缘信号(例如，NickMrgF)可提供到开关116。因此，电压线52及54的操作条件在Vp-Vt与Vn之间不断地摆动直到再生锁存电路42启动为止。借助于实例，如电路图120中所呈现，将N型开关用于预充电装置49、开关85及开关116的差分熔丝读出电路12的操作描绘于图12到16的时序图中，其分别对应于图4到7及9中所描绘的时序图。如图12到16所示，在评估周期期间(例如，时间t₁与t₂之间)，归因于与用于预充电装置49、开关85及开关116的上拉N型沟道开关相关联的电压降，电压信号62及电压信号64并未达到正电压源(Vp)电平。

通过采用上文描述的差分熔丝读出电路12，与早先熔丝读出电路相比，使用熔丝阵列32或34来存储关于装置或硅管芯的某些信息的半导体装置或硅管芯可被更有效地读取。也就是说，如上文所描述使用预充电装置48及49、涓流电流电路44、预选通装置46及再生锁存开关42，差分熔丝读出电路12可精细调谐其精确地检测熔断熔丝(例如，熔丝单元16)、未熔断熔丝、带切口或受损的熔丝的状态等的能力。另外，通过差分熔丝读出电路12执行的差分熔丝读取可使电路能够精确地检测到一个熔丝已熔断，即使另一熔丝尚未熔断但其应已熔断。也就是说，一个熔丝不能熔断并不防碍差分熔丝读出电路12将数据提供到其它装置以指示两个熔丝都已熔断的能力。

另外，与其它熔丝读出电路相比，本文中呈现的实施例使得用于熔断熔丝的吸收电流更小。更小吸收电流使得熔丝的大小能够减少及减小用于熔丝阵列的支持电路的量或大小。也就是说，在一些系统中，熔丝阵列大小大体上基于个别熔丝及栅极选择装置而确定。这些性质可影响用于在合理的测试时间内将熔丝熔断为低电阻的目标吸收电流。随着在半导体管芯上使用的熔丝的数目增加，整个熔丝阵列的面积成本增加且并未良好缩放。然而，通过使用上文详述的差分熔丝读出电路12，电路能够精确地读取高电阻熔丝，由此准许吸收电流被缩放回且产生促进更小熔丝阵列布局大小的减少的熔丝覆盖面积。以此方式，差分熔丝读出电路12可准许熔丝及栅极选择装置布局覆盖面积的积极缩放而无需牺牲读取精确度。与先前实施方案相比较，本文中描述的差分熔丝读出电路12可读取多达六倍高的电阻的熔丝。

此外，通过采用差分熔丝读出电路12，差分熔丝读出电路12提高分辨率，由此提高差分熔丝读出电路12可读取每一熔丝的状态的速度。实际上，这一高速操作及更简单的基于时间的边缘测试可使得差分熔丝读出电路12的操作比早先熔丝读出电路快多达四倍。然而，这些改进的系统及方法仍可耗费较长时间来读取熔丝状态，例如，归因于用于将再生锁存电路的至少一部分充电到开关阈值以使得与熔丝状态相关联的输出能够被读取的时间量。

考虑到前述内容，应注意，使用差分熔丝读出电路12读取熔丝状态耗费不可忽视的时间量。举例来说，熔丝读出电路12的组件应充电及/或放电以使得能够感测熔丝状态。以此方式，可能需要提供用于改进(例如，减少)用以执行熔丝读取操作的时间段的系统和方法。使用差分熔丝读出电路12来减少用于读取熔丝状态的时间量的一种方式可为将差分熔丝读出电路12的一部分预充电到基于再生锁存电路42的开关电压的电压。将差分熔丝读出电路12的一部分预充电到基于再生锁存电路42的开关电压的电压可改进读取持续时间，这是由于用于对再生锁存电路42进行充电以读取熔丝状态的时间可减少(例如，充电可相对更快)。

为了帮助解释，图17说明可为电子装置中的第三差分熔丝读出电路12的部分的电路组件。在此实例中，预充电装置48及49耦合到与耦合到熔丝A及熔丝B的正电压及负电压不同的电压。预充电装置48耦合到第一电压源(Va)，且预充电装置49耦合到第二电压源(Vb)。通过第一电压源(Va)产生的电压的幅值及第二电压源(Vb)的幅值可基于再生锁存电路42的开关电压阈值而选择。

借助于操作，当提供到再生锁存电路42的读取熔丝选通信号50断开或低(例如，0)时，对应于与来自熔丝阵列32及熔丝阵列34的所连接熔丝单元16相关联的电压的电压线52及电压线54分别漂移到对应于来自熔丝阵列32及熔丝阵列34的所连接熔丝单元16的电压的电压。再生锁存电路42的开关电压阈值可对应于从熔丝阵列32及熔丝阵列34接收到的哪一电压应促使来自再生锁存电路42的逻辑低输出或逻辑高输出。以此方式，当接收到的电压的幅值高于开关电压阈值时，再生锁存电路42可输出逻辑高输出，且当接收到的电压的幅值低于开关电压阈值时，再生锁存电路42可输出逻辑低输出。因此，作为一种为再生锁存电路42的开关及/或检测操作提供领先的方式，第一电压源(Va)可设定成产生具有比开关电压阈值相对更低的幅值但大于0伏特(V)的电压(或经定义及/或用于电子装置的至少一部分的另一系统逻辑低电压电平)，且第二电压源(Vb)可设定成产生具有比开关电压相对更高的幅值但小于1V的电压(或经定义及/或用于电子装置的至少一部分的另一系统逻辑高电压)。

举例来说，当开关电压阈值为.6V时，第一电压源(Va)可具有等于.5V的幅值，且第二电压源(Vb)可具有等于.7V的幅值。这可减少用于感测熔丝状态的时间段，这是因为再生锁存电路42不再从0V充电到开关电压阈值或从1V放电到开关电压阈值。实际上，再生锁存电路42从第一电压源(Va)的电压充电到开关电压阈值及/或从第二电压源(Vb)的电压放电到开关电压阈值。

为了帮助说明如何将第一电压源(Va)及/或第二电压源(Vb)提供到电路，图18是耦合在第一电压源(Va)、第二电压源(Vb)及图17的第三差分熔丝读出电路12之间的产生电路126的实例的电路图。产生电路126电耦合到第一电压源(Va)及第二电压源(Vb)且可包含单位增益放大器128(128A、128B)以缓冲从第一电压源(Va)及第二电压源(Vb)接收到的电压。以此方式，单位增益放大器128中的每一者包含大体上将输出耦合到放大器的输入的反馈路径。单位增益放大器128可考虑用于经由第一电压线发射第一电压且经由第二电压线发射第二电压的相应缓冲电路。

单位增益放大器128的输出将控制信号提供到晶体管130。举例来说，单位增益放大器128A在产生输出电压时将控制信号提供到晶体管130A。当单位增益放大器128用以输出信号时，晶体管130可用以发射电流。举例来说，当单位增益放大器128B从晶体管130B及第二电压源(Vb)信号接收反馈时，单位增益放大器128B可在两个信号之间的差为非零时输出幅值之间的差，但在差为零时可输出0V，因此选择性地操作晶体管130B以在晶体管130B的电压输出并不基本上类似于第二电压源(Vb)信号时发射电流。晶体管130的选择性操作可降低使用这一系统的一些电子装置的功耗，这是因为晶体管130是选择性导电的装置且在不导电时可消耗较少功率。

由单位增益放大器128接收的电压可为来自第一电压源(Va)及第二电压源(Vb)的模拟信号(例如，模拟电压)。电阻器132可在来自单位增益放大器128及/或晶体管130的输出之间耦合以减少发射到涓流电流电路44及/或差分熔丝读出电路12的电压的振荡。这一布置可准许发射到涓流电流电路44的电压从单位增益放大器128的输出之间的带隙产生。应注意，产生电路126可在多个熔丝读出电路12之间共享。发射到涓流电流电路44的信号可用于使耦合电压线偏压到由第一电压源(Va)提供的第一电压及/或偏压到由第二电压源(Vb)提供的第二电压。

如上文所描述，电阻器132有时可为可编程电阻值(例如，可编程电阻器)。图19是电阻器132的实例的电路图。应注意，电阻器132可具有任何合适类型的电阻，且图19表示多个合适电阻的一个实例。电阻器132可包含任何数目及大小的电阻器的电阻器堆叠。举例来说，电阻器132可包含串联耦合在一起的四个电阻器。电阻器132的个别电阻器可耦合到处理及控制电路134。处理及控制电路134可发射控制信号以拨动开启或关闭与电阻器堆叠的每一电阻器相关联的电阻，以便改变电阻器132的整体电阻值。如上文所描述，电阻器132可用于减少振荡及/或改进从产生电路126发射到涓流电流电路44的信号的信号质量。在一些实例中，响应于处理及控制电路134确定从产生电路126发射的信号的信号质量劣化到需要校正点(例如，响应于来自第一电压源(Va)的第一电压输出及/或来自第二电压源(Vb)的第二电压输出所包含的感测振荡量)而对电阻器132进行编程。

图20是用于确定调整电阻器132的电阻的时间的过程136的流程图。处理及控制电路134在下文描述为执行过程136，但应理解，任何合适的处理电路可另外或替代地执行过程136。此外，尽管过程136在下文描述为以特定次序执行，但应理解，任何合适的次序可用于执行过程136的个别操作。

在框138处，处理及控制电路134可检测对应于熔丝阵列14的状态的状态。如在上文中一般所述，这可包含处理及控制电路134解译来自差分熔丝读出电路12的输出以确定熔丝阵列14的熔丝的状态。当检测到阈值数目个熔丝状态时，在框140处，处理及控制电路134可将成功或失效率与预期的成功或失效率进行比较而作为检测结果。举例来说，处理及控制电路134可知晓熔丝状态的预期分布(例如，多少个在工作中、多少个出现故障、多少个停用、逻辑高的数量、逻辑低的数量)，且可使用熔丝状态的预期分布来确定检测质量已相对于前一检测质量(例如，在更早时间处)减小的时间。在框142处，当处理及控制电路134确定差分熔丝读出电路12的检测质量通过比较(例如，熔丝的预期成功/失效率与实际成功/失效率之间的差小于或等于阈值量)时，在框144处，处理及控制电路134可继续将差分熔丝读出电路12与产生电路126一起使用以检测熔丝阵列14的熔丝的状态。

然而，当处理及控制电路134确定差分熔丝读出电路12的检测质量并未通过框140处的比较时，在框146处，处理及控制电路134可调整电阻器132的电阻以图改进检测质量。举例来说，处理及控制电路134可参考查找表或另外经存储且可存取的值，以确定基于熔丝状态检测操作的预期成功/失效率与实际成功/失效率之间的差对电阻器132进行调整，例如响应于检测到大于可容许振荡阈值的振荡出现在输出中而增大电阻器132的电阻。处理及控制电路134可为控制回路的部分，所述控制回路用以响应于使用产生电路126的差分熔丝读出电路12的检测质量的变化周期性地或以调度方式调整电阻器132的电阻。通过调整电阻器132的电阻，从产生电路126发射的信号可改进并且例如可包含来自第一电压源(Va)及第二电压源(Vb)的幅值的由产生电路126接收的更少振荡或偏差。

本公开的技术效应包含用于感测熔丝状态的减少的检测持续时间。当包含具有差分熔丝读出电路的产生电路时，使得将附加到系统电压的电压提供到差分熔丝读出电路，熔丝状态检测的持续时间可减少。这可至少部分地归因于对供应到再生锁存电路的电压进行预充电的预充电操作。对再生锁存电路进行预充电，使得再生锁存电路处于接近再生锁存器的开关电压的幅值的电压下，可减少用于改变再生锁存电路的输出状态的时间，这是因为将较少时间用于使再生锁存电路获得开关电压。

虽然本公开可以易有各种修改以及替代形式，但是特定实施例已经在图式中借助于实例示出并且已经在本文中详细描述。然而，应理解，本公开并不意图限于所公开的特定形式。实际上，本公开旨在涵盖属于由所附权利要求书限定的本公开的精神和范围内的所有修改、等同物和替代方案。

本文中呈现且要求的技术经参考且应用于具有实践性质的实质对象和具体实例，所述实质对象和具体实例以可论证方式改进本技术领域且因此不是抽象的、无形的或纯理论的。另外，如果随附于本说明书的末尾的任何权利要求项含有表示为“用于执行功能的装置……”或“用于执行功能的步骤……”的一或多个元素，那么意图将依照35U.S.C.112(f)解译此类元素。但是，对于含有以任何其它方式指定的元素的任何权利要求项，希望不会将依照35U.S.C.112(f)解译此类元素。

Claims (19)

1.一种电路，其包括：

电压线；

锁存电路，其特征在于开关电压阈值且耦合到所述电压线，其中所述锁存电路经配置以基于所述开关电压阈值产生用以确定熔丝的状态的输出；和

产生电路，其经配置以经由所述电压线耦合到所述锁存电路，其中所述产生电路经配置以响应于开关接通经由所述产生电路将所述锁存电路电耦合到提供第一电压的电压源而将所述电压线和所述锁存电路的一部分预充电到系统逻辑高电压与系统逻辑低电压之间的所述第一电压，且其中基于所述开关电压阈值选择所述第一电压。

2.根据权利要求1所述的电路，其包括：

额外电压线，其中所述产生电路经配置以将所述额外电压线预充电到所述系统逻辑低电压与所述开关电压阈值之间的第二电压。

3.根据权利要求1所述的电路，其包括经配置以使所述电压线偏压到所述第一电压的涓流电流电路。

4.根据权利要求1所述的电路，其包括所述熔丝，其中所述熔丝为熔丝阵列的部分。

5.根据权利要求4所述的电路，其中所述熔丝包括反熔丝。

6.根据权利要求1所述的电路，其中：

所述产生电路包括：

第一单位增益放大器，其耦合在所述电压线与所述电压源之间；及

可编程电阻器；及

所述产生电路经配置以至少部分地基于所述可编程电阻器产生所述第一电压。

7.根据权利要求6所述的电路，其包括额外电压线，所述额外电压线耦合到所述锁存电路和所述产生电路，其中所述产生电路经配置以将所述额外电压线预充电到第二电压，其中所述产生电路进一步包括第二单位增益放大器，所述第二单位增益放大器耦合在所述额外电压线与额外电压源之间，且其中所述可编程电阻器电耦合来自所述产生电路的所述第一单位增益放大器和所述第二单位增益放大器的各个输出路径，以产生所述第一电压和所述第二电压。

8.根据权利要求1所述的电路，其中所述产生电路经配置以至少部分地基于可编程电阻器产生所述第一电压，其中至少部分地基于描述所述第一电压的振荡量对所述可编程电阻器进行编程。

9.一种半导体装置，其包括：

差分熔丝读出电路，其包括锁存电路和产生电路，其中所述锁存电路特征在于开关电压阈值，其中所述差分熔丝读出电路经配置以基于所述开关电压阈值检测熔丝阵列的熔丝的状态，且所述产生电路经配置以产生在系统逻辑低电压和所述开关电压阈值之间的第一电压；和

控制系统，其经配置以：

将预充电信号发送到所述差分熔丝读出电路，其中所述预充电信号经配置以接通开关以将所述锁存电路的一部分和与所述熔丝相关联的第一电压线预充电到所述第一电压，其中所述第一电压是所述系统逻辑低电压与系统逻辑高电压之间的值，且其中接通的所述开关经由所述产生电路将所述锁存电路电耦合到提供所述第一电压的电压源，且其中基于所述开关电压阈值选择所述第一电压；且

将读取信号发送到经配置以放大所述第一电压线上存在的电压信号的所述锁存电路，其中在发送所述预充电信号之后发送所述读取信号。

10.根据权利要求9所述的半导体装置，其中所述控制系统经配置以发送预选通信号以使所述第一电压线偏压到所述第一电压。

11.根据权利要求9所述的半导体装置，其中所述产生电路包括经配置以将所述第一电压从模拟电压源缓冲到所述差分熔丝读出电路的单位增益放大器。

12.根据权利要求9所述的半导体装置，其中所述控制系统经配置以将带切口的熔丝信号发送到涓流电流电路，所述涓流电流电路经配置以使所述第一电压线经由第一开关偏压到所述第一电压。

13.根据权利要求9所述的半导体装置，其中将所述预充电信号发送到所述差分熔丝读出电路经配置以将相关联的第二电压线预充电到所述系统逻辑高电压与所述开关电压阈值之间的第二电压。

14.根据权利要求13所述的半导体装置，其包括产生电路，所述产生电路包含相应缓冲电路以发射所述第二电压线上的所述第二电压及所述第一电压线上的所述第一电压。

15.一种方法，其包括：

至少部分地基于第一电压包括的所感测的振荡量对可编程电阻进行编程，其中调节所述可编程电阻的电阻经配置以调节所述第一电压；

将预充电信号发射到差分熔丝读出电路，其中所述预充电信号经配置以将与熔丝相关联的第一电压线预充电到系统逻辑低电压与开关电压阈值之间的所述第一电压，所述开关电压阈值与所述差分熔丝读出电路相关联；和

将读取信号发射到经配置以放大所述第一电压线上存在的电压信号的锁存电路，其中在发送所述预充电信号之后发送所述读取信号，其中所述差分熔丝读出电路包括所述锁存电路。

16.根据权利要求15所述的方法，其包括产生电路，所述产生电路至少部分地通过被供应有所述系统逻辑低电压、系统逻辑高电压、所述第一电压及第二电压来产生所述第一电压，其中将所述预充电信号发射到所述差分熔丝读出电路经配置以将与所述熔丝相关联的第二电压线预充电到所述系统逻辑高电压与所述开关电压阈值之间的所述第二电压。

17.根据权利要求16所述的方法，其包括在预充电所述第一电压线的同时预充电所述第二电压线。

18.根据权利要求16所述的方法，其中将所述预充电信号发射到所述差分熔丝读出电路包括至少部分地基于来自单位增益放大器的输出使用通过所述产生电路产生的所述第一电压来驱动所述差分熔丝读出电路。

19.根据权利要求15所述的方法，其包括至少部分地基于发射通过所述可编程电阻的电流产生所述第一电压，所述可编程电阻隔开产生电路的第一单位增益放大器和第二单位增益放大器。

Images