TW202345529A - Ldpc的編解碼方法和相關裝置 - Google Patents
Ldpc的編解碼方法和相關裝置 Download PDFInfo
- Publication number
- TW202345529A TW202345529A TW112116873A TW112116873A TW202345529A TW 202345529 A TW202345529 A TW 202345529A TW 112116873 A TW112116873 A TW 112116873A TW 112116873 A TW112116873 A TW 112116873A TW 202345529 A TW202345529 A TW 202345529A
- Authority
- TW
- Taiwan
- Prior art keywords
- matrix
- check
- rows
- basic
- check matrix
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 106
- 239000011159 matrix material Substances 0.000 claims abstract description 681
- 238000004891 communication Methods 0.000 claims description 72
- 238000003860 storage Methods 0.000 claims description 23
- 125000004122 cyclic group Chemical group 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 24
- 230000006870 function Effects 0.000 description 24
- 238000012545 processing Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 20
- 101100282111 Caenorhabditis elegans gap-2 gene Proteins 0.000 description 17
- 238000004904 shortening Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 230000002452 interceptive effect Effects 0.000 description 6
- 238000012795 verification Methods 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 238000001297 coherence probe microscopy Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 208000011580 syndromic disease Diseases 0.000 description 2
- 230000001131 transforming effect Effects 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005206 flow analysis Methods 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Abstract
本發明公開了一種LDPC的編解碼方法和相關裝置,本發明應用於支援IEEE 802.11ax下一代Wi-Fi協定,Wi-Fi8等802.11系列協定的無線區域路網系統,還可以應用於基於UWB的無線個人區域網路系統。該方法包括:根據校驗矩陣,對資訊位元序列進行低密度奇偶檢查LDPC編碼,得到第一碼字;校驗矩陣符合基本矩陣,基本矩陣滿足下述之一:基本矩陣的前兩行中的每列至少包括一個1,或者,基本矩陣的前兩行中包括規律交替的“1 0”和“0 1”,且“1 0”和“0 1”中間包括“1 1”;發送第一碼字。校驗矩陣符合基本矩陣,可加速系統的解碼整體收斂速度。
Description
本發明涉及通訊技術領域,尤其涉及LDPC的編解碼方法和相關裝置。
IEEE 802.11n/ac/ax/be等無線區域網路(wireless local area networks,WLAN)傳輸標準主要研究在大頻寬場景下提升用戶的體驗,包括提升用戶平均輸送量以及電池類供電設備的能量使用效率。60GHz大頻寬場景需要支援在有限的頻率和功率資源上實現資料、影音等業務的高速可靠傳輸,因此需要高可靠性和高效率的通道編解碼方案。在通道編碼領域,Turbo碼和低密度奇偶檢查(low density parity check,LDPC)碼是目前應用最成熟和廣泛的兩種通道編碼方法,它們都有接近向農(Shannon)限的性能。與Turbo碼相比,LDPC碼具有:不需要深度交織器即可獲得很好的誤碼性能;具有更好的誤幀率性能;錯誤平層大大降低;支援並行解碼,解碼延時小等優點。
因此,LDPC碼已成為IEEE 802.11n/ac/ax等低頻短距WLAN通訊系統的標準通道編碼方案,在IEEE 802.11ax大於或等於40MHz頻寬情況下成為必選通道編碼方案。基於此,可考慮針對下一代WLAN標準或超寬頻(ultra wide band,UWB)設計新的LDPC碼,以進一步提高下一代WLAN系統或UWB系統的可靠性和系統性能。
本發明實施例公開了一種能夠提升解碼性能,並支援多種碼率。
第一方面,本發明實施例提供了一種LDPC碼的編碼方法,該方法包括:根據校驗矩陣,對資訊位元序列進行低密度奇偶檢查LDPC編碼,得到第一碼字;所述校驗矩陣符合基本矩陣,所述基本矩陣滿足下述之一:所述基本矩陣的前兩行中的每列至少包括一個1,或者,所述基本矩陣的前兩行中包括規律交替的“1 0”和“0 1”,且“1 0”和“0 1”中間包括“1 1”;或者,所述基本矩陣的前兩行符合如下規律:一行按照順序包括多個“1 1 1 0”,另一行按照順序相應的包括多個 “1 0 1 1”;發送所述第一碼字。
本發明實施例中,校驗矩陣符合基本矩陣,該基本矩陣的設計使得符合該基本矩陣的校驗矩陣可將資訊快速在校驗矩陣中各行對應的碼字位元之間傳輸交換和解碼更新,加速系統的解碼整體收斂速度。
第二方面,本發明實施例提供了另一種LDPC碼的編碼方法,該方法包括:接收端確定第一通道接收到的訊號對應的第一對數似然比序列,並根據校驗矩陣,對第一對數似然比序列進行解碼;其中,所述校驗矩陣符合基本矩陣,所述基本矩陣滿足下述之一:所述基本矩陣的前兩行中的每列至少包括一個1,或者,所述基本矩陣的前兩行中包括規律交替的“1 0”和“0 1”,且“1 0”和“0 1”中間包括“1 1”;或者,所述基本矩陣的前兩行符合如下規律:一行按照順序包括多個“1 1 1 0”,另一行按照順序相應的包括多個“1 0 1 1”。
本發明實施例中,校驗矩陣符合基本矩陣,該基本矩陣的設計使得符合該基本矩陣的校驗矩陣可將資訊快速在校驗矩陣中各行對應的碼字位元之間傳輸交換和解碼更新,加速系統的解碼整體收斂速度。
在第一方面和第二方面的一種可能的實現方式中,所述基本矩陣的前兩行中的一行包括如下元素:1 1 1 0 1 1 1 0 1 1 1 0,所述基本矩陣的前兩行中的另一行包括如下元素:1 0 1 1 1 0 1 1 1 0 1 1,所述基本矩陣中的1對應於循環置換矩陣CPM,所述基本矩陣中的0對應於全零方陣。
在該實現方式中,基本矩陣的前兩行中的一行包括如下元素:1 1 1 0 1 1 1 0 1 1 1 0,該基本矩陣的前兩行中的另一行包括如下元素:1 0 1 1 1 0 1 1 1 0 1 1;能夠在編碼複雜度和解碼性能之間獲得較好的折中。
第三方面,本發明實施例提供一種通訊裝置,該通訊裝置具有實現上述第一方面方法實施例中的行為的功能。該通訊裝置可以是通訊設備,也可以是通訊設備的部件(例如處理器、晶片、或晶片系統等),還可以是能實現全部或部分該通訊設備的功能的邏輯模組或軟體。該通訊裝置的功能可以通過硬體實現,也可以通過硬體執行相應的軟體實現,該硬體或軟體包括一個或多個與上述功能相對應的模組或單元。在一種可能的實現方式中,該通訊裝置包括介面模組和處理模組,其中:所述處理模組,用於根據校驗矩陣,對資訊位元序列進行低密度奇偶檢查LDPC編碼,得到第一碼字;所述校驗矩陣符合基本矩陣,所述基本矩陣滿足下述之一:所述基本矩陣的前兩行中的每行至少包括一個1,或者,所述基本矩陣的前兩行中包括規律交替的“1 0”和“0 1”,且“1 0”和“0 1”中間包括“1 1”;或者,所述基本矩陣的前兩行符合如下規律:一行按照順序包括多個“1 1 1 0”,另一行按照順序相應的包括多個“1 0 1 1”;所述介面模組,用於發送所述第一碼字。
本發明實施例中,校驗矩陣符合基本矩陣,該基本矩陣的設計使得符合該基本矩陣的校驗矩陣可將資訊快速在校驗矩陣中各行對應的碼字位元之間傳輸交換和解碼更新,加速系統的解碼整體收斂速度。
第四方面,本發明實施例提供一種通訊裝置,該通訊裝置具有實現上述第二方面方法實施例中的行為的功能。該通訊裝置可以是通訊設備,也可以是通訊設備的部件(例如處理器、晶片、或晶片系統等),還可以是能實現全部或部分該通訊設備的功能的邏輯模組或軟體。該通訊裝置的功能可以通過硬體實現,也可以通過硬體執行相應的軟體實現,該硬體或軟體包括一個或多個與上述功能相對應的模組或單元。在一種可能的實現方式中,該通訊裝置包括介面模組和處理模組,其中:所述介面模組,用於接收來自發送端的訊號;所述處理模組,用於確定第一通道接收到的訊號對應的第一對數似然比序列,並根據校驗矩陣,對第一對數似然比序列進行解碼;其中,所述校驗矩陣符合基本矩陣,所述基本矩陣滿足下述之一:所述基本矩陣的前兩行中的每列至少包括一個1,或者,所述基本矩陣的前兩行中包括規律交替的“1 0”和“0 1”,且“1 0”和“0 1”中間包括“1 1”;或者,所述基本矩陣的前兩行符合如下規律:一行按照順序包括多個“1 1 1 0”,另一行按照順序相應的包括多個“1 0 1 1”。
本發明實施例中,校驗矩陣符合基本矩陣,該基本矩陣的設計使得符合該基本矩陣的校驗矩陣可將資訊快速在校驗矩陣中各行對應的碼字位元之間傳輸交換和解碼更新,加速系統的解碼整體收斂速度。
在第三方面和第四方面的一種可能的實現方式中,所述基本矩陣的前兩行中的一行包括如下元素:1 1 1 0 1 1 1 0 1 1 1 0,所述基本矩陣的前兩行中的另一行包括如下元素:1 0 1 1 1 0 1 1 1 0 1 1,所述基本矩陣中的1對應於循環置換矩陣CPM,所述基本矩陣中的0對應於全零方陣。
在該實現方式中,基本矩陣的前兩行中的一行包括如下元素:1 1 1 0 1 1 1 0 1 1 1 0,該基本矩陣的前兩行中的另一行包括如下元素:1 0 1 1 1 0 1 1 1 0 1 1;能夠在編碼複雜度和解碼性能之間獲得較好的折中。
第五方面,本發明實施例提供另一種通訊裝置,該通訊裝置包括處理器,該處理器與儲存器耦合,該儲存器用於儲存程式或指令,當該程式或指令被該處理器執行時,使得該通訊裝置執行上述第一方面或第一方面的任意可能的實現方式所示的方法,或者,當該程式或指令被該處理器執行時,使得該通訊裝置執行上述第二方面或第二方面的任意可能的實現方式所示的方法。
本發明實施例中,在執行上述方法的過程中,上述方法中有關發送資訊(或訊號)的過程,可以理解為基於處理器的指令進行輸出資訊的過程。在輸出資訊時,處理器將資訊輸出給收發器,以便由收發器進行發射。該資訊在由處理器輸出之後,還可能需要進行其他的處理,然後到達收發器。類似的,處理器接收輸入的資訊時,收發器接收該資訊,並將其輸入處理器。更進一步的,在收發器收到該資訊之後,該資訊可能需要進行其他的處理,然後才輸入處理器。
對於處理器所涉及的發送及/或接收等操作,如果沒有特殊說明,或者,如果未與其在相關描述中的實際作用或者內在邏輯相抵觸,則可以一般性的理解為基於處理器的指令輸出。
在實現過程中,上述處理器可以是專門用於執行這些方法的處理器,也可以是執行儲存器中的電腦指令來執行這些方法的處理器,例如通用處理器等。例如,處理器還可以用於執行儲存器中儲存的程式,當該程式被執行時,使得該通訊裝置執行如上述第一方面或第一方面的任意可能的實現方式所示的方法。
在一種可能的實現方式中,儲存器位於上述通訊裝置之外。在一種可能的實現方式中,儲存器位於上述通訊裝置之內。
在一種可能的實現方式中,處理器和儲存器還可能集成於一個器件中,即處理器和儲存器還可能被集成於一起。
在一種可能的實現方式中,通訊裝置還包括收發器,該收發器,用於接收訊號或發送訊號等。
第六方面,本發明提供另一種通訊裝置,該通訊裝置包括處理電路和介面電路,該介面電路用於獲取資料或輸出資料;處理電路用於執行如上述第一方面或第一方面的任意可能的實現方式所示的相應的方法,或者,處理電路用於執行如上述第二方面或第二方面的任意可能的實現方式所示的相應的方法。
第七方面,本發明提供一種電腦可讀取儲存媒體,該電腦可讀取儲存媒體中儲存有電腦程式,該電腦程式包括程式指令,該程式指令被執行時使得電腦執行如上述第一方面或第一方面的任意可能的實現方式所示的方法,或者,該程式指令被執行時使得電腦執行如上述第二方面或第二方面的任意可能的實現方式所示的方法。
第八方面,本發明提供一種電腦程式產品,該電腦程式產品包括電腦程式,該電腦程式包括程式指令,該程式指令被執行時使得電腦執行如上述第一方面或第一方面的任意可能的實現方式所示的方法,或者,該程式指令被執行時使得電腦執行如上述第二方面或第二方面的任意可能的實現方式所示的方法。
第九方面,本發明提供一種通訊系統,包括上述第三方面或第三方面的任意可能的實現方式所述的通訊裝置、上述第四方面或第四方面的任意可能的實現方式所述的通訊裝置。
本發明的說明書、申請專利範圍及圖式中的術語“第一”和“第二”等僅用於區別不同物件,而不是用於描述特定順序。此外,術語“包括”和“具有”以及它們的任何變形,意圖在於覆蓋不排他的包含。例如包含了一系列步驟或單元的過程、方法、系統、產品或設備等,沒有限定於已列出的步驟或單元,而是可選地還包括沒有列出的步驟或單元等,或可選地還包括對於這些過程、方法、產品或設備等固有的其它步驟或單元。
本發明中,“示例性的”或者“例如”等詞用於表示作例子、例證或說明。本發明中被描述為“示例性的”、“舉例來說”或者“例如”的任何實施例或設計方案不應被解釋為比其他實施例或設計方案更優選或更具優勢。確切而言,使用“示例性的”、“舉例來說”或者“例如”等詞旨在以具體方式呈現相關概念。
在本文中提及的“實施例”意味著,結合實施例描述的特定特徵、結構或特性可以包含在本發明的至少一個實施例中。在說明書中的各個位置出現該短語並不一定均是指相同的實施例,也不是與其它實施例互斥的獨立的或備選的實施例。本領域技術人員可以顯式地和隱式地理解的是,本文所描述的實施例可以與其它實施例相結合。
本發明以下實施例中所使用的術語只是為了描述特定實施例的目的,而並非旨在作為對本發明的限制。如在本發明的說明書和所附權利要求書中所使用的那樣,單數表達形式“一個”、“一種”、“所述”、“上述”、“該”和“這一”旨在也包括複數表達形式,除非其上下文中明確地有相反指示。還應當理解,本發明中使用的術語“及/或”是指並包含一個或多個所列出專案的任何或所有可能組合。例如,“A及/或B”可以表示:只存在A,只存在B以及同時存在A和B三種情況,其中A,B可以是單數或者複數。本發明中使用的術語“多個”是指兩個或兩個以上。
可以理解,在本發明各實施例中,“A對應的B”表示A與B存在對應關係,根據A可以確定B。但還應理解,根據(或基於)A確定(或生成)B並不意味著僅僅根據(或基於)A確定(或生成)B,還可以根據(或基於)A及/或其它資訊確定(或生成)B。
為了便於理解本發明的方案,首先對本發明中LDPC碼的相關概念進行介紹。
LDPC碼全名是低密度奇偶檢查碼,從字面意思理解,就是一種具有低密度性質的奇偶檢查碼。這裡的低密度指的是LDPC碼的校驗矩陣具有低密度。因此,要弄明白LDPC碼是什麼,首先要弄明白奇偶檢查碼和校驗矩陣以及低密度這三個概念。
1. 奇偶檢查碼
奇偶檢查碼是一種通過增加冗餘位使得碼字中“1”的個數恒為奇數或偶數的編碼方法,它是一種檢錯碼。奇偶檢查碼常用於0-1的二進制域上的數位編碼,在碼字的最後添加一個位元或者若干位位元(校驗位元),通過碼字中1的個數是奇數還是偶數來判斷碼字在傳輸前後是否出錯。比如100這個碼字,採用奇偶檢查,那麼校驗位元就可以取1,這時候滿足所有碼字加起來(互斥或)的值s為0,即1001。如果傳輸後變為了1101,錯誤了一個資訊位元(可稱為位元位元),那麼這時候s為1,可以判斷傳輸出錯。應理解,如果錯誤的是偶數個資訊位元,那麼演算法失效。因此,進一步的,可以設置多個校驗位元。例如,1101這個四位元碼字,可以分組,使用校驗位元的第一位元來校驗資訊位元的第一位元和第二位元(即資訊位元的前兩位元11)。例如,使資訊位元的前兩位元的和為0,那麼校驗位元的第一位元就應該取0。同理,校驗位元的第二位元可以檢驗碼字1101的後兩位元資訊位元,那麼就校驗位元的第二位元取1。因此,編碼後的碼字是110101。這其實就是LDPC碼的校驗思想,即“PC”的含義。可見,LDPC碼是一種區塊碼,並且使用的其實就是奇偶檢查。如果再加上低密度的特性,就能得到LDPC碼。
2. 校驗矩陣和生成矩陣
以上面的1101碼字舉例,碼字的資訊位元和校驗位元之間的校驗關係可以寫為矩陣的形式。記資訊位元為c1,c2,c3,c4,校驗位元為p1,p2。c=[c1,c2,c3,c4],x=[c1,c2,c3,c4,p1,p2]。這裡c和x分別是編碼前後的碼字。在碼字1101的舉例中,碼字1101的資訊位元和校驗位元之間的校驗關係可表示為如下線性關係:c1+c2+p1=0,c3+c4+p2=0。該線性關係可以寫為如下公式:
x∙H
T=s=0(1);
其中,H為:
,s=(0,0)。這裡的H就是校驗矩陣,s為校驗子,H
T表示H的轉置。公式(1)的思想就是原來的碼字(未編碼的碼字)c經過生成矩陣G(G由H決定)編碼後,得到的發送碼字x需要滿足x∙H
T=0。為了方便的判斷這個結果是不是0,我們引入校驗子s的概念,只要s全為0,那麼傳輸就是沒問題的。本發明中,“∙”表示矩陣乘法運算,“A∙B”表示矩陣A和矩陣B的矩陣相乘的乘積。
c經過生成矩陣G編碼得到的發送碼字x可滿足如下公式:
x=c∙G;(2);
其中,c表示未編碼的碼字(或者說位元序列),G表示生成矩陣。G和H
T彼此正交,即G∙H
T=0。生成矩陣可由校驗矩陣經過變換而得來。也就是說,知道了校驗矩陣,就可得到該校驗矩陣對應的生成矩陣。c可稱為資訊碼字,x可稱為發送碼字。公式(2)表明發送碼字是由資訊碼字與生成矩陣相乘得到的。
3. LDPC碼的低密度性質
LDPC碼的低密度性質指的就是LDPC碼的校驗矩陣中為1的個數很少。LDPC碼是一種線性區塊碼,其校驗矩陣是一種稀疏矩陣。LDPC碼的校驗矩陣中零元素的個數遠遠多於非零元素的個數。或者說,校驗矩陣的列重(即每列中的1的個數)和行重(即每行中的1的個數)與LDPC碼的碼長相比是很小的數。
4. 坦納(Tanner)圖
Tanner在1981年將LDPC碼的碼字用圖的方式表示了出來。現在將這種圖稱為Tanner圖,Tanner圖和校驗矩陣一一對應。Tanner圖由兩類頂點組成,一類頂點為變數節點,代表碼字位元,另一類頂點為校驗節點,代表校驗約束關係。每個校驗節點代表一個校驗約束關係,下面結合圖1和圖2進行說明。
參見圖1,圖1為LDPC碼的校驗矩陣H。圖1中,{V
i}表示變數節點集,{C
i}表示校驗節點集。校驗矩陣H的每列對應一個校驗方程式,每行對應一個碼字位元。圖1中,變數節點為8個,校驗節點為4個。如果一個碼字位元包含在相應的校驗方程式中,就用一條連線將所涉及的變數節點和校驗節點連起來,得到Tanner圖。
參見圖2,圖2為LDPC碼的校驗矩陣H的Tanner圖。如圖2所示,Tanner圖表示的即是LDPC碼的校驗矩陣。例如,對於大小為m列n行的校驗矩陣H,Tanner圖中包含兩類節點,分別為n個變數節點(也可稱為資訊節點或位元節點)和m個校驗節點,m、n均為大於0的整數。其中,上述n個變數節點分別和校驗矩陣H的n個行對應,上述m個校驗節點分別和校驗矩陣H的m個列對應。Tanner圖中的循環是由互相連接在一起的頂點組成,循環以這群頂點中的一個頂點同時作為起點和終點,且只經過每個節點一次。循環的長度定義為它所包含的連線的數量,而圖形的圍長也可以稱作圖形的尺寸,定義為圖中最小的循環長度,如圖2中,圍長為6,如圖2中加黑連線所示。
5.LDPC碼的編碼
基於上面的描述可知,發送碼字是由資訊碼字與生成矩陣相乘得到的,生成矩陣可由校驗矩陣經過變換而得來。因此,整個LDPC碼編碼過程其實就是一個校驗矩陣的構造過程。參見圖3,圖3示出了LDPC碼的編碼過程的示例。如圖3所示,校驗矩陣H通過高斯消去法可變成H=[I P];由G∙H
T=0,得到生成矩陣G =[-P
TI];資訊碼字c經過生成矩陣G編碼得到發送碼字x,即x=c∙G。其中,I表示資訊位元部分,P表示校驗位元部分,x為發送碼字,
6. LDPC碼的解碼
LDPC碼解碼過程是通過校驗位元(或者稱為校驗碼元)和資訊位元(或者稱為資訊碼元)之間的校驗規律在變數節點與校驗節點之間不停進行消息反覆運算直至找到滿足x∙H
T=的碼字,輸出x即為解碼後的碼字。LDPC碼的解碼演算法包括以下三大類:硬判決解碼,軟判決解碼和混合解碼。
7. 準循環低密度奇偶檢查(quasi cyclic low density parity check,QC-LDPC)碼
IEEE 802.11ac以及802.11ax標準中採用的LDPC碼為QC-LDPC碼。QC-LDPC碼是一類結構化的LDPC碼。由於其校驗矩陣的獨特結構,編碼時可以利用簡單的回饋移位暫存器實現,降低LDPC碼的編碼複雜度。
IEEE 802.11ac標準中碼長N=1944、碼率R=5/6的LDPC碼的校驗矩陣H如下:
13 | 48 | 80 | 66 | 4 | 74 | 7 | 30 | 76 | 52 | 37 | 60 | - | 49 | 73 | 31 | 74 | 73 | 23 | - | 1 | 0 | - | - |
69 | 63 | 74 | 56 | 64 | 77 | 57 | 65 | 6 | 16 | 51 | - | 64 | - | 68 | 9 | 48 | 62 | 54 | 27 | - | 0 | 0 | - |
51 | 15 | 0 | 80 | 24 | 25 | 42 | 54 | 44 | 71 | 71 | 9 | 67 | 35 | - | 58 | - | 29 | - | 53 | 0 | - | 0 | 0 |
16 | 29 | 36 | 41 | 44 | 56 | 59 | 37 | 50 | 24 | - | 65 | 4 | 65 | 52 | - | 4 | - | 73 | 52 | 1 | - | - | 0 |
校驗矩陣H為一個大小為(4×24)的矩陣。校驗矩陣H中的每個元素(除“-”之外)表示一個z=N/24階方陣。其中,校驗矩陣中的“-”代表(z×z)的全零方陣。校驗矩陣中的每一項P
i表示一個(z×z)的循環置換矩陣,i(
i
)表示循環移位值。以校驗矩陣中的第一列第一行的元素為例,P
i=13。
例如,P
i=0表示大小為(z
z)的單位陣,而P
i=1則表示如下循環移位矩陣:
8. WLAN中的LDPC編碼
一些WLAN標準(例如IEEE 802.11n/ac)採用正交分頻多工(orthogonal frequency division multiplexing,OFDM)技術,LDPC編碼模組需要將資料位元(可稱為資訊位元)經編碼後放入整數個OFDM符號中,而這些編碼後的位元也須恰好可放入整數個LDPC碼字中。執行上述步驟,發送端首先計算得到本次傳輸所需的最少OFDM符號數目N
SYM;再根據N
SYM和當前編碼調製方案,計算所有OFDM符號中可存放的總編碼位元數目N
TCB=N
CBPS*N
SYM,其中N
CBPS為每個OFDM符號可存放的位元數。隨後,發送端根據以上所得結果,計算當前傳輸所採用的LDPC碼長和所需的碼字數目。對於大多數的待編碼資料的位元長度和編碼調製方案組合,由於沒有足夠多的資料位元可填滿LDPC碼字中的資料位元部分,因此需要在生成校驗位元之前進行縮短操作。LDPC碼字中的資料位元部分僅包含資訊位元(或者資料位元),而不包含校驗位元(或者說校驗比特)。
本發明中,縮短操作是指在通過LDPC編碼生成校驗位元之前,在碼字資訊的資料位元部分填入一定數目的0,編碼生成校驗位元之後再將這些0刪除。圖4為LDPC編碼流程中縮短操作部分的示意圖。如圖4所示,401表示待編碼的資料位元(payload bits);步驟(step)1為計算發送待編碼的資料位元所需的LDPC碼字的長度和碼字數目,402示出了LDPC碼字的長度和碼字數目;步驟2為對待編碼的資料位元進行縮短操作,403示出了包含資料位元、縮短0位元(shortening zero bits)的碼字;步驟3為利用資料位元和縮短0位元,生成校驗位元(parity bits),404示出了包含資料位元、縮短0位元以及校驗位元的碼字;隨後將這些縮短0位元刪除(discard shortening bits),405示出了僅包含資料位元和校驗位元的碼字。
9.由校驗矩陣擴展得到母矩陣
母矩陣是一個較大的矩陣,從母矩陣中可以讀取不同大小的校驗矩陣。從母矩陣中讀取的不同大小的校驗矩陣對應不同的碼率。母矩陣可由一個校驗矩陣(後續稱為基礎矩陣)擴展得到。例如,從母矩陣中讀取基礎矩陣的情況下,基礎矩陣即為校驗矩陣,此種情況下,校驗矩陣對應的碼率最大。在讀取整個母矩陣的情況下,母矩陣即為校驗矩陣,此種情況下,校驗矩陣對應的碼率最小。下面結合示例來描述如何由校驗矩陣擴展得到母矩陣。
令
表示大小為(4×24)的基礎矩陣(例如碼長1944、碼率5/6的WLAN LDPC校驗矩陣),
表示大小為(4×100)的全零矩陣,
表示大小為(100×100)的單位矩陣,則定義大小為(100×24)的矩陣
與
、
以及
一起組成擴展後的母矩陣
,即
(3);
由上式可見,由於
和
均為固定矩陣,母矩陣能夠速率相容(即從母矩陣中可以讀取不同碼率的校驗矩陣)的關鍵在於
和
的設計和優化。若想通過對
進行擴展以得到更低碼率所對應的增量冗餘位元,則可按照所需碼率對
擴展所需行數。例如,若需將碼率由
所對應的5/6降低為4/7,或者需要在
的基礎上增加4行所對應的324個新的增量冗餘位元,則需按照
對
向坐下方擴展,即往下擴展4列,同時往右擴展4列。
參見圖5,圖5為對
進行擴展得到的母矩陣的一個示例。如圖5所示,母矩陣的左上角位置的矩形框中為矩陣
,將
向右擴展4行,同時將
向下擴展4列,得到圖5所示的母矩陣。圖5中的每個空白格子表示大小為(81×81)的全零矩陣,母矩陣的左上角位置是大小為(4×24)的矩陣
,右上角為第一固定矩陣,第一固定矩陣為
。母矩陣的左下角為矩陣
,母矩陣的右下角為第二固定矩陣,固定矩陣是大
。
擴展之後得到的矩陣的大小為(8×28),如圖5所示的整個矩陣。母矩陣中的每個元素(除空白格子之外)是大小為(81×81)的循環移位矩陣。應理解,整體母矩陣大小為(8×28),展開每一項得到最終的母矩陣大小為(648×2268)。若需得到其餘碼率或其餘增量冗餘位元數目,則可按照如上上述方法在
中左上部分取所需部分作為校驗矩陣即可。若除原始
所對應的碼字位元外還需要生成(
)個增量冗餘校驗位元,則所取校驗矩陣為
中左上部分的大小為
的部分,
為正整數。
以上以校驗矩陣
作為示例,對從基礎矩陣到母矩陣的擴展過程進行了介紹,通過其他校驗矩陣擴展得到母矩陣也是基於相同的設計構思。
10. 由基本矩陣擴展得到校驗矩陣
LDPC碼的基本矩陣可根據需要擴展為各種碼長的LDPC碼的校驗矩陣。或者說,根據需要可以由基本矩陣擴展得到各種碼長的LDPC碼的校驗矩陣。基本矩陣中僅包含0和1兩種元素。本發明中,基本矩陣中的0可替換為空白、“-”、“-1”、或者其他數位或符號,本發明不作限定。本發明中,基本矩陣中的1對應於非全零方陣(也可稱為非全0方陣),基本矩陣中的0元素對應於全零方陣(也可稱為全0方陣)。本發明中,全零方陣是指包括的每個元素均為0的方陣,例如大小為(34×34)的方陣。本發明中,非全零方陣是指至少包括一個非0元素的方陣,例如循環置換矩陣(circulant permutation matrix,CPM)。可理解,基本矩陣中的1可擴展為任意大小的CPM,基本矩陣中的0可擴展為任意大小的全零方陣。後文基本矩陣1~基本矩陣15中的1或者0的含義或者功能與前述介紹一致,將不再贅述。
由基本矩陣擴展得到校驗矩陣的方式如下:將基本矩陣中的1替換為各種循環因子的CPM,而將0替換為相應大小的全0方陣。因此,可由基本矩陣可得到一系列LDPC碼的校驗矩陣。這些校驗矩陣的大小和每個CPM的擴展因子可不同,但對應或者符合同一基本矩陣。本發明中,循環因子和擴展因子的含義相同,因此循環因子和擴展因子可相關替換。
下面介紹由基本矩陣擴展得到校驗矩陣的一個示例。一個大小為(12×22)的基本矩陣的示例如下:
1 1 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 0 1 1 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0
0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0
1 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0
0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
參見圖6,圖6示出了由大小為(12×22)的基本矩陣(下文的基本矩陣1)擴展得到的一個校驗矩陣(下文的校驗矩陣11)的示例。如圖6所示,校驗矩陣中的-1表示大小為(K×K)的全零矩陣,該校驗矩陣中的0表示大小為(K×K)的單位矩陣,該校驗矩陣中的大於0的元素表示大小為(K×K)的循環移位矩陣。本發明中,校驗矩陣中的-1(表示全零矩陣)可替換為空白、“-”、或者其他數字或符號,本發明不作限定。後文的校驗矩陣中的-1或者0的含義或者功能如前所述,將不再贅述。
以上通過一個示例,對由基本矩陣到校驗矩陣的擴展過程進行了介紹。應理解,可採用相同的方式對任意基本矩陣進行擴展以得到所需碼長的校驗矩陣。本發明,若某個校驗矩陣由某個基本矩陣擴展得到,則可理解為該校驗矩陣符合(或者說滿足)該基本矩陣或者該校驗矩陣對應於該基本矩陣。
為了提高無線傳輸系統的傳輸可靠性,LDPC碼已在WLAN標準得到了廣泛的應用。而新的IEEE 802.15ab標準相對於IEEE 802.15.4z標準可引入新的LDPC編碼技術,以便大幅提升系統的資料傳輸可靠性。因此,可考慮針對下一代WLAN標準或UWB標準設計新的LDPC碼,以進一步提高下一代WLAN系統或UWB系統的可靠性和系統性能。
為了提高下一代WLAN系統或UWB系統的可靠性和系統性能,本發明針對下一代WLAN系統或UWB系統提出了一組LDPC碼的基本矩陣和相應的校驗矩陣的設計。本發明提供的基本矩陣,可有效支援多個碼率,例如2/3到1/2碼率。本發明提供的LDPC編碼方案能夠很好支援短封包的編碼,例如20位元組(160位元)的資料編碼,並獲得優異誤差控制性能。另外,本發明提供的LDPC碼的基本矩陣可靈活擴展至各種碼長,從而採用單個基本矩陣即可在各個碼長獲得優異誤差控制性能。
本發明的技術方案主要適用於無線通訊系統,該無線通訊系統可以遵從第三代合夥專案(third generation partnership project,3GPP)的無線通訊標準,也可以遵從其它無線通訊標準,例如,電機電子工程師學會(institute of electrical and electronics engineers,IEEE)的802系列(例如,802.11、802.15、或者802.20)的無線通訊標準。
下面結合附圖本發明的技術方案適用的一種無線通訊系統的示例。
參見圖7,圖7的(a)和(b)為適用於本發明實施例的系統架構圖。該無線通訊系統包括至少一個存取網路設備以及一個或多個終端設備。上述至少一個存取網路設備以及一個或多個終端設備採用無線通訊技術進行通訊。例如,圖7的(a)示出了一個存取網路設備與單個終端設備之間進行通訊。圖7的(b)中示出了一個存取網路設備與多個終端設備進行通訊。存取網路設備與終端設備之間的通訊可以包括存取網路設備向終端設備發送訊號的下行傳輸,也可以包括終端設備向存取網路設備發送訊號的上行傳輸,本文不作限定。
終端設備是一種具有無線收發功能的設備。終端設備可經無線接取網路(radioaccess network,RAN)中的存取網路設備(或者稱為接入設備)與一個或多個核心網路(core network,CN)設備(或者稱為核心設備)進行通訊。終端設備可以部署在陸地上,包括室內或室外、手持或車載;也可以部署在水面上(如輪船等);還可以部署在空中(例如飛機、氣球和衛星上等)。本發明實施例中,終端設備也可以稱為終端(terminal)或者使用者設備(user equipment,UE),可以是手機(mobile phone)、網站(station,STA)、移動台(mobile station,MS)、平板電腦(pad)、帶無線收發功能的電腦、虛擬實境(virtual reality,VR)終端設備、擴增實境(augmented reality,AR)終端設備、工業控制(industrial control)中的無線終端設備、無人駕駛(self driving)中的無線終端設備、遠端醫療(remote medical)中的無線終端設備、智慧電網(smart grid)中的無線終端設備、運輸安全(transportation safety)中的無線終端設備、智慧城市(smart city)中的無線終端設備、智慧家庭(smart home)中的無線終端設備、訂戶單元(subscriber unit)、蜂窩電話(cellular phone)、無線資料卡、個人數位助理(personal digital assistant,PDA)電腦、平板型電腦、膝上型電腦(laptop computer)、機器類型通訊(machine type communication, MTC)終端設備等。終端設備可包括各種具有無線通訊功能的手持設備、車載設備、可穿戴設備、計算設備或連接到無線數據機的其它處理設備。可選的,終端設備可以是具有無線通訊功能的手持設備(handset)、車載設備、可穿戴設備或物聯網、車聯網中的終端設備、5G以及5G之後演進的通訊系統中的任意形態的終端設備等,本發明對此並不限定。終端設備可支援3GPP的無線通訊標準,也可以支援IEE 802系列(例如,802.11,802.15,或者802.20)的無線通訊標準。
存取網路設備可以是任意一種具有無線收發功能且能和終端通訊的設備,例如將終端接入到無線網路的RAN節點。目前,一些RAN節點的舉例包括:大型基地台、微型基地台(也稱為小基站)、中繼站、接入點、gNB、傳輸接收點(transmission reception point,TRP)、演進節點B(evolved Node B,eNB)、無線網路控制器(radio network controller,RNC)、家庭基地台(例如,home evolved NodeB,或home Node B,HNB)、基帶單元(base band unit,BBU)、無線接入點(access point,AP)、整合式接取與回傳(integrated access and backhaul,IAB)、發送接收點(transmission reception point,TRP)或發送節點(transmission point,TP)等。此外,存取網路設備還可以為構成gNB或TRP的網路節點,例如,BBU、集中式單元(centralized unit,CU)或分散式單元(distributed unit,DU)等。存取網路設備可支援3GPP的無線通訊標準,也可以支援IEE 802系列(例如,802.11,802.15,或者802.20)的無線通訊標準。
下面結合附圖結合本發明提供的LDPC碼的編碼方法。
圖8為本發明提供的一種LDPC碼的編碼方法交互流程圖。如圖8所示,該方法包括:
801、發送端根據校驗矩陣,對資訊位元序列進行LDPC編碼,得到編碼後的位元。
發送端可以是終端設備,也可以是存取網路設備。本發明中,根據校驗矩陣,對資訊位元序列進行LDPC編碼可以是:將資訊位元序列與該校驗矩陣對應的生成矩陣相乘,得到第一碼字。具體過程可參閱上文描述的LDPC碼的編碼以及WLAN中的LDPC編碼。本發明不對根據校驗矩陣對資訊位元序列進行LDPC編碼的具體方式作限定。
本發明中,接收端執行的操作或處理(例如圖8中的方法流程中發送端執行的操作或處理),可由接收端執行,也可以由設置於發送端內的晶片或電路系統等執行。上述電路系統例如可以為積體電路、邏輯電路。上述晶片例如可以是單晶片系統(system on chip,SoC)晶片或者基頻調製解調(modem)晶片,本文不作限定。下文以發送端為例進行說明。應理解,本發明實施例中的發送端也即編碼設備。本發明中,接收端執行的操作或處理,可以由接收端執行,也可以由設置於接收端內的晶片或電路系統等執行。上述電路系統例如可以為積體電路、邏輯電路。上述晶片例如可以是SoC晶片、或者基頻調製解調(modem)晶片等,本文不作限定。下文以接收端為例進行說明。接收端可以為終端設備或者存取網路設備。應理解,本發明實施例中的接收端也即解碼設備。
上述校驗矩陣符合(或者說)滿足基本矩陣。或者說,校驗矩陣根據基本矩陣或上述基本矩陣的子矩陣擴展得到。由於前面已介紹了由基本矩陣擴展得到校驗矩陣的過程,故這裡不再陳述。校驗矩陣可分為兩部分,一部分為資訊碼位元(或者稱為資訊位元),另一部分為校驗碼字(或者稱為校驗位元)。例如,校驗矩陣的前面F行為資訊碼位元部分,第(F+1)行至最後一行為校驗碼元部分,F為大於0的整數。上述基本矩陣包括核心矩陣、擴展矩陣、第一固定矩陣和第二固定矩陣。上述核心矩陣位於上述基本矩陣的左上角位置,上述擴展矩陣位於上述基本矩陣的左下角位置。上述第一固定矩陣位於上述基本矩陣的右上角位置。上述第二固定矩陣位於上述基本矩陣的右下角位置。上述核心矩陣的列數和上述第一固定矩陣的列數相等。上述擴展矩陣的列數和上述第二固定矩陣的列數相等,上述擴展矩陣的行數和上述核心矩陣的行數相等。上述第一固定矩陣的行數和上述第二固定矩陣的行數相等。可選的,上述第二固定矩陣為單位矩陣。可選的,第一固定矩陣為全零矩陣。
在一種可能的實現方式中,發送端儲存有一個或多個符合基本矩陣的校驗矩陣,不同校驗矩陣的碼長及/或碼率不同。發送端在執行步驟801之前,可從儲存的一個或多個校驗矩陣中選擇符號碼長和碼率要求的校驗矩陣。在該實現方式中,發送端根據碼長和碼率,準確、快速地獲取所需的校驗矩陣。
在一種可能的實現方式中,發送端儲存有一個或多個基本矩陣。發送端在執行步驟801之前,可根據對資訊位元序列進行LDPC編碼選擇的碼率和碼長,由某個基本矩陣或某個矩陣的子矩陣擴展得到所需碼長和碼率的校驗矩陣。示例性的,發送端儲存有一個大小為(12×22)的基本矩陣,該基本矩陣的前兩行為打孔行;發送端根據該基本矩陣可擴展得到大小為((12×34)×(22×34))的校驗矩陣。若發送端根據該校驗矩陣進行碼率為1/2的編碼,則由10×34=340個資訊位元,編碼得到長為(22-2)×34=640位元的碼字序列。若資訊位元不足340位元,則可按照業界慣例在資訊位元後面補0再進行編碼。同時,編碼後也可對編碼所得校驗位元進行打孔,得到更高碼率或更短的碼長。在該實現方式中,發送端僅需儲存一個或多個基本矩陣,佔用的儲存空間較少。
本發明提供的基本矩陣的一種示例如下所示:
(4);
其中,
表示基本矩陣,
表示大小為(p×q)的核心矩陣,
表示大小為(r×q)的擴展矩陣,
表示大小為(p×r)的全零矩陣,
表示大小為(r×r)的單位矩陣。p、q、r均為大於0的整數。示例性的,p為6,q為16,r為6。示例性的,p為6,q為17,r為5。示例性的,p為6,q為16,r為6。可選的,p為8,q為18,r為4。這三個示例僅為p、q、r三種可能的示例,而不是全部的示例。本發明不對p、q、r的取值作限定。
在一種可能的實現方式中,p為6,q為16,r為6,
為大小為(12×22)的矩陣(下文的基本矩陣1)。基本矩陣的一個舉例如下所示:
1 1 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 0 1 1 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0
0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0
1 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0
0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
在該實現方式中,基本矩陣為大小為(12×22)的矩陣,即12列22行的矩陣。這裡基本矩陣為12列22行的具體參數選擇是在基本矩陣實現複雜度和解碼性能之間的折衷。一般來說,基本矩陣越小則實現複雜度越低,但設計基本矩陣的自由度也受到影響。具體可根據實際所需碼長,將該基本矩陣利用適當大小的CPM進行擴展。本發明中,基本矩陣不限定為(12×22)的矩陣,還可以是其他大小的矩陣。在實際應用中,可根據基本矩陣的實現複雜度和解碼性能來選擇採用多大的基本矩陣。
可以注意到,該基本矩陣的前兩行符合或者滿足如下規律:基本矩陣的前兩行中包括規律交替的“1 0”和“0 1”,且“1 0”和“0 1”中間包括“1 1”。或者,該基本矩陣的前兩行符合如下規律:一行按照順序包括“1 1 1 0”,另一行按照順序相應的包括“1 1 1 0”的循環移位“1 0 1 1”。由於基本矩陣的前兩行符合或者滿足上述規律,因此利用符合該基本矩陣的校驗矩陣進行解碼,能夠提升解碼性能。
802、發送端發送編碼後的位元。
具體的,所述發送步驟可以包括但不限於:發送端根據LDPC編碼後的位元進行資料流剖析(strean parser),星座圖映射(Constellation mapper),LDPC載波映射,或者可能的包括IDFT(Inverse Discrete Fourier Transform)逆離散傅立葉轉換等等處理,以便於在通道上發送出去。
相應的,接收端接收來自發送端的第一通道接收承載前述編碼後的位元的訊號(為描述方便,也可以稱為第一碼字)。可選的,發送端為終端設備,接收端為存取網路設備。可選的,發送端為存取網路設備,接收端為終端設備。
步驟802一種可能的實現方式如下:發送端廣播第一碼字。接收端接收來自發送端的第一通道接收序列(對應於第一碼字)。
步驟802一種可能的實現方式如下:發送端向接收端(對應於單播方式)發送第一碼字。接收端接收來自發送端的第一通道接收序列(對應於第一碼字)。
803、接收端確定第一通道接收序列對應的第一對數似然比(log likelihood rate,LLR)序列,並根據校驗矩陣,對第一LLR序列進行解碼。
接收端可採用硬判決解碼、軟判決解碼、混合解碼中的任一種,根據校驗矩陣,對第一LLR序列進行解碼,這裡不作限定。
804、接收端若解碼成功,則輸出解碼結果。
步驟804是可選的,而非必要的。輸出解碼結果可以通過輸出設備,例如顯示器、顯示螢幕、音訊設備等,輸出解碼結果。可選地,如果接收端解碼錯誤(或者說解碼失敗),則接收端向發送端發送重傳指示資訊,以請求發送端設備重傳。此外,如果解碼失敗,接收端保存第一LLR序列,以和後續接收到的重傳的LLR序列合併解碼。
本發明實施例中,校驗矩陣根據基本矩陣或基本矩陣的子矩陣擴展得到,能夠得到不同碼率和/碼長的校驗矩陣,採用這些校驗矩陣進行LDPC編碼,不僅可以相容多種碼率,而且可以獲得分集增益,從而提升編碼性能。
圖9為本發明實施例提供的另一種LDPC碼的編碼方法交互流程圖。圖9中的方法交互流程是圖8描述的方法的一種可能的實現方式。在該實現方式中,發送端對經LDPC編碼得到的碼字中的部分資訊位元進行打孔,能夠提升解碼性能。如圖13所示,該方法包括:
901、發送端根據校驗矩陣,對資訊位元序列進行LDPC編碼,得到第一碼字。
步驟901可參閱步驟801。上述校驗矩陣根據基本矩陣或上述基本矩陣的子矩陣擴展得到。第一碼字可理解為發送端根據校驗矩陣,對資訊位元序列進行LDPC編碼,得到的編碼後的位元。
在一種可能的實現方式中,上述基本矩陣的前兩行中的任意列至少包括一個1。或者說,基本矩陣的前兩行中,每一列的兩個元素中至少一個元素為1。基本矩陣的前兩行的舉例1,基本矩陣的前兩行中的一行順序的包括如下元素:1 1 1 0 1 1 1 0 1 1 1 0,上述基本矩陣的前兩行中的另一行順序的包括如下元素:1 0 1 1 1 0 1 1 1 0 1 1,上述基本矩陣中的1對應於循環置換矩陣CPM,上述基本矩陣中的0對應於全零方陣。在該示例中,第一子矩陣為12列2行的矩陣。
在該實現方式中,基本矩陣的前兩行的重量較重的行可將資訊快速在校驗矩陣(對應於該基本矩陣)中各行對應的碼字位元之間傳輸交換和解碼更新,加速系統的解碼整體收斂速度。
在一種可能的實現方式中,上述基本矩陣的前兩行為打孔行。或者說,上述第一碼字中的第一資訊位元不參與傳輸,上述第一資訊位元根據上述校驗矩陣中對應於上述基本矩陣的前兩行的子矩陣做LDPC編碼得到。又或者說,基本矩陣的前兩行為打孔節點。這裡打孔是指編碼後相應位元不傳輸的一種通道編碼中的常見操作,這裡不再贅述。符合基本矩陣的校驗矩陣的前兩行參與編碼但根據這兩行編碼得到的資訊位元不參與傳輸。
基本矩陣的前兩行為打孔行的具體設計原理為:打孔行重量越重,則其在長碼時可得更優性能。然而對於短碼,行重過於重會造成相應因數圖中出現短環或陷阱集等有損解碼性能的子圖結構。因此,本發明的基本矩陣的前兩行通過如上述舉例1所示設計控制了重量和稀疏度,在短碼和長碼性能之間取了一個折衷。
基本矩陣中重量較重的前兩行直接打孔不參與傳輸,是因為該兩行重量較重的行可將資訊快速在矩陣中各行對應的碼字位元之間傳輸交換和解碼更新,加速系統的解碼整體收斂速度。然而,由於該兩行的行重較重,因此若傳輸且其對應位元發生錯誤,則錯誤會快速傳播至其餘碼字位元,從而對解碼造成不利影響。因此該兩行參與實際編碼,但對應位元打孔不傳輸。
可選的,基本矩陣的第17行只包括一個1且該1位於該基本矩陣的第7列,該基本矩陣的第7列的前兩行中的至少一個元素為0,該基本矩陣的第7列的第17行的元素為1。基本矩陣的前兩行與該基本矩陣的第7列(除前兩行外對應位置只有一個1)和第17行(只有一個1)結合,可大幅改善解碼性能。
在其他的實施方式中,前述舉例1的基本矩陣的前兩行可以替換為滿足類似特點的兩行。如前文所述,基本矩陣的前兩行中包括規律交替的“1 0”和“0 1”,且“1 0”和“0 1”中間包括“1 1”。或者,該基本矩陣的前兩行符合如下規律:每一行中按照順序包括“1 1 1 0”或者“1 1 1 0”的循環移位“1 0 1 1”。
902、發送端發送第二碼字。
相應的,接收端接收來自發送端的第二通道接收序列(對應於第二碼字)。可選的,發送端為終端設備,接收端為存取網路設備。可選的,發送端為存取網路設備,接收端為終端設備。步驟902可參閱步驟802。
可選的,發送端在發送第二碼字之前,對第一碼字進行打孔,得到第二碼字。示例性的,發送端對第一碼字中的第一資訊位元進行打孔,得到第二碼字;其中,上述第一資訊位元根據上述校驗矩陣中對應於上述基本矩陣的前兩行的子矩陣做LDPC編碼得到。第二碼字可理解為對編碼後的位元打孔後的位元。
903、接收端確定第二通道接收序列對應的第二LLR序列,並根據校驗矩陣,對第二LLR序列進行解碼。
這裡是打孔後的解碼,其解碼過程可以使用硬判決解碼、軟判決解碼或者混合解碼,細節不贅述。
904、接收端若解碼成功,則輸出解碼結果。
步驟904是可選的,而非必要的。步驟904可參閱步驟804。
本發明實施例中,發送端對經LDPC編碼得到的碼字中的部分資訊位元進行打孔,能夠加速系統的解碼整體收斂速度,並避免對解碼造成不利影響。
圖10為本發明實施例提供的另一種LDPC碼的編碼方法交互流程圖。圖10中的方法交互流程是圖8描述的方法的一種可能的實現方式。在該實現方式中,如果首次傳輸失敗,接收端採用碼率更低的校驗矩陣進行LDPC編碼,對合併後的LLR序列進行解碼。由於重傳在資訊位元序列的基礎上,增加了增量冗餘校驗位元,通道編碼率降低,因此可以提高接收端設備解碼的成功率,減少重傳次數,降低重傳延遲,提高解碼性能。
1001、發送端根據第一校驗矩陣,對資訊位元序列進行LDPC編碼,得到第一碼字。
步驟1001可參閱步驟801。上述第一校驗矩陣根據基本矩陣或上述基本矩陣的子矩陣擴展得到。發送端執行步驟1001採用的第一校驗矩陣可與執行步驟801採用的校驗矩陣相同。
1002、發送端發送第二碼字。
相應的,接收端接收來自發送端的第二通道接收序列(對應於第二碼字)。步驟1002可參閱步驟802。
1003、接收端確定第二通道接收序列對應的第二LLR序列,並根據第一校驗矩陣,對第二LLR序列進行解碼。
步驟1003可參閱步驟803。
1004、接收端在解碼錯誤的情況下,向發送端設備發送重傳指示資訊。
相應的,發送端接收來自接收端的重傳指示資訊。解碼錯誤是指接收端根據第一校驗矩陣,對第二LLR序列進行解碼,未得到正確的解碼結果。或者說,接收端對第二LLR序列進行解碼得到的解碼結果均不能通過第一校驗矩陣的校驗。
1005、發送端根據第二校驗矩陣,對資訊位元序列進行LDPC編碼,得到第三碼字。
步驟1005可參閱步驟801。上述第二校驗矩陣根據基本矩陣或上述基本矩陣的子矩陣擴展得到。上述第一校驗矩陣和上述第二校驗矩陣可由同一個基本矩陣擴展得到。可選的,上述第二校驗矩陣的碼率低於上述第一校驗矩陣的碼率。
1006、發送端向接收端發送第四碼字。
相應的,接收端接收來自發送端的第三通道接收序列(對應於第四碼字)。步驟1006可參閱步驟802。可選的,發送端在發送第四碼字之前,對第三碼字進行打孔,得到第四碼字。示例性的,發送端對第三碼字中的第二資訊位元進行打孔,得到第四碼字;其中,上述第二資訊位元根據上述第二校驗矩陣中對應於上述基本矩陣的前兩行的子矩陣做LDPC編碼得到。
1007、接收端確定第三通道接收序列對應的第三LLR序列,並根據第二校驗矩陣對合併後的LLR序列進行解碼。
合併後的LLR序列是指接收端將第二LLR序列和第三LLR序列合併得到的。可選的,第二LLR序列和第三LLR序列是按位合併的。其中,第二LLR序列和第三LLR序列的相同位置索引上的LLR值進行合併,不同索引位置上的LLR值繼續保留。
進一步地,如果接收端根據第二校驗矩陣對合併後的LLR序列解碼成功,則輸出解碼結果。如果接收端根據第二校驗矩陣,對合併後的LLR序列解碼失敗,則執行下一次重傳。以此類推,直到解碼成功或者達到設定的最大重傳次數,則解碼失敗。
可以看出,在一次傳輸失敗之後,發送端根據更低碼率對應的校驗矩陣對資訊位元序列進行編碼,可以增加冗餘位元的數量,使得編碼後的碼字的碼率降低。由於重傳在資訊位元序列的基礎上,增加了增量冗餘校驗位元,通道編碼率降低,因此可以提高接收端設備解碼的成功率,減少重傳次數,降低重傳時延,提高解碼性能。
以上對本發明提供的LDPC編碼的方法進行了詳細說明。根據本發明提供的編碼方法,可以在相容多種碼率。下面著重介紹本發明提供的基本矩陣,以及由這些基本矩陣擴展的一些校驗矩陣的示例。
本發明提供的基本矩陣可根據需要擴展為各種碼長的LDPC碼的校驗矩陣。如前文上述將基本矩陣中的1替換為各種循環因子的CPM以及將0替換為相應大小的全0方陣,就能得到各種碼長的LDPC碼的校驗矩陣。也就是說,由一個基本矩陣可得到一系列LDPC碼的校驗矩陣,這些校驗矩陣的擴展大小和每個CPM的擴展因子可不同,但對應同一基本矩陣。
需要注意,本發明提供的基本矩陣的各種行列置換所得到的基本矩陣與本發明提供的基本矩陣等效。也就是說,對本發明提供的基本矩陣進行行列置換所得到的基本矩陣同樣屬於本發明保護的基本矩陣。基本矩陣的各種行列置換是指基本矩陣中的一個或多個元素替換為其他元素。也就是說,基本矩陣中的一個或多個元素替換為其他元素之後與該基本矩陣等效。或者說,基本矩陣中的一個或多個元素替換為其他元素同樣可視為該基本矩陣。本發明中,基本矩陣的行列置換可包括以下任一項:基本矩陣的一列中的一個或多個元素替換為其他元素、基本矩陣的一行中的一個或多個元素替換為其他元素、基本矩陣中的位於不同列的多個元素替換為其他元素、基本矩陣中的位於不同行的多個元素替換為其他元素、基本矩陣中的多列的位置改變、基本矩陣中的多行的位置改變,例如基本矩陣中的兩行的位置互換。一個元素替換為其他元素可理解為該元素替換為與該元素不同的任意元素。例如,基本矩陣中的一個或多個元素0替換為元素1。又例如,基本矩陣中的一個或多個元素1替換為元素。
圖11為本發明提供的一種基本矩陣的示例。如圖11所示,矩形框1101中的矩陣為基本矩陣的核心矩陣,矩形框1102中的矩陣為基本矩陣的擴展矩陣,矩形框1103中的矩陣為該基本矩陣的一個子矩陣,該基本矩陣的右下角為單位陣。本發明還保護本發明提供的基本矩陣的局部矩陣(即子矩陣),例如矩形框1101中的矩陣、矩形框1102中的矩陣或者矩形框1103中的矩陣。
參閱圖11,本發明提供的基本矩陣為(12×22)的二維矩陣。可選的,本發明提供的基本矩陣的前兩行為打孔行。本發明提供的基本矩陣中,前10行對應於資訊位元,後續行(即後12行)對應於校驗位元,因此該基本矩陣的最低碼率為R=10/(22-2)=1/2。可理解,由基本矩陣擴展得到的校驗矩陣的碼率為1/2。若發送端工作在碼率R=2/3情況,則該發送端採用的校驗矩陣由基本矩陣的左上角部分的子矩陣擴展得到(參閱矩形框1101):R=10/(17-2)=2/3。可見,由基本矩陣可擴展得到碼率不同的校驗矩陣,即可有效支持多個碼率,例如1/2到2/3。除上述兩種碼率,本發明提供的基本矩陣也可工作在其它碼率,具體取決於編碼時取矩陣的行列數目。例如,若利用基本矩陣前9列和前19行,則可得碼率R= 10/(17-2+2)=10/17。
參閱圖12,本發明提供的一個校驗矩陣的示例。圖12中的校驗矩陣可採用(34×34)的CPM對圖11示出的基本矩陣擴展得到。如圖12所示,矩形框1201中的矩陣作為校驗矩陣時的碼率為R=2/3,圖12示出的整個矩陣作為校驗矩陣時碼率為1/2。矩形框1201中的矩陣對應於圖11中的矩形框1101中的矩陣。另外,本發明提供的基本矩陣可根據需要擴展為各種碼長的LDPC碼的校驗矩陣。可見,採用單個基本矩陣即可在各個碼長獲得優異誤差控制性能。因此,由本發明提供的基本矩陣可靈活的擴展得到不同碼率和碼長的校驗矩陣。
一種編碼的示例如下:針對利用大小為(Z×Z)的CPM擴展後的基本矩陣(即校驗矩陣),可首先將資訊位元序列劃分為(10×Z)大小的子資訊序列,其中不足(10×Z)的部分可於子資訊序列中任意位置補0,一般補0位於子資訊序列的尾部(即傳統通道編碼中的縮短操作)。隨後,無論系統(即發送端)所需碼率如何,首先利用擴展後的基本矩陣對應於矩形框1201的部分進行編碼,編碼方法類似於802.11n中LDPC編碼方法。隨後可根據所需碼率或傳輸位元數目,根據已編碼字序列,利用擴展後的基本矩陣的其餘部分繼續編出剩餘校驗位元序列。其中,剩餘校驗位元序列編碼方法可遞迴運算編碼,具體方法類似於現有5G NR LDPC編碼方法。最後,對應於基本矩陣前兩行的資訊位元打孔不傳輸,再去除編碼時的補0位元,最後得到系統傳輸所需碼字位元序列。具體編碼部分流程如圖2所示。對應於基本矩陣前兩行的資訊位元利用基本矩陣的前兩行擴展的部分編碼得到。
參閱圖13,圖13為本發明提供的另一種基本矩陣的示例,矩形框中的矩陣為矩陣1,R10指示矩陣1的每列中1的個數最大不超過10,C04指示矩陣1的最大行重(除去前兩行)不超過4,C08指示基本矩陣的最大行重不超過8,R09指示基本矩陣中除矩陣1之外部分的最大列重不超過9。或者說,C04指示矩陣1的第3行至第16行的行重均不超過4。R09指示基本矩陣的第7列至第12列的列重均不超過9。圖13示出的基本矩陣滿足行列重量約束條件C04_R10_C08_R09。應理解,C04_R10_C08_R09僅為一種基本矩陣的行列重量約束條件的示例,其他行列重量約束條件的含義與C04_R10_C08_R09的含義類似。
需要指出的是,Thr為本發明的基本矩陣取相碼率1/2部分時的解碼閾值。解碼閾值指該基本矩陣所對應LDPC碼在碼長無限長時解碼成功所需最小的Eb/N0,Gap是指解碼閾值與相應碼率通道容量對應Eb/N0之間的距離(以dB表示)。Eb代表平均到每個位元上的訊號能量,N0代表雜訊的功率譜密度。相應的,Thr_2是指本發明的基本矩陣取碼率2/3部分時其解碼閾值,Gap_2是指解碼閾值與相應碼率通道容量對應Eb/N0之間的距離(以dB表示)。
下面示出本發明提供的滿足行列重量約束條件C04_R10_C08_R09的基本矩陣的示例。這些基本矩陣可兼顧基本矩陣的實現複雜度和解碼性能。
基本矩陣1:
1 1 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 0 1 1 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0
0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0
1 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0
0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
基本矩陣1對應的參數資訊如下:Thr = 0.5571 dB, Gap = 0.3953 dB Thr_2 = 1.4078 dB, Gap_2 = 0.3255 dB。
由基本矩陣1擴展的校驗矩陣11:
19 30 -1 8 -1 -1 27 -1 -1 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
24 -1 -1 27 3 32 -1 32 15 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1
13 0 11 -1 -1 -1 3 -1 8 13 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1
-1 21 7 24 4 7 20 -1 -1 28 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1
29 4 19 -1 6 16 -1 30 15 33 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1
7 -1 -1 0 -1 -1 -1 18 -1 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1
5 12 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1
-1 27 -1 11 -1 -1 -1 -1 -1 24 -1 17 10 -1 -1 -1 -1 0 -1 -1 -1 -1
0 16 -1 -1 -1 -1 -1 -1 5 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1
24 -1 -1 -1 2 -1 -1 -1 27 -1 -1 -1 -1 -1 22 -1 -1 -1 -1 0 -1 -1
24 24 -1 16 -1 -1 -1 -1 -1 -1 -1 26 -1 -1 -1 10 -1 -1 -1 -1 0 -1
-1 4 -1 26 27 14 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0
由基本矩陣1擴展的校驗矩陣12:
22 25 -1 5 -1 -1 17 -1 -1 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
28 -1 -1 21 31 21 -1 14 33 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1
6 0 8 -1 -1 -1 27 -1 6 18 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1
-1 30 14 13 18 22 11 -1 -1 22 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1
0 7 3 -1 11 30 -1 32 26 9 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1
2 -1 -1 32 -1 -1 -1 18 -1 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1
12 20 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1
-1 18 -1 2 -1 -1 -1 -1 -1 29 -1 9 1 -1 -1 -1 -1 0 -1 -1 -1 -1
6 7 -1 -1 -1 -1 -1 -1 2 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1
19 -1 -1 -1 23 -1 -1 -1 18 -1 -1 -1 -1 -1 30 -1 -1 -1 -1 0 -1 -1
21 9 -1 25 -1 -1 -1 -1 -1 -1 -1 29 -1 -1 -1 31 -1 -1 -1 -1 0 -1
-1 31 -1 6 31 7 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0
由基本矩陣1擴展的校驗矩陣13:
10 17 -1 5 -1 -1 20 -1 -1 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
3 -1 -1 6 14 9 -1 26 12 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1
30 5 28 -1 -1 -1 22 -1 6 15 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1
-1 24 30 26 19 31 31 -1 -1 30 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1
12 5 4 -1 5 8 -1 4 2 2 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1
1 -1 -1 25 -1 -1 -1 21 -1 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1
11 17 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1
-1 31 -1 5 -1 -1 -1 -1 -1 12 -1 11 3 -1 -1 -1 -1 0 -1 -1 -1 -1
6 28 -1 -1 -1 -1 -1 -1 3 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1
21 -1 -1 -1 16 -1 -1 -1 10 -1 -1 -1 -1 -1 18 -1 -1 -1 -1 0 -1 -1
12 28 -1 21 -1 -1 -1 -1 -1 -1 -1 7 -1 -1 -1 27 -1 -1 -1 -1 0 -1
-1 29 -1 5 6 30 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0
基本矩陣2:
1 1 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 1 1 1 1 0 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0
1 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 1 0 0 0 1 0 1 1 0 1 0 0 0 0 1 0 0 0 0
1 1 1 1 0 1 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0
1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 1
基本矩陣2對應的參數資訊如下:Thr = 0.5418 dB,Gap = 0.3799 dB,Thr_2 = 1.3982 dB,Gap_2 = 0.3159 dB。
基本矩陣3:
1 1 0 1 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 1 1 1 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0
0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0
1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0
1 1 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0
0 1 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1
基本矩陣3對應的參數資訊如下:Thr = 0.5993 dB,Gap = 0.4374 dB,Thr_2 = 1.4771 dB,Gap_2 = 0.3948 dB。
基本矩陣4:
1 1 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 0 1 0 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0
0 1 1 1 0 1 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0
1 1 0 1 0 0 1 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 1 1 1 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 1 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0
1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0
0 1 1 0 1 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1
基本矩陣4對應的參數資訊如下:Thr = 0.6033 dB,Gap = 0.4415 dB,Thr_2 = 1.4119 dB,Gap_2 = 0.3296 dB。
基本矩陣5:
1 1 1 0 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0
1 0 1 1 1 1 0 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 0 1 1 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0
0 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0
1 0 0 1 1 0 1 1 1 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0
1 1 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0
1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 0 0 1 0 0
1 1 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0
0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1
基本矩陣5對應的參數資訊如下:Thr = 0.6056 dB,Gap = 0.4438 dB,Thr_2 = 1.4204 dB,Gap_2 = 0.3381 dB。
基本矩陣6:
1 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 0 1 1 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0
0 1 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 0 1 1 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0
1 0 0 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 1 0 0 1 0 0 1 1 1 0 1 0 1 0 0 0 1 0 0
1 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0
0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 1
基本矩陣6對應的參數資訊如下:Thr = 0.6076 dB,Gap = 0.4457 dB,Thr_2 = 1.4406 dB,Gap_2 = 0.3583 dB。
由基本矩陣6擴展的校驗矩陣61:
23 15 -1 1 20 -1 10 -1 16 27 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
14 -1 -1 24 -1 -1 11 33 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1
13 21 6 -1 7 5 20 -1 28 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1
-1 31 4 -1 -1 1 -1 -1 -1 7 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1
30 25 17 -1 22 13 -1 27 -1 -1 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1
0 -1 -1 17 -1 -1 -1 22 19 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1
0 3 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1
-1 20 -1 -1 -1 -1 -1 8 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1
25 11 -1 -1 -1 -1 18 -1 17 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1
30 -1 -1 2 -1 -1 7 -1 -1 2 3 4 -1 9 -1 12 -1 -1 -1 0 -1 -1
26 23 -1 -1 -1 -1 31 -1 -1 27 -1 -1 -1 -1 -1 22 -1 -1 -1 -1 0 -1
-1 11 -1 -1 -1 -1 -1 17 15 -1 -1 -1 -1 -1 -1 3 -1 -1 -1 -1 -1 0
由基本矩陣6擴展的校驗矩陣62:
29 17 -1 30 22 -1 11 -1 29 27 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
2 -1 -1 10 -1 -1 15 25 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1
3 8 20 -1 6 2 0 -1 26 33 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1
-1 4 3 -1 -1 8 -1 -1 -1 4 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1
7 24 29 -1 30 31 -1 6 -1 -1 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1
5 -1 -1 1 -1 -1 -1 10 31 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1
4 31 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1
-1 22 -1 -1 -1 -1 -1 20 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1
18 2 -1 -1 -1 -1 6 -1 25 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1
9 -1 -1 13 -1 -1 13 -1 -1 18 0 28 -1 21 -1 30 -1 -1 -1 0 -1 -1
24 24 -1 -1 -1 -1 8 -1 -1 10 -1 -1 -1 -1 -1 32 -1 -1 -1 -1 0 -1
-1 4 -1 -1 -1 -1 -1 0 5 -1 -1 -1 -1 -1 -1 31 -1 -1 -1 -1 -1 0
基本矩陣7:
1 1 0 1 1 1 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 1 0 1 1 0 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 1 0 0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0
1 0 0 1 1 1 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0
0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1
基本矩陣7對應的參數資訊如下:Thr = 0.6081 dB,Gap = 0.4462 dB,Thr_2 = 1.5081 dB,Gap_2 = 0.4258 dB。
由基本矩陣7擴展的校驗矩陣71:
28 25 -1 25 10 10 33 -1 24 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
22 -1 7 -1 0 28 -1 17 2 33 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1
19 30 27 0 -1 27 2 -1 12 11 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1
-1 0 -1 6 -1 29 -1 -1 -1 29 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1
29 5 9 15 -1 -1 -1 14 -1 12 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1
11 -1 -1 -1 19 -1 10 27 5 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1
21 22 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1
-1 17 -1 -1 -1 29 -1 -1 -1 -1 -1 -1 -1 26 -1 -1 -1 0 -1 -1 -1 -1
18 30 -1 -1 -1 -1 -1 -1 23 -1 9 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1
19 -1 -1 29 17 12 -1 13 -1 -1 4 -1 -1 12 -1 -1 -1 -1 -1 0 -1 -1
33 4 -1 -1 -1 32 -1 -1 -1 23 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1
-1 3 -1 -1 -1 -1 -1 -1 28 23 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0
由基本矩陣7擴展的校驗矩陣72:
21 3 -1 8 5 24 10 -1 18 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
25 -1 31 -1 16 16 -1 29 6 32 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1
4 1 9 27 -1 18 9 -1 2 21 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1
-1 32 -1 21 -1 22 -1 -1 -1 8 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1
22 12 21 25 -1 -1 -1 17 -1 28 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1
24 -1 -1 -1 20 -1 4 29 15 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1
12 24 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1
-1 9 -1 -1 -1 22 -1 -1 -1 -1 -1 -1 -1 5 -1 -1 -1 0 -1 -1 -1 -1
15 0 -1 -1 -1 -1 -1 -1 33 -1 9 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1
15 -1 -1 9 19 16 -1 31 -1 -1 6 -1 -1 5 -1 -1 -1 -1 -1 0 -1 -1
25 11 -1 -1 -1 0 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1
-1 33 -1 -1 -1 -1 -1 -1 11 8 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0
基本矩陣8:
1 1 0 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 1 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 1 1 1 0 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0
1 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 0 0 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0
1 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0
1 0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0
1 1 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0
0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1
基本矩陣8對應的參數資訊如下:Thr = 0.4803 dB,Gap = 0.3184 dB,Thr_2 = 1.4491 dB,Gap_2 = 0.3668 dB。
基本矩陣9:
1 1 0 0 0 0 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 1 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 1 1 1 1 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 1 0 0 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 0 0
1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0
1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0
0 1 1 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1
基本矩陣9對應的參數資訊如下:Thr = 0.4988 dB,Gap = 0.3369 dB,Thr_2 = 1.4274 dB,Gap_2 = 0.3451 dB。
下面示出本發明提供的滿足行列重量約束條件C04_R9_C08_R08的基本矩陣的示例。這些基本矩陣可兼顧基本矩陣的實現複雜度和解碼性能。
基本矩陣10:
1 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 1 1 1 0 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 1 0 1 1 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0
1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 1 0
0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1
基本矩陣10對應的參數資訊如下:Thr = 0.3963 dB,Gap = 0.2345 dB,Thr_2 = 1.3798 dB,Gap_2 = 0.2975 dB。
由基本矩陣10擴展的校驗矩陣101:
11 5 -1 -1 -1 -1 14 -1 -1 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
31 -1 11 17 29 -1 -1 2 -1 12 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1
28 12 10 -1 7 16 27 -1 20 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1
-1 31 -1 13 -1 24 33 30 -1 -1 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1
8 22 -1 19 22 -1 -1 18 9 17 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1
22 -1 28 -1 -1 28 12 -1 2 22 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1
19 31 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1
-1 13 6 -1 -1 29 14 -1 32 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1
14 29 -1 -1 -1 -1 -1 -1 27 -1 16 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1
15 -1 26 -1 -1 17 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1
13 17 -1 -1 -1 -1 -1 -1 17 11 7 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1
-1 16 -1 -1 -1 -1 33 31 27 22 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0
基本矩陣11:
1 1 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 0 1 1 0 0 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 0 0 1 0 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0
0 1 1 0 0 1 1 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 0 0 1 1 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 1 1 1 1 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 1 0 0 0 0
1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0
0 1 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1
基本矩陣11對應的參數資訊如下:Thr = 0.3888 dB,Gap = 0.2270 dB,Thr_2 = 1.3749 dB,Gap_2 = 0.2926 dB。
下面示出本發明提供的滿足行列重量約束條件C04_R8_C07_R08的基本矩陣的示例。這些基本矩陣可兼顧基本矩陣的實現複雜度和解碼性能。
基本矩陣12:
1 1 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 1 1 1 0 1 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 0 1 1 1 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0
1 0 1 0 0 1 1 1 0 1 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 1 1 1 0 0 0 1 1 1 0 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 1 1 0 0 1 0 1 0 0 0 0 0 0 0 0 1 0 0
1 1 0 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0
0 1 0 1 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1
基本矩陣12對應的參數資訊如下:Thr = 0.3397 dB,Gap = 0.1778 dB,Thr_2 = 1.3738 dB,Gap_2 = 0.2915 dB。
由基本矩陣12擴展的校驗矩陣1201:
26 6 -1 -1 10 25 -1 -1 -1 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
11 -1 18 6 26 -1 20 -1 -1 15 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1
3 1 22 -1 -1 -1 18 8 15 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1
-1 33 -1 27 -1 -1 -1 5 1 28 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1
20 3 -1 11 11 9 -1 -1 25 -1 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1
16 -1 12 -1 -1 7 9 11 -1 23 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1
16 18 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1
-1 4 -1 29 0 16 -1 -1 -1 28 12 14 -1 -1 -1 -1 -1 0 -1 -1 -1 -1
11 3 -1 -1 -1 -1 -1 -1 -1 -1 31 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1
28 -1 -1 -1 17 8 -1 -1 17 -1 20 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1
22 3 -1 -1 19 28 -1 -1 18 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1
-1 1 -1 0 -1 22 -1 -1 -1 -1 10 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0
下面示出本發明提供的滿足行列重量約束條件C04_R8_C07_R07的基本矩陣的示例。這些基本矩陣可兼顧基本矩陣的實現複雜度和解碼性能。
基本矩陣13:
1 1 1 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 1 0 1 0 0 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 0 1 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0
1 1 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0
1 0 0 1 0 0 1 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0
1 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0
0 1 0 0 0 1 1 0 1 0 1 0 0 0 0 1 0 0 0 0 0 1
基本矩陣13對應的參數資訊如下:Thr = 0.3435 dB,Gap = 0.1817 dB,Thr_2 = 1.4154 dB,Gap_2 = 0.3331 dB。
由基本矩陣13擴展的校驗矩陣1301:
24 14 23 12 10 7 -1 -1 -1 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
23 -1 10 -1 1 -1 -1 29 19 20 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1
22 23 11 5 -1 -1 -1 11 9 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1
-1 9 -1 -1 4 24 3 -1 -1 9 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1
30 22 -1 -1 -1 26 24 7 3 -1 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1
12 -1 -1 10 -1 -1 15 -1 -1 6 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1
2 31 -1 -1 -1 -1 7 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1
-1 10 -1 -1 -1 -1 2 -1 5 -1 27 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1
33 6 -1 -1 -1 -1 -1 -1 -1 -1 30 -1 -1 -1 -1 4 -1 -1 0 -1 -1 -1
24 -1 -1 18 -1 -1 -1 -1 9 -1 15 -1 -1 -1 -1 2 -1 -1 -1 0 -1 -1
29 26 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 12 -1 -1 -1 -1 0 -1
-1 6 -1 -1 -1 0 12 -1 8 -1 16 -1 -1 -1 -1 33 -1 -1 -1 -1 -1 0
下面示出本發明提供的滿足行列重量約束條件C04_R8_C06_R07的基本矩陣的示例。這些基本矩陣可兼顧基本矩陣的實現複雜度和解碼性能。
基本矩陣14:
1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 1 0 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 0 1 0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 0 0 1 1 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 1 0 0
1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 1
基本矩陣14對應的參數資訊如下:Thr = 0.3322 dB,Gap = 0.1703 dB,Thr_2 = 1.3743 dB,Gap_2 = 0.2920 dB。
基本矩陣15:
1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
1 0 1 0 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0
1 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 0 0 0 0 0
1 1 1 0 1 0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0
1 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 1 1 0 0 1 1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 0 1 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 0
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
0 1 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1
基本矩陣15對應的參數資訊如下:Thr = 0.3255 dB,Gap = 0.1637 dB,Thr_2 = 1.3946 dB,Gap_2 = 0.3123 dB。
對於長碼來說,基本矩陣對應的解碼閾值(即Thr和Thr_2)越小,符合該基本矩陣的校驗矩陣的解碼性能越好。同樣,對於長碼來說,基本矩陣對應的解碼閾值與相應碼率通道容量對應Eb/N0之間的距離(即Gap和Gap_2)越小,符合該基本矩陣的校驗矩陣的解碼性能越好。從上述基本矩陣1至基本矩陣15對應的參數資訊可知,每個基本矩陣對應的解碼閾值,以及解碼閾值與相應碼率通道容量對應Eb/N0之間的距離均較小,因此符合該基本矩陣的校驗矩陣的解碼性能較好。從基本矩陣1至基本矩陣15可以看出,每個基本矩陣的前兩行的重量較高。對於短碼,行重過於重會造成相應因數圖中出現短環或陷阱集等有損解碼性能的子圖結構。本發明中,基本矩陣中重量較重的前兩行直接打孔不參與傳輸,可避免行重過於重影響對短碼的解碼性能。因此,本發明中的基本矩陣既能保證長碼的解碼性能,又能保證短碼的解碼性能,即在短碼和長碼性能之間取了一個較好的折衷。
上述例舉的校驗矩陣中除“-1”之外的任意元素表示一個(34×34)的CPM,校驗矩陣中的“-1”表示大小為(34×34)的全0方陣。應理解,採用不同的擴展因子對基本矩陣進行擴展,得到不同大小的校驗矩陣。例如,採用(68×68)的CPM對基本矩陣進行擴展。在實際應用中,可根據需要採用任意大小的CPM對基本矩陣進行擴展,進而得到所需的校驗矩陣。
基本矩陣1至基本矩陣15僅為本發明提供的基本矩陣的一些示例,而不是全部的舉例。應理解,對本發明提供的基本矩陣進行行列置換所得到的基本矩陣同樣屬於本發明保護的基本矩陣。同理,上述示出的由基本矩陣擴展得到的校驗矩陣也僅是部分示例,而不是全部的示例。
以上示出了本發明提供的基本矩陣和校驗矩陣的示例。下面結合附圖以符合上述基本矩陣1的校驗矩陣11為例說明本發明提供的編碼方法的有益效果。
圖14為本發明提供的一種LDPC碼的性能對比示意圖。圖14中,橫坐標表示訊噪比(signal noise ratio,SNR),縱坐標表示區塊誤差率(block error rate,BLER),即誤塊率。圖14中,New UWB LDPC表示本發明的LDPC碼。
參閱圖14,New UWB LDPC (340,680) vs. WLAN LDPC (324,648):本發明的LDPC碼(340,680)與WLAN LDPC(324,648)在碼率1/2時的性能比較,其中(k,n)中k指編碼前資訊位元數目,而n指編碼後碼字序列位元數目。
在BLER = 10
-4時本發明的LDPC碼可獲得約0.25dB性能增益。
複雜度方面,本發明的LDPC碼的基本矩陣(基本矩陣1)中包含76個CPM,而WLAN LDPC碼對應的基本矩陣中包含88個CPM。因此,本發明的LDPC碼的複雜度較低。
參閱圖14,New UWB LDPC (340,510) vs. two WLAN LDPC (324,486):在碼率R = 2/3時的性能比較。本發明的LDPC碼打孔至(340,510)時與WLAN LDPC(324,486)碼率2/3時的性能比較。two WLAN LDPC (324,486)包括圖14中的Original WLAN LDPC R=2/3 (432,648) à (324,486)和WLAN LDPC R=2/3 (324,648) à (324,486)。
其中,WLAN LDPC R=2/3 (324,648) à (324,486)指按照圖15A將碼率為R=1/2的WLAN LDPC碼進行打孔至碼率為R=2/3。圖15A為本發明提供的一種LDPC碼打孔的示意圖。
其中,Original WLAN LDPC R=2/3 (432,648) à (324,486)指按照圖15B將碼率為R=1/2的WLAN LDPC碼同時進行縮短和打孔至碼率為R=2/3。圖15B為本發明提供的一種LDPC碼縮短和打孔的示意圖。
如圖14可見,在相似的碼長下,本發明的LDPC碼比WLAN碼率為2/3的LDPC碼可獲得約0.35dB的性能增益,且相對WLAN碼率1/2的LDPC碼打孔至R=2/3可獲得大於2.5dB的性能增益。
與R=2/3 WLAN LDPC相比複雜度:50 CPMS (New UWB LDPC) vs 88 CPMs (WLAN LDPC)。因此,本發明的LDPC碼的複雜度較低。
參閱圖14,New UWB LDPC (160,320) vs. WLAN LDPC (160,320):在碼率 R = 1/2:本發明的LDPC碼和碼率1/2的WLAN LDPC碼同時縮短和打孔至(160,320)時性能比較。其中,WLAN LDPC碼同時縮短和打孔如圖15C所示。圖15C為本發明提供的另一種LDPC碼縮短和打孔的示意圖。
可見,本發明所設計的LDPC碼在短包(例如:k=160位元=20bytes)下性能優異,相對WLAN LDPC可達大於3dB的性能增益。
下面結合附圖介紹可實施本發明實施例提供的LDPC碼的編碼方法或LDPC碼的解碼方法的通訊裝置的結構。
圖16為本發明實施例提供的一種通訊裝置1600的結構示意圖。該通訊裝置1600可以對應實現上述各個方法實施例中發送端實現的功能或者步驟,也可以對應實現上述各個方法實施例中接收端實現的功能或者步驟。該通訊裝置可以包括處理模組1610和介面模組1620。可選的,還可以包括儲存單元,該儲存單元可以用於儲存指令(代碼或者程式)及/或資料。處理模組1610和介面模組1620可以與該儲存單元耦合,例如,處理模組1610可以讀取儲存單元中的指令(代碼或者程式)及/或資料,以實現相應的方法。上述各個單元可以獨立設置,也可以部分或者全部集成。例如,介面模組1620可包括發送模組和接收模組。發送模組可以是發射機,接收模組可以是接收機。介面模組1620對應的實體可以是收發器,也可以是通訊介面。
在一些可能的實施方式中,通訊裝置1600能夠對應實現上述方法實施例中發送端的行為和功能。例如通訊裝置1600可以為發送端,也可以為應用於發送端中的部件(例如晶片或者電路)。介面模組1620例如可以用於執行圖8、圖9、圖10的實施例中由發送端所執行的全部接收或發送操作,例如圖8所示的實施例中的步驟802,圖9所示的實施例中的步驟902,圖10所示的實施例中的步驟1002、步驟1004、步驟1006,及/或用於支援本文所描述的技術的其它過程。處理模組1610用於執行圖8、圖9、圖10的實施例中由發送端所執行的除了收發操作之外的全部操作,例如圖8所示的實施例中的步驟801,圖9所示的實施例中的步驟901,圖10所示的實施例中的步驟1001、步驟1005。
在一些可能的實施方式中,通訊裝置1600能夠對應實現上述方法實施例中接收端的行為和功能。例如通訊裝置1600可以為接收端,也可以為應用於接收端中的部件(例如晶片或者電路)。介面模組1620例如可以用於執行圖8、圖9、圖10的實施例中由接收端所執行的全部接收或發送操作,例如圖8所示的實施例中的步驟802,圖9所示的實施例中的步驟902,圖10所示的實施例中的步驟1002、步驟1004、步驟1006,及/或用於支援本文所描述的技術的其它過程。處理模組1610用於執行圖8、圖9、圖10的實施例中由接收端所執行的除了收發操作之外的全部操作,例如圖8所示的實施例中的步驟803、步驟804,圖9所示的實施例中的步驟903、步驟904,圖10所示的實施例中的步驟1003、步驟1004、步驟1007。
圖17為本發明實施例提供的另一種通訊裝置170的結構示意圖。圖17中的通訊裝置可以是上述發送端者,也可以是上述接收端。
如圖17所示,該通訊裝置170包括至少一個處理器1710和收發器1720。
在本發明的一些實施例中,處理器1710和收發器1720可以用於執行發起者執行的功能或操作等。收發器1720例如執行圖8、圖9、圖10的實施例中由發送端所執行的全部接收或發送操作。處理器1710例如用於執行圖8、圖9、圖10的實施例中由發送端所執行的除了收發操作之外的全部操作。
在本發明的一些實施例中,處理器1710和收發器1720可以用於執行接收端執行的功能或操作等。收發器1720例如執行圖8、圖9、圖10的實施例中由接收端所執行的全部接收或發送操作。處理器1710例如用於執行圖8、圖9、圖10的實施例中由接收端所執行的除了收發操作之外的全部操作。
收發器1720用於通過傳輸介質和其他設備/裝置進行通訊。處理器1710利用收發器1720收發資料及/或信令,並用於實現上述方法實施例中的方法。處理器1710可實現處理模組1610的功能,收發器1720可實現介面模組1620的功能。
可選的,通訊裝置170還可以包括至少一個儲存器1730,用於儲存程式指令及/或資料。儲存器1730和處理器1710耦合。本發明實施例中的耦合是裝置、單元或模組之間的間接耦合或通訊連接,可以是電性,機械或其它的形式,用於裝置、單元或模組之間的資訊交互。處理器1710可能和儲存器1730協同操作。處理器1710可能執行儲存器1730中儲存的程式指令。該至少一個記憶體中的至少一個可以包括於處理器中。
本發明實施例中不限定上述收發器1720、處理器1710以及儲存器1730之間的具體連接介質。本發明實施例在圖17中以儲存器1730、處理器1710以及收發器1720之間通過匯流排1740連接,匯流排在圖17中以粗線表示,其它部件之間的連接方式,僅是進行示意性說明,並不引以為限。該匯流排可以分為位址匯流排、資料匯流排、控制匯流排等。為便於表示,圖17中僅用一條粗線表示,但並不表示僅有一根匯流排或一種類型的匯流排。
在本發明實施例中,處理器可以是通用處理器、數位訊號處理器、特定應用積體電路、現場可程式化邏輯閘陣列或者其他可程式化邏輯元件、離散閘或者電晶體邏輯元件、離散硬體元件,可以實現或者執行本發明實施例中的公開的各方法、步驟及邏輯方塊圖。通用處理器可以是微處理器或者任何常規的處理器等。結合本發明實施例所公開的方法的步驟可以直接體現為硬體處理器執行完成,或者用處理器中的硬體及軟體模組組合執行完成。
圖18為本發明實施例提供的另一種通訊裝置180的結構示意圖。如圖18所示,圖18所示的通訊裝置包括邏輯電路1801和介面1802。圖16中的處理模組1610可以用邏輯電路1801實現,圖16中的介面模組1620可以用介面1802實現。其中,該邏輯電路1801可以為晶片、處理電路、積體電路或單晶片系統(system on chip,SoC)晶片等,介面1802可以為通訊介面、輸入輸出介面等。本發明實施例中,邏輯電路和介面還可以相互耦合。對於邏輯電路和介面的具體連接方式,本發明實施例不作限定。
在本發明的一些實施例中,該邏輯電路和介面可用於執行上述發送端執行的功能或操作等。
在本發明的一些實施例中,該邏輯電路和介面可用於執行上述接收端執行的功能或操作等。
本發明還提供一種電腦可讀取儲存媒體,該電腦可讀取儲存媒體中儲存有電腦程式或指令,當電腦程式或指令在電腦上運行時,使得電腦執行上述實施例的方法。
本發明還提供一種電腦程式產品,該電腦程式產品包括指令或電腦程式,當該指令或電腦程式在電腦上運行時,使得上述實施例中的方法被執行。
本發明還提供一種通訊系統,包括上述發送端和上述接收端。
以上所述,僅為本發明的具體實施方式,但本發明的保護範圍並不局限於此,任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內,可輕易想到變化或替換,都應涵蓋在本發明的保護範圍之內。因此,本發明的保護範圍應以申請專利範圍的保護範圍為准。
401:資料位元
402~405:碼字
801~804:步驟
901~904:步驟
1001~1007:步驟
1101~1103、1201:矩形框
1600、170、180:通訊裝置
1610:處理模組
1620:介面模組
1710:處理器
1720:收發器
1730:儲存器
1740:匯流排
1801:邏輯電路
1802:介面
H:校驗矩陣
C1~C4:校驗節點集
V1~V8:變數節點集
C04、C08:行重
R09、R10:列重
為了更清楚地說明本申請實施例或背景技術中的技術方案,下面將對本申請實施例或背景技術中所需要使用的附圖進行說明。
圖1為LDPC碼的校驗矩陣H的一個示例。
圖2為LDPC碼的校驗矩陣H的坦納(Tanner)圖。
圖3示出了LDPC碼的編碼過程的示例。
圖4為LDPC編碼流程中縮短操作部分的示意圖。
圖5為對
進行擴展得到的母矩陣的一個示例。
圖6示出了由大小為(12×22)的基本矩陣擴展得到的一個校驗矩陣的示例。
圖7為適用於本發明實施例的系統架構圖。
圖8為本發明提供的一種LDPC碼的編碼方法交互流程圖。
圖9為本發明實施例提供的另一種LDPC碼的編碼方法交互流程圖。
圖10為本發明實施例提供的另一種LDPC碼的編碼方法交互流程圖。
圖11為本發明提供的一種基本矩陣的示例。
圖12為本發明提供的一個校驗矩陣的示例。
圖13為本發明提供的另一種基本矩陣的示例。
圖14為本發明提供的一種LDPC碼的性能對比示意圖。
圖15A為本發明提供的一種LDPC碼打孔的示意圖。
圖15B為本發明提供的一種LDPC碼縮短和打孔的示意圖。
圖15C為本發明提供的另一種LDPC碼縮短和打孔的示意圖。
圖16為本發明實施例提供的一種通訊裝置1600的結構示意圖。
圖17為本發明實施例提供的另一種通訊裝置170的結構示意圖。
圖18為本發明實施例提供的另一種通訊裝置180的結構示意圖。
801~804:步驟
Claims (17)
- 一種低密度奇偶檢查碼的編碼方法,其特徵在於,包括: 根據校驗矩陣,對資訊位元序列進行低密度奇偶檢查LDPC編碼,得到第一碼字;所述校驗矩陣符合基本矩陣,所述基本矩陣滿足下述之一: 所述基本矩陣的前兩行中的每列至少包括一個1,或者, 所述基本矩陣的前兩行中包括規律交替的“1 0”和“0 1”,且“1 0”和“0 1”中間包括“1 1”;或者, 所述基本矩陣的前兩行符合如下規律:一行按照順序包括多個“1 1 1 0”,另一行按照順序相應的包括多個“1 0 1 1”; 發送所述第一碼字。
- 一種低密度奇偶檢查碼的解碼方法,其特徵在於,包括: 接收端確定第一通道接收到的訊號對應的第一對數似然比序列,並根據校驗矩陣,對第一對數似然比序列進行解碼; 其中,所述校驗矩陣符合基本矩陣,所述基本矩陣滿足下述之一: 所述基本矩陣的前兩行中的每列至少包括一個1,或者, 所述基本矩陣的前兩行中包括規律交替的“1 0”和“0 1”,且“1 0”和“0 1”中間包括“1 1”;或者, 所述基本矩陣的前兩行符合如下規律:一行按照順序包括多個“1 1 1 0”,另一行按照順序相應的包括多個 “1 0 1 1”。
- 如請求項1或2所述的方法,其特徵在於,所述基本矩陣的前兩行中的一行包括如下元素:1 1 1 0 1 1 1 0 1 1 1 0,所述基本矩陣的前兩行中的另一行包括如下元素:1 0 1 1 1 0 1 1 1 0 1 1,所述基本矩陣中的1對應於循環置換矩陣CPM,所述基本矩陣中的0對應於全零方陣。
- 如請求項1至3任一項所述的方法,其特徵在於,所述基本矩陣包括如下所示(12×22)矩陣中的H列或M行: 1 1 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 1 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 所述H為1至12中的整數,所述M為1至22中的整數。
- 如請求項4所述的方法,其特徵在於,所述校驗矩陣包括如下所示(12×22)矩陣中的L列或F行: 19 30 -1 8 -1 -1 27 -1 -1 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 24 -1 -1 27 3 32 -1 32 15 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 13 0 11 -1 -1 -1 3 -1 8 13 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 21 7 24 4 7 20 -1 -1 28 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 29 4 19 -1 6 16 -1 30 15 33 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 7 -1 -1 0 -1 -1 -1 18 -1 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 5 12 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 27 -1 11 -1 -1 -1 -1 -1 24 -1 17 10 -1 -1 -1 -1 0 -1 -1 -1 -1 0 16 -1 -1 -1 -1 -1 -1 5 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 24 -1 -1 -1 2 -1 -1 -1 27 -1 -1 -1 -1 -1 22 -1 -1 -1 -1 0 -1 -1 24 24 -1 16 -1 -1 -1 -1 -1 -1 -1 26 -1 -1 -1 10 -1 -1 -1 -1 0 -1 -1 4 -1 26 27 14 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 其中,所述校驗矩陣中的-1表示大小為(K×K)的全零矩陣,所述校驗矩陣中的0表示大小為(K×K)的單位矩陣,所述校驗矩陣中的大於0的元素表示大小為(K×K)的循環置換矩陣,所述L為1至12中的整數,所述F為1至22中的整數。
- 如請求項4所述的方法,其特徵在於,所述校驗矩陣包括如下所示(12×22)矩陣中的L列或F行: 22 25 -1 5 -1 -1 17 -1 -1 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 28 -1 -1 21 31 21 -1 14 33 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 6 0 8 -1 -1 -1 27 -1 6 18 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 30 14 13 18 22 11 -1 -1 22 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 0 7 3 -1 11 30 -1 32 26 9 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 2 -1 -1 32 -1 -1 -1 18 -1 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 12 20 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 18 -1 2 -1 -1 -1 -1 -1 29 -1 9 1 -1 -1 -1 -1 0 -1 -1 -1 -1 6 7 -1 -1 -1 -1 -1 -1 2 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 19 -1 -1 -1 23 -1 -1 -1 18 -1 -1 -1 -1 -1 30 -1 -1 -1 -1 0 -1 -1 21 9 -1 25 -1 -1 -1 -1 -1 -1 -1 29 -1 -1 -1 31 -1 -1 -1 -1 0 -1 -1 31 -1 6 31 7 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 其中,所述校驗矩陣中的-1表示大小為(K×K)的全零矩陣,所述校驗矩陣中的0表示大小為(K×K)的單位矩陣,所述校驗矩陣中的大於0的元素表示大小為(K×K)的循環置換矩陣,所述L為1至12中的整數,所述F為1至22中的整數。
- 如請求項1至3任一項所述的方法,其特徵在於,所述基本矩陣包括如下所示(12×22)矩陣中的H列或M行: 1 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 1 1 0 1 0 1 0 0 0 1 0 0 1 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 1 所述H為1至12中的整數,所述M為1至22中的整數。
- 如請求項7所述的方法,其特徵在於,所述校驗矩陣包括如下所示(12×22)矩陣中的L列或F行: 23 15 -1 1 20 -1 10 -1 16 27 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 14 -1 -1 24 -1 -1 11 33 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 13 21 6 -1 7 5 20 -1 28 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 31 4 -1 -1 1 -1 -1 -1 7 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 30 25 17 -1 22 13 -1 27 -1 -1 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 0 -1 -1 17 -1 -1 -1 22 19 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 0 3 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 20 -1 -1 -1 -1 -1 8 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 25 11 -1 -1 -1 -1 18 -1 17 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 30 -1 -1 2 -1 -1 7 -1 -1 2 3 4 -1 9 -1 12 -1 -1 -1 0 -1 -1 26 23 -1 -1 -1 -1 31 -1 -1 27 -1 -1 -1 -1 -1 22 -1 -1 -1 -1 0 -1 -1 11 -1 -1 -1 -1 -1 17 15 -1 -1 -1 -1 -1 -1 3 -1 -1 -1 -1 -1 0 其中,所述校驗矩陣中的-1表示大小為(K×K)的全零矩陣,所述校驗矩陣中的0表示大小為(K×K)的單位矩陣,所述校驗矩陣中的大於0的元素表示大小為(K×K)的循環置換矩陣,所述L為1至12中的整數,所述F為1至22中的整數。
- 如請求項7所述的方法,其特徵在於,所述校驗矩陣包括如下所示(12×22)矩陣中的L列或F行: 29 17 -1 30 22 -1 11 -1 29 27 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 2 -1 -1 10 -1 -1 15 25 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 3 8 20 -1 6 2 0 -1 26 33 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 4 3 -1 -1 8 -1 -1 -1 4 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 7 24 29 -1 30 31 -1 6 -1 -1 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 5 -1 -1 1 -1 -1 -1 10 31 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 4 31 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 22 -1 -1 -1 -1 -1 20 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 18 2 -1 -1 -1 -1 6 -1 25 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 9 -1 -1 13 -1 -1 13 -1 -1 18 0 28 -1 21 -1 30 -1 -1 -1 0 -1 -1 24 24 -1 -1 -1 -1 8 -1 -1 10 -1 -1 -1 -1 -1 32 -1 -1 -1 -1 0 -1 -1 4 -1 -1 -1 -1 -1 0 5 -1 -1 -1 -1 -1 -1 31 -1 -1 -1 -1 -1 0 其中,所述校驗矩陣中的-1表示大小為(K×K)的全零矩陣,所述校驗矩陣中的0表示大小為(K×K)的單位矩陣,所述校驗矩陣中的大於0的元素表示大小為(K×K)的循環置換矩陣,所述L為1至12中的整數,所述F為1至22中的整數。
- 如請求項1至3任一項所述的方法,其特徵在於,所述基本矩陣包括如下所示(12×22)矩陣中的H列或M行: 1 1 0 1 1 1 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 0 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 1 1 1 1 0 0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 所述H為1至12中的整數,所述M為1至22中的整數。
- 如請求項10所述的方法,其特徵在於,所述校驗矩陣包括如下所示(12×22)矩陣中的L列或F行: 28 25 -1 25 10 10 33 -1 24 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 22 -1 7 -1 0 28 -1 17 2 33 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 19 30 27 0 -1 27 2 -1 12 11 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 6 -1 29 -1 -1 -1 29 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 29 5 9 15 -1 -1 -1 14 -1 12 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 11 -1 -1 -1 19 -1 10 27 5 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 21 22 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 17 -1 -1 -1 29 -1 -1 -1 -1 -1 -1 -1 26 -1 -1 -1 0 -1 -1 -1 -1 18 30 -1 -1 -1 -1 -1 -1 23 -1 9 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 19 -1 -1 29 17 12 -1 13 -1 -1 4 -1 -1 12 -1 -1 -1 -1 -1 0 -1 -1 33 4 -1 -1 -1 32 -1 -1 -1 23 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 3 -1 -1 -1 -1 -1 -1 28 23 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 其中,所述校驗矩陣中的-1表示大小為(K×K)的全零矩陣,所述校驗矩陣中的0表示大小為(K×K)的單位矩陣,所述校驗矩陣中的大於0的元素表示大小為(K×K)的循環置換矩陣,所述L為1至12中的整數,所述F為1至22中的整數。
- 如請求項10所述的方法,其特徵在於,所述校驗矩陣包括如下所示(12×22)矩陣中的L列或F行: 21 3 -1 8 5 24 10 -1 18 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 25 -1 31 -1 16 16 -1 29 6 32 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 4 1 9 27 -1 18 9 -1 2 21 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 32 -1 21 -1 22 -1 -1 -1 8 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 22 12 21 25 -1 -1 -1 17 -1 28 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 24 -1 -1 -1 20 -1 4 29 15 -1 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 12 24 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 9 -1 -1 -1 22 -1 -1 -1 -1 -1 -1 -1 5 -1 -1 -1 0 -1 -1 -1 -1 15 0 -1 -1 -1 -1 -1 -1 33 -1 9 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 15 -1 -1 9 19 16 -1 31 -1 -1 6 -1 -1 5 -1 -1 -1 -1 -1 0 -1 -1 25 11 -1 -1 -1 0 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 33 -1 -1 -1 -1 -1 -1 11 8 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 其中,所述校驗矩陣中的-1表示大小為(K×K)的全零矩陣,所述校驗矩陣中的0表示大小為(K×K)的單位矩陣,所述校驗矩陣中的大於0的元素表示大小為(K×K)的循環置換矩陣,所述L為1至12中的整數,所述F為1至22中的整數。
- 如請求項1至3任一項所述的方法,其特徵在於,所述基本矩陣包括如下所示(12×22)矩陣中的H列或M行: 1 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 0 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 所述H為1至12中的整數,所述M為1至22中的整數。
- 如請求項13所述的方法,其特徵在於,所述校驗矩陣包括如下所示(12×22)矩陣中的L列或F行: 11 5 -1 -1 -1 -1 14 -1 -1 -1 1 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 31 -1 11 17 29 -1 -1 2 -1 12 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 28 12 10 -1 7 16 27 -1 20 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 -1 -1 31 -1 13 -1 24 33 30 -1 -1 0 -1 -1 0 0 -1 -1 -1 -1 -1 -1 -1 8 22 -1 19 22 -1 -1 18 9 17 -1 -1 -1 -1 0 0 -1 -1 -1 -1 -1 -1 22 -1 28 -1 -1 28 12 -1 2 22 1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 19 31 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 -1 -1 13 6 -1 -1 29 14 -1 32 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 -1 14 29 -1 -1 -1 -1 -1 -1 27 -1 16 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 -1 15 -1 26 -1 -1 17 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 13 17 -1 -1 -1 -1 -1 -1 17 11 7 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 -1 -1 16 -1 -1 -1 -1 33 31 27 22 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 0 其中,所述校驗矩陣中的-1表示大小為(K×K)的全零矩陣,所述校驗矩陣中的0表示大小為(K×K)的單位矩陣,所述校驗矩陣中的大於0的元素表示大小為(K×K)的循環置換矩陣,所述L為1至12中的整數,所述F為1至22中的整數。
- 一種通訊裝置,其特徵在於,包括用於實現請求項1至請求項14中任一項所述的方法的模組或單元。
- 一種電腦可讀取儲存媒體,其特徵在於,所述電腦可讀取儲存媒體中儲存有電腦程式,所述電腦程式包括程式指令,所述程式指令被執行時使得電腦執行如請求項1至請求項14中任一項所述的方法。
- 一種通訊裝置,其特徵在於,包括處理器,所述處理器與儲存器耦合,所述儲存器儲存指令,所述處理器用於執行所述指令,使得所述通訊裝置執行如請求項1至請求項14任一項所述的方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210505542.9 | 2022-05-10 | ||
CN202210505542.9A CN117081605A (zh) | 2022-05-10 | 2022-05-10 | Ldpc的编译码方法和相关装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202345529A true TW202345529A (zh) | 2023-11-16 |
Family
ID=88706675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112116873A TW202345529A (zh) | 2022-05-10 | 2023-05-05 | Ldpc的編解碼方法和相關裝置 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN117081605A (zh) |
TW (1) | TW202345529A (zh) |
WO (1) | WO2023216991A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008117994A1 (en) * | 2007-03-27 | 2008-10-02 | Lg Electronics Inc. | Method of encoding data using a low density parity check code |
CN107888198B (zh) * | 2016-09-30 | 2023-05-26 | 中兴通讯股份有限公司 | 准循环ldpc编译码方法、装置及ldpc编译码器 |
WO2018084735A1 (en) * | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
CN113193874B (zh) * | 2021-05-06 | 2023-02-28 | 清华大学 | Ldpc码的编码方法、装置、电子设备及存储介质 |
-
2022
- 2022-05-10 CN CN202210505542.9A patent/CN117081605A/zh active Pending
-
2023
- 2023-05-05 WO PCT/CN2023/092280 patent/WO2023216991A1/zh unknown
- 2023-05-05 TW TW112116873A patent/TW202345529A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023216991A1 (zh) | 2023-11-16 |
CN117081605A (zh) | 2023-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10594339B2 (en) | Method for generating parity check matrix for low density parity check coding | |
TWI691173B (zh) | 通訊用錯誤更正編碼方法和裝置 | |
US20230275696A1 (en) | Method and apparatus for encoding/decoding channel in communication or broadcasting system | |
WO2022161201A1 (zh) | 编码调制与解调解码方法及装置 | |
EP3979530A1 (en) | Polar code retransmission method and device | |
WO2022188752A1 (zh) | 一种编译码方法及装置 | |
US20240204800A1 (en) | Low-density parity-check (ldpc) encoding method and apparatus | |
EP3661084A1 (en) | Method and apparatus for encoding/decoding channel in communication or broadcasting system | |
CN111277354B (zh) | 低密度奇偶校验ldpc码的编译码方法、相关装置 | |
WO2022268130A1 (zh) | 一种网络编码方法及装置 | |
WO2023273995A1 (zh) | 数据处理方法及装置 | |
WO2023216991A1 (zh) | Ldpc的编译码方法和相关装置 | |
WO2024055934A1 (zh) | 编码方法、译码方法、通信装置及计算机可读存储介质 | |
WO2023241626A1 (zh) | Ldpc的编译码方法和相关装置 | |
CN113708778A (zh) | Ldpc的速率匹配的方法和通信装置 | |
WO2024036634A1 (zh) | 编码方法、译码方法及装置 | |
WO2024067350A1 (zh) | 级联码的编码和译码的方法以及通信装置 | |
CN110034851A (zh) | 编码方法、编码设备以及系统 | |
WO2022206623A1 (zh) | 编码方法、译码方法以及通信装置 | |
US20240214042A1 (en) | Data processing method and apparatus | |
CN108234068A (zh) | 传输低密度奇偶校验码的方法及其设备 | |
WO2024103386A1 (zh) | 一种基于ldpc码的通信方法和通信装置 | |
WO2024114812A1 (zh) | 编码方法、译码方法以及通信装置 | |
WO2023125061A1 (zh) | 级联码的编码和译码的方法以及通信装置 | |
WO2023246458A1 (zh) | 编码方法、译码方法及装置 |