CN113193874B - Ldpc码的编码方法、装置、电子设备及存储介质 - Google Patents

Abstract

本发明提供一种LDPC码的编码方法、装置、电子设备及存储介质，该方法包括：根据预配置的校验矩阵对待传输的信息比特进行LDPC编码，生成校验比特；校验矩阵为基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵后，并与循环偏移值结合得到；根据预配置的比特交织方式对校验比特进行交织处理，生成交织的比特序列；比特交织方式为基于在相位噪声下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到；根据预配置的信号调制方式对交织的比特序列映射为待传输的发射符号，能够提升待传输的信息在编码过程中的误码性能和纠错能力，从而增强传输可靠性。

Description

LDPC码的编码方法、装置、电子设备及存储介质

技术领域

本发明涉及数据编码技术领域，尤其涉及一种LDPC码的编码方法、装置、电子设备及存储介质。

背景技术

低密度奇偶校验(LDPC)码在5G新无线(NR)标准中作为长码被采纳，该码具有逼近香农极限的误码性能，以及灵活变化的编码效率等优点，是目前最主流的信道编码之一，被广泛应用在多种通信协议中，可显著提升传输可靠性。

LDPC码的编码过程如图2所示，待传输的信息比特首先经过LDPC编码器，生成校验比特，从而得到完整的LDPC码字序列。接着，LDPC码字序列中的比特经比特交织器打乱顺序，从而获得比特之间更好的独立性，以及时间分集增益。最后，交织后的比特序列按照预设的调制方式映射为复数符号，即为待传输的发射符号。对于较高阶的调制方式，一个符号所包含的各比特的可靠性不同，故不同的比特交织方式会对LDPC码的误码性能产生影响。

LDPC码的译码门限主要由基矩阵决定，给定基矩阵和某一比特交织方式后，便可以对译码门限进行预测。因此，在基矩阵的设计过程中，通常以预测得到的译码门限为标准来评判基矩阵的性能优劣，并对候选基矩阵进行筛选。故基矩阵的好坏也会对LDPC码的误码性能产生影响。

由此可知，待传输的信息在编码过程中的误码性能和纠错能力不理想，从而降低传输可靠性。

发明内容

针对现有技术存在的问题，本发明提供一种LDPC码的编码方法、装置、电子设备及存储介质。

本发明提供一种LDPC码的编码方法，包括：

根据预配置的校验矩阵对待传输的信息比特进行LDPC编码，生成校验比特；其中，所述预配置的校验矩阵为基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵后，并与循环偏移值结合得到；

根据预配置的比特交织方式对所述校验比特进行交织处理，生成交织的比特序列；其中，所述预配置的比特交织方式为基于在相位噪声下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到；

根据预配置的信号调制方式对交织的比特序列映射为待传输的发射符号。

根据本发明提供的一种LDPC码的编码方法，所述方法还包括预配置的比特交织方式的获取步骤，所述获取步骤包括：

根据初定的校验矩阵和初定的信号调制方式下随机生成多个比特交织方式；

采用预设的信号模型获取发射符号和接收符号；

计算在相位噪声下发射符号中每个比特与接收符号的互信息；

根据所述互信息预测所述多个比特交织方式的译码门限，并根据所述译码门限确定预配置的比特交织方式；

其中，随机生成的比特交织方式应满足经比特交织后，初定的校验矩阵的基矩阵每一列所对应的比特均为初定的信号调制方式下的同一种比特类型或初定的信号调制方式下所有种类的比特的均匀混合类型。

根据本发明提供的一种LDPC码的编码方法，所述预设的信号模型包括：

y＝xe^-jθ+n，

其中y，x，θ，n分别为接收符号，发射符号，相位噪声与加性高斯白噪声，θ，n分别服从高斯分布

和

分别为噪声的方差。

根据本发明提供的一种LDPC码的编码方法，发射符号中每个比特与接收符号的互信息的获取公式，包括：

发射符号x对应的第i个比特与接收符号y的互信息为：

其中bⁱ(x)代表发射符号x对应的第i个比特，

代表第i个比特为bⁱ(x)的符号所构成的集合，E_x,n,θ[·]表示对随机变量x,n,θ求期望。

根据本发明提供的一种LDPC码的编码方法，根据所述互信息预测所述多个比特交织方式的译码门限，包括：

确定初定的校验矩阵的基矩阵每一列所对应的比特的比特类型；

根据所述比特类型确定基于原型图的外信息传递算法的输入值计算公式，根据输入值计算公式和互信息确定基于原型图的外信息传递算法的输入值；基于原型图的外信息传递算法根据所述输入值预测比特交织方式的译码门限。

根据本发明提供的一种LDPC码的编码方法，所述方法还包括预配置的校验矩阵的获取步骤，所述获取步骤包括：

根据初定的比特交织方式和初定的基矩阵的核心部分，基于预设的约束条件，随机搜索初定的基矩阵的扩展部分，根据所述扩展部分和所述核心部分确定待选的基矩阵；

基于原型图的外信息传递算法预测所述待选的基矩阵的译码门限；

根据所述译码门限确定基矩阵后，采用ACE约束的PEG算法配置循环偏移值；

根据所述基矩阵和所述循环偏移值确定所述预配置的校验矩。

根据本发明提供的一种LDPC码的编码方法，所述预设的约束条件包括：

扩展部分任意相邻两行的除打孔列以外的部分正交；

扩展部分各行除打孔列外，剩余部分的行重至多相差1；

在当前扩展部分仍有全0列时，新扩展的一行至少应在一个全0列为1。

本发明还提供一种LDPC码的编码装置，包括：

编码模块，用于根据预配置的校验矩阵对待传输的信息比特进行LDPC编码，生成校验比特；其中，所述预配置的校验矩阵为基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵后，并与循环偏移值结合得到；

交织模块，用于根据预配置的比特交织方式对所述校验比特进行交织处理，生成交织的比特序列；其中，所述预配置的比特交织方式为基于在相位噪声下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到；

映射模块，用于根据预配置的信号调制方式对交织的比特序列映射为待传输的发射符号。

本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述LDPC码的编码方法的步骤。

本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述LDPC码的编码方法的步骤。

本发明提供的LDPC码的编码方法、装置、电子设备及存储介质，在编码过程中，通过使用优化后的基矩阵对比特进行校验，以及使用优化后的比特交织方式对比特进行交织处理，能够提升待传输的信息在编码过程中的误码性能和纠错能力，从而增强传输可靠性。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的LDPC码的编码方法的流程示意图；

图2是本发明提供的LDPC编码过程示意图；

图3是本发明提供的基矩阵加循环偏移值的校验矩阵表示方法示意图；

图4是本发明提供的比特交织方式获取流程图；

图5是本发明提供的16APSK比特交织方式搜索结果示意图；

图6是NR传统比特交织方式的示意图；

图7是本发明提供的比特交织器的误比特率仿真结果；

图8是本发明提供的基矩阵逐层扩展设计示意图；

图9是基矩阵扩展部分获取流程图；

图10是大小为13×35的基矩阵优化设计结果；

图11是大小为13×35的NR LDPC基矩阵；

图12是本发明所设计LDPC码在AWGN信道下的误比特率仿真结果；

图13是本发明所设计LDPC码在PN加AWGN信道下的误比特率仿真结果；

图14是本发明提供的LDPC码的编码装置的结构示意图；

图15是本发明提供的电子设备的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合图1-图15描述本发明提供的LDPC码的编码方法、装置、电子设备及存储介质。

图1示出了本发明提供的LDPC码的编码方法的流程示意图，参见图1，该方法包括以下步骤：

11、根据预配置的校验矩阵对待传输的信息比特进行LDPC编码，生成校验比特；其中，预配置的校验矩阵为基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵后，并与循环偏移值结合得到；

12、根据预配置的比特交织方式对校验比特进行交织处理，生成交织的比特序列；其中，预配置的比特交织方式为基于在相位噪声下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到；

13、根据预配置的信号调制方式对交织的比特序列映射为待传输的发射符号。

针对步骤11-步骤13，需要说明的是，在本发明中，低密度奇偶校验(LDPC)码在5G新无线(NR)标准中作为长码被采纳，该码具有逼近香农极限的误码性能，以及灵活变化的编码效率等优点，是目前最主流的信道编码之一，被广泛应用在多种通信协议中，可显著提升传输可靠性。

LDPC码的编码过程如图2所示，待传输的信息比特首先经过LDPC编码器，生成校验比特，从而得到完整的LDPC码字序列。接着，LDPC码字序列中的比特经比特交织器打乱顺序，从而获得比特之间更好的独立性，以及时间分集增益。最后，交织后的比特序列按照预设的调制方式映射为复数符号，即为待传输的发射符号。对于较高阶的调制方式，一个符号所包含的各比特的可靠性不同，故不同的比特交织方式会对LDPC码的误码性能产生影响。

在本发明中，LDPC码的校验矩阵均采用基矩阵加循环偏移值的表示方法。如图3所示，定义基矩阵为一个m×n的0，1矩阵，将基矩阵中的每一个元素均替换为一个z×z的矩阵即可得到完整的尺寸为mz×nz的校验矩阵。具体而言，基矩阵中的0元素被替换为0矩阵，1元素被替换为单位阵I的循环移位矩阵，其中每个1元素所对应的循环移位矩阵的循环偏移值(向右)由图3中的循环偏移值矩阵表示。在校验矩阵的设计过程中，通常先设计基矩阵，再对每一个基矩阵中的1元素设计其偏移值。

在NR标准在内的主流通信标准中，LDPC码的译码门限主要由基矩阵决定，给定基矩阵和预设的比特交织方式后，便可以对译码门限进行预测。因此，在本发明的基矩阵的设计过程中，通常以预测得到的译码门限为标准来评判基矩阵的性能优劣，并对候选基矩阵进行筛选。

NR标准采用了速率兼容的基矩阵结构，可表示为：

其中H_core，H_ext分别为基矩阵的核心部分和扩展部分。H_core为一个4×26的扁矩阵，其内部1元素密度很高，对应了一个高编码效率的LDPC码。在H_core的基础上，可对其进行逐层扩展，每次新增一行一列，并在基矩阵的右下方保持单位阵结构，从而形成编码效率较低的校验矩阵。另外，基矩阵前两列所对应的比特为打孔比特，故前两列也可称为打孔列。

为此，将沿用NR标准中的基矩阵核心部分H_core，对扩展部分H_ext进行优化设计，得到基矩阵。在本发明中，为了得到基矩阵，需基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵。在基矩阵确定后，应设计基矩阵中每一个1元素的偏移值，其目标是避免在LDPC码所对应的Tanner图中出现短环或环外边数量较小的短环，进而降低LDPC码的误码平台。在本发明中，采用了近似环外边(ACE)约束的渐进边增长(PEG)算法为基矩阵中的每一个1元素设计偏移值。

基矩阵和偏移值确定后，在将确定的基矩阵与循环偏移值结合得到校验矩阵。校验矩阵得到后，在对待传输的信息比特进行LDPC编码，生成校验比特。

在本发明中，校验比特生成之后，需要比特交织器将校验比特打乱顺序，得到交织后的比特序列。在该过程中，需要比特交织器采用预配置的比特交织方式对校验比特进行交织处理，生成交织的比特序列。

由于不同的比特交织方式会对LDPC码的误码性能产生影响。为此，需要对比特交织方式进行优化，以较少误码的影响。在本发明中，预配置的比特交织方式为基于在相位噪声(PN)下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到。

在本发明中，根据初定的校验矩阵进行调制能够随机生成多个比特交织方式，要从这些比特交织方式中找寻到合适的比特交织方式，需要考虑在相位噪声下比特间的互信息，用互信息对每个比特交织方式进行验证，以验证每个比特交织方式的期望，从而筛选出所需的比特交织方式。

得到优化后的比特交织方式后，需要在比特交织器中基于比特交织方式将校验比特打乱顺序，得到交织后的比特序列。

本发明提供的LDPC码的编码方法，在编码过程中，通过使用优化后的基矩阵对比特进行校验，以及使用优化后的比特交织方式对比特进行交织处理，能够提升待传输的信息在编码过程中的误码性能和纠错能力，从而增强传输可靠性。

在上述方法的进一步方法中，主要是对预配置的比特交织方式的获取过程进行解释说明，具体如下：

根据初定的校验矩阵和初定的信号调制方式下随机生成多个比特交织方式；

采用预设的信号模型获取发射符号和接收符号；

计算在相位噪声下发射符号中每个比特与接收符号的互信息；

根据互信息预测多个比特交织方式的译码门限，并根据译码门限确定预配置的比特交织方式；

其中，随机生成的比特交织方式应满足经比特交织后，初定的校验矩阵的基矩阵每一列所对应的比特均为初定的信号调制方式下的同一种比特类型或初定的信号调制方式下所有种类的比特的均匀混合类型。

对此，需要说明的是，在本发明中，如图4所示，设定PN参数(即PN的强度

)，并确定初定的信号调制方式。

针对初定的校验矩阵中基矩阵的扩展部分各行除打孔列外，剩余部分的行重至多相差1。根据调制方式和基矩阵维度，随机生成多个比特交织方式。

为了能够在PN的影响下采用PEXIT算法预测译码门限，需要计算给定的信号调制方式下每一比特与接收符号的互信息，根据互信息预测多个比特交织方式的译码门限，并判断译码门限是否符合预设的期望值，若符合预设的期望值，则输出对应的比特交织方式并对其进行误码率测试，否则继续随机判断其他比特交织方式。

若比特交织方式的误码率符合预设的期望值，则输出最终的比特交织方式，否则继续随机判断其他比特交织方式。

在进一步的方法中，采用预设的信号模型获取发射符号和接收符号，该预设的信号模型包括：

y＝xe^-jθ+n，

其中y，x，θ，n分别为接收符号，发射符号，相位噪声与加性高斯白噪声，θ，n分别服从高斯分布

和

分别为噪声的方差，j为虚数单位，为预设系数。

在本发明中，发射符号中每个比特与接收符号的互信息的获取公式，包括：

发射符号x对应的第i个比特与接收符号y的互信息为：

其中bⁱ(x)代表发射符号x对应的第i个比特，

代表第i个比特为bⁱ(x)的符号所构成的集合，E_x,n,θ[·]表示对随机变量x,n,θ求期望。x′是求和符号所使用的一个辅助变量，用于表示对符号集合的遍历。

在PEXIT算法中，需假设每一比特的对数似然比(LLR)满足形如

的高斯分布来执行算法，其中

代表LLR的方差。

特别地，根据互信息预测多个比特交织方式的译码门限的处理过程，具体如下：

确定初定的校验矩阵的基矩阵每一列所对应的比特的比特类型；

根据比特类型确定基于原型图的外信息传递算法的输入值计算公式，根据输入值计算公式和互信息确定基于原型图的外信息传递算法的输入值；基于原型图的外信息传递算法根据所述输入值预测比特交织方式的译码门限。

对此，需要说明的是，需要将基矩阵每一列在校验矩阵中所对应的z个比特视为一个整体，该整体所对应的LLR方差被视为PEXIT算法的输入。为此，可先计算得到z个比特与其相应接收符号的平均互信息，再通过特殊函数J(·)完成从互信息到LLR方差

(标准差σ_b)的转换。某一比特b与其接收符号的互信息到该比特LLR方差

(标准差σ_b)的转换关系可表示为：

基矩阵每一列所对应的z个比特可被指定为B类比特中的某一类(其中B为调制阶数，即一个符号对应B个比特，因此总共有B类比特)，或被指定为B类比特的均匀混合。因此，若z个比特被指定为第i类比特b_i，则它们与相应接收符号的平均互信息为I(b_i；y)，故相应的比特LLR方差

可表示为

若z个比特被指定为B类比特的均匀混合，则它们与相应接收符号的平均互信息为B类比特各自互信息的平均，故相应的比特LLR方差

可表示为

至此，对于任意一个生成的比特交织方式，按以上两式均可得到基矩阵每一列所对应的z个比特的整体LLR的方差

从而可将其作为PEXIT算法的输入的预测译码门限并判断预测得到的译码门限是否满足预设条件，以此对比特交织方式进行筛选。对于预测门限满足条件的比特交织方式，可进一步对其进行误码性能测试来进一步筛选。

下面以具体实例对上述的预配置的比特交织方式的获取过程进行解释说明，如下：

首先考虑针对给定的LDPC校验矩阵，在PN影响下的比特交织方式的获取。考虑2/3效率的NR标准中的LDPC校验矩阵，相应基矩阵的大小为m×n＝13×35，前两列打孔，故基矩阵的后33个列所对应的比特待传输，循环矩阵大小为z＝256。

将PN强度设为

考虑格雷映射的16APSK调制方式，包含B＝4类比特，计算得到每类比特在各个信噪比下与接收符号之间的互信息大小。由于一共有33组待传输比特，每组256个比特。将33组比特分为1，2，3，4类比特各8组，剩余1组为4类比特的均匀混合。采用本发明所述的方式随机生成33组的排列，并采用PEXIT算法预测译码门限。

按图4所示的方法对不同的比特交织方式进行随机搜索。经搜索和筛选后，找到的译码门限较小的比特交织顺序如图5所示。其中，第4类比特最先传输，其后依次传输第1，2，5，3类比特，其中第5类比特代表4类比特的均匀混合。相比之下，在如图6所示的NR传统比特交织方式中，基矩阵33列所对应的比特均为4类比特的均匀混合。

对所提出的交织方法的误比特率(BER)进行仿真验证，结果如图7所示。接收机采用传统的置信传播(BP)译码算法进行译码，迭代次数为50，同时每个LDPC块内每隔512个符号利用相位追踪导频进行一次公共相偏纠正。由图7可见，新交织方式相比传统交织方式，带来了约0.2dB的性能增益，达到了改进误码性能的目的。

在进一步的方法中，主要是对预配置的校验矩阵的获取的处理过程进行解释说明，具体如下：

根据初定的比特交织方式和初定的基矩阵的核心部分，基于预设的约束条件，随机搜索初定的基矩阵的扩展部分，根据所述扩展部分和核心部分确定待选的基矩阵；

基于原型图的外信息传递算法PEXIT预测待选的基矩阵的译码门限；

根据译码门限确定基矩阵后，采用ACE约束的PEG算法配置循环偏移值；

根据基矩阵和所述循环偏移值确定预配置的校验矩阵。

对此，需要说明的是，在本发明中，本发明是基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵。故基矩阵的扩展部分的优化应在核心部分的基础上逐层进行。如图8所示，假定核心部分大小为4×26，当前基矩阵的大小为(n+4)×(n+26)，则对其进行一层扩展后，该矩阵在下方新增一行，右侧新增一列，成为大小为(n+5)×(n+27)的基矩阵。其中，在右侧新增的一列除最下方元素为1外其它元素均为0，由此保证了基矩阵右下方的单位阵结构。因此，在逐层扩展的过程中，只需设计新增行的前26个元素即可，也即搜索26个元素中1的位置。进一步，由于基矩阵的前两列为包含高密度1元素的打孔列，在每次设计新增行时，前两列可与原NR标准中的基矩阵保持一致，设计后24个元素即可。

在每个新增行中1位置的搜索过程中，需满足如下3个约束：

1)扩展部分任意相邻两行的除打孔列以外的部分正交；

2)扩展部分各行除打孔列外，剩余部分的行重至多相差1；

3)在当前扩展部分仍有全0列时，新扩展的一行至少应在一个全0列为1

其中，约束1)沿用NR标准中的准行正交约束，此约束的存在便于分层译码器的配置。约束2)使得校验矩阵各行所对应的校验节点度数均衡，避免某些校验节点度数过高导致纠错能力下降。约束3)可减少列重过轻的列，从而提高相应比特的可靠度，降低误码平台。

在逐层扩展过程中，以上约束条件随机生成每个新增行中1的位置，并采用PEXIT图进行译码门限预测，选取译码门限符合预设条件的新增行。当基矩阵被扩展到所需的大小后，考察其译码门限是否低于期望值，若低于期望值，则进一步采用ACE约束的PEG算法得到完整的校验矩阵进行下一步误码率测试，否则需重新配置基矩阵。若校验矩阵的误码性能依然低于期望值，则得到了最终的校验矩阵。

下面以具体实例对上述的预配置的校验矩阵的获取过程进行解释说明，如下：

考虑针对给定的交织方式，对校验矩阵进行获取。仍考虑大小为m×n＝13×35的基矩阵，前两列打孔，交织方式为NR传统交织方式。基矩阵左上方4×26的核心部分沿用NR的基矩阵核心部分。采用如图9所示的基矩阵扩展部分的优化设计方法，进行9次逐层扩展可得到大小为13×35基矩阵。最终得到的基矩阵改进设计结果如图10所示，通过ACE约束的PEG算法便可由该基矩阵得到完整的校验矩阵。作为对比，原NR LDPC的基矩阵设计由图11给出。

在AWGN信道下对所得到的校验矩阵的BER进行仿真测试，结果如图12所示。接收机仍采用迭代次数为50的BP译码算法。对于16QAM调制，新LDPC码在低信噪比下获得约0.1dB增益，高信噪比下获得约0.06dB增益。对于16APSK调制，新LDPC码在低信噪比下获得约0.2dB增益，高信噪比下获得约0.1dB增益。

接着，在PN加AWGN信道下对所得到的校验矩阵的BER进行仿真测试，结果如图13所示。接收机采用能对抗PN的因子图译码算法。对于16QAM调制，新LDPC码在低信噪比下获得约0.05dB增益，高信噪比下性能与NR LDPC码相近。对于16APSK调制，新LDPC码在高信噪比下获得超过0.1dB增益，低信噪比下获得约0.1dB增益。由此可见，本发明所提出的校验矩阵优化设计方法相比NR的校验矩阵可以获得性能增益。

下面对本发明提供的LDPC码的编码装置进行描述，下文描述的LDPC码的编码装置与上文描述的LDPC码的编码方法可相互对应参照。

图14示出了本发明提供的LDPC码的编码装置的结构示意图，参见图14，该装置包括编码模块141、交织模块142和映射模块143，其中：

编码模块141，用于根据预配置的校验矩阵对待传输的信息比特进行LDPC编码，生成校验比特；其中，所述预配置的校验矩阵为基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵后，并与循环偏移值结合得到；

交织模块142，用于根据预配置的比特交织方式对所述校验比特进行交织处理，生成交织的比特序列；其中，所述预配置的比特交织方式为基于在相位噪声下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到；

映射模块143，用于根据预配置的信号调制方式对交织的比特序列映射为待传输的发射符号

在进一步的装置中，该装置还包括第一获取模块，用于：

根据初定的校验矩阵和初定的信号调制方式下随机生成多个比特交织方式；

采用预设的信号模型获取发射符号和接收符号；

计算在相位噪声下发射符号中每个比特与接收符号的互信息；

根据所述互信息预测所述多个比特交织方式的译码门限，并根据所述译码门限确定预配置的比特交织方式；

其中，随机生成的比特交织方式应满足经比特交织后，初定的校验矩阵的基矩阵每一列所对应的比特均为初定的信号调制方式下的同一种比特类型或初定的信号调制方式下所有种类的比特的均匀混合类型。

在进一步的装置中，所述预设的信号模型包括：

y＝xe^-jθ+n，

其中y，x，θ，n分别为接收符号，发射符号，相位噪声与加性高斯白噪声，θ，n分别服从高斯分布

和

分别为噪声的方差。

在进一步的装置中，发射符号中每个比特与接收符号的互信息的获取公式，包括：

发射符号x对应的第i个比特与接收符号y的互信息为：

其中bⁱ(x)代表发射符号x对应的第i个比特，

代表第i个比特为bⁱ(x)的符号所构成的集合，E_x,n,θ[·]表示对随机变量x,n,θ求期望。

在进一步的装置中，所述第一获取模块在根据所述互信息预测所述多个比特交织方式的译码门限的处理过程中，具体用于：

确定初定的校验矩阵的基矩阵每一列所对应的比特的比特类型；

根据所述比特类型确定基于原型图的外信息传递算法的输入值计算公式，根据输入值计算公式和互信息确定基于原型图的外信息传递算法的输入值；基于原型图的外信息传递算法根据所述输入值预测比特交织方式的译码门限。

在进一步的装置中，所述装置还包括第二获取模块，用于：

根据初定的比特交织方式和初定的基矩阵的核心部分，基于预设的约束条件，随机搜索初定的基矩阵的扩展部分，根据所述扩展部分和所述核心部分确定待选的基矩阵；

基于原型图的外信息传递算法预测所述待选的基矩阵的译码门限；

根据所述译码门限确定基矩阵后，采用ACE约束的PEG算法配置循环偏移值；

根据所述基矩阵和所述循环偏移值确定所述预配置的校验矩阵。

在进一步的装置中，所述预设的约束条件包括：

扩展部分任意相邻两行的除打孔列以外的部分正交；

扩展部分各行除打孔列外，剩余部分的行重至多相差1；

在当前扩展部分仍有全0列时，新扩展的一行至少应在一个全0列为1。

由于本发明的装置与上述发明的方法的原理相同，对于更加详细的解释内容在此不再赘述。

需要说明的是，本发明中可以通过硬件处理器(hardware processor)来实现相关功能模块。

本发明提供的LDPC码的编码装置，在编码过程中，通过使用优化后的基矩阵对比特进行校验，以及使用优化后的比特交织方式对比特进行交织处理，能够提升待传输的信息在编码过程中的误码性能和纠错能力，从而增强传输可靠性。

图15示出了一种电子设备的实体结构示意图，如图15所示，该电子设备可以包括：处理器(processor)151、通信接口(Communications Interface)152、存储器(memory)153和通信总线154，其中，处理器151，通信接口152，存储器153通过通信总线154完成相互间的通信。处理器151可以调用存储器153中的逻辑指令，以执行LDPC码的编码方法，该方法包括：根据预配置的校验矩阵对待传输的信息比特进行LDPC编码，生成校验比特；其中，预配置的校验矩阵为基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵后，并与循环偏移值结合得到；根据预配置的比特交织方式对校验比特进行交织处理，生成交织的比特序列；其中，预配置的比特交织方式为基于在相位噪声下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到；根据预配置的信号调制方式对交织的比特序列映射为待传输的发射符号。

此外，上述的存储器153中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法所提供的LDPC码的编码方法，该方法包括：根据预配置的校验矩阵对待传输的信息比特进行LDPC编码，生成校验比特；其中，预配置的校验矩阵为基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵后，并与循环偏移值结合得到；根据预配置的比特交织方式对校验比特进行交织处理，生成交织的比特序列；其中，预配置的比特交织方式为基于在相位噪声下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到；根据预配置的信号调制方式对交织的比特序列映射为待传输的发射符号。

又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各提供的LDPC码的编码方法，该方法包括：根据预配置的校验矩阵对待传输的信息比特进行LDPC编码，生成校验比特；其中，预配置的校验矩阵为基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵后，并与循环偏移值结合得到；根据预配置的比特交织方式对校验比特进行交织处理，生成交织的比特序列；其中，预配置的比特交织方式为基于在相位噪声下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到；根据预配置的信号调制方式对交织的比特序列映射为待传输的发射符号。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (6)

1.一种LDPC码的编码方法，其特征在于，包括：

根据预配置的校验矩阵对待传输的信息比特进行LDPC编码，生成校验比特；其中，所述预配置的校验矩阵为基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵后，并与循环偏移值结合得到；

根据预配置的比特交织方式对所述校验比特进行交织处理，生成交织的比特序列；其中，所述预配置的比特交织方式为基于在相位噪声下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到；

根据预配置的信号调制方式对交织的比特序列映射为待传输的发射符号；

所述方法还包括预配置的比特交织方式的获取步骤，所述获取步骤包括：

根据初定的校验矩阵和初定的信号调制方式下随机生成多个比特交织方式；

采用预设的信号模型获取发射符号和接收符号；

计算在相位噪声下发射符号中每个比特与接收符号的互信息；

根据所述互信息预测所述多个比特交织方式的译码门限，并根据所述译码门限确定预配置的比特交织方式；

其中，随机生成的比特交织方式应满足经比特交织后，初定的校验矩阵的基矩阵每一列所对应的比特均为初定的信号调制方式下的同一种比特类型或初定的信号调制方式下所有种类的比特的均匀混合类型；

所述预设的信号模型包括：

y＝xe^-jθ+n，

其中y，x，θ，n分别为接收符号，发射符号，相位噪声与加性高斯白噪声，θ，n分别服从高斯分布

和

分别为相位噪声的方差、加性高斯白噪声的方差。

2.根据权利要求1所述的LDPC码的编码方法，其特征在于，发射符号中每个比特与接收符号的互信息的获取公式，包括：

发射符号x对应的第i个比特与接收符号y的互信息为：

其中bⁱ(x)代表发射符号x对应的第i个比特，

代表第i个比特为bⁱ(x)的符号所构成的集合，E_x,n,θ[·]表示对随机变量x,n,θ求期望，x是求和符号所使用的一个辅助变量，用于表示对符合集合的遍历，p(y|x′)就是在发射符号为x'的条件下，接收信号为y的条件概率；

根据所述互信息预测所述多个比特交织方式的译码门限，包括：

确定初定的校验矩阵的基矩阵每一列所对应的比特的比特类型；

根据所述比特类型确定基于原型图的外信息传递算法的输入值计算公式，根据输入值计算公式和互信息确定基于原型图的外信息传递算法的输入值；基于原型图的外信息传递算法根据所述输入值预测比特交织方式的译码门限；

所述方法还包括预配置的校验矩阵的获取步骤，所述获取步骤包括：

根据初定的比特交织方式和初定的基矩阵的核心部分，基于预设的约束条件，随机搜索初定的基矩阵的扩展部分，根据所述扩展部分和所述核心部分确定待选的基矩阵；

基于原型图的外信息传递算法预测所述待选的基矩阵的译码门限；

根据所述译码门限确定基矩阵后，采用ACE约束的PEG算法配置循环偏移值；

根据所述基矩阵和所述循环偏移值确定所述预配置的校验矩阵。

3.根据权利要求1所述的LDPC码的编码方法，其特征在于，所述预设的约束条件包括：

扩展部分任意相邻两行的除打孔列以外的部分正交；

扩展部分各行除打孔列外，剩余部分的行重至多相差1；

在当前扩展部分仍有全0列时，新扩展的一行至少应在一个全0列为1。

4.一种LDPC码的编码装置，其特征在于，包括：

编码模块，用于根据预配置的校验矩阵对待传输的信息比特进行LDPC编码，生成校验比特；其中，所述预配置的校验矩阵为基于初定的比特交织方式和初定的基矩阵的核心部分对初定的基矩阵的扩展部分进行优化确定基矩阵后，并与循环偏移值结合得到；

交织模块，用于根据预配置的比特交织方式对所述校验比特进行交织处理，生成交织的比特序列；其中，所述预配置的比特交织方式为基于在相位噪声下比特间的互信息，对根据初定的校验矩阵生成的比特交织方式进行验证得到；

映射模块，用于根据预配置的信号调制方式对交织的比特序列映射为待传输的发射符号；

装置还包括第一获取模块，用于：

根据初定的校验矩阵和初定的信号调制方式下随机生成多个比特交织方式；

采用预设的信号模型获取发射符号和接收符号；

计算在相位噪声下发射符号中每个比特与接收符号的互信息；

根据所述互信息预测所述多个比特交织方式的译码门限，并根据所述译码门限确定预配置的比特交织方式；

其中，随机生成的比特交织方式应满足经比特交织后，初定的校验矩阵的基矩阵每一列所对应的比特均为初定的信号调制方式下的同一种比特类型或初定的信号调制方式下所有种类的比特的均匀混合类型；

在进一步的装置中，所述预设的信号模型包括：

y＝xe^-jθ+n，

其中y，x，θ，n分别为接收符号，发射符号，相位噪声与加性高斯白噪声，θ，n分别服从高斯分布

和

分别为相位噪声的方差、加性高斯白噪声的方差。

5.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至3任一项所述LDPC码的编码方法的步骤。

6.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述LDPC码的编码方法的步骤。

Images