TW202345521A - 複合基板、彈性表面波元件及複合基板之製造方法 - Google Patents

複合基板、彈性表面波元件及複合基板之製造方法 Download PDF

Info

Publication number
TW202345521A
TW202345521A TW112110319A TW112110319A TW202345521A TW 202345521 A TW202345521 A TW 202345521A TW 112110319 A TW112110319 A TW 112110319A TW 112110319 A TW112110319 A TW 112110319A TW 202345521 A TW202345521 A TW 202345521A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
resistance layer
composite substrate
low
Prior art date
Application number
TW112110319A
Other languages
English (en)
Inventor
山本岳士
藤田直輝
浅井圭一郎
Original Assignee
日商日本碍子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本碍子股份有限公司 filed Critical 日商日本碍子股份有限公司
Publication of TW202345521A publication Critical patent/TW202345521A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25Constructional features of resonators using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本發明之目的在於提供耐久性優良之複合基板。 依本發明之實施態樣之複合基板,依序包含壓電層、包含含有氧化矽之低阻抗層及高阻抗層之反射層,以及支持基板,該低阻抗層之密度在2.4g/cm 3以下,於該高阻抗層形成有非晶質區域。

Description

複合基板、彈性表面波元件及複合基板之製造方法
本發明係關於一種複合基板、彈性表面波元件及複合基板之製造方法。
對於行動電話等通信機器,例如,使用利用彈性表面波之濾波器(SAW濾波器)以取出任意頻率之電氣信號。此SAW濾波器具有在包含壓電層之複合基板上形成有電極等之構造(例如,參照專利文獻1)。
又,近年在資訊通信機器之領域中,要求適用於高頻帶之通信,在上述SAW濾波器中,有從上述壓電層發生彈性波之洩漏之情況。另一方面,對於上述複合基板,亦要求其耐久性(具體而言為接合強度)。 [先前技術文獻] [專利文獻]
專利文獻1:日本特開2020-150488號公報
[發明欲解決之課題]
本發明之主要目的,在於提供一種將彈性波之能量封閉於壓電層,並且耐久性優良之複合基板。 [解決課題之手段]
1.依本發明之實施態樣之複合基板,依序包含:壓電層;反射層,包含含有氧化矽之低阻抗層及高阻抗層;以及支持基板;該低阻抗層之密度為2.4g/cm 3以下,於該高阻抗層形成有非晶質區域。 2.在上述1所記載之複合基板中,上述非晶質區域可形成於上述高阻抗層之厚度方向端部。 3.在上述2所記載之複合基板中,上述非晶質區域可形成於上述高阻抗層之上述壓電層側。 4.在上述1至3中任一項所記載之複合基板中,上述反射層可包含複數之高阻抗層,且至少在距離上述支持基板最近之高阻抗層形成上述非晶質區域。 5.在上述1至4中任一項所記載之複合基板之上述反射層中,上述高阻抗層與上述低阻抗層可交互積層。 6.在上述1至5中任一項所記載之複合基板中,上述反射層與上述支持基板可鄰接配置。 7.在上述1至6中任一項所記載之複合基板中,上述高阻抗層可包含從由氧化鉿、氧化鉭、氧化鋯及氧化鋁組成之群組中選擇之至少1種。 8.在上述1至7中任一項所記載之複合基板中,上述高阻抗層及上述低阻抗層之厚度分別可為0.01μm~1μm。 9.在上述1至8中任一項所記載之複合基板中,上述非晶質區域之平均厚度可為10nm以上。 10.依本發明之另一實施態樣之彈性表面波元件,包含上述1至9中任一項所記載之複合基板。
11.本發明之另一方面,提供一種複合基板之製造方法。此複合基板之製造方法,包含以下步驟:在壓電基板及支持基板中的至少一方,成膜出含有氧化矽且密度為2.4g/cm 3以下之低阻抗層;在成膜了該低阻抗層之該基板,成膜出具有非晶質區域之高阻抗層;以及,將該壓電基板與該支持基板接合,而在該壓電基板與該支持基板之間形成包含該低阻抗層及該高阻抗層之反射層;該接合係將該壓電基板及該支持基板置於真空環境下進行。 [發明效果]
透過本發明之實施態樣,可得到耐久性優良之複合基板。
以下,參照圖式說明本發明之實施態樣,但本發明不限於該等實施態樣。又,為明確說明,圖式相較於實施態樣,有對於各部位之寬度、厚度、形狀等示意表示之情況,此僅為一例,並非限定本發明之解釋。
A.複合基板 圖1係表示依本發明之一實施態樣之複合基板之概略構成之示意剖面圖。複合基板100依序具有壓電層10、反射層20及支持基板30。反射層20包含聲波阻抗相對較高之高阻抗層及聲波阻抗相對較低之低阻抗層。反射層20係複數之阻抗層之積層體,例如,交互積層高阻抗層與低阻抗層。圖示之例中,反射層20從壓電層10側開始依序具有低阻抗層21、高阻抗層22、低阻抗層23、高阻抗層24、低阻抗層25、高阻抗層26、低阻抗層27及高阻抗層28。圖示之例中,反射層20之各層之中,低阻抗層21配置得最靠近壓電層10側,高阻抗層28配置得最靠近支持基板30側。藉由配置如此之積層構造之反射層20,可有效地將彈性波之能量封閉於壓電層10側。
圖示之例中,反射層20係4層之高阻抗層及4層之低阻抗層之合計8層之積層體,但反射層中包含之阻抗層之數量不限於此。具體而言,反射層至少包含各一層之聲波阻抗相異之高阻抗層及低阻抗層即可。反射層較佳具有4層以上之多層構造。
可在反射層20所包含之高阻抗層中的至少1個形成非晶質區域。圖示之例中,於最靠近支持基板30之高阻抗層28形成非晶質區域28a。藉由包含形成有非晶質區域之高阻抗層,可使複合基板之接合強度優良。又,對於反射特性之提升亦有貢獻。
雖未圖示,複合基板100亦可更具有任意之層。如此之層之種類、機能、數量、組合、配置等,可因應目的而適當設定。例如,複合基板100可具有配置於壓電層10或反射層20與支持基板30之間的接合層。
複合基板100可製造為任意之適當形狀。在一實施態樣中,以晶圓之形態製造。複合基板100之尺寸可因應目的而適當設定。例如,晶圓之直徑為50mm~150mm。
A-1.壓電層 構成上述壓電層之材料,可使用任意之適當壓電性材料。壓電性材料較佳使用具有LiAO 3之組成之單晶。此處,A係從由鈮及鉭組成之群組中選擇之一種以上之元素。具體而言,LiAO 3可係鈮酸鋰(LiNbO 3),亦可係鉭酸鋰(LiTaO 3),亦可係鈮酸鋰-鉭酸鋰固溶體。
壓電性材料係鉭酸鋰時,從減小傳播損失之觀點而言,壓電層較佳使用以彈性表面波之傳播方向亦即X軸為中心時之法線方向為從Y軸向Z軸旋轉123~133°(例如128°)之方向者。壓電性材料係鈮酸鋰時,從減小傳播損失之觀點而言,壓電層較佳使用以彈性表面波之傳播方向亦即X軸為中心時之法線方向為從Y軸向Z軸旋轉96~114°(例如110°)之方向者。
壓電層之厚度,例如在0.2μm以上、30μm以下,較佳為0.2μm以上、5μm以下。
A-2.反射層 如上所述,反射層包含聲波阻抗相異之高阻抗層及低阻抗層。高阻抗層之聲波阻抗高於低阻抗層之聲波阻抗。具體而言,構成高阻抗層之材料之聲波阻抗,高於構成低阻抗層之材料之聲波阻抗。
可包含於反射層之複數之低阻抗層,可分別為相同之構成(例如,材料、厚度、密度),亦可係相互不同之構成。同樣地,可包含於反射層之複數之高阻抗層,可分別為相同之構成(例如,材料、厚度、密度),亦可係相互不同之構成。例如,可在包含於反射層之全部的高阻抗層形成非晶質區域,亦可選擇性地在一部分的高阻抗層形成非晶質區域。
構成上述低阻抗層之材料,作為代表,可舉出氧化矽。在一實施態樣中,包含於低阻抗層之氧化矽之含有比例,例如在97重量%以上。包含於低阻抗層之氧原子相對於矽原子之比例(O/Si),例如在1.80以上、2.05以下。低阻抗層之組成,可透過拉塞福回向散射分析法(RBS)確認。又,在分析時,可使用另外在適當之基板以相同條件成膜出低阻抗層而取得之樣品。
低阻抗層之厚度例如為0.01μm~1μm,較佳為20nm~500nm,更佳為100nm~300nm。又,低阻抗層之厚度,在反射層中包含複數之低阻抗層時,表示各個低阻抗層之厚度。作為代表,低阻抗層具有粒狀構造之區域。
低阻抗層之密度較佳在2.4g/cm 3以下,更佳在2.35g/cm 3以下。透過如此密度之低阻抗層,可更加擴大與高阻抗層之聲波阻抗差,而更有效地將彈性波之能量封閉於壓電層側。另一方面,如此密度之低阻抗層容易含有水分。具體而言,有在成膜時吸入大氣中之水分之傾向。作為代表,低阻抗層之密度在2.1g/cm 3以上。
包含於反射層之至少1個低阻抗層滿足上述密度即可,但較佳為包含於反射層之全部的低阻抗層皆滿足上述密度。
上述阻抗層之密度可透過X射線反射率法(XRR)求出。
構成上述高阻抗層之材料,例如可舉出氧化鉿、氧化鉭、氧化鋯、氧化鋁。其中,較佳使用氧化鉿。藉由使用氧化鉿,可更有效地將彈性波之能量封閉於壓電層側。在一實施態樣中,包含於高阻抗層之氧化鉿之含有比例,例如在97重量%以上。
高阻抗層之厚度例如為0.01μm~1μm,較佳為20nm~500nm,更佳為100nm~300nm。又,高阻抗層之厚度,在反射層中包含複數之高阻抗層時,表示各個高阻抗層之厚度。
可形成於高阻抗層之上述非晶質區域之厚度,例如在5nm以上,較佳在10nm以上。另一方面,非晶質區域之厚度例如在70nm以下。非晶質區域在從基板主表面側看之俯視下,至少形成於一部分即可。具體而言,亦可使非晶質區域中斷,或使非晶質區域厚度較其他部位薄,或形成非晶質區域之不存在區域。非晶質區域較佳在從基板主表面側看之俯視下遍及整體地形成。
有無形成非晶質區域可從其平均厚度判斷。例如,可將平均厚度在10nm以上之情況判斷為形成有非晶質區域。又,平均厚度之計算方法之細節留待後述。
在1個高阻抗層中,非晶質區域之位置未特別限定,作為代表,非晶質區域形成於厚度方向端部。在後述之阻抗層之成膜中,在高阻抗層之成膜初期有容易形成非晶質狀態之傾向。例如,於壓電層(後述之壓電基板)成膜出高阻抗層時,非晶質區域可形成於壓電層側之端部。
在高阻抗層之上述非晶質區域以外之區域,例如,形成柱狀構造或粒狀構造。此處,柱狀構造係由向對於複合基板之基板面(面內方向)具有角度之方向延伸之構造體(柱狀體)構成,其柱徑例如在5nm以上。粒狀構造係由略球狀之構造體構成。如此之構造,例如可透過穿透型電子顯微鏡(TEM)觀察而確認。又,上述柱徑無須在所觀察之柱狀體之膜厚方向之全部位置滿足。
在一實施態樣中,1個高阻抗層中之柱狀構造之區域,例如在70%以上,較佳在80%以上,更佳在90%以上。包含於低阻抗層之水分可在構成高阻抗層之構造體之間移動。水分容易在柱狀體之間移動,可顯著地得到形成上述非晶質區域所具有之效果。
上述阻抗層可透過任意之適當方法成膜。例如,可透過濺鍍、離子束輔助蒸鍍(IAD)等物理蒸鍍、化學蒸鍍、原子層沉積(ALD)法而成膜。
A-3.支持基板 作為上述支持基板,可使用任意之適當基板。支持基板可由單晶構成,亦可由多晶構成。作為構成支持基板之材料,較佳從由矽、矽鋁氮氧化物、藍寶石、堇青石、莫來石、玻璃、石英、水晶及氧化鋁組成之群組中選擇。
上述之矽可係單晶矽亦可係多晶矽,亦可係高阻抗矽。
作為代表,上述矽鋁氮氧化物,係將氮化矽與氧化鋁之混合物鍛燒而得之陶瓷,例如,具有以Si 6-wAl wO wN 8-w表示之組成。具體而言,矽鋁氮氧化物具有在氮化矽中混合氧化鋁之組成,式中之w表示氧化鋁之混合比率。w較佳在0.5以上、4.0以下。
作為代表,上述之藍寶石係具有Al 2O 3之組成之單晶體,上述之氧化鋁係具有Al 2O 3之組成之多晶體。氧化鋁較佳為透光性氧化鋁。
作為代表,上述之堇青石係具有2MgO・2Al 2O 3・5SiO 2之組成之陶瓷,上述之莫來石係具有3Al 2O 3・2SiO 2~2Al 2O 3・SiO 2之範圍之組成之陶瓷。
構成支持基板之材料之熱膨脹係數,較佳小於構成上述壓電層之材料之熱膨脹係數。透過如此之支持基板,抑制溫度變化時之壓電層之形狀、尺寸之變化,例如,可抑制製得之彈性表面波元件之頻率特性之變化。
支持基板之厚度可採用任意之適當厚度。支持基板之厚度例如係100μm~1000μm。
A-4.接合層 如上所述,複合基板可具有接合層。藉由設置接合層,可提升複合基板之接合強度。構成接合層之材料,例如可舉出矽氧化物(Si (1-x)O x)、矽、氧化鉭、氧化鈮、氧化鋁、氧化鈦、氧化鉿。上述Si (1-x)O x中之x,較佳滿足0.008≦x≦0.408之關係。接合層之厚度例如係0.005μm~1μm。
接合層可透過任意之適當方法成膜。具體而言,可透過與上述阻抗層之成膜方法相同之方法成膜。
在一實施態樣中,複合基板不具有接合層。例如,上述反射層與支持基板及壓電層鄰接配置。又例如,上述反射層不包含接合層。在如此之態樣中,亦可藉由設置形成有上述非晶質區域之高阻抗層,得到接合強度優良之複合基板。又,藉由不具有接合層,可減少成膜出接合層之步驟及成膜成本。
A-5.製造方法 依本發明之一實施態樣之複合基板之製造方法,包含以下步驟:在壓電基板及支持基板中的至少一方成膜出低阻抗層之步驟、在成膜有低阻抗層膜之基板成膜出具有非晶質區域之高阻抗層之步驟,以及,將壓電基板與支持基板接合而在壓電基板與支持基板之間形成包含低阻抗層及高阻抗層之反射層之步驟。
圖2A~圖2C係表示依一實施態樣之複合基板之製造步驟例之圖。圖2A表示在具有彼此相向之第一主表面12a及第二主表面12b之壓電基板12之第一主表面12a成膜出低阻抗層21、23、25、27及高阻抗層22、24、26、28,而完成反射層20之狀態。在距離壓電基板12最遠(較佳為最表面)之高阻抗層28,形成有非晶質區域28a。由於非晶質區域28a可在高阻抗層28之成膜初期良好地形成,在圖示之例中,位於壓電基板12側之端部。
圖2B表示將形成有反射層20之壓電基板12與支持基板30直接接合之步驟。直接接合時,接合面較佳透過任意之適當活性化處理而活性化。例如,將反射層20之表面20a活性化,並將支持基板30之表面30a活性化後,使反射層20之活性化面與支持基板30之活性化面接觸,並藉由加壓而直接接合。如此,得到圖2C所示之複合基板110。作為代表,對取得之複合基板110之壓電基板12之第二主表面12b實施研磨、拋光等加工,以成為上述期望之厚度之壓電層。
上述活性化處理,作為代表,係藉由照射中性化射束而進行。較佳使用如日本特開2014-086400號公報所記載之裝置產生中性化射束,並照射此射束而進行活性化處理。具體而言,作為射束源,使用鞍場型高速原子射束源,將氬、氮等非活性氣體導入腔室,並從直流電源向電極施加高電壓。藉此,透過電極(正極)與框體(負極)之間產生之鞍場型電場,電子進行運動而由非活性氣體生成原子及離子之射束。到達柵極之射束之中,離子束被柵極中和,故中性原子之射束從高速原子射束源出射。以射束照射進行活性化處理時之電壓較佳設為0.5kV~2.0kV,以射束照射進行活性化處理時之電流較佳設為50mA~200mA。
上述之接合,從得到足夠之接合強度之觀點而言,較佳在真空環境下進行。具體而言,在上述活性化處理時,較佳將接合之基板置於真空環境下。接合時之溫度以常溫作為代表。具體而言,較佳在20℃以上、40℃以下,更佳在25℃以上、30℃以下。接合時施加之壓力較佳為100N~20000N。
上述真空環境,例如指真空度在5×10 -6Pa以下,較佳指真空度在3×10 -6Pa以下。藉由預先在成膜有低阻抗層之基板(圖示之例中為壓電基板)側成膜出形成有非晶質區域之高阻抗層,可在短時間內進行用以將接合之兩基板置於真空環境下之真空化步驟(抽真空),而達到足夠的接合強度。如上所述,低密度之低阻抗層有在成膜時吸入大氣中之水分而容易含有水分之傾向。將成膜有如此之低阻抗層之基板送入真空化步驟時,水分從低阻抗層釋出,可能使降低真空度花費過多時間而造成生產性降低。藉由預先使形成有非晶質區域之高阻抗層存在於成膜有如此之低阻抗層之基板,阻斷水分通過之路徑而抑制水分釋出(釋放氣體),可在短時間內完成真空化步驟,對於生產性之提升亦有貢獻。
各層(例如,壓電基板、反射層、支持基板)之表面較佳為平坦面。具體而言,各層之表面之表面粗糙度Ra,較佳在1nm以下,更佳在0.3nm以下。作為將各層之表面平坦化之方法,例如可舉出鏡面拋光、研光(lap)拋光、化學機械拋光加工(CMP)。
上述成膜、接合時,例如較佳將各層之表面洗淨以去除拋光劑之殘渣及加工變質層等。作為洗淨方法,例如可舉出濕式洗淨、乾式洗淨、刷擦洗淨。其中,從簡便且可高效率地洗淨之觀點而言,較佳為刷擦洗淨。作為刷擦洗淨之具體例,可舉出在使用洗淨劑(例如,日本獅王公司製SUNWASH系列)後,使用溶劑(例如,丙酮與異丙醇(IPA)之混合溶液)在刷擦洗淨機進行洗淨之方法。
圖示之例中,將構成反射層之阻抗層成膜於壓電基板側,但亦可成膜於支持基板側,並將形成有反射層之支持基板與壓電基板接合而得到複合基板。此情況下,較佳在距離支持基板最遠之高阻抗層形成上述非晶質區域。又,不同於圖示之例,亦可將構成反射層之阻抗層之一部分成膜於壓電基板側,並將構成反射層之阻抗層之一部分成膜於支持基板側,再將該等基板接合而得到複合基板。此情況下,較佳在距離各基板最遠之高阻抗層形成上述非晶質區域。
圖示之例中,從成膜成本之觀點而言,並未成膜出接合層,但亦可將接合層成膜於任意之適當位置(及時間點)後,再將壓電基板與支持基板接合。藉由預先在成膜有低阻抗層之基板側成膜出接合層,可更加縮短真空化步驟之時間。
B.彈性表面波元件 依本發明之實施態樣之彈性表面波元件,具有上述複合基板。彈性表面波元件,作為代表,具有上述複合基板,以及設於上述複合基板之壓電層側之電極(梳狀電極)。如此之彈性表面波元件,例如作為SAW濾波器而適用於行動電話等通信機器。 [實施例]
以下,透過實施例具體說明本發明,但本發明不限於該等實施例。又,氧化矽層之密度係透過以下測定方法測定出之值。 <密度之測定> 透過X射線反射率法(XRR)求出氧化矽層之密度。使用全自動多目的X射線繞射裝置(Rigaku公司製之「SmartLab」),以入射X射線波長0.15418nm(CuKα射線)、X射線輸出45kV、200mA、測定範圍(與樣品表面之夾角)0.0°~4.0°、測定步距角0.01°之條件進行解析。
[實施例1] 準備具有定向平面(OF)部、直徑4英吋且厚度250μm之鉭酸鋰(LT)基板(彈性表面波(SAW)之傳播方向為X,且為切出角旋轉Y切割基板之128°Y切割X傳播LT基板)。將此LT基板之表面鏡面拋光至使算術平均粗糙度Ra成為0.3nm。此處,算術平均粗糙度Ra係透過原子間力顯微鏡(AFM)在10μm×10μm之視野測定出之值。
於LT基板之拋光面成膜出氧化矽層(厚度150nm、密度2.32g/cm 3)。具體而言,利用單片式濺鍍裝置(RF磁控濺鍍法),使用φ10英吋之氧化矽靶材,在電源2kW、T-S距離65mm、氧與氬之流量比(氧流量/(氧流量+氬流量))7%之條件下成膜。然後,在氧化矽層之表面成膜出氧化鉿層(厚度150nm)。具體而言,利用單片式濺鍍裝置(RF磁控濺鍍法),使用φ10英吋之氧化鉿靶材,在電源2kW、T-S距離65mm、氧與氬之流量比3%之條件下進行成膜,以在成膜初期形成非晶質區域。如此,取得評價用樣品。
[實施例2] 在上述LT基板之拋光面,依序成膜出氧化矽層(厚度150nm、密度2.32g/cm 3)及氧化鉿層(厚度150nm)。具體而言,利用單片式濺鍍裝置(RF磁控濺鍍法),使用φ10英吋之氧化矽靶材及氧化鉿靶材,在電源2kW、T-S距離65mm、氧與氬之流量比7%之條件下進行成膜。然後,重複進行2次此成膜。接著,在從LT基板側數來第3個氧化鉿層之表面,在與上述相同之條件下成膜出氧化矽層(厚度150nm、密度2.32g/cm 3)後,在此氧化矽層之表面,在與實施例1相同之條件下(在成膜初期形成非晶質區域)成膜出氧化鉿層(厚度150nm),而取得評價用樣品。
[實施例3] 在上述LT基板之拋光面,依序成膜出氧化矽層(厚度150nm、密度2.32g/cm 3)及氧化鉿層(厚度150nm)。具體而言,利用單片式濺鍍裝置(RF磁控濺鍍法),使用φ10英吋之氧化矽靶材及氧化鉿靶材,在電源2kW、T-S距離65mm、氧與氬之流量比7%之條件下進行成膜。然後,再重複一次此成膜。接著,在從LT基板側數來第2個氧化鉿層之表面,在與上述相同之條件下成膜出氧化矽層(厚度150nm、密度2.32g/cm 3)後,在此氧化矽層之表面,在與實施例1相同之條件下(在成膜初期形成非晶質區域)成膜出氧化鉿層(厚度150nm)。接著,在從LT基板側數來第3個氧化鉿層之表面,在與上述相同之條件下成膜出氧化矽層(厚度150nm、密度2.32g/cm 3),而取得評價用樣品。
[比較例1] 在上述LT基板之拋光面,依序成膜出氧化矽層(厚度150nm、密度2.32g/cm 3)及氧化鉿層(厚度150nm)。具體而言,利用單片式濺鍍裝置(RF磁控濺鍍法),使用φ10英吋之氧化矽靶材及氧化鉿靶材,在電源2kW、T-S距離65mm、氧與氬之流量比7%之條件下進行成膜。如此,取得評價用樣品。
[比較例2] 在上述LT基板之拋光面,依序成膜出氧化矽層(厚度150nm、密度2.32g/cm 3)及氧化鉿層(厚度150nm)。具體而言,利用單片式濺鍍裝置(RF磁控濺鍍法),使用φ10英吋之氧化矽靶材及氧化鉿靶材,在電源2kW、T-S距離65mm、氧與氬之流量比7%之條件下進行成膜。然後,重複進行3次此成膜,而取得評價用樣品。
<評價> 對於取得之評價用樣品進行以下評價。評價結果統整於表1。 1.判斷有無形成非晶質區域 利用ACOM-TEM(Automated Crystal Orientation Mapping(自動晶向映射)-TEM)法,判斷距離LT基板最遠之氧化鉿層中有無形成非晶質區域。具體而言,利用肖特基放出型穿透式電子顯微鏡(日本電子公司製之「JEM-2100F」),在加速電壓200kV、焦點尺寸1.0nm、鏡頭長50cm之條件下進行剖面觀察,並利用Nanomegas公司製之「ASTAR2(TOSPIN)」,在進動角度0.5deg、測定倍率4萬倍、間隔2nm/step之條件下控制電子顯微鏡並收集資料。又,透過FIB法製作剖面觀察用之樣品。此處,為更精確判斷結晶構造之歸屬,將樣品之深度尺寸設為40nm~50nm。從取得之資料,利用EDAX-TSL Solutions公司製之「OIM Analysis」,製作結晶層圖。從製作之結晶層圖計算出構成氧化鉿層之結晶層之比例P(%),並透過下式,從氧化鉿層整體之厚度d(nm)計算出非晶質區域之平均厚度d A(nm)。然後,將具有10nm以上之平均厚度之情況判斷為形成有非晶質區域,並將具有未滿10nm之平均厚度之情況判斷為未形成非晶質區域。 d A(nm)=d(nm)×P(%) 作為一例,圖3A表示實施例1之剖面觀察照片,圖3B表示其結晶層圖。從圖3A可確認到在氧化鉿層之厚度方向上端部形成了非晶質區域,在其他區域則形成柱狀構造(多晶)。圖3B所示之結晶層圖中,形成於氧化鉿層上端部之非晶質區域之比例為7.5%,從氧化鉿層整體之厚度150nm得到非晶質區域之平均厚度為150×0.075=11.25nm。
2.真空到達時間 將取得之評價用樣品之表面洗淨後,置入複合基板之製作所用之接合裝置之真空腔室,並測定真空度到達5×10 -6Pa為止之時間(抽真空所花費之時間)。
【表1】
   氧化矽層 氧化鉿層 真空到達時間
密度(g/cm 3) 層數 有無非晶質區域 (分)
實施例1 2.32 1 5
實施例2 2.32 4 6
實施例3 2.32 4 37
比較例1 2.32 1 35
比較例2 2.32 4 50
實施例1相較於比較例1,真空到達時間較短,實施例2及3相較於比較例2,真空到達時間較短。 [產業上之利用可能性]
依本發明一實施態樣之複合基板,可適用於彈性表面波元件。
10:壓電層 12:壓電基板 12a:第一主表面 12b:第一主表面 20:反射層 20a:表面 21:低阻抗層 22:高阻抗層 23:低阻抗層 24:高阻抗層 25:低阻抗層 26:高阻抗層 27:低阻抗層 28:高阻抗層 28a:非晶質區域 30:支持基板 30a:表面 100:複合基板 110:複合基板
圖1係表示依本發明之一實施態樣之複合基板之概略構成之示意剖面圖。 圖2A係表示依一實施態樣之複合基板之製造步驟例之圖。 圖2B係接續圖2A之圖。 圖2C係接續圖2B之圖。 圖3A係實施例1之氧化鉿層之剖面觀察照片。 圖3B係圖3A所示之剖面觀察照片之結晶層圖。
10:壓電層
20:反射層
21:低阻抗層
22:高阻抗層
23:低阻抗層
24:高阻抗層
25:低阻抗層
26:高阻抗層
27:低阻抗層
28:高阻抗層
28a:非晶質區域
30:支持基板
100:複合基板

Claims (11)

  1. 一種複合基板,依序包含: 壓電層、反射層,以及支持基板; 該反射層包含:含有氧化矽之低阻抗層,以及高阻抗層; 該低阻抗層之密度在2.4g/cm 3; 於該高阻抗層形成有非晶質區域。
  2. 如請求項1所述之複合基板,其中, 該非晶質區域,形成於該高阻抗層之厚度方向端部。
  3. 如請求項2所述之複合基板,其中, 該非晶質區域,形成於該高阻抗層之該壓電層側。
  4. 如請求項1所述之複合基板,其中, 該反射層包含複數之高阻抗層,且至少在距離該支持基板最近之高阻抗層形成有該非晶質區域。
  5. 如請求項1所述之複合基板,其中, 在該反射層中,該高阻抗層與該低阻抗層係交互積層。
  6. 如請求項1所述之複合基板,其中, 該反射層與該支持基板係鄰接配置。
  7. 如請求項1所述之複合基板,其中, 該高阻抗層,包含從由氧化鉿、氧化鉭、氧化鋯及氧化鋁組成之群組中選擇之至少一者。
  8. 如請求項1所述之複合基板,其中, 該高阻抗層及該低阻抗層之厚度,分別係0.01μm~1μm。
  9. 如請求項1所述之複合基板,其中, 該非晶質區域之平均厚度在10nm以上。
  10. 一種彈性表面波元件,包含: 如請求項1至9中任一項所述之複合基板。
  11. 一種複合基板之製造方法,包含以下步驟: 在壓電基板與支持基板中的至少一方,成膜出含有氧化矽且密度在2.4g/cm 3以下之低阻抗層; 在成膜有該低阻抗層之該基板,成膜出包含非晶質區域之高阻抗層;以及, 將該壓電基板與該支持基板接合,而在該壓電基板與該支持基板之間形成包含該低阻抗層及該高阻抗層之反射層; 該接合係將該壓電基板及該支持基板置於真空環境下進行。
TW112110319A 2022-03-28 2023-03-21 複合基板、彈性表面波元件及複合基板之製造方法 TW202345521A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022052001 2022-03-28
JP2022-052001 2022-03-28

Publications (1)

Publication Number Publication Date
TW202345521A true TW202345521A (zh) 2023-11-16

Family

ID=88200512

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112110319A TW202345521A (zh) 2022-03-28 2023-03-21 複合基板、彈性表面波元件及複合基板之製造方法

Country Status (2)

Country Link
TW (1) TW202345521A (zh)
WO (1) WO2023189103A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603241B1 (en) * 2000-05-23 2003-08-05 Agere Systems, Inc. Acoustic mirror materials for acoustic devices
JP4680561B2 (ja) * 2004-10-06 2011-05-11 京セラキンセキ株式会社 圧電薄膜素子の製造方法
JP2008211396A (ja) * 2007-02-23 2008-09-11 Matsushita Electric Works Ltd 圧電性薄膜の製造方法、共振装置およびそれを用いたuwb用フィルタ
EP3365669B8 (en) * 2015-10-21 2024-03-13 Qorvo Us, Inc. Resonator structure with enhanced reflection of shear and longitudinal modes of acoustic vibrations
JP2020061684A (ja) * 2018-10-11 2020-04-16 住友金属鉱山株式会社 表面弾性波素子用複合基板とその製造方法
CN113169722A (zh) * 2018-11-14 2021-07-23 京瓷株式会社 弹性波装置、分波器以及通信装置
JP2020113954A (ja) * 2019-01-16 2020-07-27 株式会社村田製作所 弾性波装置
JPWO2020189115A1 (zh) * 2019-03-15 2020-09-24
WO2022044869A1 (ja) * 2020-08-27 2022-03-03 株式会社村田製作所 弾性波装置

Also Published As

Publication number Publication date
WO2023189103A1 (ja) 2023-10-05

Similar Documents

Publication Publication Date Title
TWI829762B (zh) 接合體及彈性波元件
US11888462B2 (en) Bonded body and acoustic wave element
TWI794492B (zh) 接合體及彈性波元件
US20220149811A1 (en) Bonded body and acoustic wave element
TWI762782B (zh) 接合體及彈性波元件
TW202345521A (zh) 複合基板、彈性表面波元件及複合基板之製造方法
TWI821862B (zh) 複合基板、彈性表面波元件及複合基板的製造方法
JP6935573B1 (ja) 複合基板および弾性表面波素子
TWI743700B (zh) 4g頻帶用彈性表面波元件
TWI733368B (zh) 接合體及彈性波元件
US11411547B2 (en) Joint and elastic wave element