TW202343713A

TW202343713A - 半導體元件

Info

Publication number: TW202343713A
Application number: TW111114393A
Authority: TW
Inventors: 楊姿玲; 林雅雯; 廖庭德; 顧浩民; 陳世益; 黃靖恩
Original assignee: 晶成半導體股份有限公司
Priority date: 2022-04-15
Filing date: 2022-04-15
Publication date: 2023-11-01
Also published as: TWI828116B

Abstract

一種半導體元件包含一第一型半導體結構、一活性結構、一第二型半導體結構、一絕緣結構、一凹槽及一金屬結構。第一型半導體層包含一第一區域、一第二區域及一第一側壁。活性結構位於第一型半導體結構之第二區域上。第二型半導體結構位於活性結構上。絕緣結構覆蓋第一型半導體結構的第一區域且具有一第一開口。凹槽，位於第一型半導體結構內且對應於第一開口。金屬結構包括一第一金屬層，第一金屬層填入凹槽。

Description

半導體元件

本揭露是關於半導體元件，特別是關於一種具有良好歐姆接觸的半導體元件。

半導體元件的用途十分廣泛，相關材料的開發研究也持續進行。舉例來說，包含III族及V族元素的III-V族半導體材料可應用於各種半導體元件如發光晶片（例如：發光二極體或雷射二極體）、吸光晶片（光電偵測器或太陽能電池）或不發光晶片（例如：開關或整流器的功率元件），能用於照明、醫療、顯示、通訊、感測、電源系統等領域。隨著科技的發展，現今對於半導體元件仍存在許多技術研發的需求。雖然現有的半導體元件大致上已經符合一般需求，但並非在各方面皆令人滿意，仍需要進一步的改良。

本揭露實施例提供一種半導體元件。半導體元件包含一第一型半導體結構、一活性結構、一第二型半導體結構、一絕緣結構、一凹槽及一金屬結構。第一型半導體層包含一第一區域、一第二區域及一第一側壁。活性結構位於第一型半導體結構之第二區域上。第二型半導體結構位於活性結構上。絕緣結構覆蓋第一型半導體結構的第一區域且具有一第一開口。凹槽，位於第一型半導體結構內且對應於第一開口。金屬結構包括一第一金屬層，第一金屬層填入凹槽。

以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本揭露實施例之說明。當然，這些僅僅是範例，並非用以限定本揭露實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本揭露實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。

再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。

第1圖至第5圖係根據本揭露的一實施例，繪示繪示出半導體元件10的製程剖面示意圖。在下方描述的各種示意圖和例示性實施例中，相似的元件符號用來表示相似的元件。本揭露之半導體元件10可包含發光晶片（例如，發光二極體或雷射二極體）、吸光晶片（例如，光電偵測器或太陽能電池）、或者不發光晶片（例如，開關或整流器的功率元件）。在本揭露實施例中，半導體元件10之長度不大於150微米，較佳的範圍為10微米至150微米、或10微米至60微米、或60微米至150微米，以及寬度不大於100微米，較佳的範圍為5微米至100微米、或5微米至30微米、或30微米至75微米。

請參照第1圖，提供基底100，且於基底100上依序形成第一型半導體結構102、活性結構104、第二型半導體結構106，並可藉由諸如乾式蝕刻製程、濕式蝕刻製程、或上述之組合來蝕刻部分的第一型半導體結構102、活性結構104、第二型半導體結構106，以露出一部分的第一型半導體結構102。如第1圖所示，第一型半導體結構102包含第一區域及第二區域。在本實施例中，於一剖面圖中，第一型半導體結構102包含三個第一區域110a1、110a2、110a3及二個第二區域110b1、110b2。第一區域110a1被第二區域110b1、110b2所圍繞且第一區域110a1位於另外兩個第一區域110a2、110a3之間。活性結構104及第二型半導體結構106位於第二區域110b1、110b2且未位於第一區域110a1、110a2、110a3。

在一些實施例中，基底100可包含絕緣材料、半導體材料或兩者。絕緣材料可包含例如下列材料：藍寶石(Sapphire)、金剛石、玻璃、石英、或AlN。半導體材料可包含例如下列材料：砷化鎵(GaAs)、磷化銦(InP)、碳化矽(SiC)、磷化鎵(GaP)、磷砷化鎵（GaAsP）、氧化鋅(ZnO)、硒化鋅（ZnSe）、氮化鎵(GaN)、氮化鋁(AlN)、鎵酸鋰（LiGaO ₂）、鋁酸鋰（LiAlO ₂）、鍺(Ge)或矽(Si)。在一些實施例中，基底100為砷化鎵基底。在一些實施例中，基底100的厚度可介於50μm至1300μm之間。

在本揭露實施例中，第一型半導體結構102、第二型半導體結構106、活性結構104包含為單層或多層。第一型半導體結構102、第二型半導體結構106、活性結構104可分別包含III-V族半導體材料，例如鋁（Al）、鎵（Ga）、砷（As）、磷（P）、銦（In）、或氮（N）。具體而言，在本揭露實施例中，上述III-V族半導體材料可為二元化合物半導體（如GaAs、GaP、或GaN）、三元化合物半導體（如InGaAs、AlGaAs、InGaP、AlInP、InGaN、或AlGaN）、或四元化合物半導體（如AlGaInAs、AlGaInP、AlInGaN、InGaAsP、InGaAsN、或AlGaAsP）。在一些實施例中，第一型半導體結構102的厚度可介於1.5μm至4μm之間。在一些實施例中，第二型半導體結構106的厚度可介於0.1μm至2μm之間。在一些實施例中，活性結構104的厚度可介於0.01μm至1.0μm之間。第一型半導體結構102或第二型半導體結構106可包括布拉格反射結構（distributed bragg reflector structure；DBR），其由兩種以上具有不同折射率的半導體材料交替堆疊而形成。

在一些實施例中，可藉由下列磊晶成長製程來形成第一型半導體結構102、第二型半導體結構106及活性結構104，例如：金屬有機化學氣相沉積(metal-organic chemical vapor deposition, MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy, HVPE)、分子束磊晶(molecular beam epitaxy, MBE)或液相磊晶法(liquid-phase epitaxy, LPE)、氣相磊晶(vapor phase epitaxy, VPE)、或前述之組合。

在一些實施例中，可藉由在磊晶成長期間原位（in-situ）摻雜及/或通過在磊晶成長之後使用摻質進行佈植（implanting）以進行第一型半導體結構102及第二型半導體結構106的摻雜。第一型半導體結構102可包含第一摻質使其具有第一導電型，第二型半導體結構106可包含第二摻質使其具有第二導電型。第一型半導體結構102及第二型半導體結構106具有不同的導電型，亦即第一導電型與第二導電型不同。第一導電型例如為p型及第二導電型例如為n型或第一導電型例如為n型及第二導電型例如為p型。當半導體元件10為發光元件時，第一型半導體結構102及第二型半導體結構106分別提供電洞及電子或，電子或電洞以於活性結構104中結合以發光。第一摻質或第二摻質可包含矽、碲、碳、鈹、鎂）。

在一些實施例中，半導體元件10可包括多層量子井（multiple quantum well, MQW）、單一量子井（single-quantum well, SQW）、同質接面（homojunction）、異質接面（heterojunction）。

當半導體元件10為發光元件且於半導體元件10操作時，活性結構104可發出光線。活性結構104所發出的光線包含可見光或不可見光。半導體元件10發出的光線的波長取決於活性結構104的材料組成。舉例來說，當活性結構104的材料包含InGaN系列時，可發出峰值波長（peak wavelength）為400奈米至490奈米的藍光、深藍光，或是峰值波長為490奈米至550奈米的綠光；當活性結構104的材料包含AlGaN系列時，可發出峰值波長為250奈米至400奈米的紫外光；當活性結構104的材料包含InGaAs系列、InGaAsP系列、AlGaAs系列、或AlGaInAs系列時，可發出峰值波長為700奈米至1700奈米的紅外光；當活性結構104的材料包含InGaP系列或AlGaInP系列時，可發出峰值波長為610奈米至700奈米的紅光、或是峰值波長為530奈米至600奈米的黃光。

參照第2圖，絕緣結構108順應地覆蓋第1圖所示結構的上表面，換言之，絕緣結構108順應地覆蓋第一型半導體結構102、活性結構104及第二型半導體結構106上。雖然在圖中絕緣結構108僅繪示成一層，但絕緣結構108可為一層以上的膜層。在一些實施例中，絕緣結構108可以是非導電材料所形成，包含有機材料，例如苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)、氟碳聚合物(Fluorocarbon Polymer)，或是無機材料，例如矽膠(Silicone)、玻璃(Glass)，或是介電材料，例如氧化鋁(Al ₂O ₃)、氮化矽(SiN _x)、氧化矽(SiO _x)、氧化鈦(TiO _x)，或氟化鎂(MgF _x)。在本揭露一實施例中，絕緣結構108為絕緣反射結構，使半導體元件10往基底100方向出光，以減少在電極側的光損耗，從而增加半導體元件10的光量輸出。在一實施例中，絕緣結構108可包括布拉格反射結構（distributed bragg reflector structure；DBR），其由兩種以上具有不同折射率的絕緣材料交替堆疊而形成，例如，可通過層疊SiO ₂/TiO ₂、SiO ₂/Nb ₂O ₅等層來形成高反射率的絕緣反射層。

在一些實施例中，可利用沉積製程來形成絕緣結構108。上述沉積製程例如物理氣相沉積（physical vapor deposition, PVD）、化學氣相沉積（chemical vapor deposition, CVD）、金屬有機物化學氣相沉積(metal organic chemical vapor deposition; MOCVD)、原子層沉積（atomic layer deposition, ALD）或其組合。

參照第3圖，可藉由蝕刻製程來蝕刻位於第一區域110a1及第二區域110b1的絕緣結構108，以形成第一開口112及第二開口114，露出第一型半導體結構102及第二型半導體結構106。蝕刻絕緣結構108所使用的製程可包括乾式蝕刻製程、濕式蝕刻製程、或其組合。舉例而言，濕式蝕刻製程可採用酸性溶液或鹼性溶液。酸性溶液可包括氫氟酸、磷酸、硝酸、醋酸或前述之組合的溶液；鹼性溶液可包括含有氫氧化鉀、氨、過氧化氫或前述之組合的溶液。舉例而言，乾式蝕刻製程可包括電漿蝕刻（plasma etching, PE）、反應離子蝕刻（reactive ion etching, RIE）、感應耦合電漿活性離子蝕刻（inductively coupled plasma reactive ion etching, ICP-RIE）。上述蝕刻反應的氣體可包括含氧氣體、含氟氣體、含氯氣體、含硼氣體、含氬氣體、及/或上述之組合。

接著，參照第4圖，經由第一開口112進一步對第一區域110a1的第一型半導體結構102進行蝕刻，以形成凹槽116，凹槽係對應於第一開口的位置且與第一開口重疊。第一型半導體結構102具有第一頂表面121及一第二頂表面122。第一頂表面121係為凹槽之底部且第二頂表面122係被絕緣結構108所覆蓋。第一頂表面121較第二頂表面122靠近基底100。在一實施例中，凹槽116具有一深度D可大於0.001μm或介於0.001um及0.1um之間。

在一些實施例中，如第3圖及第4圖所示，可採用二段式乾式蝕刻方法，先以第一段蝕刻製程形成第一開口112與第二開口114，再以第二段蝕刻製程形成凹槽116。詳言之，第一段蝕刻製程可為乾式蝕刻，對部分絕緣結構108進行蝕刻，以形成第一開口112及第二開口114。第二段蝕刻製程亦為乾式蝕刻，將部份的第一型半導體結構102及在第一段蝕刻製程中所產生的副產物進行蝕刻，以形成凹槽116。第一段蝕刻製程之反應氣體與第二段蝕刻製程之反應氣體不同。在其他實施例中，乾式蝕刻方法可包括一或多段製程，例如，三段或三段以上的蝕刻製程。

在一實施例中，一接觸層(未繪示)可形成於第二型半導體結構上106，接著，如第2圖所示，絕緣結構108覆蓋接觸層。接觸層可為透明且包含金屬氧化物(例如：ITO)或半導體材料(例如是GaAs或InGaAs)。如第3圖所示，於進行蝕刻製程來蝕刻位於第一區域110a1及第二區域110b1的絕緣結構108以形成第一開口112及第二開口114的步驟中，部分接觸層會被蝕刻。

參照第5圖，於凹槽116及第一開口112中填入第一金屬結構118，並於第二開口114中填入第二金屬結構119。第6圖為半導體元件10之上視示意圖，第5圖為第6圖沿著I-I線之剖面示意圖。

如第5圖所示，第一金屬結構118及第二金屬結構119覆蓋絕緣結構108的部分頂表面。在一實施例中，第一金屬結構118以及第二金屬結構119各自可包含金屬材料，諸如鍺（Ge）、鈹（Be）、鋅（Zn）、鉻（Cr）、鎢（W）、金（Au）、鉑（Pt）、鈦（Ti）、鋁（Al）、銦（In）、錫（Sn）、鎳（Ni）、或銅（Cu）等金屬或上述材料之合金；第一金屬結構118以及第二金屬結構119可由多個層所組成，例如，可包括Cr/Au層、Cr/Cu層、Ni/Au層、Ti/Au層、Ti/Cu層、Cr/Pt/Au層、Ni/Pt/Au層、Ti/Pt/Au層、Cr/Ti/Pt/Au層、Au/Be層、Cr/Ti/Pt/Ni/Au/Sn層、Cr/Ti/Pt/Ni/Au/In層、Au/GeAu/Au層或Cr/Al/Ti/Ni/Au層。

如第5圖所示，絕緣結構108具有側壁1081及側壁1082，且側壁1081較側壁1082靠近凹槽116。第一型半導體結構102具有一側壁120，側壁120定義凹槽116且側壁1081定義第一開口112。第一型半導體結構102的側壁120及絕緣結構108的側壁1081分別具有第一傾斜角度θ1及第二傾斜角度θ2。在一些實施例中，第一傾斜角度θ1不同於第二傾斜角度θ2，亦即，側壁120的第一斜率不同於側壁1081的第二斜率。在一些實施例中，第一傾斜角度θ1大於第二傾斜角度θ2(第一斜率大於第二斜率)，如此可幫助第一金屬結構118在凹槽116的填充時與第一型半導體結構102之附著性及披覆性。在一實施例中，第一傾斜角度θ1的角度範圍可為20至80度。若第一傾斜角度θ1大於80度，可能使得第一金屬結構118在凹槽116內之披覆性較差，而使得半導體元件10於操作時，會有無法順利導通或元件信賴性失效問題；若第一傾斜角度θ1小於20度，則可能造成製程良率不佳。相反地，對第二傾斜角度θ2（第二斜率）而言，較小的第二傾斜角度θ2(即，較小的第二斜率)可使第一金屬結構118在第一開口112內具有較佳的附著性及披覆性。在一實施例中，第二傾斜角度θ2的角度範圍可為10至70度。若第二傾斜角度θ2小於10度，可能造成製程良率不佳；若第二傾斜角度θ2大於70，第一金屬結構118在第一開口112內與絕緣結構108有較差之披覆性，而使得半導體元件10於操作時，會有無法順利導通或元件信賴性失效問題。

在本實施例中，第一金屬結構118依序包括第一金屬層118a、第二金屬層118b、第三金屬層118c，且其各自平均寬度Wa＜Wb＜Wc。第一金屬層118a填入凹槽116，形成於第一型半導體結構102上並直接接觸凹槽116底部與側壁(即，直接接觸第一型半導體結構102的側壁120與第一頂表面121)。第二金屬層118b形成於第一金屬層118a上且填入第一開口112並與絕緣結構108的側壁1081直接接觸。第三金屬層118c形成於第二金屬層118b上並與絕緣結構108的側壁1082直接接觸。凹槽116的設置可增加第一金屬層118a與第一型半導體結構102之間的接觸面積，從而降低順向電壓(forward voltage，Vf)，改善元件性能。同樣地，第二金屬結構119可依序包括第一金屬層119a、第二金屬層119b、第三金屬層119c，如第5圖所示。

在一些實施例中，第一金屬層118a/119a、第二金屬層118b/119b及第三金屬層118c/119c各包括不相同的金屬材料。第一金屬層118a/119a可選用適合與半導體形成歐姆接觸的材料，例如Cr、Ti、Ni、BeAu、GeAu。第二金屬層118b/119b可選用金屬材料且具有反射功能，例如Pt、Al、Ti、Ni、TiW、Au。第三金屬層118c/119c可選用適合作為外部連接的導電材料，例如Au、AuSn、Sn、Sn 合金、In 、Cu、Ni 。在一實施例中，第一金屬結構118與第二金屬結構119各自可由Cr/Pt/Au層所組成的三層結構。但應可理解的是，在其他實施例中，第一金屬結構118及第二金屬結構119可各自為單層結構、雙層結構或三層以上的多層結構，其各膜層的材料可選自上述第一金屬層、第二金屬層與第三金屬層所使用的材料或其組合。

在一實施例中第二金屬結構119可與第一金屬結構118在相同或不同的沉積製程中分別填入第一開口112及第二開口114。在一些實施例中，第一金屬層118a的厚度T可介於50Å至500Å之間。第二金屬層118b的厚度可介於50Å至1000Å之間。第三金屬層118c的厚度可介於0.1μm至3μm之間。在一些實施例中，第一金屬層119a的厚度可介於50Å至500Å之間。第二金屬層119b的厚度可介於50Å至1000Å之間。第三金屬層119c的厚度可介於0.1μm至3μm之間。在一實施例中，第一金屬層118a的厚度T小於第二金屬層118b，第二金屬層118b的厚度小於第三金屬層118c。詳言之，第一金屬層118a、119a具有較薄的厚度，可增加第一金屬層118a、119a之透光性，且活性結構104所發出的光線可透過第一金屬層118a、119a且被第二金屬層118b、119b反射。由於第二金屬層118b、119b係作為反射層，其需具有一定厚度且具有大於第一金屬層118a、119a之厚度。第三金屬層118c、119c係用於與外部電路連接，若具有較厚的厚度可增加半導體元件10與外部電路連接之接合良率，以提升半導體元件10之光電特性。

在一些實施例中，第一金屬層118a厚度T與凹槽116深度D的比值介於0.5-2之間。在一實施例中，如第5圖所示，第一金屬層118a的厚度T大於凹槽116的深度D。在一實施例中，第一金屬層118a厚度T與凹槽116深度D的比值大於1.0且小於或等於2.0。在此實施例中，第一金屬層118a填入凹槽116，與第一型半導體結構102的側壁120直接接觸，並覆蓋絕緣結構108一部分的側壁1081，但未覆蓋側壁1082。

第7圖是根據本揭露另一實施例的半導體元件10’之剖面示意圖，其與第5圖的主要差別在於第一金屬層118a的厚度T等於凹槽116的深度D，且第一金屬層118a僅填入凹槽116，亦即，第一金屬層118a厚度T與凹槽116深度D的比值等於1.0。

第8圖是根據本揭露又一實施例的半導體元件10’’之剖面示意圖，其與第5圖的主要差別在於第一金屬層118a的厚度T小於凹槽116的深度D，且第二金屬層118b填入凹槽116並與側壁120直接接觸。亦即，第一金屬層118a厚度T與凹槽116深度D的比值大於或等於0.5，且小於1.0。

第9圖是根據本揭露另一實施例之半導體元件20之上視示意圖。半導體元件20與半導體元件10具有類似的結構。在本實施例中，半導體元件20之形狀可為方形或長方形且包含二短邊S1、S2及二長邊L1、L2。一短邊中心線SC通過二短邊S1、S2的中心，以將半導體元件20分成上半部與下半部；一長邊中心線LC通過二長邊L1、L2的中心，以將半導體元件20分成左半部與右半部。一左部長邊線LL位於長邊中心線LC及短邊S1之間，且將左半部分成兩等分；一右部長邊線LR位於長邊中心線LC及短邊S2之間，且將右半部分成兩等分。第一開口112、凹槽116與第一金屬結構118設置在半導體元件20之左半部，以及第二開口114與第二金屬結構119設置在半導體元件20之右半部。當第一開口112、凹槽116或第一金屬結構118之上視形狀為圓形或方形時，其圓心或中心設置在短邊中心線SC或/且左部長邊線LL，換言之，第一開口112、凹槽116或第一金屬結構118之圓心或中心與短邊中心線SC或/且左部長邊線LL重疊。當第二開口114或第二金屬結構119之形狀為圓形或方形時，其圓心或中心，設置在短邊中心線SC或/且右部長邊線LR上，換言之，第二開口114或第二金屬結構119之圓心或中心與短邊中心線SC或/且右部長邊線LR重疊。第一開口112或第一金屬結構118的圓心或中心係相對於長邊中心線LC分別與第二開口114或第二金屬結構119的圓心或中心對稱或鏡射。在一實施例中，左部長邊線LL、長邊中心線LC及右部長邊線LR將長邊分成相等的四等分。

綜上所述，本揭露實施例藉由對部份半導體層做進一步蝕刻以形成凹槽的設置，使金屬結構直接與於凹槽中露出的半導體層側壁接觸，可改善金屬與半導體之間的電性接觸，從而改善元件電壓異常的情形，以維持產品的性能。應理解的是，並非全部的優點皆已必然在此討論，也非所有實施例都需要具備特定的優點，且其他實施例可提供不同的優點。

以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本揭露實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能以本揭露實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

10、10’、10’’:半導體元件 100:基底 102:第一型半導體結構 104:活性結構 106:第二型半導體結構 108:絕緣結構 110a1、110a2、110a3:第一區域 112:第一開口 114:第二開口 116:凹槽 118:第一金屬結構 119:第二金屬結構 118a、119a:第一金屬層 118b、119b:第二金屬層 118c、119c:第三金屬層 120:側壁 121:第一頂表面 122:第二頂表面 1081-1082:側壁 110a1、110a2、110a3:第一區域 110b1、110b2:第二區域 20:半導體元件 θ1-θ2:傾斜角度 Wa-Wc:寬度 D:深度 T:厚度 S1、S2:短邊 L1、L2:長邊 SC:短邊中心線 LC:長邊中心線 LL:左部長邊線 LR:右部長邊線

由以下的詳細敘述配合所附圖式，可最好地理解本揭露實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用於說明。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本揭露實施例之特徵。第1圖至第5圖是根據本揭露的一實施例，繪示出半導體元件的製程剖面示意圖。第6圖是根據本揭露的一實施例，繪示出半導體元件之上視示意圖。第7圖是根據本揭露的另一實施例，繪示出半導體元件之剖面示意圖。第8圖是根據本揭露的又一實施例，繪示出半導體元件之剖面示意圖。第9圖是根據本揭露的另一實施例，繪示出半導體元件之上視示意圖。

104:活性結構

106:第二型半導體結構

110a1、110a2、110a3:第一區域

110b1、110b2:第二區域

112:第一開口

116:凹槽

118:第一金屬結構

119:第二金屬結構

118a,119a:第一金屬層

118b,119b:第二金屬層

118c,119c:第三金屬層

120:側壁

121:第一頂表面

122:第二頂表面

1081、1082:側壁

θ1-θ2:傾斜角度

Wa-Wc:寬度

D:深度

T:厚度

Claims

一種半導體元件，包含：一第一型半導體結構，包含一第一區域、一第二區域及一第一側壁；一活性結構，位於該第一型半導體結構之該第二區域上；一第二型半導體結構，位於該活性結構上；一絕緣結構，覆蓋該第一型半導體結構的該第一區域且具有一第一開口；一凹槽，位於該第一型半導體層內且對應於該第一開口；以及一金屬結構，包括一第一金屬層，該第一金屬層填入該凹槽。
如請求項1之半導體元件，其中該金屬結構更包含一第二金屬層，該第二金屬層形成於該第一金屬層上且具有大於該第一金屬層的一平均寬度。
如請求項2之半導體元件，其中該金屬結構更包含一第三金屬層，形成於該第二金屬層上且具有大於該第二金屬層的一寬度。
如請求項1之半導體元件，其中該第一金屬層、該第二金屬層及該第三金屬層各包括不相同的金屬材料，該第一型半導體結構具有第一側壁定義該凹槽，該第一金屬層填入該凹槽並與該第一側壁直接接觸。
如請求項4之半導體元件，其中該第一型半導體結構之該第一側壁定義該凹槽，該第一金屬層填入該凹槽並與該第一側壁直接接觸，該金屬結構更包含一第二金屬層，該第二金屬層填入該凹槽並與該第一側壁直接接觸。
如請求項1之半導體元件，其中該金屬結構更包含一第二金屬層，該第二金屬層填入該凹槽並與該第一側壁直接接觸。
如請求項1之半導體元件，其中該凹槽具有一深度，該第一金屬層具有一厚度，該厚度與該深度的比值介於0.5-2之間。
如請求項1之半導體元件，其中該絕緣結構具有一第二側壁及一第三側壁，該第二側壁較該第三側壁靠近該凹槽，且該第一金屬層覆蓋該第二側壁。
如請求項1之半導體元件，其中該絕緣結構具有一第二側壁，該第一側壁具有一第一斜率，該第二側壁具有一第二斜率，該第一斜率不同於該第二斜率。
如請求項9之半導體元件，其中該第一斜率大於該第二斜率。