TW202137581A - 半導體發光元件 - Google Patents

半導體發光元件 Download PDF

Info

Publication number
TW202137581A
TW202137581A TW109108789A TW109108789A TW202137581A TW 202137581 A TW202137581 A TW 202137581A TW 109108789 A TW109108789 A TW 109108789A TW 109108789 A TW109108789 A TW 109108789A TW 202137581 A TW202137581 A TW 202137581A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor light
layer
electrode pad
electrode
Prior art date
Application number
TW109108789A
Other languages
English (en)
Inventor
王心盈
陳昭興
李奇霖
歐震
謝明勳
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW109108789A priority Critical patent/TW202137581A/zh
Priority to US17/202,001 priority patent/US20210296536A1/en
Priority to CN202110285067.4A priority patent/CN113410358A/zh
Publication of TW202137581A publication Critical patent/TW202137581A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一種半導體發光元件包括一基板、一第一半導體接觸層位於所述之基板上、一發光疊層包含一活性層位於所述之第一半導體接觸層之一上表面上、一第二半導體接觸層位於所述之發光疊層上、一凹陷區露出所述之第一半導體接觸層之一部份之所述之上表面、以及一透明電極層位於所述之第二半導體接觸層上， 其中，所述之基板之面積與所述之透明電極層之面積之比值為2至100，且於操作時，所述之半導體發光元件接收一操作電流，且所述之操作電流與所述之透明電極層之面積之比值為10 mA/mm2 至1000 mA/mm2 。

Description

半導體發光元件
本申請係關於一種半導體發光元件，特別關於一種具有透明電極層之半導體發光元件。
半導體發光元件具有低功率消耗、高亮度、高演色性、及體積小等優點，已廣泛用於各式照明及顯示器光源，舉例而言，發光二極體直接作為顯示器畫素可以取代傳統液晶顯示器並實現更高畫質的顯示效果。另外，以發光二極體作為顯示器的背光源並藉由分區控制明暗度，則可達到顯示器的高對比率。本揭露即在提供一新穎的半導體發光元件以提高發光效率。
本揭露在提供一種半導體發光元件包括一基板、一第一半導體接觸層位於所述之基板上、一發光疊層包含一活性層位於所述之第一半導體接觸層之一上表面上、一第二半導體接觸層位於所述之發光疊層上、一凹陷區露出所述之第一半導體接觸層之一部份之所述之上表面、以及一透明電極層位於所述之第二半導體接觸層上， 其中，所述之基板之面積與所述之透明電極層之面積之比值為2至100，且於操作時，所述之半導體發光元件接收一操作電流，且所述之操作電流與所述之透明電極層之面積之比值為10 mA/mm2 至1000 mA/mm2 。
本揭露另一方面在提供一種半導體發光組件，包括前述之半導體發光元件以及一載板電性連接所述之半導體發光元件。
本揭露又一方面在提供一種半導體發光組件，包括複數個前述之半導體發光元件以及一載板電性連接所述之複數個半導體發光元件。
請參閱第1A圖及第1B圖，其中，第1A圖為上視示意圖，顯示符合本揭露之半導體發光元件10之第一實施例；第1B圖為沿第1A圖之剖面線A-A’之剖面示意圖。半導體發光元件10包含一基板100、一半導體疊層101依序包含一第一半導體接觸層102、一發光疊層103、以及一第二半導體接觸層104形成於基板100上、一透明電極層106形成於第二半導體接觸層104上並與之電性連接、一保護層107覆蓋於上述各結構之上，並且具有一第一開口107a及一第二開口107b分別露出第一半導體接觸層102及透明電極層106之一部份上表面、一第一電極墊108 填入第一開口107a與第一半導體接觸層102電性連接以及一第二電極墊109填入第二開口107b與透明電極層106電性連接，其中，第一開口107a位於第一電極墊108之正下方，第二開口107b位於第二電極墊109之正下方。具體而言，第二開口107b露出一部份之透明電極層106及一部份之第二半導體接觸層104，第二電極墊109填入第二開口107b以與透明電極層106及第二半導體接觸層104直接接觸，其中，第二電極墊109與透明電極層106形成低電阻值界面(例如為歐姆接觸)且與第二半導體接觸層104形成高阻值界面(例如為蕭基特接觸)，因此，自第二電極墊109注入之操作電流主要流入透明電極層106進而流入發光疊層103。於另一實施例，第二開口107b係完全位於透明電極層106上，第二開口107b露出透明電極層106之表面但不露出第二半導體接觸層104之表面。其中，基板100之上表面包含一元件區100a以及一非元件區100b，半導體疊層101係形成於元件區100a上，非元件區100b未被半導體疊層101覆蓋且露出第一半導體接觸層102之表面。如第1A圖及第1B圖所示，非元件區100b係環繞元件區100a；基板100之寬度大於半導體疊層101之寬度。於一實施例，保護層107延伸覆蓋至非元件區100b上且與基板100直接接觸。半導體疊層101包含一活性區101a以及一凹陷區101b，發光疊層103係形成於活性區101a，凹陷區101b不具有發光疊層103且露出第一半導體接觸層102之一部份之上表面。如第1A圖所示，凹陷區102b係環繞活性區102a或活性層103b；如第1B圖所示，第一半導體接觸層102之寬度大於發光疊層103之寬度。於一實施例，如第1A圖所示，第一電極墊108及第二電極墊109各包含一部份區域與凹陷區101b重疊且包含另一部份之區域與活性區101a或活性層103b重疊。第一開口107a位於凹陷區101b內，第二開口107b位於透明電極層106上。其中，如第1A圖所示，第二電極墊109與凹陷區101b重疊的面積與第二電極墊109的面積的比值為大於等於0.2且小於1，較佳地，為大於等於0.5且小於1。其中，第一電極墊108或第二電極墊109之面積與透明電極層106之面積之比值為0.5至5。於一實施例， 第一電極墊108或第二電極墊109之面積大於透明電極層106之面積。如第1A圖所示，基板100面積與活性區101a或活性層103b之面積之比值係為2至50。如第1B圖所示，第二電極墊109僅覆蓋部份之透明電極層106。
請參閱第2A圖及第2B圖，其中，第2A圖為上視示意圖，顯示符合本揭露之半導體發光元件20之第二實施例；第2B圖為沿第2A圖之剖面線B-B’之剖面示意圖。半導體發光元件20包含一基板200、一半導體疊層201依序包含一第一半導體接觸層202、一發光疊層203、以及一第二半導體接觸層204形成於基板200上、一透明電極層206形成於第二半導體接觸層204上並與之電性連接、一保護層207覆蓋於上述各結構之上，並且具有一第一開口207a及一第二開口207b分別露出第一半導體接觸層202及透明電極層206之一部份上表面、一第一電極墊208 填入第一開口207a與第一半導體接觸層202電性連接以及一第二電極墊209填入第二開口207b與透明電極層206電性連接，其中，第一開口207a位於第一電極墊208之正下方，第二開口207b位於第二電極墊209之正下方。其中，基板200之上表面包含一元件區200a以及一非元件區200b，半導體疊層201係形成於元件區200a上，且非元件區200b未被半導體疊層201覆蓋。如第2A圖及第2B圖所示，非元件區200b係環繞元件區200a；基板200之寬度大於半導體疊層201之寬度。於一實施例，保護層207延伸覆蓋至非元件區200b上且與基板200直接接觸。半導體疊層201包含一活性區201a以及一凹陷區201b，發光疊層203係形成於活性區201a，凹陷區201b不具有發光疊層203且露出第一半導體接觸層202之表面。第一開口207a位於凹陷區201b內，第二開口207b位於透明電極層206上。具體而言，第二開口207b露出一部份之透明電極層206及一部份之第二半導體接觸層204，第二電極墊209填入第二開口207b以與透明電極層206及第二半導體接觸層204直接接觸，其中，第二電極墊209與透明電極層206形成低電阻值界面(例如為歐姆接觸)且與第二半導體接觸層204形成高阻值界面(例如為蕭基特接觸)，因此，自第二電極墊209注入之操作電流主要流入透明電極層206進而流入發光疊層203。於另一實施例，第二開口207b係完全位於透明電極層206上，第二開口207b露出透明電極層206之表面但不露出第二半導體接觸層104之表面。本實施例與第一實施例之一差異在於凹陷區201a僅形成於半導體疊層201之一側。如第2A圖所示，凹陷區201b係被活性區201a或活性層203b所環繞。如第2A圖所示，第一電極墊208包含一部份區域與凹陷區201b重疊且包含另一部份之區域與活性區201a或活性層203b重疊；第二電極墊209完全位於活性區201a。如第2B圖所示，第一電極墊208跨越凹陷區201b之二側邊並延伸至發光疊層203之表面上，使得第一電極墊208整體大致上位於發光疊層203上，第二電極墊209覆蓋透明電極層206並延伸至發光疊層203之表面上，使得第二電極墊209整體大致上位於發光疊層203上，如此一來，有助於半導體發光元件20後續接合至一封裝載板上，避免因第一電極墊208與第二電極墊209之高低差而影響接合的良率。如第2A圖所示，第一電極墊208或第二電極墊209之面積與透明電極層206之面積之比值為0.5至5。於一實施例， 第一電極墊208或第二電極墊209之面積大於透明電極層206之面積。如第2A圖所示，基板200面積與活性區201a或活性層203b之面積之比值係為2至50。
請參閱第3A圖及第3B圖，其中，第3A圖為上視示意圖，顯示符合本揭露之半導體發光元件30之第三實施例；第3B圖為沿第3A圖之剖面線C-C’之剖面示意圖。半導體發光元件30包含一基板300、一半導體疊層301依序包含一第一半導體接觸層302、一發光疊層303、以及一第二半導體接觸層304形成於基板300上、一透明電極層306形成於第二半導體接觸層304上並與之電性連接、一電性絶緣層317形成於半導體疊層301上並露出透明電極層306之一部份表面、一第一連接電極305a形成於第一半導體接觸層302上並與之電性連接、一第二連接電極305b形成於電性絶緣層317及透明電極層306上並與透明電極層306電性連接、一保護層307形成於第一連接電極305a及第二連接電極305b上，並且具有一第一開口307a及一第二開口307b分別露出第一連接電極305a及第二連接電極305b之一部份上表面、一第一電極墊308 填入第一開口307a以與第一連接電極305a電性連接以及一第二電極墊309填入第二開口307b以與第二連接電極305b電性連接，其中，第一開口307a位於第一電極墊308之正下方，第二開口307b位於第二電極墊309之正下方。其中，基板300之上表面包含一元件區300a以及一非元件區300b，半導體疊層301係形成於元件區300a上，且非元件區300b未被半導體疊層301覆蓋。如第3A圖及第3B圖所示，非元件區300b係環繞元件區300a；基板300之寬度大於半導體疊層301之寬度。於一實施例，保護層307延伸覆蓋至非元件區300b上且與基板300直接接觸。半導體疊層301包含一活性區301a以及一凹陷區301b，發光疊層303係形成於活性區301a，凹陷區301b不具有發光疊層303且露出第一半導體接觸層302之一部份之上表面。如第3A圖所示，凹陷區301b係環繞活性區301a或活性層303b。本實施例與第一實施例之一差異在於第一電極墊308及第二電極墊309完全位於活性區301a或活性層303b以外之區域，如第3A圖所示，第一電極墊308及第二電極墊309完全位於凹陷區301b，也就是說，第二電極墊309與凹陷區301b重疊的面積與第二電極墊109的面積的比值為1；其中，第一電極墊308透過第一連接電極305a與第一電性半導體層302電性連接，第二電極墊309透過第二連接電極305b與透明電極層306電性連接。第一開口307a及第二開口307b均位於凹陷區301b內且分別位於第一電極墊308及第二電極墊309之正下方。其中，第一連接電極305a直接位於第一開口307a下使得第一電極墊308填入第一開口307b與第一連接電極305a電性連接；如第3B圖所示，第一連接電極305a之寬度大於第一開口307b之寬度且小於第一電極墊308之寬度。於一實施例，當第一電極墊308可直接與第一半導體接觸層302形成良好的電性接觸，例如歐姆接觸，則第一連接電極305a可省略。如第3A圖所示，第二連接電極305b包含一接合部305b-1以及一延伸部305b-2，其中，延伸部305b-2係自接合部305b-1延伸超出第二電極墊309的覆蓋區域並延伸至透明電極層306，用以將電流導引至透明電極層306。於垂直延伸部305b-2之延伸方向的方向上，延伸部305b-2具有一寬度小於接合部305b-1之寬度。電性絶緣層317係介於第二連接電極305b與發光疊層303之間以避免第二連接電極305b與發光疊層303接觸而短路。於一實施例，如第3A圖所示， 第一電極墊308或第二電極墊309之面積大於透明電極層306之面積。基板300之面積與活性區301a或活性層303b之面積之比值係為4至100，較佳地為10至100。第一連接電極305a及第二連接電極305b包含單層或多層金屬結構用以分別與第一半導體接觸層302及透明電極層305b形成良好的電性接觸，例如為歐姆接觸。
請參閱第4A圖及第4B圖，其中，第4A圖為上視示意圖，顯示符合本揭露之半導體發光元件40之第四實施例；第4B圖為沿第4A圖之剖面線D-D’之剖面示意圖。半導體發光元件40包含一基板400、一半導體疊層401依序包含一第一半導體接觸層402、一發光疊層403、以及一第二半導體接觸層404形成於基板400上、一透明電極層406形成於第二半導體接觸層404上並與之電性連接、一電性絶緣層417形成於基板400及半導體疊層401上並露出透明電極層406之一部份上表面、一第一連接電極405a形成基板400上並延伸至第一半導體接觸層402上以及與第一半導體接觸層402電性連接、一第二連接電極405b形成於電性絶緣層417及透明電極層406上並與透明電極層406電性連接、一保護層407形成於第一連接電極405a及第二連接電極405b上，並且具有一第一開口407a及一第二開口407b分別露出第一連接電極405a及第二連接電極405b之一部份上表面、一第一電極墊408填入第一開口407a以與第一連接電極405a電性連接以及一第二電極墊409填入第二開口407b以與第二連接電極405b電性連接，其中，第一開口407a位於第一電極墊408之正下方，第二開口407b位於第二電極墊409之正下方。其中，基板400之上表面包含一元件區400a以及一非元件區400b，半導體疊層401係形成於元件區400a上，且非元件區400b未被半導體疊層401覆蓋。如第4A圖及第4B圖所示，非元件區400b係環繞元件區400a；基板400之寬度大於半導體疊層401之寬度。於一實施例，保護層407延伸覆蓋至非元件區400b上且與基板400直接接觸。半導體疊層401包含一活性區401a以及一凹陷區401b，發光疊層403係形成於活性區401a，凹陷區401b不具有發光疊層403且露出第一半導體接觸層402之一部份之上表面。如第4A圖所示，凹陷區401b係環繞活性區401a或活性層403b。本實施例與第三實施例之一差異在於第一電極墊408及第二電極墊409完全位於活性區401a或活性層403b以外之區域並且完全位於半導體疊層401以外之區域，如第4A圖所示，第一電極墊408及第二電極墊409完全位於非元件區400b；其中，第一電極墊408 透過第一連接電極405a與第一電性半導體層402電性連接，第二電極墊409透過第二連接電極405b與透明電極層406電性連接。第一開口407a及第二開口407b均位於非元件區400b且分別位於第一電極墊408及第二電極墊409之正下方。其中，第一連接電極405a直接位於第一開口407a下使得第一電極墊408可填入第一開口407b以與第一連接電極405a電性連接；如第4B圖所示，第一連接電極405a之寬度大於第一開口407b之寬度且小於第一電極墊408之寬度。如第4A圖所示，第一連接電極405a包含一接合部405a-1以及一延伸部405a-2，其中，延伸部405a-2係自接合部405a-1延伸超出第一電極墊408的覆蓋區域並延伸至第一半導體接觸層402上，用以將電流導引至第一半導體接觸層402。於垂直延伸部405a-2之延伸方向的方向上，延伸部405a-2具有一寬度小於接合部405a-1之寬度；第二連接電極405b包含一接合部405b-1以及一延伸部405b-2，其中，延伸部405b-2係自接合部405b-1延伸超出第二電極墊409的覆蓋區域並延伸至透明電極層406，用以將電流導引至透明電極層406。於垂直延伸部405b-2之延伸方向的方向上，延伸部405b-2具有一寬度小於接合部405b-1之一寬度。電性絶緣層417係介於第二連接電極405b與發光疊層403之間以避免第二連接電極405b與發光疊層403接觸而短路。於一實施例，如第4A圖所示， 第一電極墊408或第二電極墊409之面積大於透明電極層406之面積。基板400面積與半導體疊層401之面積之比值係為4至100，較佳地為10至100。於一實施例，活性區401a或活性層403b之面積與半導體疊層401之面積之比值係為0.7至0.95。第一連接電極405a及第二連接電極405b包含單層或多層金屬結構用以分別與第一半導體接觸層402及透明電極層406形成良好的電性接觸，例如為歐姆接觸。
於上述之各實施例中，具有相同名稱之組成構件代表於各實施例中為相對應之構件，具有相同之組成材料及功效等特性及性質，統一描述如後，不一一於上述各實施例中詳述。
於上述之各實施例中，透明電極層106~406與第二半導體接觸層104~404係形成低阻值界面，例如為歐姆接觸，第二電極墊109~409接收自外部注入之操作電流主要透過透明電極層106~406流入發光疊層103~403，使得主要發光區域集中於透明電極層106~406正下方之區域。因此，流經發光疊層103~403之電流密度大約相同於流經透明電極層106~406之電流密度，並且，透過調控透明電極層106~406之面積，可調控透明電極層106~406之電流密度。
於一實施例，當半導體發光元件10~40應用於顯示器光源，半導體發光元件10~40所接收之操作電流例如為0.01 mA至 2 mA，為了滿足注入發光疊層103~403的電流密度位在適當的操作範圍以維持穏定的外部量子效率(External Quantum Efficiency; EQE) 以及避免電流密度太小而使得外部量子效率大幅降低，可對應縮小半導體發光元件10~40的尺寸以維持電流密度，但縮小元件尺寸同時增加元件在後續挑選(sorting) 、測試(testing) 、及晶粒接合(die-bonding)等製程的操持困難度，因此，半導體發光元件10~40及其電極墊仍須維持一定的尺寸。本揭露之各實施例透過調控透明電極層106~406之面積可調控透明電極層106~406之電流密度，進而實質上調控發光疊層103~403之電流密度，並可維持半導體發光元件10~40之面積於一定可操持的範圍，係能有效解決上述問題。於一實施例，半導體發光元件10~40為一發光二極體晶片(LED chip)，例如為一迷你型或微型發光二極體晶片(mini-LED or micro-LED chip)，如第1A圖所示，基板100~400具有一長度X及一寬度Y (Y > X)，其中，長度X不小於10微米，例如為10微米至300微米，較佳地，為20微米至100微米。於一實施例，寬度Y與長度X之比值(Y/X)為0.2至0.8 。透明電極層具有一長邊長及一短邊長小於所述之長邊長，其中所述之長邊長為5微米至50微米。注入半導體發光元件10~40之操作電流與透明電極層之面積之比值(R2)不小於10 mA/mm2 ，例如為10 mA/mm2 至1000 mA/mm2 ，較佳地，為250 mA/mm2 至1000 mA/mm2 。其中，基板100~400之面積與透明電極層106~406之面積之比值(R1)為2至100，較佳為3至50。
於上述之各實施例中，發光疊層103~403包含一第一半導體侷限層(cladding layer) 103a~403a位於第一半導體接觸層102~402上、一活性層(active layer) 103b~403b位於第一半導體侷限層103a~403b上、以及一第二半導體侷限層103c~403c位於活性層103b~403b上。其中，第一半導體侷限層103c~403c具有第一導電型並且第二半導體侷限層103c~403c具有第二導電型相反於第一導電型。第一導電型例如為p型以提供電洞至活性層103b~403b，第二導電型例如為n型以提供電子至活性層103b~403b，並且電子及電洞於活性層103b~403b結合以發出特定波長之光線。於一實施例，第一導電型例如為n型以提供電洞至活性層103b~403b，第二導電型例如為p型以提供電子至活性層103b~403b，並且電子及電洞於活性層102b~402b結合以發出特定波長之光線。
於上述之各實施例中，基板100~400為一磊晶基板用以透過例如有機金屬化學氣相沉積法(MOCVD)磊晶成長第一半導體接觸層102~402及發光疊層103~403。於一實施例，半導體發光元件10~40之主要出光面係朝向基板100~400之背面發出，基板之材料對於活性層103a~403b所發出的光為透明；於另一實施例，半導體發光元件10~40之主要出光面係朝向保護層107~407發出，基板100~400之材料對於活性層103a~403b所發出的光可為透明或不透明。由上視觀之，基板100~400的形狀例如為矩形。於一實施例，基板100~400的上表面具有複數個彼此分開之凸起，用以改變光的行進路徑以增加光摘出效率。於一實施例中，所述之凸起係直接圖案化基板100~400之表面至一深度所形成，因此具有與基板100~400相同之組成材料。於另一實施例中，先於基板100~400的上表面形成一透光材料層後，再將透光材料層圖案化以形成所述之凸起，其中，所述之凸起與基板100~400具有不同之組成材料。
第一半導體接觸層102~402、第一半導體侷限層103a~403a、活性層103b~403b、第二半導體侷限層103c~403c、第二半導體接觸層104~404均包含相同系列之III-V族化合物半導體材料，例如AlInGaAs系列、AlGaInP系列或AlInGaN系列。其中，AlInGaAs系列可表示為(Alx1 In(1-x1) )1-x2 Gax2 As， AlInGaP系列可表示為(Alx1 In(1-x1) )1-x2 Gax2 P，AlInGaN 系列可表示為(Alx1 In(1-x1) )1-x2 Gax2 N，其中，0≦x1 ≦1，0≦x2 ≦1。半導體發光元件10~40發出之光線決定於活性層103b~403b之材料組成，例如活性層103b~403b之材料包含AlGaInP系列時，可發出峰值波長(peak wavelength)為700至1700 nm 的紅外光、610 nm至700 nm的紅光、或是峰值波長為530 nm至570 nm的黃光。當活性層103b之材料包含InGaN系列時，可發出峰值波長為400 nm至490 nm的藍光、深藍光，或是峰值波長為490 nm至550 nm的綠光。當活性層103b~403b之材料包含AlGaN系列時，可發出峰值波長為250 nm至400 nm的紫外光。
於上述之各實施例中，透明電極層106~406的材料可以依據第二半導體接觸層104~404之材料進行選擇，使透明電極層106~406分別與第二半導體接觸層104~404形成良好的電性接觸，例如歐姆接觸。於一實施例，透明電極層106~406包含導電金屬氧化物，例如氧化銦錫。第一電極墊108~408及第二電極墊109~409係包含單層或多層金屬結構。第一電極墊108~408及第二電極墊109~409包含至少一材料選自於鎳(Ni)、鈦 (Ti)、鉑(Pt)、鈀(Pd)、銀(Ag)、金 (Au) 、鋁(Al)及銅(Cu)所組成之群組。於一實施例，第一電極墊108~408及第二電極墊109~409投影在基板100~400的面積實質上相等。第一電極墊108~408及第二電極墊109~409係作為銲接墊以連接於外部線路。
於上述之各實施例中，保護層107~407及電性絶緣層117~417包含介電材料，例如氧化鉭(TaOx )、氧化鋁(AlOx )、二氧化矽(SiOx )、氧化鈦(TiOx )、氮化矽(SiNx )、氧化鈮(Nb2 O5 )或旋塗玻璃(SOG)。在一實施例，保護層107~407及/或電性絶緣層117~417包含一分散式布拉格反射鏡 (DBR; Distributed Bragg Reflector) 結構，其中，所述之DBR結構係包含複數個第一介電層及複數個第二介電層相互交疊，且所述之第一介電層與所述之第二介電層具有不同的折射率，當半導體發光元件10~40發出之光透過基板100~400摘出時，保護層107~407及/或電性絶緣層117~417包含DBR結構有助於將光反射朝向基板100~400摘出，以增加半導體發光元件10~40的效率。
請參閱第5圖，顯示符合本揭露之半導體發光元件覆晶接合(flip-chip bonding)至一載板之半導體發光組件。半導體發光組件1000，包括一半導體發光元件選自如前述各實施例所述之半導體發光元件，例如第一實施例之半導體發光元件10具有第一電極墊108及第二電極墊109、一載板500具有一第三電極墊501a及一第四電極墊501b、一第一黏接金屬502a接合半導體發光元件10之第一電極墊108至載板500之第三電極墊501a、以及一第二黏接金屬502b接合半導體發光元件10之第二電極墊109至載板500之第四電極墊501b。其中，載板500例如為封裝次載體(package submount)或印刷電路板(printed circuit board; PCB)；第三電極墊501及第四電極墊502包含單層或多層結構並且包含至少一材料選自於鎳(Ni)、鈦 (Ti)、鉑(Pt)、鈀(Pd)、銀(Ag)、金 (Au) 、鋁(Al)及銅(Cu)所組成之群組；第一黏接金屬502a及第二黏接金屬502b例如包含銲料(Solder) 。
第6圖為上視示意圖，顯示複數個符合本揭露之半導體發光元件接合至一載板之半導體發光組件。半導體發光組件2000，包括複數個半導體發光元件選自如前述各實施例所述之半導體發光元件，例如第一實施例之半導體發光元件10；以及一載板600，其中，複數個半導體發光元件10透過如第6A圖所示之覆晶接合方式或如第6B圖所示之導線接合方式接合至載板600。複數個半導體發光元件10係以二維矩陣排列於載板600上。具體而言，半導體發光組件2000包含具有不同發光波長的半導體發光元件10，例如紅光半導體發光元件、綠光半導體發光元件及藍光半導體發光元件依序排列成二維矩陣於載板600上。上述各色半導體發光元件的主波長(dominant wavelength)或峰值波長(peak wavelength)例如分別為600 nm至660 nm、515 nm 至575 nm及430 nm 至490 nm。於一實施例，半導體發光組件2000係主要發出白光以作為顯示器的背光模組。於另一實施例，半導體發光組件2000之複數個半導體發光元件10係排列以形成複數個RGB像素(pixel)，其中，各像素均包含至少一紅光半導體發光元件、至少一綠光半導體發光元件及至少一藍光半導體發光元件，用以直接形成顯示器的顯示面板。
以上所述者，僅為本揭露之較佳實施例而已，並非用來限定本揭露實施之範圍，舉凡依本揭露申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本揭露之申請專利範圍內。
10, 20, 30, 40:半導體發光元件 100,:200,:300,:400:基板 100a,:200a,:300a,:400a:元件區 100b,:200b,:300b,:400b:非元件區 101,:201,:301,:401:半導體疊層 101a,:201a,:301a,:401a:活性區 101b,:201b,:301b,:401b:凹陷區 102,:202,:302,:402:第一半導體接觸層 103,:203,:303,:403:發光疊層 103a,:20,:30,:40:第一半導體侷限層 103b,:203b,:303b,:403b:活性層 103c,:203c,:303c,:403c:第二半導體侷限層 104,:204,:304,:404:第二半導體接觸層 106,:206,:306,:406:透明電極層 107,:207,:307,:407:保護層 107a,:207a,:307a,:407a:第一開口 107b,:207b,:307b,:407b:第二開口 108,:208,:308,:408:第一電極墊 109,:209,:309,:409:第二電極墊 305a,:405a:第一連接電極 305b,:405b:第二連接電極 305b-1,:405a-1,:405b-1:接合部 305a-2,:305b-2,:405a-2,:405b-2:延伸部 317,:417:電性絶緣層 500,:600:載板 501a:第三電極墊 501b:第四電極墊 502a:第一黏接金屬 502b:第二黏接金屬 1000,:2000:半導體發光組件
第1A圖為上視示意圖，顯示符合本揭露之半導體發光元件之第一實施例；第1B圖為沿第1A圖之剖面線A-A’之剖面示意圖。
第2A圖為上視示意圖，顯示符合本揭露之半導體發光元件之第二實施例；第2B圖為沿第2A圖之剖面線B-B’之剖面示意圖。
第3A圖為上視示意圖，顯示符合本揭露之半導體發光元件之第三實施例；第3B圖為沿第3A圖之剖面線C-C’之剖面示意圖。
第4A圖為上視示意圖，顯示符合本揭露之半導體發光元件之第五實施例；第4B圖為沿第4A圖之剖面線D-D’之剖面示意圖。
第5圖為示意圖，顯示符合本揭露之半導體發光元件接合至載板之發光組件之實施例。
第6圖為示意圖，顯示複數個符合本揭露之半導體發光元件接合至載板之發光組件之實施例。
10:半導體發光元件
100:基板
100a:元件區
100b:非元件區
101:半導體疊層
101a:活性區
101b:凹陷區
102:第一半導體接觸層
103:發光疊層
103a:第一半導體侷限層
103b:活性層
103c:第二半導體侷限層
104:第二半導體接觸層
106:透明電極層
107:保護層
107a:第一開口
107b:第二開口
108:第一電極墊
109:第二電極墊

Claims (19)

  1. 一種半導體發光元件，包括： 一基板； 一半導體疊層位於該基板上，其中，該半導體疊層包含一第一半導體接觸層位於該基板上、一發光疊層包含一活性層位於該第一半導體接觸層之一上表面上、一第二半導體接觸層位於該發光疊層上、以及一凹陷區露出該第一半導體接觸層之一部份之該上表面； 一透明電極層位於該第二半導體接觸層上； 一保護層位於該基板及該發光疊層上，包含一第一開口及一第二開口； 一第一電極墊位於該基板上，填入該第一開口以與該第一半導體接觸層電性連接；以及 一第二電極墊位於該基板上，填入該第二開口以與該透明電極層電性連接； 其中，該基板之面積與該透明電極層之面積之比值為2至100，且於操作時，該半導體發光元件接收一操作電流，且該操作電流與該透明電極層之面積之比值為10 mA/mm2 至1000 mA/mm2 。
  2. 如請求項1之半導體發光元件，其中，自上視觀之，該第一電極墊及該第二電極墊位於該第一半導體接觸層上且包含部份區域與該活性層之區域重疊。
  3. 如請求項1之半導體發光元件，其中，自上視觀之，該第一電極墊及該第二電極墊完全位於該活性層以外之區域。
  4. 如請求項3之半導體發光元件，其中，自上視觀之，該第一電極墊及該第二電極墊位於該第一半導體接觸層上。
  5. 如請求項1之半導體發光元件，其中，該第一開口位於該第一電極墊之正下方，該第二開口位於該第二電極墊之正下方。
  6. 如請求項5之半導體發光元件，其中，該第一開口位於該凹陷區內，該第二開口位於該透明電極層上。
  7. 如請求項3之半導體發光元件，更包含一第一連接電極介於該保護層及該發光疊層之間。
  8. 如請求項7之半導體發光元件，更包括一電性絶緣層介於該第一連接電極及該第二電極墊之間，其中，該第一連接電極之二端分別連接該第二電極墊及該透明電極層。
  9. 如請求項1之半導體發光元件，其中，該凹陷區環繞該活性層。
  10. 如請求項1之半導體發光元件，其中，該活性層環繞該凹陷區。
  11. 如請求項1之半導體發光元件，其中，從上視觀之，該第二電極墊與該凹陷區重疊。
  12. 如請求項11之半導體發光元件，其中，從上視觀之，該第二電極墊與該凹陷區重疊的面積與第二電極墊的面積的比值為大於等於0.2且小於1。
  13. 如請求項1之半導體發光元件，其中該透明電極層係包含導電金屬氧化物。
  14. 如請求項1之半導體發光元件，其中，該第一電極墊或該第二電極墊之面積大於或等於該透明電極層之面積。
  15. 如請求項1之半導體發光元件，其中，該基板具有一長邊長及一短邊長小於該長邊長，其中該長邊長為10微米至300微米。
  16. 如請求項1之半導體發光元件，其中，該透明電極層具有一長邊長及一短邊長小於該長邊長，其中該長邊長為5微米至50微米。
  17. 如請求項1之半導體發光元件，其中，該操作電流為0.01 mA至 2 mA 。
  18. 一種半導體發光組件，包括： 如請求項1至請求項17之半導體發光元件其中之一；以及 一載板具有二個電極墊對應地電性連接該半導體發光元件之該第一電極墊及該第二電極墊。
  19. 一種半導體發光組件，包括： 複數個半導體發光元件，各該半導體發光元件係選自於請求項1至請求項17之半導體發光元件其中之一；以及 一載板具有複數個電極墊對應地電性連接該些半導體發光元件之該些第一電極墊及該些第二電極墊。
TW109108789A 2020-03-17 2020-03-17 半導體發光元件 TW202137581A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109108789A TW202137581A (zh) 2020-03-17 2020-03-17 半導體發光元件
US17/202,001 US20210296536A1 (en) 2020-03-17 2021-03-15 Semiconductor light-emitting device
CN202110285067.4A CN113410358A (zh) 2020-03-17 2021-03-17 半导体发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109108789A TW202137581A (zh) 2020-03-17 2020-03-17 半導體發光元件

Publications (1)

Publication Number Publication Date
TW202137581A true TW202137581A (zh) 2021-10-01

Family

ID=77677612

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108789A TW202137581A (zh) 2020-03-17 2020-03-17 半導體發光元件

Country Status (3)

Country Link
US (1) US20210296536A1 (zh)
CN (1) CN113410358A (zh)
TW (1) TW202137581A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828116B (zh) * 2022-04-15 2024-01-01 晶成半導體股份有限公司 半導體元件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140192A1 (en) * 2020-11-04 2022-05-05 Excellence Opto. Inc. Light-emitting diode chip structure
TWI780936B (zh) * 2021-09-30 2022-10-11 友達光電股份有限公司 顯示裝置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002071450A2 (en) * 2001-03-06 2002-09-12 Emcore Corporation Led lead for improved light extraction
WO2011083923A2 (en) * 2010-01-07 2011-07-14 Seoul Opto Device Co., Ltd. Light emitting diode having electrode pads
US9537069B1 (en) * 2014-09-25 2017-01-03 X-Celeprint Limited Inorganic light-emitting diode with encapsulating reflector
KR102471670B1 (ko) * 2016-02-11 2022-11-29 서울바이오시스 주식회사 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
US11282981B2 (en) * 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
CN108206227A (zh) * 2018-01-26 2018-06-26 大连德豪光电科技有限公司 Led芯片及其制作方法、led光源模组
KR102565148B1 (ko) * 2018-06-27 2023-08-18 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828116B (zh) * 2022-04-15 2024-01-01 晶成半導體股份有限公司 半導體元件

Also Published As

Publication number Publication date
US20210296536A1 (en) 2021-09-23
CN113410358A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
US20200350466A1 (en) Micro light emitting diode chip and display panel
US11423830B2 (en) Display apparatus with array of light emitting diodes and method of manufacturing the same
CN108365070B (zh) 发光元件
EP1935038B1 (en) Light emitting device having vertically stacked light emitting diodes
US7935974B2 (en) White light emitting device
US6885035B2 (en) Multi-chip semiconductor LED assembly
US8288787B2 (en) Thin film light emitting diode
JP5536631B2 (ja) 複数の発光セルを有する発光素子
US8026530B2 (en) Semiconductor light-emitting device, lighting module and lighting apparatus
CN111524880A (zh) 发光器件及显示设备
JP7288041B2 (ja) 発光素子
US20210296536A1 (en) Semiconductor light-emitting device
CN213845301U (zh) 显示用发光元件以及具有该显示用发光元件的单元像素
JP6988460B2 (ja) 発光装置、発光装置の製造方法、およびプロジェクター
TWI632692B (zh) 半導體發光元件
KR20210113983A (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
CN211929519U (zh) 显示器用发光元件及具有其的显示装置
JP5266349B2 (ja) 発光装置
JP6971456B2 (ja) 発光素子および発光素子パッケージ
CN215896431U (zh) 单元像素及显示器装置
CN115224011A (zh) 柔性双波长micro-led像元阵列及其制备方法、micro-led显示装置
KR20050055916A (ko) 질화물 반도체 발광소자 및 그 제조방법
CN116190539A (zh) 显示装置