JP7288041B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP7288041B2
JP7288041B2 JP2021506742A JP2021506742A JP7288041B2 JP 7288041 B2 JP7288041 B2 JP 7288041B2 JP 2021506742 A JP2021506742 A JP 2021506742A JP 2021506742 A JP2021506742 A JP 2021506742A JP 7288041 B2 JP7288041 B2 JP 7288041B2
Authority
JP
Japan
Prior art keywords
light emitting
type semiconductor
semiconductor layer
emitting unit
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021506742A
Other languages
English (en)
Other versions
JP2021534574A (ja
Inventor
ミン ジャン，ジョン
ヨン キム，チャン
ハク ヤン，ミョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2021534574A publication Critical patent/JP2021534574A/ja
Application granted granted Critical
Publication of JP7288041B2 publication Critical patent/JP7288041B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Description

本発明は、発光素子に関するもので、より詳細には、複数の発光層が積層された発光素子に関するものである。
発光ダイオードは、無機の光源としては、表示装置、車両用ランプ、一般照明のような様々な分野に多様に利用されている。発光ダイオードは、寿命が長く、消費電力が低く、応答速度が速いという長所があり、既存の光源を迅速に置き換えている。
特に、表示装置は、一般的に青、緑、および赤の混色を利用して、様々な色を実現する。表示装置の各ピクセルは、青色、緑色および赤色のサブピクセルを備え、これらのサブピクセルの色を使用して、特定のピクセルの色が定められ、これらのピクセルの組み合わせによって画像が実装される。
発光ダイオードは、表示装置でバックライト光源として主に使用されてきた。しかし、最近、発光ダイオードを利用して直接画像を実装する次世代ディスプレイとしてマイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）が開発されている。
本発明が解決しようとする課題は、光の再現性に優れた発光素子を提供することにある。
本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないもう一つの課題は、下の記載から当業者に明確に理解することができるだろう。
解決しようとすることの課題を達成するために、本発明の実施形態に係る発光素子は、第１ｎ型半導体層、垂直に積層された第１活性層、第１ｐ型半導体層及び第１透明電極を含む第１メサ構造体を含み、前記第１ｎ型半導体層の一面の一部を露出させる第１発光部と、上記第１ｎ型半導体層の露出された部分に配置され、前記第１メサ構造体と離隔され、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び第２透明電極を含む第２発光部と、及び前記第１ｎ型半導体層と前記第２ｎ型半導体層との間を接合して電気的に接続する第１接合部を含む。
実施形態によると、前記第２発光部では、垂直に積層された前記第２活性層、前記第２ｐ型半導体層、及び前記第２透明電極が第２メサ構造体を含み、前記第２メサ構造体は、前記第２ｎ型半導体層の一部を露出させてもよい。
実施形態によれば、前記発光素子は、前記第２ｎ型半導体層の露出した部分に配置され、第３ｎ型半導体層、第３活性層、第３ｐ型半導体層及び第３透明電極を含む第３発光部、及び前記第２ｎ型半導体層と前記第３ｎ型半導体層の間では、前記第２及び第３発光部との間を接合して電気的に接続する第２接合部をさらに含んでもよい。
実施形態によると、前記第２接合部はＡｕ、Ａｌ、Ｔｉ、Ｎｉ、Ｓｎ、Ｉｎ、Ｃｒ、およびＢｅからなる群から選択された少なくとも一つを含んでもよい。
実施形態によると、前記第２接合部の厚さは、前記第２活性層の厚さよりも大きくすることができる。
実施形態によれば、前記第１メサ構造体、第２メサ構造体、および前記第３発光部は、互いに同一サイズを有してもよい。
実施形態によれば、前記第１透明電極と電気的に接続される第１パッド、前記第２透明電極と電気的に接続される第２パッド、前記第３透明電極と電気的に接続される第３パッド、および前記第１～第３ｎ型半導体層と電気的に接続されている共通パッドをさらに含んでもよい。
実施形態によれば、前記共通パッドは、前記第１ｎ型半導体層の一面に対向する他の面に配置されてもよい。
実施形態によれば、前記共通パッドは、前記第１ｎ型半導体層の露出した部分に配置されてもよい。
実施形態によれば、前記共通パッドは、前記第２ｎ型半導体層の露出した部分上に配置されてもよい。
実施形態によれば、前記第３発光部は、垂直に積層された前記第３活性層、前記第３ｐ型半導体層、及び前記第３透明電極を有する第３メサ構造体を含み、前記第３メサ構造体は、前前記第３ｎ型半導体層の一部を露出させ、前記共通パッドは、前記露出した第３ｎ型半導体層上に配置されてもよい。
実施形態によれば、前記発光素子は、上記第１ｎ型半導体層の露出した部分および、前記第２発光部と離隔されて配置され、第３ｎ型半導体層、第３活性層、第３ｐ型半導体層、及び第３透明電極を含む第３発光部をさらに含んでもよい。
実施形態によれば、前記第１ｎ型半導体層と前記第３ｎ型半導体層の間では、前記第１及び第３発光部との間を接合して電気的に接続する第２接合部をさらに含んでもよい。
実施形態によると、前記第２接合部はＡｕ、Ａｌ、Ｔｉ、Ｎｉ、Ｓｎ、Ｉｎ、Ｃｒ、およびＢｅからなる群から選択された少なくとも一つを含んでもよい。
実施形態によれば、前記第１接合部は、前記第１ｎ型半導体層と前記第３ｎ型半導体層の間で延長され、前記第１及び第３発光部との間を接合して電気的に接続してもよい。
実施形態によれば、前記第１メサ構造体、第２発光部と、前記第３発光部互いに同一サイズを有してもよい。
実施形態によれば、前記発光素子は、前記露出した第１ｎ型半導体層上、前記第２及び第３発光部との間に配置される光遮断膜をさらに含んでもよい。
実施形態によれば、前記第１接合部はＡｕ、Ａｌ、Ｔｉ、Ｎｉ、Ｓｎ、Ｉｎ、Ｃｒ、およびＢｅからなる群から選択された少なくとも一つを含んでもよい。
実施形態によれば、前記第１接合部の厚さは、前記第１活性層の厚さよりも大きくすることができる。
実施形態によると、前記第２接合部は、前記第１接合部と一体型であってもよい。
その他の実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
本発明の実施形態に係る発光素子によると、第１発光層、第２発光層、及び第３発光層が垂直に積層されるが、第１活性層、第２活性層、及び第３活性層がオーバーラップされず、第１～第３活性層のそれぞれの大きさが実質的に同一である。これにより、第１～第３発光部のそれぞれから発生した光が互いに干渉されず、色再現性に優れている。
本発明の一実施形態に係る発光素子を説明するための平面図である。 図１ａの発光素子をＡ－Ａ’で切断した断面図である。 図１ａに示された発光素子の一部を説明するための斜視図である。 図１ａに示された発光素子の変形例を説明するための断面図である。 本発明の一実施形態に係る発光素子を説明するための断面図である。 本発明の一実施形態に係る発光素子を説明するための断面図である。 本発明の一実施形態に係る発光素子を説明するための断面図である。 本発明の他の実施形態に係る発光素子を説明するための平面図である。 図３ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図４ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図５ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図６ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図７ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図８ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図８ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図１０ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図１１ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図１２ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図１３ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図１４ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図１５ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図である。 図１６ａの発光素子をＡ－Ａ’で切断した断面図である。
本発明の構成と効果を十分に理解するために、添付した図面を参照して、本発明の好ましい実施形態を説明する。しかし、本発明は、以下で開示されている実施形態に限定されるものではなく、様々な形で実装することができ、様々な変更を加えることができる。
また、本発明の実施形態で使用される用語は、別の方法で定義されていない限り、当該技術分野における通常の知識を有する者に一般的に知られている意味で解釈されることができる。
以下、図面を参照して、本発明の実施形態に係る発光素子について詳細に説明する。
図１ａは、本発明の一実施形態に係る発光素子を説明するための平面図であり、図１ｂは、図１ａの発光素子をＡ－Ａ’で切断した断面図であり、図１ｃは、図１ａに示された発光素子のいくつかを説明するための斜視図である。また、図１ｄは、図１ａに示された発光素子の変形例を説明するための断面図である。
図１ａ～図１ｄを参照すると、発光素子は、垂直に積層された第１発光部（ＬＥ１）、第１接合部（ＡＣ１）、第２発光部（ＬＥ２）、第２接合部（ＡＣ２）、及び第３発光部（ＬＥ３）を含んでもよい。
第１発光部（ＬＥ１）は、第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、及び第１透明電極（１０８）を含んでもよい。第２発光部（ＬＥ２）は、第２ｎ型半導体層（２０２）、第２活性層（２０４）、第２ｐ型半導体層（２０６）、及び第２透明電極（２０８）を含んでもよい。第３発光部（ＬＥ３）は、第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）、及び第３透明電極（３０８）を含んでもよい。
一実施形態によると、第１ｎ型半導体層（１０２）、第２ｎ型半導体層（２０２）、及び第３ｎ型半導体層（３０２）のそれぞれは、Ｓｉがドープされた窒化ガリウム系半導体層を含むことができる。第１ｐ型半導体層（１０６）、第２ｐ型半導体層（２０６）、及び第３ｐ型半導体層（３０６）のそれぞれは、Ｍｇがドープされた窒化ガリウム系半導体層であってもよい。第１活性層（１０４）、第２活性層（２０４）、及び第３活性層（３０４）のそれぞれは、多重量子井戸構造体（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ：ＭＱＷ）を含むことができ、必要なピーク波長の光を放出するように、その組成比が決定されている。第１透明電極（１０８）、第２透明電極（２０８）、及び第３透明電極（３０８）のそれぞれは、酸化スズ（ＳｎＯ）、酸化インジウム（ＩｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、および酸化スズ亜鉛（ＩＴＺＯ）のような透明酸化物層が使用されてもよい。
一実施形態によると、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）は、異なる波長の光を発光させることができる。また、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）の積層順序は決まっておらず、任意であってもよい。これについては後で詳しく説明する。
第１発光部（ＬＥ１）は、第１ｎ型半導体層（１０２）の一部が第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、及び第１透明電極（１０８）が垂直に積層された構造体に露出されている第１メサ構造体（ＭＳ１）を含んでもよい。
第１メサ構造体（ＭＳ１）は、第１方向（ＤＲ１）に延長する。以下、「幅」は、第１方向（ＤＲ１）に垂直な第２方向（ＤＲ２）で測定される距離を意味し、「厚さ」は、第１方向（ＤＲ１）と第２方向（ＤＲ２）のそれぞれについて、垂直な第３方向（ＤＲ３）で測定される距離を意味する。
第１発光部（ＬＥ１）は、第１メサ構造体（ＭＳ１）が配置される第１メサ領域（ＭＳＡ１）と、第１メサ領域（ＭＳＡ１）から所定の距離で離隔された第１接合領域（ＡＣＡ１）を含むことができる。第１メサ領域（ＭＳＡ１）は、第１幅（ＷＤ１）を有し、第１接合領域（ＡＣＡ１）は、第１幅（ＷＤ１）よりも大きい第２幅（ＷＤ２）を有してもよい。また、第１活性層（１０４）を含む第１メサ構造体（ＭＳ１）は、第１厚さ（ＴＨ１）を有してもよい。
第１メサ構造体（ＭＳ１）の一つの側壁は、第１ｎ型半導体の一つの側壁と実質的に同一平面であり、垂直であってもよい。第１メサ構造体（ＭＳ１）の一つの側壁に対向する他の側壁は、第１ｎ型半導体層（１０２）の中間部の上面に配置され、傾斜した構造体を有してもよい。この場合には、第１活性層（１０４）が第１ｐ型半導体層（１０６）より、第１ｐ型半導体層（１０６）が第１透明電極（１０８）よりも大きい幅を有してもよい。このとき、第１メサ構造体（ＭＳ１）の第１幅（ＷＤ１）は、第１活性層（１０４）の幅を意味する。
第１接合部（ＡＣ１）は、第１接合領域（ＡＣＡ１）上に配置されてもよい。第１接合領域（ＡＣＡ１）が第２幅（ＷＤ２）を有することで、第１接合部（ＡＣ１）も第２幅（ＷＤ２）を有してもよい。第１接合部（ＡＣ１）は、第１メサ構造体（ＭＳ１）と所定距離で離隔して配置されてもよい。
第１接合部（ＡＣ１）は、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）を互いに接合させ、電気的に接続させることができる。第１接合部（ＡＣ１）は、電気伝導性と接合特性を有する物質、例えば、Ａｌ、Ａｕ、Ｉｎ、Ｓｎ、Ｔｉ、Ｎｉ、Ａｇ、Ｃｒ、Ｗ、ＴｉＷ、Ｍｏ、Ｃｕ、ＴｉＣｕ、ＡｕＳｎ、ＩｎＳｎ等からなる群から選ばれた少なくとも一つを含んでもよい。第１接合部（ＡＣ１）は、第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）の第１接合領域（ＡＣＡ１）（すなわち、第２発光部（ＬＥ２）と向き合う面）と、第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）の背面（すなわち、第１発光部（ＬＥ１）と向き合う面）を電気的に接続させることができる。
一実施形態によると、第１接合部（ＡＣ１）は、第２厚さ（ＴＨ２）を有し、第２厚さ（ＴＨ２）は、第１厚さ（ＴＨ１）以上であってもよい。第１厚さ（ＴＨ１）は、第１メサ構造体（ＭＳ１）の厚さであり、第１メサ構造体（ＭＳ１）は、第１活性層（１０４）を含み、第１接合部（ＡＣ１）が第１メサ構造体（ＭＳ１）より大きな厚さを有するため、第１接合部（ＡＣ１）は、第１活性層（１０４）よりも厚くてもよい。また、第１活性層（１０４）が第１接合部（ＡＣ１）の側壁に隣接して、第１接合部（ＡＣ１）が金属を含んでいるので、第１活性層（１０４）から発生した光が第１接合部（ＡＣ１）によって発射してもよい。これにより、第１活性層（１０４）から発生した光がカラーフィルターや光遮断膜などの追加なしに、第２活性層（２０４）または第３活性層（３０４）に入射されることを防止することができる。
第２発光部（ＬＥ２）は、第１接合部（ＡＣ１）が配置された第１発光部（ＬＥ１）の第１接合領域（ＡＣＡ１）上に位置することができる。第１接合領域（ＡＣＡ１）が第２幅（ＷＤ２）を有することにより、第２発光部（ＬＥ２）の全体の幅は、第２幅（ＷＤ２）を有してもよい。
第２発光部（ＬＥ２）は、第２メサ構造体（ＭＳ２）を含んでもよい。第２メサ構造体（ＭＳ２）は、第２ｎ型半導体層（２０２）、第２活性層（２０４）、第２ｐ型半導体層（２０６）、及び第２透明電極（２０８）を含んだ垂直に積層された構造体上において第２ｎ型半導体層（２０２）の一部を露出する。第２メサ構造体（ＭＳ２）は、第１方向（ＤＲ１）に延長し、第１メサ構造体（ＭＳ１）と所定距離で離隔されて、並んで配置されてもよい。
このように、第２メサ構造体（ＭＳ２）が第１メサ構造体（ＭＳ１）と第３方向（ＤＲ３）に重畳されないので、第１活性層（１０４）から発生された光のうち、第３方向（ＤＲ３）に発生された光は、第２メサ構造体（ＭＳ２）の第２活性層（２０４）に影響を及ぼさない。したがって、第３方向（ＤＲ３）に第１発光部（ＬＥ１）と第２発光部（ＬＥ２）との間には、カラーフィルタや光遮断膜等は必要ない。また、第１活性層（１０４）は、第１メサ構造体（ＭＳ１）に含まれており、第２メサ構造体（ＭＳ２）と第２方向（ＤＲ２）に所定距離で離隔され、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）は、第１接合部（ＡＣ１）により、第３方向（ＤＲ３）に離隔して配置されてもよい。したがって、第２活性層（２０４）は、第１活性層（１０４）と垂直方向と水平方向に十分に離隔されて、第２活性層（２０４）から発光された光が第１活性層（１０４）に影響を及ぼさない。
発光素子は、一般的に、第１発光部（ＬＥ１）上に第２発光部（ＬＥ２）が垂直に積層され、第１活性層（１０４）と第２活性層（２０４）がオーバーラップされる構造体を有してもよい。このとき、第２発光部（ＬＥ２）の方向が光取り出し方向である場合、第２発光部（ＬＥ２）で発生した光の波長が第１発光部（ＬＥ１）で発生した光の波長よりも長い。本実施形態によると、第１活性層（１０４）及び第２活性層（２０４）が重畳しないことにより、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）は、波長の長短にかかわらず積層されてもよい。つまり、長い波長の光を発光する第１発光部（ＬＥ１）と短い波長の光を発光する第２発光部（ＬＥ２）構造体でも、短い波長を有する第１発光部（ＬＥ１）と長い波長を有する第２発光部（ＬＥ２）上に配置されるが、本発明はその逆であってもよい。
第２発光部（ＬＥ２）は、第２メサ構造体（ＭＳ２）が位置する第２メサ領域（ＭＳＡ２）と、第２メサ領域（ＭＳＡ２）から所定の距離で離隔された第２接合領域（ＡＣＡ２）を含んでもよい。第２活性層（２０４）を含む第２メサ構造体（ＭＳ２）は、第３厚さ（ＴＨ３）を有してもよい。また、第２メサ領域（ＭＳＡ２）は、第１メサ領域（ＭＳＡ１）と同じ第１幅（ＷＤ１）を有し、第２接合領域（ＡＣＡ２）も第１幅（ＷＤ１）を有してもよい。
第２メサ構造体（ＭＳ２）の一つの側壁は、第２ｎ型半導体層（２０２）の一つの側壁と実質的に同一平面であり、実質的に垂直であってもよい。第２メサ構造体（ＭＳ２）の一つの側壁に対向する他の側壁は、第２ｎ型半導体層（２０２）の中間上部面に配置され、傾斜した構造体を有してもよい。この場合、第２活性層（２０４）が第２ｐ型半導体層（２０６）よりも大きい幅を有してもよいし、第２ｐ型半導体層（２０６）が、第２透明電極（２０８）よりも大きい幅を有してもよい。このとき、第１幅（ＷＤ１）は、第２活性層（２０４）の幅を意味する。
第２接合部（ＡＣ２）は、第２接合領域（ＡＣＡ２）上に配置されてもよい。第２接合領域（ＡＣＡ２）が第１幅（ＷＤ１）を有することで、第２接合部（ＡＣ２）も第１幅（ＷＤ１）を有してもよい。第２接合部（ＡＣ２）は、第２メサ構造体（ＭＳ２）と所定距離で離隔して配置されてもよい。
第２接合部（ＡＣ２）は、第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）を互いに接合させ、電気的に接続させることができる。したがって、第２接合部（ＡＣ２）は、電気伝導性と接合特性を有する物質、例えば、Ａｌ、Ａｕ、Ｉｎ、Ｓｎ、Ｔｉ、Ｎｉ、Ａｇ、Ｃｒ、Ｗ、ＴｉＷ、Ｍｏ、Ｃｕ、ＴｉＣｕ、ＡｕＳｎ、ＩｎＳｎなどでからなる群から選択された少なくとも一つを含んでもよい。第２接合部（ＡＣ２）は、第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）における第２接合領域（ＡＣＡ２）（すなわち、第３発光部（ＬＥ３）と向き合う面）と第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）の背面（すなわち、第２発光部（ＬＥ２）と向き合う面）を互いに電気的に接続してもよい。このとき、第１接合部（ＡＣ１）は、第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）と第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）を互いに電気的に接続し、第２接合部（ＡＣ２）は、第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）と第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）を互いに電気的に接続してもよい。したがって、第１接合部（ＡＣ１）及び第２接合部（ＡＣ２）によって第１ｎ型半導体層（１０２）、第２ｎ型半導体層（２０２）、及び第３ｎ型半導体層（３０２）は、互いに電気に接続されてもよい。
一実施形態によると、第２接合部（ＡＣ２）は、第４の厚さ（ＴＨ４）を有し、第４の厚さ（ＴＨ４）は、第３厚さ（ＴＨ３）以上であってもよい。第２活性層（２０４）が第２接合部（ＡＣ２）の一つの側壁に対向して第２接合部（ＡＣ２）が、金属を含むため、第２活性層（２０４）から発生された光が第２接合部（ＡＣ２）によって反射される。このため、第２活性層（２０４）から発生された光がカラーフィルターや光遮断膜などの追加なしに第３発光層に入射されることを防止することができる。
第３発光部（ＬＥ３）は、第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）、及び第３透明電極（３０８）が同じ幅で積層された構造体を有してもよい。すなわち、第３発光部（ＬＥ３）はメサ構造体を有しない。そして、第３発光部（ＬＥ３）の発光領域は、第３発光部（ＬＥ３）の全領域と実質的に同一であってもよい。
第３発光部（ＬＥ３）は、第１方向（ＤＲ１）に延長し、第２メサ構造体（ＭＳ２）と、第１メサ構造体（ＭＳ１）と、それぞれ所定距離で離隔されて並んで配置されてもよい。第３発光部（ＬＥ３）は、第２活性層（２０４）を含む第２メサ構造体（ＭＳ２）と、第１活性層（１０４）を含む第１メサ構造体（ＭＳ１）のそれぞれと重畳しないので、第１活性層（１０４）から発生された光と第２活性層（２０４）から発生した光が第３発光部（ＬＥ３）の第３活性層（３０４）に影響を及ぼさない。したがって、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）との間にカラーフィルターや光遮断膜等は設けられなくてもよい。また、第２接合領域（ＡＣＡ２）に上に配置された第３活性層（３０４）と第２メサ領域（ＭＳＡ２）に配置された第２活性層（２０４）は、第２接合領域（ＡＣＡ２）と第２メサ領域（ＭＳＡ２）との間の距離と実質的に同じ距離で第２方向（ＤＲ２）に離隔されてもよい。第３活性層（３０４）は、第２接合部（ＡＣ２）の第４厚さ（ＴＨ４）と第３ｎ型半導体層（３０２）の厚さだけ第２活性層（２０４）から第３方向（ＤＲ３）に離隔されてもよい。このように、第３活性層（３０４）が第２活性層（２０４）と垂直方向と水平方向に十分に離隔されるので、第３活性層（３０４）から発生した光が第２活性層（２０４）に影響を及ぼさない。
発光素子は、一般に第１発光部（ＬＥ１）上に第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）が垂直に積層され、第１活性層（１０４）、第２活性層（２０４）、及び第３活性層（３０４）が互いにオーバーラップされる構造体を有してもよい。そして、この場合、第３発光部（ＬＥ３）の方向が光取り出し方向である場合、第１発光部（ＬＥ１）で発生した光の波長が第２発光部（ＬＥ２）で発生した光の波長よりも長く、第２発光部（ＬＥ２）で発生した光の波長が第３発光部（ＬＥ３）で発生した光の波長よりも長い。本実施形態によると、第１活性層（１０４）、第２活性層（２０４）、及び第３活性層（３０４）がオーバーラップしないように配置されることにより、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）は、それぞれの発光部から発生する波長とは無関係に積層される。
第３発光部（ＬＥ３）は、第２接合部（ＡＣ２）が配置された第２発光部（ＬＥ２）の第２接合領域（ＡＣＡ２）上に位置することができる。第２接合領域（ＡＣＡ２）が第１幅（ＷＤ１）を有することで、第３発光部（ＬＥ３）の全体の幅は、第１幅（ＷＤ１）を有してもよい。前述したように、第１発光部（ＬＥ１）の発光領域は、第１幅（ＷＤ１）を有し、第２発光部（ＬＥ２）の発光領域も第１幅（ＷＤ１）を有し、第３発光部（ＬＥ３）の発光領域も第１幅（ＷＤ１）を有してもよい。このように、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）それぞれの発光領域は、互いに同一の大きさを有することにより、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）のそれぞれから発生される光の量が実質的に同一であり、色を発現する上での信頼性が向上する
。
発光素子は、第１発光部（ＬＥ１）の第１透明電極（１０８）と電気的に接続される第１パッド（Ｐ１）と、第２発光部（ＬＥ２）の第２透明電極（２０８）と電気的に接続されている第２パッド（Ｐ２）と、第３発光部（ＬＥ３）の第３透明電極（３０８）と電気的に接続される第３パッド（Ｐ３）と、第１ｎ型半導体層（１０２）、第２ｎ型半導体層（２０２）、及び第３ｎ型半導体層（３０２）と電気的に接続されている共通パッド（ＣＰ）をさらに含んでもよい。
本実施形態によると、発光素子は、第３発光部（ＬＥ３）方向が光取り出し方向であってもよい。光取り出し面からの光が最大に発光するために、第１パッド（Ｐ１）、第２パッド（Ｐ２）、及び第３パッド（Ｐ３）のそれぞれが、最小限の面積を有することが望ましい。また、共通パッド（ＣＰ）は、第１ｎ型半導体層（１０２）の他の面に配置されてもよい。図示されたように、共通パッド（ＣＰ）は、第１ｎ型半導体層（１０２）を全体的に覆うことができる。これとは異なり、共通パッド（ＣＰ）は、第１ｎ型半導体層（１０２）を部分的に覆う構造体を有してもよい。
図１ｄに示すように、別の実施形態では、第３発光部（ＬＥ３）が第２発光部（ＬＥ２）上に積層され、第２発光部（ＬＥ２）が第１発光部（ＬＥ１）上に積層される。これによって、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）それぞれの表面レベルが互いに異なることができる。したがって、第１パッド（Ｐ１）、第２パッド（Ｐ２）、及び第３パッド（Ｐ３）を実質的に同じレベルに配置するために、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）を覆い、第３透明電極（３０８）の上部面と実質的に同一の上部面を有するパッシベーション膜（ＰＡＬ）をさらに含んでもよい。パッシベーション膜（ＰＡＬ）は、高い光透過率を有し、流動的（ｆｌｏｗａｂｌｅ）特性を有するＳＯＧ（Ｓｉｌｉｃｏｎ Ｏｎ Ｇｌａｓｓ）、エポキシ、ポリイミド、ＳＵ８、またはＢＣＢ（ｂｅｎｚｏ ｃｙｃｌｏ ｂｕｔｅｎｅ）などを含んでもよい。第１パッド（Ｐ１）、第２パッド（Ｐ２）、及び第３パッド（Ｐ３）のそれぞれは、パッシベーション膜（ＰＡＬ）上に配置されてもよい。第１パッド（Ｐ１）は、第１ビア構造体（ＶＳ１）を介して、第１透明電極（１０８）と電気的に接続され、第２パッド（Ｐ２）は、第２ビア構造体（ＶＳ２）を介して第２透明電極（２０８）と電気的に接続され、第３パッド（Ｐ３）は、第３透明電極（３０８）と直接電気的に接触してもよい。第１ビア構造体（ＶＳ１）及び第２ビア構造体（ＶＳ２）のそれぞれは、下に行くほど狭い幅を有し、傾斜した側壁を有してもよい。第１パッド（Ｐ１）、第２パッド（Ｐ２）、及び第３パッド（Ｐ３）のそれぞれは、Ａｕを含んでもよい。また、第１ビア構造体（ＶＳ１）及び第２ビア構造体（ＶＳ２）のそれぞれは、Ａｕ、Ａｌ、Ｎｉ、Ｔｉ、Ｃｒ、Ｃｕ、Ｗ、ＴｉＷ、Ｍｏ、Ｃｕ、ＴｉＣｕ、ＡｕＳｎ、ＩｎＳｎ等からなる群から選択された少なくとも一つを含んでもよい。
図２ａ～図２ｃは、本発明の一実施形態に係る発光素子を説明するための断面図である。
図２ａ～図２ｃを参照すると、発光素子は、基板上に順次に配置された第１発光部（ＬＥ１）、第１接合部（ＡＣ１）、第２発光部（ＬＥ２）、第２接合部（ＡＣ２）、および第３発光部（ＬＥ３）を含んでもよい。
基板（１００）は、窒化ガリウム系半導体層を成長させることができる基板であってもよく、サファイア（Ａｌ２Ｏ３）、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、ガリウム酸化物（Ｇａ２Ｏ３）、またはシリコンを含んでもよい。また、基板（１００）は、パターニングされたサファイア基板であってもよい。
第１発光部（ＬＥ１）が基板（１００）の一面上に配置される。第１発光部（ＬＥ１）は、第１ｎ型半導体層（１０２）および第１メサ構造体（ＭＳ１）を含んでもよい。第１メサ構造体（ＭＳ１）は、第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、第１透明電極（１０８）を含む垂直に積層された構造体上において第１ｎ型半導体層（１０２）の一部を露出させる。
第２発光部（ＬＥ２）は、第２ｎ型半導体層（２０２）と、第２活性層（２０４）、第２ｐ型半導体層（２０６）、及び第２透明電極（２０８）を含んだ垂直に積層された構造体上で第２ｎ型半導体層（２０２）の一部を露出させる第２メサ構造体（ＭＳ２）を含んでもよい。
第３発光部（ＬＥ３）は、第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）、及び第３透明電極（３０８）を含んでもよい。図２ａ及び図２ｂにおいて、第３発光部（ＬＥ３）はメサ構造体を有さず、第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）、及び第３透明電極（３０８）のそれぞれが実質的に同一の幅を有してもよい。別の実施形態では、図２Ｃに示すように、第３発光部（ＬＥ３）は、第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）、及び第３透明電極（３０８）を含む垂直に積層された構造体上において第３ｎ型半導体層（３０２）の一部を露出させる第３メサ構造体（ＭＳ３）を含んでもよい。
図２ａ～図２ｃを参照すると、発光素子は、第１透明電極（１０８）と電気的に接続される第１パッド（Ｐ１）、第２透明電極（２０８）と電気的に接続される第２パッド（Ｐ２）、及び第３透明電極（３０８）と電気的に接続される第３パッド（Ｐ３）をさらに含んでもよい。
また、第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）と第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）は、第１接合部（ＡＣ１）により電気的に接続され、第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）と第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）が第２接合部（ＡＣ２）によって電気的に接続されてもよい。発光素子は、第１ｎ型半導体層（１０２）、第２ｎ型半導体層（２０２）、及び第３ｎ型半導体層（３０２）を電気的に接続する共通パッド（ＣＰ）をさらに含んでもよい。
図２ａにおいて、共通パッド（ＣＰ）は、第１発光部（ＬＥ１）上で、第１ｎ型半導体層（１０２）と電気的に接触してもよい。したがって、共通パッド（ＣＰ）は、第１ｎ型半導体層（１０２）を介して第２ｎ型半導体層（２０２）及び第３ｎ型半導体層（３０２）と電気的に接続してもよい。この場合には、第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）は、共通パッド（ＣＰ）を配置するために、図１Ａに示される第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）の幅よりも大きいことを除いては、他の特徴は、図１ａで説明された特徴と実質的に同じで、詳細な説明を省略することができる。
図２ｂに示される実施形態では、共通パッド（ＣＰ）は、第２発光部（ＬＥ２）上で、第２ｎ型半導体層（２０２）と電気的に接触する。したがって、共通パッド（ＣＰ）は、第２ｎ型半導体層（２０２）を介して第１ｎ型半導体層（１０２）及び第３ｎ型半導体層（３０２）と電気的に接続されてもよい。この場合、第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）は、共通パッド（ＣＰ）を配置するために、図１ａに示される第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）の幅よりも大きいことを除いては、他の特徴は、図１ａで説明された特徴と実質的に同じで、詳細な説明を省略することができる。
図２ｃに示されるその他の実施形態によれば、共通パッド（ＣＰ）は、第３発光部（ＬＥ３）で第３ｎ型半導体層（３０２）と電気的に接触する。したがって、共通パッド（ＣＰ）は、第３ｎ型半導体層（３０２）を介して第１ｎ型半導体層（１０２）と第２ｎ型半導体層（２０２）と電気的に接触することができる。図２ｃに示すように、共通パッド（ＣＰ）が第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）上に配置されるように、第３発光部（ＬＥ３）は、第３ｎ型半導体層（３０２）を露出させる第３メサ構造体（ＭＳ３）を含む構造体であることを除いては、他の特徴は、図１ａで説明された特徴と実質的に同じで、詳細な説明を省略することができる。
本実施形態では、第１発光部（ＬＥ１）、第１接合部（ＡＣ１）、第２発光部（ＬＥ２）、第２接合部（ＡＣ２）、第３発光部（ＬＥ３）、第１パッド（Ｐ１）、第２パッド（Ｐ２）、第３パッド（Ｐ３）、および共通パッド（ＣＰ）の詳細な説明は、図１ａ～図１ｄで説明したものと実質的に同一であり、繰り返しの説明は省略する。
図３ａは、本発明の他の実施形態に係る発光素子を説明するための平面図であり、図３ｂは、図３ａの発光素子をＡ－Ａ’で切断した断面図である。
図３ａ及び図３ｂを参照すると、発光素子は、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、第３発光部（ＬＥ３）、接合部、第１パッド（Ｐ１）、第２パッド（Ｐ２）、及び第３パッド（Ｐ３）を含んでもよい。
第１発光部（ＬＥ１）は、第１ｎ型半導体層（１０２）と、第１メサ構造体（ＭＳ１）を含んでもよい。第１メサ構造体（ＭＳ１）は、第１ｎ型半導体層（１０２）の一部を露出させ、第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、第１透明電極（１０８）が垂直に積層された構造体上において第１ｎ型半導体層の一部を露出する。第１メサ構造体（ＭＳ１）は、第１方向（ＤＲ１）に延長し、第２方向（ＤＲ２）に第１幅（ＷＤ１）を有してもよい。
第２発光部（ＬＥ２）は、垂直に積層された第２ｎ型半導体層（２０２）、第２活性層（２０４）、第２ｐ型半導体層（２０６）、及び第２透明電極（２０８）を含んでもよい。第２発光部（ＬＥ２）はメサ構造体を有しない。第２発光部（ＬＥ２）は、第２方向（ＤＲ２）に延長し、第１方向（ＤＲ１）に第１幅（ＷＤ１）を有してもよい。
第３発光部（ＬＥ３）は、垂直に積層された第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）、及び第３透明電極（３０８）を含むことができる。第３発光部（ＬＥ３）はメサ構造体を有しない。第３発光部（ＬＥ３）は、第２方向（ＤＲ２）に延長し、第１方向（ＤＲ１）に第１幅（ＷＤ１）を有してもよい。
発光装置は、第１発光部（ＬＥ１）上に第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）が互いに離隔して配置されてもよい。特に、第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）は、第１ｎ型半導体層（１０２）上で離隔されて配置され、第１メサ構造体（ＭＳ１）と離隔してもよい。
一例として、第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）は、第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）上で接合部により接合されて電気的に接続されてもよい。第１ｎ型半導体層（１０２）が接合部によって、第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）が接して電気的に接続され、第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）が接して電気的に接続されてもよい。
他の例として、接合部は、第２発光部（ＬＥ２）と、第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）との間を接合させ電気的に接続させる第１パターンと、第１パターンから離隔され、第３発光部（ＬＥ３）と第１発光部（ＬＥ１）の第２ｎ型半導体層（１０２）との間をそれぞれ接合させ、電気的に接続させる第２パターンを含んでもよい。
第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）の間には、第２活性層（２０４）から発生した光が第３発光部（ＬＥ３）に入射されないように、または第３活性層（３０４）から発生された光が第２発光部（ＬＥ２）に入射されないように、光遮断膜（ＢＬ）をさらに提供することができる。光遮断膜（ＢＬ）には、例えば、ブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）が使用されてもよい。
第１パッド（Ｐ１）は、第１発光部（ＬＥ１）の第１透明電極（１０８）と電気的に接触し、第２パッド（Ｐ２）は、第２発光部（ＬＥ２）の第２透明電極（２０８）と電気的に接触し、第３パッド（Ｐ３）は、第３発光部（ＬＥ３）の第３透明電極（３０８）と電気的に接触することができる。共通パッド（ＣＰ）は、第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）の底面に配置されてもよい。一例として、共通パッド（ＣＰ）は、第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）底面を完全に覆うように配置されてもよい。他の例として、共通パッド（ＣＰ）は、第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）と部分的に接触するように配置されてもよい。また、図２ａ～図２ｃに示すように、共通パッド（ＣＰ）は、第１ｎ型半導体層（１０２）と電気的に接触してもよいし、第２ｎ型半導体層（２０２）と電気的に接触してもよいし、または第３ｎ型半導体層（３０２）と電気的に接触してもよい。各場合には、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）は、図２ａ～図２ｃで説明したように、その構造体が変更されてもよい。
以下、図１ａ～図１ｃで説明された発光素子を製造する方法を例示的に説明する。
図４ａ～図１６ａは、本発明の一実施形態に係る発光素子を製造する方法を説明するための平面図であり、図４ｂ～図１６ｂは、図４ａ～図１６ａの発光素子をＡ－Ａ’で切断した断面図である。
図４ａおよび図４ｂを参照すると、第１基板（１００）上に複数の第１発光部（ＬＥ１）を形成することができる。
詳細に説明すれば、第１基板（１００）上に第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、及び第１透明電極（１０８）を順次に形成する。第１透明電極（１０８）、第１ｐ型半導体層（１０６）、及び第１活性層（１０４）をエッチングして第１活性層（１０４）、第１ｐ型半導体層（１０６）、及び第１透明電極（１０８）が垂直に積層された第１メサ構造体（ＭＳ１）をそれぞれ含む第１発光部（ＬＥ１）を形成することができる。
第１発光部（ＬＥ１）は、第１メサ構造体（ＭＳ１）が配置される第１メサ領域（ＭＳＡ１）と、第１メサ領域（ＭＳＡ１）から所定の距離で離隔された第１接合領域（ＡＣＡ１）を含むことができる。第１メサ領域（ＭＳＡ１）は、第１幅（ＷＤ１）を有し、第１接合領域（ＡＣＡ１）は、第１幅（ＷＤ１）よりも大きい第２幅（ＷＤ２）を有してもよい。
図５ａ及び図５ｂを参照すると、第１発光部（ＬＥ１）が形成された第１基板（１００）上に第１絶縁膜（１１０）を形成する。第１絶縁膜（１１０）は、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３などを含んでもよい。第１絶縁膜（１１０）をエッチングして、第１透明電極（１０８）を露出させる第１開口に（ＯＰ１）と、第１接合領域（ＡＣＡ１）を露出させる第２開口と（ＯＰ２）を形成する。
または、いくつかの実施形態では、第１透明電極（１０８）の上に配置された第１絶縁膜（１１０）に第１開口（ＯＰ１）を形成する代わりに、複数の貫通孔（図示せず）を形成してもよい。複数の貫通孔は、均一に配列されてもよい。
図６ａ及び図６ｂを参照すると、第１開口に（ＯＰ１）及び第２開口に（ＯＰ２）上に第１パッド（Ｐ１）及び第１コンタクトパターン（１１４）をそれぞれ形成する。
詳細に説明すれば、第１開口に（ＯＰ１）及び第２開口に（ＯＰ２）が形成された第１発光部（ＬＥ１）の上に第１金属膜（図示せず）を形成する。第１金属膜はＮｉ、Ａｇ、Ａｕ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｒ、Ｗ、ＴｉＷ、Ｍｏ、Ｃｕ、ＴｉＣｕなど少なくとも一つの金属物質を含んでもよい。第１金属膜をパターニングして第１開口に（ＯＰ１）上に第１パッド（Ｐ１）、第２開口に（ＯＰ２）上に第１コンタクトパターン（１１４）をそれぞれ形成する。第１透明電極（１０８）のそれぞれには、第１パッド（Ｐ１）のそれぞれを介して正の電圧が印加されてもよい。第１コンタクトパターン（１１４）は、第２発光部（ＬＥ２）とそれぞれ接合され、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）を電気的に接続させる機能を実行することができる。
図７ａ及び図７ｂを参照すると、第２基板（２００）上に複数の第２発光部（ＬＥ２）を形成する。
詳細に説明すれば、第２基板（２００）上に第２ｎ型半導体層（２０２）、第２活性層（２０４）、第２ｐ型半導体層（２０６）、及び第２透明電極（２０８）を順次に形成してもよい。第２透明電極（２０８）、第２ｐ型半導体層（２０６）、及び第２活性層（２０４）をエッチングして第２ｎ型半導体層（２０２）上に第２活性層（２０４）、第２ｐ型半導体層（２０６）、及び第２透明電極（２０８）が垂直に積層された第２メサ構造体（ＭＳ２）を形成してもよい。
第２ｎ型半導体層（２０２）をエッチングして、第２ｎ型半導体層（２０２）と第２ｎ型半導体層（２０２）の一部を露出させる第２メサ構造体（ＭＳ２）を含む第２発光部（ＬＥ２）を形成してもよい。第２発光部（ＬＥ２）は、第２メサ構造体（ＭＳ２）が配置される第２メサ領域（ＭＳＡ２）と、第２メサ領域（ＭＳＡ２）から所定の距離で離隔された第２接合領域（ＡＣＡ２）を含んでもよい。第２メサ領域（ＭＳＡ２）は、第１メサ領域（ＭＳＡ１）と実質的に同一の第１幅（ＷＤ１）を有し、第２接合領域（ＡＣＡ２）も第１幅（ＷＤ１）を有してもよい。
一実施形態によると、第２基板（２００）が第１基板（１００）と、その構造体とサイズが同じであれば、第２発光部（ＬＥ２）のそれぞれは、第１基板（１００）上の第１発光部（ＬＥ１）の第１接合領域（ＡＣＡ１）に対応するように、第２基板（２００）上に形成されてもよい。
図８ａ及び図８ｂを参照すると、第２発光部（ＬＥ２）が形成された第２基板（２００）上に第２絶縁膜（２１０）を形成してもよい。第２絶縁膜（２１０）は、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３などを含んでもよい。第２絶縁膜（２１０）をエッチングして、第２透明電極（２０８）を露出させる第３開口部に（ＯＰ３）と、第２接合領域（ＡＣＡ２）を露出させる第４開口（ＯＰ４）を形成してもよい。
または、第２透明電極（２０８）上に配置された第２絶縁膜（２１０）に第３開口に（ＯＰ３）を形成する代わりに、複数の貫通孔（図示せず）を形成してもよい。複数の貫通孔は、均一に配列してもよい。
図９ａ及び図９ｂを参照すると、第３開口に（ＯＰ３）及び第４開口に（ＯＰ４）上に、第２パッド（Ｐ２）及び第２コンタクトパターン（２１４）をそれぞれ形成してもよい。
詳細に説明すれば、第３開口に（ＯＰ３）及び第４開口に（ＯＰ４）が形成された第２発光部（ＬＥ２）上に第２金属膜（図示せず）を形成することができる。第２金属層は、Ｎｉ、Ａｇ、Ａｕ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｒ、Ｗ、ＴｉＷ、Ｍｏ、Ｃｕ、ＴｉＣｕのうちの少なくとも一つの金属物質を含んでもよい。第２金属膜をパターニングすることにより、第３開口に（ＯＰ３）上に第２パッド（Ｐ２）及び第４開口（ＯＰ４）上に第２コンタクトパターン（２１４）をそれぞれ形成してもよい。第２パッド（Ｐ２）の各々は、第２透明電極（２０８）のそれぞれに正の電圧を印加してもよい。第２コンタクトパターン（２１４）は、第３発光部（ＬＥ３）とそれぞれ接合され、第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）を電気的に接続してもよい。
図１０ａ及び図１０ｂを参照すると、第２パッド（Ｐ２）及び第２コンタクトパターン（２１４）が形成された第２発光部（ＬＥ２）上に除去可能な第１キャリア（２１６）を接着してもよい。例えば、第１キャリア（２１６）は、ブルーテープ（ｂｌｕｅ ｔａｐｅ）、熱剥離テープ（ｔｈｅｒｍａｌ ｒｅｌｅａｓｅ ｔａｐｅ）、ＵＶテープ、フォトレジスト、またはワックス（ｗａｘ）のいずれかを含んでもよい。第１キャリア（２１６）を接着した後、第２基板（２００）をレーザリフトオフ（ｌａｓｅｒ ｌｉｆｔ－ｏｆｆ）を利用して除去してもよい。
続いて、第２基板（２００）が除去された第２ｎ型半導体層（２０２）のそれぞれに第３コンタクトパターン（２１８）及び第１接合パターン（２２０）を順次形成してもよい。第３コンタクトパターン（２１８）のそれぞれは、Ａｕを含んでもよい。第１接合パターン（２２０）のそれぞれは、Ｉｎ、Ｓｎ、Ｔｉ、およびＮｉからなる群から選択された少なくとも一つを含んでもよい。
図１１ａ及び図１１ｂを参照すると、第１発光部（ＬＥ１）上に第２発光部（ＬＥ２）それぞれを接合してもよい。
さらに詳細に説明すると、第１発光部（ＬＥ１）の第１コンタクトパターン（１１４）と第２発光部（ＬＥ２）に形成された第１接合パターン（２２０）のそれぞれを接合させ、各第１発光部（ＬＥ１）と、各第２発光部（ＬＥ２）の間に第１コンタクトパターン（１１４）、第１接合パターン（２２０）、及び第３コンタクトパターン（２１８）を含む第１接合部（ＡＣ１）を形成することができる。これにより、第１接合部（ＡＣ１）は、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）の間をそれぞれ接合させ、電気的に接続させることができる。
第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）を電気的に接合させた後、第１キャリア（２１６）を除去してもよい。
図１２ａ及び図１２ｂを参照すると、第３基板（３００）上に複数の第３発光部（ＬＥ３）を形成してもよい。
詳細に説明すれば、第３基板（３００）上に第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）、及び第３透明電極（３０８）を順次に形成してもよい。第３透明電極（３０８）、第３ｐ型半導体層（３０６）、第３活性層（３０４）、及び第３ｎ型半導体層（３０２）をエッチングして、第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）、及び第３透明電極（３０８）が順次積層された第３発光部（ＬＥ３）を形成することができる。第３発光部（ＬＥ３）それぞれは、第１幅（ＷＤ１）を有してもよい。
一実施形態によると、第３基板（３００）が第１基板（１００）と第２基板（２００）のそれぞれとその構造体とサイズが同じであれば、第３発光部（ＬＥ３）のそれぞれは、第２基板（２００）の第２発光部（ＬＥ２）の第２接合領域（ＡＣＡ２）に対応するように、第３基板（３００）上に形成することができる。
図１３ａ及び図１３ｂを参照すると、第３発光部（ＬＥ３）が形成された第３基板（３００）上に第３絶縁膜（３１０）を形成してもよい。第３絶縁膜（３１０）は、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３などを含んでもよい。第３絶縁膜（３１０）をエッチングして、第３透明電極（３０８）を露出させる第５開口（ＯＰ５）を形成してもよい。
また、第３透明電極（３０８）上に配置される第３絶縁膜（３１０）に第５開口（ＯＰ５）を形成する代わりに、複数の貫通孔（図示せず）を形成してもよい。複数の貫通孔は、均一に配列されてもよい。
図１４ａ及び図１４ｂを参照すると、第５開口（ＯＰ５）の上に第３パッド（Ｐ３）を形成してもよい。第３パッド（Ｐ３）はＮｉ、Ａｇ、Ａｕ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｒ、Ｗ、ＴｉＷ、Ｍｏ、Ｃｕ、ＴｉＣｕ中に少なくとも一つの金属物質を含んでもよい。第３パッド（Ｐ３）は、第３透明電極（３０８）に正の電圧を印加してもよい。
図１５ａ及び図１５ｂを参照すると、第３パッド（Ｐ３）が形成された第３発光部（ＬＥ３）上に除去可能な第２キャリア（３１４）を接着してもよい。例えば、第２キャリア（３１４）は、ブルーテープ、熱剥離テープ、ＵＶテープ、フォトレジスト、またはワックスのいずれかを含んでもよい。第２キャリア（３１４）を接着した後、第３基板（３００）をレーザリフトオフを利用して除去してもよい。
続いて、第３基板（３００）が除去された第３ｎ型半導体層（３０２）のそれぞれに第４コンタクトパターン（３１６）及び第２接合パターン（３１８）を順次形成してもよい。第４コンタクトパターン（３１６）のそれぞれは、Ｎｉ、Ａｇ、Ａｕ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｒ、Ｗ、ＴｉＷ、Ｍｏ、Ｃｕ、ＴｉＣｕのうちの少なくとも一つを含んでもよい。第２接合パターン（３１８）のそれぞれは、Ｉｎ、Ｓｎ、Ｔｉ、およびＮｉからなる群から選択された少なくとも一つを含んでもよい。
図１６ａ及び図１６ｂを参照すると、第２発光部（ＬＥ２）の上に第３発光部（ＬＥ３）がそれぞれ接合されてもよい。
さらに詳細に説明すると、第２発光部（ＬＥ２）の第２コンタクトパターン（２１４）と第３発光部（ＬＥ３）の第２接合パターン（３１８）のそれぞれを接合させ、各第２発光部（ＬＥ２）と、各第３発光部（ＬＥ３）との間に第２コンタクトパターン（２１４）、第２接合パターン（３１８）、及び第４コンタクトパターン（３１６）を含む第２接合部（ＡＣ２）を形成してもよい。第２接合部（ＡＣ２）は、第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）との間をそれぞれ接合させながら電気的に接続させることができる。
第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）を電気的に接合させた後、第２キャリア（３１４）を除去してもよい。
図１ａを再び参照すると、第１基板（１００）をレーザリフトオフ工程を除去した後、第１ｎ型半導体層（１０２）の底面に共通パッド（ＣＰ）を形成してもよい。共通パッド（ＣＰ）は、Ｎｉ、Ａｇ、Ａｕ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｒ、Ｗ、ＴｉＷ、Ｍｏ、Ｃｕ、ＴｉＣｕ、Ｓｎ、Ｉｎ、ＩｎＳｎ、ＡｕＳｎの少なくとも一つを含んでもよい。
特定の例示的な実施形態および実装が本明細書に記載されているが、他の実施形態および修正は、この説明から明らかであろう。したがって、本発明の概念は、そのような実施形態に限定されず、むしろ、当業者に明らかであるように、添付の特許請求の範囲および様々な明白な修正および同等の配置に限定されない。

Claims (16)

  1. 第１ｎ型半導体層、および垂直に積層された第１活性層、第１ｐ型半導体層及び第１透明電極を含み、前記第１ｎ型半導体層の第１面の一部を露出させる第１メサ構造体を含む第１発光部と、
    前記第１ｎ型半導体層の前記露出された部分に配置され、前記第１メサ構造体と離隔され、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び第２透明電極を含む第２発光部と、
    前記第１ｎ型半導体層と前記第２ｎ型半導体層との間を接合して電気的に接続する第１接合部と、を含む、
    発光素子。
  2. 前記第２発光部は、垂直に積層された前記第２活性層、前記第２ｐ型半導体層、及び前記第２透明電極を含む第２メサ構造体を含み、
    前記第２メサ構造体は、前記第２ｎ型半導体層の一部を露出させる、
    請求項１に記載の発光素子。
  3. 前記第２ｎ型半導体層の前記露出した部分上に配置され、第３ｎ型半導体層、第３活性層、第３ｐ型半導体層及び第３透明電極を含む第３発光部と、
    前記第２ｎ型半導体層と前記第３ｎ型半導体層の間で、前記第２発光部及び前記第３発光部を接合して電気的に接続する第２接合部と、をさらに含む、
    請求項２に記載の発光素子。
  4. 前記第２接合部の厚さは、前記第２活性層の厚さよりも大きい、
    請求項３に記載の発光素子。
  5. 前記第１メサ構造体、前記第２メサ構造体、および前記第３発光部は互いに同一サイズを有する、
    請求項３に記載の発光素子。
  6. 前記第１透明電極と電気的に接続される第１パッドと、
    前記第２透明電極と電気的に接続される第２パッドと、
    前記第３透明電極と電気的に接続される第３パッドと、
    前記第１ｎ型半導体層、前記第２ｎ型半導体層および前記第３ｎ型半導体層と電気的に接続されている共通パッドと、をさらに含む
    請求項３に記載の発光素子。
  7. 前記共通パッドは、前記第１ｎ型半導体層の一面に対向する他の面に配置される
    請求項６に記載の発光素子。
  8. 前記共通パッドは、第１ｎ型半導体層の前記露出した部分に配置される
    請求項６に記載の発光素子。
  9. 前記共通パッドは、前記露出した第２ｎ型半導体層上に配置される、
    請求項６に記載の発光素子。
  10. 前記第３発光部は、前記第３活性層、前記第３ｐ型半導体層、及び前記第３透明電極を有する第３メサ構造体を含み、
    前記第３メサ構造体は、前記第３ｎ型半導体層の一部を露出させ、
    前記共通パッドは、前記露出した第３ｎ型半導体層上に配置される
    請求項６に記載の発光素子。
  11. 前記露出した第１ｎ型半導体層上に配置され、前記第２発光部と離隔されて配置され、第３ｎ型半導体層、第３活性層、第３ｐ型半導体層、及び第３透明電極を含む第３発光部をさらに含む、
    請求項１に記載の発光素子。
  12. 前記第１ｎ型半導体層と第３ｎ型半導体層の間で前記第１発光部及び前記第３発光部を接合し、電気的に接続する第２接合部をさらに含む、
    請求項１１に記載の発光素子。
  13. 前記第１接合部は、前記第１ｎ型半導体層と前記第３ｎ型半導体層の間に延長され、前記第１発光部と前記第３発光部とを接合して電気的に接続する、
    請求項１１に記載の発光素子。
  14. 前記第１メサ構造体、前記第２発光部と、前記第３発光部は、互いに同じサイズを有する、
    請求項１１に記載の発光素子。
  15. 前記第１ｎ型半導体層の露出した部分に前記第２発光部及び前記第３発光部との間に配置される光遮断膜をさらに含む、
    請求項１１に記載の発光素子。
  16. 前記第１接合部の厚さは、前記第１活性層の厚さよりも大きい、
    請求項１に記載の発光素子。
JP2021506742A 2018-08-17 2019-08-13 発光素子 Active JP7288041B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862764961P 2018-08-17 2018-08-17
US62/764,961 2018-08-17
US16/536,627 2019-08-09
US16/536,627 US10879419B2 (en) 2018-08-17 2019-08-09 Light emitting device
PCT/KR2019/010326 WO2020036423A1 (ko) 2018-08-17 2019-08-13 발광 소자

Publications (2)

Publication Number Publication Date
JP2021534574A JP2021534574A (ja) 2021-12-09
JP7288041B2 true JP7288041B2 (ja) 2023-06-06

Family

ID=69523469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021506742A Active JP7288041B2 (ja) 2018-08-17 2019-08-13 発光素子

Country Status (7)

Country Link
US (3) US10879419B2 (ja)
EP (1) EP3840066B1 (ja)
JP (1) JP7288041B2 (ja)
KR (1) KR20210033480A (ja)
CN (2) CN210129519U (ja)
BR (1) BR112021002851A2 (ja)
WO (1) WO2020036423A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11798974B2 (en) * 2019-09-27 2023-10-24 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
CN115335889A (zh) * 2020-03-30 2022-11-11 上海显耀显示科技有限公司 用于具有堆叠的键合结构的多色led的系统和方法
JP2021168360A (ja) * 2020-04-13 2021-10-21 日亜化学工業株式会社 発光装置の製造方法
GB2596570B (en) * 2020-07-01 2023-07-19 Plessey Semiconductors Ltd Light emitting array
US11626538B2 (en) * 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
CN116918068A (zh) * 2021-03-19 2023-10-20 苏州晶湛半导体有限公司 半导体发光器件及其制备方法
CN116825910B (zh) * 2023-08-29 2023-11-10 季华实验室 阵列基板的制备方法、阵列基板、显示面板及显示装置
CN117153971B (zh) * 2023-10-30 2024-01-23 盐城鸿石智能科技有限公司 一种高亮度MicroLED及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150664A (ja) 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2006319099A (ja) 2005-05-12 2006-11-24 Oki Data Corp 半導体装置、プリントヘッド及び画像形成装置
JP2009152297A (ja) 2007-12-19 2009-07-09 Rohm Co Ltd 半導体発光装置
JP2011249460A (ja) 2010-05-25 2011-12-08 Meijo University 白色発光ダイオード
WO2012127801A1 (ja) 2011-03-18 2012-09-27 国立大学法人山口大学 多波長発光素子及びその製造方法
JP2013149898A (ja) 2012-01-23 2013-08-01 Toshiba Corp 半導体発光装置
JP2016162876A (ja) 2015-03-02 2016-09-05 ウシオ電機株式会社 半導体発光素子、及び、半導体発光素子の製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298390B2 (ja) * 1995-12-11 2002-07-02 日亜化学工業株式会社 窒化物半導体多色発光素子の製造方法
TW522534B (en) * 2001-09-11 2003-03-01 Hsiu-Hen Chang Light source of full color LED using die bonding and packaging technology
TW569474B (en) * 2002-10-25 2004-01-01 Nat Univ Chung Hsing Superluminent light emitting diode with plated substrate having reflecting mirror and the manufacturing method thereof
KR100716645B1 (ko) 2005-10-31 2007-05-09 서울옵토디바이스주식회사 수직으로 적층된 발광 다이오드들을 갖는 발광 소자
KR101742617B1 (ko) * 2010-11-02 2017-06-01 엘지이노텍 주식회사 발광소자
KR101091048B1 (ko) 2011-06-20 2011-12-08 (주)더리즈 반도체 발광 소자
US10170668B2 (en) * 2011-06-21 2019-01-01 Micron Technology, Inc. Solid state lighting devices with improved current spreading and light extraction and associated methods
KR20130009373A (ko) * 2011-07-15 2013-01-23 엘지이노텍 주식회사 발광소자
US20130264587A1 (en) * 2012-04-04 2013-10-10 Phostek, Inc. Stacked led device using oxide bonding
JP5983125B2 (ja) * 2012-07-18 2016-08-31 日亜化学工業株式会社 半導体発光素子の製造方法
US10154626B2 (en) * 2013-03-07 2018-12-18 Xiamen Sanan Optoelectronics Technology Co., Ltd. LED for plant illumination
KR101584201B1 (ko) * 2014-01-13 2016-01-13 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
US9873170B2 (en) * 2015-03-24 2018-01-23 Nichia Corporation Method of manufacturing light emitting element
KR20160143430A (ko) * 2015-06-05 2016-12-14 서울바이오시스 주식회사 발광 다이오드
KR101753750B1 (ko) * 2015-06-24 2017-07-07 주식회사 세미콘라이트 반도체 발광소자
CN208990251U (zh) * 2015-06-26 2019-06-18 首尔半导体株式会社 利用多单元发光二极管的背光部件
KR20180091700A (ko) * 2016-01-05 2018-08-16 엘지이노텍 주식회사 발광 소자
WO2017160119A1 (ko) * 2016-03-18 2017-09-21 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 표시장치
KR101712519B1 (ko) 2016-04-29 2017-03-07 서울바이오시스 주식회사 전극패드들을 갖는 발광 다이오드
WO2017191923A1 (ko) * 2016-05-03 2017-11-09 서울바이오시스주식회사 발광 다이오드
JP7118427B2 (ja) * 2016-06-20 2022-08-16 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
US10340415B2 (en) * 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
EP3529838B1 (en) * 2016-10-24 2022-02-23 Nanosys, Inc. Indium gallium nitride red light emitting diode and method of making thereof
KR101873259B1 (ko) * 2017-02-02 2018-07-02 순천대학교 산학협력단 마이크로 어레이 발광다이오드 제조방법 및 조명 장치
KR102503578B1 (ko) * 2017-06-30 2023-02-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US20190164945A1 (en) 2017-11-27 2019-05-30 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
US11282981B2 (en) * 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
KR20190070533A (ko) * 2017-12-13 2019-06-21 삼성전자주식회사 자외선 반도체 발광소자
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) * 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US10340308B1 (en) * 2017-12-22 2019-07-02 X Development Llc Device with multiple vertically separated terminals and methods for making the same
US11114499B2 (en) * 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
JP7312772B2 (ja) * 2018-06-14 2023-07-21 ナノシス， インコーポレイテッド エピタキシャル窒化ガリウムベース発光ダイオード、および、その製造方法
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150664A (ja) 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2006319099A (ja) 2005-05-12 2006-11-24 Oki Data Corp 半導体装置、プリントヘッド及び画像形成装置
JP2009152297A (ja) 2007-12-19 2009-07-09 Rohm Co Ltd 半導体発光装置
JP2011249460A (ja) 2010-05-25 2011-12-08 Meijo University 白色発光ダイオード
WO2012127801A1 (ja) 2011-03-18 2012-09-27 国立大学法人山口大学 多波長発光素子及びその製造方法
JP2012195529A (ja) 2011-03-18 2012-10-11 Yamaguchi Univ 多波長発光素子及びその製造方法
JP2013149898A (ja) 2012-01-23 2013-08-01 Toshiba Corp 半導体発光装置
JP2016162876A (ja) 2015-03-02 2016-09-05 ウシオ電機株式会社 半導体発光素子、及び、半導体発光素子の製造方法

Also Published As

Publication number Publication date
EP3840066B1 (en) 2023-08-02
WO2020036423A1 (ko) 2020-02-20
CN210129519U (zh) 2020-03-06
BR112021002851A2 (pt) 2021-05-18
EP3840066C0 (en) 2023-08-02
CN112585768B (zh) 2024-04-02
US20230025374A1 (en) 2023-01-26
US11804566B2 (en) 2023-10-31
US20200058824A1 (en) 2020-02-20
US20210091256A1 (en) 2021-03-25
KR20210033480A (ko) 2021-03-26
US11469342B2 (en) 2022-10-11
EP3840066A1 (en) 2021-06-23
US10879419B2 (en) 2020-12-29
CN112585768A (zh) 2021-03-30
EP3840066A4 (en) 2022-06-01
JP2021534574A (ja) 2021-12-09

Similar Documents

Publication Publication Date Title
JP7288041B2 (ja) 発光素子
US10090450B2 (en) Light emitting device
TWI791462B (zh) 半導體發光元件
JP3693468B2 (ja) 半導体発光素子
US20150262978A1 (en) Semiconductor light-emitting device having matrix-arranged light-emitting elements
US20210296536A1 (en) Semiconductor light-emitting device
JP2022506057A (ja) 発光素子
JP5266349B2 (ja) 発光装置
CN213878132U (zh) 发光元件以及包括该发光元件的led显示装置
TWI623116B (zh) 發光元件
TWI799231B (zh) 發光元件及其製造方法
KR20240029579A (ko) 표시 장치와 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230525

R150 Certificate of patent or registration of utility model

Ref document number: 7288041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150