TW202343579A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202343579A
TW202343579A TW112103600A TW112103600A TW202343579A TW 202343579 A TW202343579 A TW 202343579A TW 112103600 A TW112103600 A TW 112103600A TW 112103600 A TW112103600 A TW 112103600A TW 202343579 A TW202343579 A TW 202343579A
Authority
TW
Taiwan
Prior art keywords
conductor
insulator
transistor
oxide
region
Prior art date
Application number
TW112103600A
Other languages
English (en)
Inventor
山崎舜平
大貫達也
加藤清
國武寛司
方堂涼太
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202343579A publication Critical patent/TW202343579A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Geometry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的一個實施方式提供一種能夠實現微型化或高積體化的半導體裝置。本發明的一個實施方式是一種半導體裝置，在絕緣表面上包括：第一電晶體；以及第二電晶體，其中，第一電晶體和第二電晶體共同使用金屬氧化物和金屬氧化物上的第一導電體，第一電晶體包括金屬氧化物上的第二導電體及第一絕緣體以及第一絕緣體上的第三導電體，第二電晶體包括金屬氧化物上的第四導電體及第二絕緣體以及第二絕緣體上的第五導電體，第一絕緣體位於第一導電體與第二導電體之間的區域，金屬氧化物與第三導電體隔著第一絕緣體重疊，第二絕緣體位於第一導電體與第四導電體之間的區域，並且，金屬氧化物與第五導電體隔著第二絕緣體重疊。

Description

半導體裝置
本發明的一個實施方式係關於一種半導體裝置、記憶體裝置及電子裝置。另外，本發明的一個實施方式係關於一種半導體裝置的製造方法。
注意，本發明的一個實施方式不侷限於上述技術領域。作為本發明的一個實施方式的技術領域的一個例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置(例如，觸控感測器)、輸入輸出裝置(例如，觸控面板)、其驅動方法或其製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、運算裝置或記憶體裝置也是半導體裝置的一個實施方式。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、攝像裝置、電子裝置等有時包括半導體裝置。
近年來，對LSI(Large Scale Integration)、CPU(Central Processing Unit)、GPU(Graphic Processing Unit)、記憶體(記憶體裝置)等半導體裝置進行開發。這些半導體裝置用於電腦、可攜式資訊終端等各種電子裝置。此外，運算處理執行時的暫時儲存、資料的長期存儲等，根據用途開發各種存儲方式的記憶體。作為典型的存儲方式的記憶體，例如可以舉出DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)及快閃記憶體。
此外，隨著使用資料量的增大，需要具有更大的記憶容量的半導體裝置。專利文獻1及非專利文獻1公開了層疊電晶體來形成的記憶單元。
[專利文獻1] 國際專利申請公開第2021/053473號
[非專利文獻1] M.Oota et.al，“3D-Stacked CAAC-In-Ga-Zn Oxide FETs with Gate Length of 72nm”，IEDM Tech. Dig.，2019，pp.50-53
本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的半導體裝置。本發明的一個實施方式的目的之一是提供一種工作速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。本發明的一個實施方式的目的之一是提供一種電晶體的電特性不均勻小的半導體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種通態電流大的半導體裝置。本發明的一個實施方式的目的之一是提供一種功耗低的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
本發明的一個實施方式的目的之一是提供一種記憶容量大的記憶體裝置。本發明的一個實施方式的目的之一是提供一種佔有面積小的記憶體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的記憶體裝置。本發明的一個實施方式的目的之一是提供一種功耗低的記憶體裝置。本發明的一個實施方式的目的之一是提供一種新穎的記憶體裝置。
注意，這些目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。除上述目的外的目的可以從說明書、圖式、申請專利範圍等的描述中抽出。
本發明的一個實施方式是一種半導體裝置，在絕緣表面上包括：第一電晶體；以及第二電晶體，其中，第一電晶體和第二電晶體共同使用金屬氧化物和金屬氧化物上的第一導電體，第一電晶體包括金屬氧化物上的第二導電體及第一絕緣體以及第一絕緣體上的第三導電體，第二電晶體包括金屬氧化物上的第四導電體及第二絕緣體以及第二絕緣體上的第五導電體，第一絕緣體位於第一導電體與第二導電體之間的區域，金屬氧化物與第三導電體隔著第一絕緣體重疊，第二絕緣體位於第一導電體與第四導電體之間的區域，並且，金屬氧化物與第五導電體隔著第二絕緣體重疊。
在上述半導體裝置中，較佳為在第一導電體、第二導電體及第四導電體上包括第三絕緣體。第四導電體較佳為具有位於第三絕緣體的端部的外側的部分。
上述半導體裝置較佳為包括連接電極。連接電極較佳為具有與第四導電體的頂面的一部分及側面的一部分接觸的區域。連接電極較佳為具有與第四導電體的底面的一部分接觸的區域。
本發明的另一個實施方式是一種半導體裝置，包括：第一電晶體；第二電晶體；第三電晶體；第一絕緣體；第二絕緣體；以及電容器，其中，第一電晶體和第二電晶體共同使用第一金屬氧化物和第一金屬氧化物上的第一導電體，第一電晶體包括第一金屬氧化物上的第二導電體及第三絕緣體以及第三絕緣體上的第三導電體，第二電晶體包括第一金屬氧化物上的第四導電體及第四絕緣體以及第四絕緣體上的第五導電體，第三電晶體包括第二金屬氧化物、第二金屬氧化物上的第六導電體、第七導電體及第五絕緣體以及第五絕緣體上的第八導電體，電容器包括第九導電體、第九導電體上的第六絕緣體及第六絕緣體上的第十導電體，第一絕緣體位於第一電晶體及第二電晶體上，第二導電體與第六導電體藉由設置在第一絕緣體中的開口電連接，第二絕緣體位於第三電晶體上，第九導電體、第六絕緣體與第十導電體重疊的部分位於第二絕緣體上，並且，第六導電體與第九導電體藉由設置在第二絕緣體中的開口電連接。
在上述半導體裝置中，較佳為在第一導電體、第二導電體及第四導電體上包括第七絕緣體。第四導電體較佳為具有位於第七絕緣體的端部的外側的部分。
在上述半導體裝置中，較佳為在第六導電體及第七導電體上包括第八絕緣體。第七導電體較佳為具有位於第八絕緣體的端部的外側的部分。
上述半導體裝置較佳為包括連接電極。連接電極較佳為具有與第四導電體的頂面的一部分接觸的區域、與第四導電體的側面的一部分接觸的區域、與第七導電體的頂面的一部分接觸的區域及與第七導電體的側面的一部分接觸的區域。連接電極較佳為具有與第四導電體的底面的一部分接觸的區域及與第七導電體的底面的一部分接觸的區域。
第六絕緣體較佳為包含氧化鋯和氧化鋁中的一者或兩者。
本發明的另一個實施方式是一種半導體裝置，包括：驅動電路層；以及在驅動電路層上層疊設置的N層(N為2以上的整數)的存儲層，其中，N層的存儲層包括在作為N層的存儲層的疊層方向的第一方向上延伸的第一佈線，N層的存儲層各自包括多個記憶單元，多個記憶單元各自包括第一電晶體、第二電晶體、第三電晶體及電容器，第一電晶體的源極和汲極中的一個與第一佈線電連接，第一電晶體的源極和汲極中的另一個與第二電晶體的閘極及電容器的一個電極電連接，第二電晶體的源極和汲極中的一個與第三電晶體的源極和汲極中的一個電連接，第三電晶體的源極和汲極中的另一個與第一佈線電連接，並且，第一佈線為設置在到達與驅動電路層電連接的導電體的開口中的佈線。
在上述半導體裝置中，第一電晶體、第二電晶體及第三電晶體較佳為各自在通道形成區域中包含金屬氧化物。
在上述半導體裝置中，驅動電路層較佳為包括具有切換電路及讀出放大電路的寫入讀出電路，並且切換電路較佳為設置在第一佈線與讀出放大電路之間。
根據本發明的一個實施方式，可以提供一種能夠實現微型化或高積體化的半導體裝置。根據本發明的一個實施方式，可以提供一種工作速度快的半導體裝置。根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。根據本發明的一個實施方式，可以提供一種電晶體的電特性不均勻小的半導體裝置。根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。根據本發明的一個實施方式，可以提供一種通態電流大的半導體裝置。根據本發明的一個實施方式，可以提供一種功耗低的半導體裝置。根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。
根據本發明的一個實施方式，可以提供一種記憶容量大的記憶體裝置。根據本發明的一個實施方式，可以提供一種佔有面積小的記憶體裝置。根據本發明的一個實施方式，可以提供一種可靠性高的記憶體裝置。根據本發明的一個實施方式，可以提供一種功耗低的記憶體裝置。根據本發明的一個實施方式，可以提供一種新穎的記憶體裝置。
注意，這些效果的記載不妨礙其他效果的存在。注意，本發明的一個實施方式並不需要實現所有上述效果。除上述效果外的效果可以從說明書、圖式、申請專利範圍等的描述中抽出。
參照圖式對實施方式進行詳細地說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是本發明不侷限於下面說明，可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面所示的實施方式所記載的內容中。
另外，在下面說明的發明結構中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
另外，為了便於理解，有時圖式中示出的各構成的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此，所公開的發明不一定侷限於圖式所公開的位置、大小及範圍等。
注意，在本說明書等中，為了方便起見，附加了“第一”、“第二”等序數詞，而其並不限制結構要素的個數或結構要素的順序(例如，製程順序或疊層順序)。此外，在本說明書中的某一部分對結構要素附加的序數詞與在本說明書中的其他部分或申請專利範圍對該結構要素附加的序數詞有時不一致。
另外，根據情況或狀態，可以互相調換“膜”和“層”。例如，可以將“導電層”變換為“導電膜”。此外，可以將“絕緣膜”變換為“絕緣層”。
實施方式1 在本實施方式中，參照圖1至圖15說明本發明的一個實施方式的半導體裝置。
本發明的一個實施方式的半導體裝置在絕緣表面上包括第一電晶體以及第二電晶體，第一電晶體和第二電晶體共同使用金屬氧化物和金屬氧化物上的第一導電體，第一電晶體包括金屬氧化物上的第二導電體及第一絕緣體以及第一絕緣體上的第三導電體，第二電晶體包括金屬氧化物上的第四導電體及第二絕緣體以及第二絕緣體上的第五導電體，第一絕緣體位於第一導電體與第二導電體之間的區域，金屬氧化物與第三導電體隔著第一絕緣體重疊，第二絕緣體位於第一導電體與第四導電體之間的區域，金屬氧化物與第五導電體隔著第二絕緣體重疊。
金屬氧化物被用作第一電晶體的通道形成區域，也被用作第二電晶體的通道形成區域。第一導電體被用作第一電晶體的源極或汲極，也被用作第二電晶體的源極或汲極。
藉由第一電晶體和第二電晶體相鄰並共同使用金屬氧化物和第一導電體，可以在比分開設置的兩個電晶體的面積小的面積(例如，1.5個電晶體的面積)上形成兩個電晶體。因此，可以以高密度配置電晶體，而可以實現半導體裝置的高積體化。例如，這也可以用於各種記憶體等記憶體裝置的高積體化。
本發明的一個實施方式的半導體裝置包括在通道形成區域中包含金屬氧化物的電晶體(OS電晶體)。因為OS電晶體的關態電流小，所以藉由將其用於記憶體裝置，可以長期保持存儲內容。換言之，由於不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。此外，OS電晶體的頻率特性高，所以可以高速地進行記憶體裝置的讀出及寫入。
本發明的一個實施方式的半導體裝置包括第一電晶體、第二電晶體、第三電晶體、第一絕緣體、第二絕緣體以及電容器，第一電晶體和第二電晶體共同使用第一金屬氧化物和第一金屬氧化物上的第一導電體，第一電晶體包括第一金屬氧化物上的第二導電體及第三絕緣體以及第三絕緣體上的第三導電體，第二電晶體包括第一金屬氧化物上的第四導電體及第四絕緣體以及第四絕緣體上的第五導電體，第三電晶體包括第二金屬氧化物、第二金屬氧化物上的第六導電體、第七導電體及第五絕緣體以及第五絕緣體上的第八導電體，電容器包括第九導電體、第九導電體上的第六絕緣體及第六絕緣體上的第十導電體，第一絕緣體位於第一電晶體及第二電晶體上，第二導電體與第六導電體藉由設置在第一絕緣體中的開口電連接，第二絕緣體位於第三電晶體上，第九導電體、第六絕緣體與第十導電體重疊的部分位於第二絕緣體上，第六導電體與第九導電體藉由設置在第二絕緣體中的開口電連接。
開口例如包括槽、狹縫等。有時將形成有開口的區域稱為開口部。
本發明的一個實施方式的半導體裝置不侷限於將構成一個電路的所有電晶體形成在同一平面上的結構，例如可以採用在部分電晶體上設置其他電晶體的兩級結構。因此，可以以高密度配置電晶體，而可以實現半導體裝置的高積體化。例如，這也可以用於各種記憶體等記憶體裝置的高積體化。
另外，使用本發明的一個實施方式的記憶體裝置可以具有第四導電體的頂面的一部分及側面的一部分直接與寫入及讀出位元線(也簡單地稱為導電體、連接電極等)接觸的結構。同樣地，本發明的一個實施方式的半導體裝置可以具有第九導電體的頂面的一部分及側面的一部分直接與寫入及讀出位元線接觸的結構。藉由具有這種結構，在第四導電體或第九導電體與寫入及讀出位元線之間不需要另行設置連接用電極，而可以提高記憶單元的積體度。
＜半導體裝置的剖面結構例子1＞ 參照圖1至圖6說明本發明的一個實施方式的半導體裝置的剖面結構例子。
注意，在圖1至圖6中，X方向平行於圖式中的電晶體的通道長度方向，Y方向垂直於X方向，Z方向垂直於X方向及Y方向。
圖1所示的半導體裝置包括絕緣體210、嵌入絕緣體210中的導電體209、絕緣體210上的絕緣體212、絕緣體212上的絕緣體214、絕緣體214上的n個(n為1以上的整數)層11(第一層11_1至第n層11_n)、以穿過n個層11的方式在Z方向上延伸地設置且與導電體209電連接的導電體240(導電體240a及導電體240b)、第n層11_n上的絕緣體281、絕緣體281及導電體240上的絕緣體283以及絕緣體283上的絕緣體285。此外，本實施方式的半導體裝置所包含的結構要素既可以具有單層結構，又可以具有疊層結構。
導電體209被用作開關、電晶體、電容器、電感器、電阻器及二極體等的電路元件的一部分、佈線、電極或端子。
圖1中示出n個層11中最下層的第一層11_1、第一層11_1上的第二層11_2以及最上層的第n層11_n。
本實施方式的半導體裝置可以被用作記憶體裝置的記憶單元(或者記憶單元陣列)。n個層11的各層相當於在實施方式2說明的記憶體裝置的存儲層60。在n個層11的各層設置包括多個記憶單元的記憶單元陣列。導電體209電連接於在比導電體209下方設置的用來驅動該記憶單元的驅動電路。藉由增加存儲層60的疊層數(增大n值)，可以增大記憶體裝置的記憶容量而無需增大記憶單元的佔有面積。因此，每1位元的佔有面積得到減小，可以實現尺寸小、記憶容量大的記憶體裝置。
因為n個層11中的各層具有同樣的結構，所以主要本實施方式中以第一層11_1為例進行說明。
第一層11_1包括電晶體201a、201b、202a、202b、203a、203b、及電容器101a、101b。
第一層11_1的右側結構與左側結構是以導電體240為界對稱。就是說，在圖1中，電晶體201a與電晶體201b為對稱，電晶體202a與電晶體202b為對稱，電晶體203a與電晶體203b為對稱，電容器101a與電容器101b為對稱。本實施方式中，主要以第一層11_1的左側結構(電晶體201a、202a、203a及電容器101a)為例進行說明。
電晶體202a和電晶體203a設置在絕緣體214上，共同使用一部分的層。電晶體202a的閘極與電晶體201a的源極或汲極藉由設置在電晶體202a上的導電體電連接。另外，電晶體201a的源極或汲極與電容器101a的一個電極(下部電極)物理連接並電連接。另外，第一層11_1所包括的電容器101a的另一個電極(上部電極)與第二層11_2所包括的電晶體202a的源極或汲極電連接。
如此，可以說第一層11_1具有將設置有電晶體的層層疊為兩層的結構。明確而言，第一層11_1在第一級(下級)包括電晶體202a、203a，在第二級(上級)包括電晶體201a及電容器101a。藉由將設置有電晶體的層層疊為兩層，可以提高積體度。
圖2所示的半導體裝置是圖1所示的半導體裝置的變形例子。雖然圖1示出電晶體202a的源極或汲極與導電體265c電連接的例子，但是也可以如圖2所示那樣不設置導電體265c。此時，當以向Y方向引導的方式設置電晶體202a的源極或汲極時，容易供應所希望的電位(例如，接地電位)，因此是較佳的。
圖3所示的半導體裝置是圖1所示的半導體裝置的變形例子。明確而言，在圖3中，使用被用作電連接電晶體202a的閘極與電晶體201a的源極或汲極的接觸插頭的導電體263。另外，在圖3中，使用被用作電連接第一層11_1所包括的電容器101a的另一個電極(上部電極)與第二層11_2所包括的電晶體202a的源極或汲極的接觸插頭的導電體231。導電體231嵌入於電容器101a上的絕緣體232中的開口內部。如此，對位於上下的兩個導電體的電連接方法沒有特別的限制，可以採用各種結構。
接著，參照圖4詳細地說明電晶體202a及電晶體203a。
電晶體202a包括：設置在絕緣體214上的導電體265b(導電體265b1及導電體265b2)；導電體265b上的絕緣體272；絕緣體272上的絕緣體274；絕緣體274上的氧化物220(氧化物220a及氧化物220b)；覆蓋絕緣體274的側面的一部分以及氧化物220的頂面的一部分及側面的一部分的導電體252b(導電體252b1及導電體252b2)；氧化物220上的導電體252c(導電體252c1及導電體252c2)；氧化物220上的絕緣體243b；絕緣體243b上的絕緣體244b；以及絕緣體244b上的導電體270b(導電體270b1及導電體270b2)。
電晶體203a包括：設置在絕緣體214上的導電體265a(導電體265a1及導電體265a2)；導電體265a上的絕緣體272；絕緣體272上的絕緣體274；絕緣體274上的氧化物220；覆蓋絕緣體274的側面的一部分以及氧化物220的頂面的一部分及側面的一部分的導電體252a(導電體252a1及導電體252a2)；氧化物220上的導電體252c；氧化物220上的絕緣體243a；絕緣體243a上的絕緣體244a；以及絕緣體244a上的導電體270a(導電體270a1及導電體270a2)。
導電體265a、265b嵌入於設置在絕緣體266中的開口的內部。導電體252a、252b、252c上設置有絕緣體276，絕緣體276上設置有絕緣體290。絕緣體243a、243b、244a、244b及導電體270a、270b嵌入於設置在絕緣體290及絕緣體276中的開口的內部。
氧化物220具有被用作電晶體202a的通道形成區域的區域以及被用作電晶體203a的通道形成區域的區域。
導電體252a具有被用作電晶體203a的源極電極和汲極電極中的一個的區域。導電體252b具有被用作電晶體202a的源極電極和汲極電極中的一個的區域。導電體252c具有被用作電晶體202a的源極電極和汲極電極中的另一個的區域以及被用作電晶體203a的源極電極和汲極電極中的另一個的區域。也可以說，導電體252c被用作電晶體202a的源極電極和汲極電極中的另一個且被用作電晶體203a的源極電極和汲極電極中的另一個。
導電體270a具有被用作電晶體203a的第一閘極電極的區域。絕緣體243a、244a各自具有被用作電晶體203a的第一閘極絕緣體的區域。
導電體270b具有被用作電晶體202a的第一閘極電極的區域。絕緣體243b、244b各自具有被用作電晶體202a的第一閘極絕緣體的區域。
導電體265a具有被用作電晶體203a的第二閘極電極的區域。導電體265b具有被用作電晶體202a的第二閘極電極的區域。絕緣體272、274各自具有被用作電晶體202a的第二閘極絕緣體的區域以及被用作電晶體203a的第二閘極絕緣體的區域。
電晶體202a和電晶體203a相鄰並共同使用氧化物220和導電體252c。由此，可以在比分開設置的兩個電晶體的面積小的面積(例如，1.5個電晶體的面積)上形成兩個電晶體(電晶體202a和電晶體203a)。因此，可以以高密度配置電晶體，而可以實現半導體裝置的高積體化。
另外，如圖4的區域250所示，導電體270a與導電體270b之間的區域中配置有導電體252c。因此，可以在氧化物220(尤其是，氧化物220b)的與導電體252c重疊的區域中形成n型區域(低電阻區域)。另外，也可以藉由導電體252c使電流流在電晶體202a與電晶體203a之間。因此，與在形成通道的半導體層中使用矽的兩個電晶體(也稱為Si電晶體)串聯連接的結構相比，可以儘量減少電晶體202a與電晶體203a間的電阻成分。
注意，電晶體202a和電晶體203a的結構除了共同使用氧化物220和導電體252c之處以外與電晶體201a同樣。另外，可以用於電晶體202a和電晶體203a的材料及製造方法也是與電晶體201a同樣的。由此，關於本實施方式的半導體裝置所包括的電晶體的材料及製造方法，後面與電晶體201a一起進行說明。
圖5是圖3中的第一層11_1的左側一半的結構(導電體240及導電體240的左側示出的結構)的放大圖。
如圖5所示，絕緣體214上設置有電晶體202a及電晶體203a。電晶體202a所包括的導電體252b與導電體265c(導電體265c1及導電體265c2)電連接。
另外，絕緣體290、電晶體202a及電晶體203a上設置有絕緣體262，絕緣體262上設置有絕緣體264。設置在絕緣體262及絕緣體264中的開口的內部設置有導電體263(導電體263a及導電體263b)。並且，絕緣體264上設置有電晶體201a及電容器101a。
電晶體201a包括：設置在絕緣體264上的導電體205a(導電體205a1及導電體205a2)；導電體205a上的絕緣體222；絕緣體222上的絕緣體224；絕緣體224上的氧化物230(氧化物230a及氧化物230b)；各自覆蓋絕緣體224的側面的一部分以及氧化物230的頂面的一部分及側面的一部分的導電體242a(導電體242a1及導電體242a2)及導電體242b(導電體242b1及導電體242b2)；氧化物230上的絕緣體253；絕緣體253上的絕緣體254；以及絕緣體254上的導電體260(導電體260a及導電體260b)。
導電體205a、205b嵌入於設置在絕緣體216中的開口的內部。導電體242a、242b上設置有絕緣體275，絕緣體275上設置有絕緣體280。絕緣體253、254及導電體260嵌入於設置在絕緣體280及絕緣體275中的開口的內部。絕緣體280及導電體260上設置有絕緣體282。
氧化物230具有被用作電晶體201a的通道形成區域的區域。
導電體242a具有被用作電晶體201a的源極電極和汲極電極中的一個的區域。導電體242b具有被用作電晶體201a的源極電極和汲極電極中的另一個的區域。
導電體260具有被用作電晶體201a的第一閘極電極的區域。絕緣體253、254各自具有被用作電晶體201a的第一閘極絕緣體的區域。
導電體205a具有被用作電晶體201a的第二閘極電極的區域。絕緣體222、224各自具有被用作電晶體201a的第二閘極絕緣體的區域。
電晶體201a所包括的導電體242b與電晶體202a所包括的導電體270b電連接。明確而言，導電體242b藉由導電體205b(導電體205b1及導電體205b2)及導電體263與導電體270b電連接。
電容器101a包括導電體242b上的導電體153、導電體153上的絕緣體154、絕緣體154上的導電體160(導電體160a及導電體160b)。
導電體153、絕緣體154及導電體160的至少一部分配置在絕緣體275、絕緣體280及絕緣體282中的開口的內部。導電體153、絕緣體154及導電體160的各端部位於絕緣體282上。絕緣體154以覆蓋導電體153的端部的方式設置。由此，可以將導電體153與導電體160電絕緣。絕緣體275、絕緣體280及絕緣體282中的開口的深度越深(也就是說，絕緣體275、280、282中的一個或多個的厚度越厚)，電容器101a的靜電電容可以越大。藉由使電容器101a的單位面積的靜電電容大，可以實現半導體裝置的微型化或高積體化。
導電體160上設置有導電體231(導電體231a及導電體231b)，因此可以電連接導電體160與上級的電晶體202a的源極或汲極。注意，如圖1所示，也可以不藉由導電體231電連接導電體160與上級的電晶體202a的源極或汲極。
導電體153包括被用作電容器101a的一個電極(下部電極)的區域。絕緣體154包括被用作電容器101a的介電體的區域。導電體160包括被用作電容器101a的另一個電極(上部電極)的區域。電容器101a具有MIM(Metal-Insulator-Metal)電容結構。
包括被用作電晶體201a的源極電極和汲極電極中的一個的區域的導電體242a超過被用作半導體層的氧化物230延伸。因此，導電體242a也被用作佈線。例如，在圖5中，導電體242a的頂面、側面及底面各自的一部分與在Z方向上延伸的導電體240電連接。
同樣地，包括被用作電晶體203a的源極電極和汲極電極中的一個的區域的導電體252a超過被用作半導體層的氧化物220延伸。因此，導電體252a也被用作佈線。例如，在圖5中，導電體252a的頂面、側面及底面各自的一部分與在Z方向上延伸的導電體240電連接。
藉由導電體240與導電體242a的頂面、側面及底面中的至少一個以及導電體252a的頂面、側面及底面中的至少一個的兩者直接接觸，不需另行設置連接用電極，因此可以減少記憶單元陣列的佔有面積。此外，記憶單元的積體度提高，可以增大記憶容量。導電體240較佳為與導電體242a的頂面、側面及底面中的兩個以上接觸。同樣地，導電體240較佳為與導電體252a的頂面、側面及底面中的兩個以上接觸。藉由導電體240與導電體242a或導電體252a的多個面接觸，可以降低導電體240與導電體242a或導電體252a的接觸電阻。
圖6示出導電體240與導電體242a接觸的區域及其附近的放大圖。如圖6所示，導電體240包括具有寬度W1的區域以及具有寬度W2的區域。寬度W1對應於電晶體201a中的導電體242a與電晶體201b中的導電體242a之間的距離。寬度W2對應於例如絕緣體280和導電體240a的電晶體201a側的介面與絕緣體280和導電體240a的電晶體201b側的介面之間的距離。
如圖6所示，寬度W2較佳為比寬度W1大。在該結構中，導電體240至少與導電體242a的頂面的一部分及側面的一部分接觸。因此，可以增大導電體240和導電體242a的接觸區域的面積。在本說明書等中，有時將導電體240和導電體242a的接觸稱為頂側接觸(Top Side Contact)。另外，如圖6所示，導電體240也可以與導電體242a的底面的一部分接觸。藉由採用該結構，可以進一步增大導電體240和導電體242a的接觸區域的面積。
注意，關於參照圖6說明的內容，導電體240與導電體252a接觸的區域及其附近也是同樣的。
接著，詳細地說明本實施方式的半導體裝置所包括的電晶體。
注意，下面主要例示出電晶體201a的組件進行說明，但是也可以應用於電晶體202a、203a的組件。就是說，例如，導電體205、絕緣體222、絕緣體224、氧化物230、導電體242、絕緣體253、絕緣體254及導電體260的說明分別可以應用於導電體265、絕緣體272、絕緣體274、氧化物220、導電體252、絕緣體243、絕緣體244及導電體270。
氧化物230較佳為包括絕緣體224上的氧化物230a及氧化物230a上的氧化物230b。當在氧化物230b下包括氧化物230a時，可以抑制雜質從形成在氧化物230a的下方的結構物向氧化物230b擴散。
在本實施方式中，示出氧化物230具有氧化物230a及氧化物230b的兩層結構的例子，但是不侷限於此。例如，氧化物230既可以具有氧化物230b的單層結構，又可以具有三層以上的疊層結構。
氧化物230b包括電晶體201a中的通道形成區域及以夾持通道形成區域的方式設置的源極區域及汲極區域。通道形成區域的至少一部分重疊於導電體260。源極區域和汲極區域中的一方重疊於導電體242a，另一方重疊於導電體242b。
與源極區域及汲極區域相比，其氧空位少或雜質濃度低，所以通道形成區域是載子濃度低的高電阻區域。因此，通道形成區域可以說是i型(本質)或實質上i型的區域。
此外，源極區域及汲極區域的氧空位多或氫、氮、金屬元素等雜質濃度高，所以是載子濃度高的低電阻區域。也就是說，與通道形成區域相比，源極區域及汲極區域是載子濃度高的n型區域(低電阻區域)。
此外，通道形成區域的載子濃度較佳為1×10 18cm -3以下，低於1×10 17cm -3，低於1×10 16cm -3，低於1×10 15cm -3，低於1×10 14cm -3，低於1×10 13cm -3，低於1×10 12cm -3，低於1×10 11cm -3或低於1×10 10cm -3。此外，對通道形成區域的載子濃度的下限值沒有特別的限定，例如，可以將其設定為1×10 -9cm -3。
在以降低氧化物230b的載子濃度為目的的情況下，降低氧化物230b中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。此外，有時將載子濃度低的氧化物半導體(或金屬氧化物)稱為“高純度本質的氧化物半導體”或“實質上高純度本質的氧化物半導體(或金屬氧化物)”。
為了使電晶體201a的電特性穩定，降低氧化物230b中的雜質濃度是有效的。為了降低氧化物230b中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。注意，氧化物230b中的雜質是指例如構成氧化物230b的主要成分以外。例如，濃度低於0.1原子%的元素可以說為雜質。
注意，通道形成區域、源極區域及汲極區域也可以分別形成在氧化物230b和氧化物230a中。
在氧化物230中，有時難以明確地檢測出各區域的邊界。在各區域中檢測出的金屬元素和氫及氮等雜質元素的濃度並不需要按每區域分階段地變化，也可以在各區域中逐漸地變化。就是說，也可以越接近通道形成區域，金屬元素和氫及氮等雜質元素的濃度越低。
較佳為將被用作半導體的金屬氧化物(以下，有時稱為氧化物半導體)用於氧化物230(氧化物230a及氧化物230b)。
被用作半導體的金屬氧化物的能帶間隙較佳為2eV以上，更佳為2.5eV以上。藉由使用能帶間隙較寬的金屬氧化物，可以減小電晶體的關態電流。
作為氧化物230，例如，較佳為使用銦氧化物、鎵氧化物及鋅氧化物等金屬氧化物。此外，作為氧化物230，例如，較佳為使用包含選自銦、元素M、鋅中的兩個或三個的金屬氧化物。在此，元素M為選自鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢及鎂中的一種或多種。尤其是，元素M較佳為選自鋁、鎵、釔及錫的一種或多種。注意，有時將包含銦、元素M及鋅的金屬氧化物記為In-M-Zn氧化物。
氧化物230較佳為具有化學組成互不相同的多個氧化物層的疊層結構。例如，用於氧化物230a的金屬氧化物中的相對於主要成分的金屬元素的元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物中的相對於主要成分的金屬元素的元素M的原子個數比。此外，用於氧化物230a的金屬氧化物中的In與元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物中的In與元素M的原子個數比。藉由採用該結構，可以抑制雜質及氧從形成在氧化物230a的下方的結構物向氧化物230b擴散。
此外，較佳的是，用於氧化物230b的金屬氧化物中的In與元素M的原子個數比大於用於氧化物230a的金屬氧化物中的In與元素M的原子個數比。藉由採用該結構，電晶體201a可以得到高通態電流及高頻率特性。
此外，氧化物230a及氧化物230b除了氧以外還包含共同元素作為主要成分，所以可以降低氧化物230a與氧化物230b的介面的缺陷態密度。由此介面散射給載子傳導帶來的影響變小，從而電晶體201a可以得到高通態電流及高頻率特性。
明確而言，作為氧化物230a可以使用In:M:Zn=1:3:4[原子個數比]或其附近的組成或者In:M:Zn= 1:1:0.5[原子個數比]或其附近的組成的金屬氧化物。此外，作為氧化物230b，可以使用In:M:Zn=1:1:1[原子個數比]或其附近的組成、In:M:Zn=1:1:1.2[原子個數比]或其附近的組成、In:M:Zn=1:1:2[原子個數比]或其附近的組成、In:M:Zn=4:2:3[原子個數比]或其附近的組成的金屬氧化物。注意，附近的組成包括所希望的原子個數比的±30%的範圍。此外，作為元素M較佳為使用鎵。此外，作為氧化物230設置氧化物230b的單層的情況下，作為氧化物230b也可以適用可用於氧化物230a的金屬氧化物。
此外，在藉由濺射法沉積金屬氧化物時，上述原子個數比不侷限於所沉積的金屬氧化物的原子個數比，而也可以是用於金屬氧化物的沉積的濺射靶材的原子個數比。
氧化物230b較佳為具有結晶性。尤其是，較佳為使用CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)作為氧化物230b。
CAAC-OS具有結晶性高的緻密結構且是雜質、缺陷(例如，氧空位)少的金屬氧化物。尤其是，藉由在形成金屬氧化物後以金屬氧化物不被多晶化的溫度(例如，400℃以上且600℃以下)進行熱處理，可以使CAAC-OS具有結晶性更高的緻密結構。如此，藉由進一步提高CAAC-OS的密度，可以進一步降低該CAAC-OS中的雜質或氧的擴散。
此外，在CAAC-OS中不容易觀察明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。因此，包含CAAC-OS的金屬氧化物的物理性質穩定。因此，具有CAAC-OS的金屬氧化物具有耐熱性且可靠性高。
此外，藉由作為氧化物230b使用CAAC-OS等具有結晶性的氧化物，可以抑制源極電極或汲極電極從氧化物230b抽出氧。因此，即使進行熱處理也可以減少氧從氧化物230b被抽出，所以電晶體201a對製程中的高溫度(所謂熱積存：thermal budget)也很穩定。
在使用氧化物半導體的電晶體中，如果在氧化物半導體的形成通道的區域中存在雜質及氧空位，電特性則容易變動，有時降低可靠性。此外，氧空位附近的氫形成氫進入氧空位中的缺陷(下面有時稱為V OH)而可能會產生成為載子的電子。因此，當在氧化物半導體的形成通道的區域中包含氧空位時，電晶體會具有常開啟特性(即使不對閘極電極施加電壓也存在通道而在電晶體中電流流過的特性)。由此，在氧化物半導體的形成通道的區域中，較佳為儘量減少雜質、氧空位及V OH。換言之，較佳的是，氧化物半導體中的形成通道的區域的載子濃度降低且被i型化(本質化)或實質上被i型化。
相對於此，藉由在氧化物半導體附近設置包含藉由加熱脫離的氧(以下，有時稱為過量氧)的絕緣體而進行熱處理，可以從該絕緣體向氧化物半導體供應氧而減少氧空位及V OH。注意，在對源極區域或汲極區域供應過多的氧時，有可能引起電晶體201a的通態電流下降或者場效移動率的下降。並且，在供應到源極區域或汲極區域的氧量在基板面內有不均勻時，包括電晶體的半導體裝置特性發生不均勻。此外，在從該絕緣體供應給氧化物半導體的氧擴散到閘極電極、源極電極及汲極電極等導電體時，有時該導電體被氧化，這導致導電性的損失，因此對電晶體的電特性及可靠性帶來負面影響。
因此，較佳的是，在氧化物半導體中，通道形成區域的載子濃度得到降低且被i型化或實質上被i型化，另一方面，較佳的是，源極區域及汲極區域的載子濃度高且被n型化。換言之，較佳為減少氧化物半導體的通道形成區域的氧空位及V OH。此外，較佳的是，源極區域及汲極區域不被供應過多的氧以及不被降低過剩的源極區域及汲極區域的V OH量。此外，較佳為具有抑制導電體260、導電體242a及導電體242b等的導電率的降低的結構。例如，較佳為具有抑制導電體260、導電體242a及導電體242b等的氧化的結構。注意，氧化物半導體中的氫可能會形成V OH，因此為了降低V OH量，需要降低氫濃度。
在此，本實施方式中半導體裝置具有如下結構：降低通道形成區域的氫濃度；抑制導電體242a、導電體242b及導電體260的氧化；以及抑制源極區域及汲極區域中的氫濃度的降低。
接觸於氧化物230b中的通道形成區域的絕緣體253較佳為具有俘獲氫並固定氫的功能。由此，可以降低氧化物230b的通道形成區域中的氫濃度。因此，可以降低通道形成區域中的V OH而通道形成區域被i型化或實質上的i型化。
作為具有俘獲氫並固定氫的功能的絕緣體，可以舉出具有非晶結構的金屬氧化物。作為絕緣體253，例如，較佳為使用氧化鎂或者包含鋁和鉿中的一者或兩者的氧化物等金屬氧化物。上述具有非晶結構的金屬氧化物有時具有如下性質：氧原子具有懸空鍵而由該懸空鍵俘獲或固定氫。就是說，可以說具有非晶結構的金屬氧化物的俘獲或固定氫的能力高。
另外，絕緣體253較佳為使用高介電常數(high-k)材料。作為high-k材料的一個例子，有包含鋁和鉿中的一者或兩者的氧化物。當作為絕緣體253使用high-k材料時，可以在保持閘極絕緣體的物理厚度的同時降低在電晶體工作時施加的閘極電位。此外，可以減少用作閘極絕緣體的絕緣體的等效氧化物厚度(EOT)。
由此，作為絕緣體253，較佳為使用包含鋁和鉿中的一者或兩者的氧化物，更佳為使用具有非晶結構並包含鋁和鉿中的一者或兩者的氧化物，進一步較佳為使用具有非晶結構的氧化鉿。在本實施方式中，作為絕緣體253，使用氧化鉿。此時，絕緣體253為至少包含氧及鉿的絕緣體。另外，該氧化鉿具有非晶結構。此時，絕緣體253具有非晶結構。
除此之外，絕緣體253也可以使用氧化矽或氧氮化矽等對熱具有穩定性的結構的絕緣體。例如，作為絕緣體253也可以採用包含氧化鋁、氧化鋁上的氧化矽或氧氮化矽的疊層結構。此外，例如，作為絕緣體253也可以採用包含氧化鋁、氧化鋁上的氧化矽或氧氮化矽、氧化矽或氧氮化矽上的氧化鉿的疊層結構。
再者，為了抑制導電體242a、導電體242b及導電體260的氧化，較佳為在導電體242a、導電體242b及導電體260的每一個附近設置氧阻擋絕緣體。在本實施方式所說明的半導體裝置中，該絕緣體例如為絕緣體253、絕緣體254及絕緣體275。
此外，在本說明書等中，阻擋絕緣體是指具有阻擋性的絕緣體。在本說明書等中，阻擋性是指抑制所對應的物質的擴散的功能(也可以說透過性低)。或者，是指俘獲並固定所對應的物質(也稱為吸雜)的功能。
作為氧阻擋絕緣體，例如可以舉出包含鋁和鉿中的一者或兩者的氧化物、氧化鎂、氧化鎵、銦鎵鋅氧化物、氮化矽及氮氧化矽。另外，作為包含鋁和鉿中的一者或兩者的氧化物，例如可以舉出氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)、包含鉿及矽的氧化物(矽酸鉿)。例如，絕緣體253、絕緣體254及絕緣體275較佳為採用上述氧阻擋絕緣體的單層或疊層。
絕緣體253較佳為具有氧阻擋性。絕緣體253較佳為至少比絕緣體280不容易使氧透過。絕緣體253具有與導電體242a的側面及導電體242b的側面接觸的區域。當絕緣體253具有氧阻擋性時，可以抑制導電體242a及導電體242b的側面被氧化而在該側面上形成氧化膜。因此，可以抑制導致電晶體201a的通態電流的下降或場效移動率的下降。
絕緣體253以與氧化物230b的頂面及側面、氧化物230a的側面、絕緣體224的側面及絕緣體222的頂面接觸的方式設置。當絕緣體253具有氧阻擋性時，可以抑制在進行熱處理等時氧從氧化物230b的通道形成區域脫離。因此，可以減少在氧化物230a及氧化物230b中形成氧空位。
另外，反之，即使絕緣體280包含過多的氧，也可以抑制該氧過度供應到氧化物230a及氧化物230b。因此，可以抑制源極區域及汲極區域被過度氧化而導致電晶體201a的通態電流的下降或場效移動率的下降。
因為包含鋁和鉿中的一者或兩者的氧化物具有氧阻擋性，所以可以適當地用作絕緣體253。
絕緣體254較佳為具有氧阻擋性。絕緣體254設置在氧化物230的通道形成區域與導電體260之間以及絕緣體280與導電體260之間。藉由採用該結構，可以抑制氧化物230的通道形成區域中的氧擴散到導電體260而在氧化物230的通道形成區域中形成氧空位。另外，可以抑制氧化物230中的氧及絕緣體280中的氧擴散到導電體260而導致導電體260的氧化。絕緣體254較佳為至少比絕緣體280不容易使氧透過。例如，作為絕緣體254較佳為使用氮化矽。此時，絕緣體254為至少包含氮及矽的絕緣體。
此外，絕緣體254較佳為具有氫阻擋性。由此，可以防止包含在導電體260中的氫等雜質擴散到氧化物230b。
絕緣體275較佳為具有氧阻擋性。絕緣體275設置在絕緣體280與導電體242a之間以及絕緣體280與導電體242b之間。藉由採用該結構，可以抑制包含在絕緣體280中的氧擴散到導電體242a及導電體242b。因此，可以抑制包含在絕緣體280中的氧導致導電體242a及導電體242b被氧化使得電阻率增大而通態電流減少。絕緣體275較佳為至少比絕緣體280不容易使氧透過。例如，作為絕緣體275較佳為使用氮化矽。此時，絕緣體275為至少包含氮及矽的絕緣體。
為了抑制氧化物220中的源極區域及汲極區域中的氫濃度降低，較佳為在源極區域的附近及汲極區域的附近設置氫阻擋絕緣體。在本實施方式所說明的半導體裝置中，該氫阻擋絕緣體例如是絕緣體275。
作為氫阻擋絕緣體，可以舉出氧化鋁、氧化鉿、氧化鉭等氧化物、以及氮化矽等氮化物。例如，作為絕緣體275較佳為採用上述氫阻擋絕緣體的單層結構或疊層結構。
絕緣體275較佳為具有氫阻擋性。當絕緣體275具有氫阻擋性時，可以防止絕緣體253俘獲和固定源極區域及汲極區域中的氫。因此，源極區域及汲極區域可以被n型化。
藉由採用上述結構，通道形成區域可以被i型化或實質上被i型化且源極區域或汲極區域可以被n型化，可以提供一種具有良好的電特性的半導體裝置。藉由採用上述結構，即便使半導體裝置微型化或高積體化也可以使其具有良好的電特性。此外，藉由使電晶體201a微型化可以提高高頻特性。明確而言，可以提高截止頻率。
絕緣體253及絕緣體254各自被用作閘極絕緣體的一部分。絕緣體253及絕緣體254與導電體260一起設置在形成於絕緣體280等中的開口中。為了實現電晶體201a的微型化，絕緣體253的厚度及絕緣體254的厚度較佳為小。絕緣體253的厚度較佳為0.1nm以上且5.0nm以下，更佳為0.5nm以上且5.0nm以下，更佳為1.0nm以上且小於5.0nm，進一步較佳為1.0nm以上且3.0nm以下。絕緣體254的厚度較佳為0.1nm以上且5.0nm以下，更佳為0.5nm以上且3.0nm以下，進一步較佳為1.0nm以上且3.0nm以下。此時，絕緣體253及絕緣體254各自的至少一部分是包括上述厚度的區域即可。
為了如上所述地減小絕緣體253的厚度，較佳為利用原子層堆積(ALD：Atomic Layer Deposition)法進行沉積。ALD法有只利用熱能使前驅物及反應物起反應的熱ALD(Thermal ALD)法、使用收到電漿激發的反應物的PEALD(Plasma Enhanced ALD)法等。在PEALD法中，藉由利用電漿可以在更低溫下進行沉積，所以有時是較佳的。
ALD法可以按層沉積原子，從而有能夠沉積極薄的膜、能夠對縱橫比高的結構進行沉積、能夠以針孔等的缺陷少的方式進行沉積、能夠進行覆蓋性優良的沉積及能夠在低溫下進行沉積等效果。因此，可以在形成於絕緣體280等中的開口部的側面以及導電體242a、242b的側端部等以上述較小的厚度且高覆蓋性沉積絕緣體253。
ALD法中使用的前驅物有時包含碳等。因此，利用ALD法形成的膜有時與利用其它的沉積方法形成的膜相比包含更多的碳等雜質。此外，雜質的定量可以利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)、X射線光電子分光法(XPS：X-ray Photoelectron Spectroscopy)或俄歇電子能譜(AES：Auger Electron Spectroscopy)進行。
例如，作為絕緣體254可以使用利用PEALD法沉積的氮化矽。
此外，藉由作為絕緣體253使用氧化鉿等具有抑制氫等雜質及氧的透過的功能的絕緣體，絕緣體253可以兼具絕緣體254所具有的功能。在此情況下，藉由採用不設置絕緣體254的結構，可以使半導體裝置的製程簡化，可以實現生產率的提高。
在本實施方式中，較佳的是，半導體裝置除了上述結構以外還具有抑制氫混入電晶體201a的結構。例如，較佳的是，以覆蓋電晶體201a的上下中的一者或兩者的方式設置具有抑制氫擴散的功能的絕緣體。在本實施方式中說明的半導體裝置中，該絕緣體例如為絕緣體212。
作為絕緣體212，較佳為使用具有抑制氫擴散的功能的絕緣體。由此，可以抑制氫從絕緣體212的下方擴散到電晶體201a。作為絕緣體212可以使用上述可用作絕緣體275的絕緣體。
絕緣體212、絕緣體214、絕緣體262、絕緣體282、絕緣體283、絕緣體284及絕緣體285中的一個或多個較佳為被用作抑制水、氫等雜質從基板一側或電晶體201a的上方擴散到電晶體201a的阻擋絕緣膜。因此，絕緣體212、絕緣體214、絕緣體262、絕緣體282、絕緣體283、絕緣體284及絕緣體285中的一個或多個較佳為包括具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N 2O、NO、NO 2等)、銅原子等雜質的擴散的功能(不容易使上述雜質透過)的絕緣材料。此外，較佳為包括具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)的絕緣材料。
絕緣體212、絕緣體214、絕緣體262、絕緣體282、絕緣體283、絕緣體284及絕緣體285較佳為分別包括具有抑制水、氫等雜質及氧的擴散的功能的絕緣體，例如可以使用氧化鋁、氧化鎂、氧化鉿、氧化鎵、銦鎵鋅氧化物、氮化矽或氮氧化矽等。例如，作為絕緣體212，較佳為使用氫阻擋性更高的氮化矽等。此外，例如，絕緣體214、絕緣體262、絕緣體282、絕緣體283、絕緣體284及絕緣體285較佳為分別包括俘獲並固定氫的性能高的氧化鋁或氧化鎂等。由此，可以抑制水、氫等雜質經過絕緣體212及絕緣體214從基板一側擴散到電晶體201a一側。或者，可以抑制水、氫等雜質從配置在絕緣體284的外方的層間絕緣膜等擴散到電晶體201a一側。或者，可以抑制包含在絕緣體224等中的氧擴散到基板一側。或者，可以抑制含在絕緣體280等中的氧經過絕緣體282等向電晶體201a的上方擴散。如此，較佳為採用由具有抑制水、氫等雜質及氧的擴散的功能的絕緣體圍繞電晶體201a的上下的結構。
導電體205a以與氧化物230及導電體260重疊的方式配置。在此，導電體205a較佳為以嵌入形成在絕緣體216的開口部中的方式設置。此外，導電體205a的一部分有時嵌入絕緣體214中。
導電體205a既可具有單層結構，又可具有疊層結構。在圖5中，導電體205a包括導電體205a1及導電體205a2。導電體205a1以與該開口部的底面及側壁接觸的方式設置。導電體205a2以嵌入導電體205a1的凹部中的方式設置。在此，導電體205a2的頂面的高度與導電體205a1的頂面的高度及絕緣體216的頂面的高度大致一致。
在此，作為導電體205a1較佳為包括具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N 2O、NO、NO 2等)、銅原子等雜質的擴散的功能的導電材料。或者，較佳為包括具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。
藉由作為導電體205a1使用具有降低氫的擴散的功能的導電材料，可以防止含在導電體205a2中的氫等雜質藉由絕緣體216及絕緣體224等擴散到氧化物230。此外，藉由作為導電體205a1使用具有抑制氧的擴散的功能的導電材料，可以抑制導電體205a2被氧化而導電率降低。作為具有抑制氧擴散的功能的導電材料，例如可以舉出鈦、氮化鈦、鉭、氮化鉭、釕、氧化釕等。導電體205a1可以具有上述導電材料的單層結構或疊層結構。例如，導電體205a1較佳為使用氮化鈦。
此外，導電體205a2較佳為使用以鎢、銅或鋁為主要成分的導電材料。例如，導電體205a2較佳為使用鎢。
導電體205a可以被用作第二閘極電極。在此情況下，藉由獨立地改變施加到導電體205a的電位而不使其與施加到導電體260的電位聯動，可以控制電晶體201a的臨界電壓(Vth)。尤其是，藉由對導電體205a施加負電位，可以增大電晶體201a的Vth而減少關態電流。由此，與不對導電體205a施加負電位的情況相比，在對導電體205a施加負電位的情況下，可以減少對導電體260施加的電位為0V時的汲極電流。
此外，導電體205a的電阻率考慮上述施加到導電體205a的電位設計，導電體205a的厚度根據該電阻率設定。此外，絕緣體216的厚度與導電體205a大致相同。在此，較佳為在導電體205a的設計允許的範圍內減少導電體205a及絕緣體216的厚度。藉由減少絕緣體216的厚度，可以降低含在絕緣體216中的氫等雜質的絕對量，所以可以抑制該雜質擴散到氧化物230。
絕緣體222及絕緣體224被用作閘極絕緣體。
絕緣體222較佳為具有抑制氫(例如，氫原子、氫分子等中的至少一個)的擴散的功能。此外，絕緣體222較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能。例如，與絕緣體224相比，絕緣體222較佳為具有抑制氫和氧中的一者或兩者的擴散的功能。
絕緣體222較佳為使用作為絕緣材料的包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為該絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。或者，較佳為使用包含鉿及鋯的氧化物，例如使用鉿鋯氧化物。當使用這種材料形成絕緣體222時，絕緣體222被用作抑制氧從氧化物230釋放到基板一側及氫等雜質從電晶體201a的周圍部擴散到氧化物230的層。因此，藉由設置絕緣體222，可以抑制氫等雜質擴散到電晶體201a的內側，而可以抑制在氧化物230中生成氧空位。此外，可以抑制導電體205a與絕緣體224及氧化物230所包含的氧起反應。
或者，例如也可以對上述絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔或氧化鋯。或者，也可以對上述絕緣體進行氮化處理。此外，作為絕緣體222還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽而使用。
此外，作為絕緣體222，例如也可以具有包含氧化鋁、氧化鉿、氧化鉭、氧化鋯、鉿鋯氧化物等所謂的high-k材料的絕緣體的單層結構或疊層結構。當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時降低電晶體工作時的閘極電位。此外，作為絕緣體222有時可以使用鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO 3)、 (Ba，Sr)TiO 3(BST)等介電常數高的物質。
作為與氧化物230接觸的絕緣體224，例如較佳為使用氧化矽、氧氮化矽等。
此外，絕緣體222及絕緣體224也可以分別具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料構成的疊層結構。
作為導電體242a、導電體242b及導電體260，較佳為使用不容易氧化的導電材料或者具有抑制氧擴散的功能的導電材料。作為該導電材料例如可以舉出包含氮的導電材料及包含氧的導電材料。由此，可以抑制導電體242a、導電體242b及導電體260的導電率降低。在作為導電體242a、導電體242b及導電體260使用包含金屬及氮的導電材料時，導電體242a、導電體242b及導電體260為至少包含金屬及氮的導電體。
導電體242a、242b既可具有單層結構，又可具有疊層結構。此外，導電體260既可具有單層結構，又可具有疊層結構。
圖5示出導電體242a、242b為兩層結構。此時，作為與氧化物230b接觸的層(導電體242a1及導電體242b1)較佳為使用不容易氧化的導電材料或具有抑制氧擴散的功能的導電材料。由此可以抑制導電體242a、242b的導電率降低。此外，藉由作為與氧化物230b接觸的層(導電體242a1及導電體242b1)使用容易吸取(提取)氫的材料，可以降低氧化物230的氫濃度，所以是較佳的。
此外，導電體242a2及導電體242b2的導電性較佳為比導電體242a1及導電體242b1高。例如，較佳的是，導電體242a2及導電體242b2的厚度大於導電體242a1及導電體242b1厚度。
例如，作為導電體242a1及導電體242b1可以使用氮化鉭或氮化鈦，作為導電體242a2及導電體242b2可以使用鎢。
為了抑制導電體242a、242b的導電率降低，作為氧化物230b較佳為使用CAAC-OS等具有結晶性的氧化物。尤其較佳為使用包含銦、鋅及選自鎵、鋁和錫中的一個或多個的金屬氧化物。藉由使用CAAC-OS，可以抑制導電體242a或導電體242b從氧化物230b抽出氧。此外，可以抑制導電體242a及導電體242b的導電率降低。
作為導電體242a及242b例如較佳為使用包含鉭的氮化物、包含鈦的氮化物、包含鉬的氮化物、包含鎢的氮化物、包含鉭及鋁的氮化物、包含鈦及鋁的氮化物等。在本發明的一個實施方式中，尤其較佳為採用包含鉭的氮化物。此外，例如也可以使用氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。這些材料是不容易氧化的導電材料或者即使吸收氧也維持導電性的材料，所以是較佳的。
注意，有時包含在氧化物230b等中的氫擴散到導電體242a或導電體242b。尤其是，當作為導電體242a及導電體242b使用包含鉭的氮化物時，有時包含在氧化物230b等中的氫容易擴散到導電體242a或導電體242b，有時該擴散的氫與導電體242a或導電體242b所包含的氮鍵合。也就是說，有時包含在氧化物230b等中的氫被導電體242a或導電體242b吸收。
導電體260以其頂面的高度與絕緣體254的最上部、絕緣體253的最上部及絕緣體280的頂面的高度大致一致的方式配置。
導電體260被用作電晶體201a的第一閘極電極。導電體260較佳為包括導電體260a以及配置在導電體260a上的導電體260b。例如，較佳為以包圍導電體260b的底面及側面的方式配置導電體260a。
圖5示出導電體260為兩層結構。此時，作為導電體260a較佳為使用不容易氧化的導電材料或具有抑制氧擴散的功能的導電材料。
作為導電體260a較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子、銅原子等雜質的擴散的功能的導電材料。此外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。
此外，當導電體260a具有抑制氧的擴散的功能時，可以抑制絕緣體280所包含的氧使導電體260b氧化而導致導電率的下降。作為具有抑制氧擴散的功能的導電材料，例如可以使用鈦、氮化鈦、鉭、氮化鉭、釕、氧化釕等。
此外，導電體260較佳為使用導電性高的導電體。例如，導電體260b可以使用鎢、銅或鋁為主要成分的導電材料。此外，導電體260b可以具有疊層結構，例如可以具有鈦或氮化鈦與上述導電材料的疊層結構。
此外，在電晶體201a中，以填埋形成於絕緣體280等的開口的方式自對準地形成導電體260。藉由如此形成導電體260，可以在導電體242a和導電體242b之間的區域中無需對準並確實地配置導電體260。
絕緣體266、絕緣體290、絕緣體264、絕緣體216、絕緣體280、絕緣體284、絕緣體232及絕緣體281各自的介電常數較佳為比絕緣體214低。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
例如，絕緣體266、絕緣體290、絕緣體264、絕緣體216、絕緣體280、絕緣體284、絕緣體232及絕緣體281較佳為分別包含氧化矽、氧氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽中的一個或多個。
尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。特別是，因為氧化矽、氧氮化矽、具有空孔的氧化矽等材料容易形成包含藉由加熱脫離的氧的區域，所以是較佳的。
此外，絕緣體266、絕緣體290、絕緣體264、絕緣體216、絕緣體280、絕緣體284、絕緣體232及絕緣體281的頂面也可以被平坦化。
絕緣體280中的水、氫等雜質濃度較佳為得到降低。例如，作為絕緣體280較佳為使用氧化矽、氧氮化矽等包含矽的氧化物。
注意，在絕緣體280的開口部，絕緣體280的側壁既可以大致垂直於絕緣體222的頂面，也可以為錐形形狀。藉由側壁為錐形形狀，設置在絕緣體280的開口部的絕緣體253等的覆蓋性得到提高，可以減少空洞等缺陷。
注意，在本說明書等中，錐形形狀是指組件的側面的至少一部分相對於基板面或被形成面傾斜地設置的形狀。例如，較佳為包括傾斜的側面和基板面或被形成面所形成的角度(以下，有時稱為錐角)小於90°的區域。注意，組件的側面及基板面不一定必須完全平坦，也可以是具有微小曲率的近似平面狀或具有微細凹凸的近似平面狀。
電容器101a中的導電體153及導電體160分別使用可用於導電體205、導電體242或導電體260的各種導電體形成。導電體153及導電體160較佳為分別利用ALD法或CVD法等覆蓋性良好的沉積方法沉積。
導電體153的底面接觸於導電體242b的頂面。例如，藉由作為導電體153使用與導電體242b相同的導電材料，可以降低導電體153與導電體242b的接觸電阻。例如，作為導電體153可以使用利用ALD法沉積的氮化鈦或氮化鉭。
例如，作為導電體160a可以使用利用ALD法沉積的氮化鈦，作為導電體160b可以使用利用CVD法沉積的鎢。在此，對絕緣體154的鎢的密著性充分高時，作為導電體160也可以使用利用CVD法沉積的鎢的單層結構。
電容器101a中的絕緣體154較佳為使用高介電常數(high-k)材料(相對介電常數較高的材料)。絕緣體154較佳為利用ALD法或CVD法等覆蓋性良好的沉積方法沉積。
作為高介電常數(high-k)材料的絕緣體，例如可以舉出包含選自鋁、鉿、鋯及鎵等中的一種以上的金屬元素的氧化物、氧氮化物、氮氧化物及氮化物。此外，上述氧化物、氧氮化物、氮化氧化物或氮化物也可以包含矽。此外，也可以將由上述材料構成的絕緣體疊層地使用。
例如，作為高介電常數(high-k)材料的絕緣體例如可以舉出氧化鋁、氧化鉿、氧化鋯、包含鋁及鉿的氧化物、包含鋁及鉿的氧氮化物、包含矽及鉿的氧化物、包含矽及鉿的氧氮化物、包含矽及鋯的氧化物、包含矽及鋯的氧氮化物、包含鉿及鋯的氧化物以及包含鉿及鋯的氧氮化物。藉由使用這種high-k材料，可以以能夠抑制洩漏電流的程度增厚絕緣體154，並且，也可以充分確保電容器101a的靜電電容。
此外，較佳為將由上述材料構成的絕緣體疊層地使用，較佳為使用高介電常數(high-k)材料與該高介電常數(high-k)材料相比介電強度大的材料的疊層結構。例如，作為絕緣體154可以使用以氧化鋯、氧化鋁、氧化鋯的順序依次層疊的絕緣體。此外，例如，可以使用以氧化鋯、氧化鋁、氧化鋯、氧化鋁的順序依次層疊的絕緣體。此外，例如，可以使用以鉿鋯氧化物、氧化鋁、鉿鋯氧化物、氧化鋁的順序依次層疊的絕緣膜。藉由將氧化鋁等介電強度比較大的絕緣體層疊地使用，提高介電強度，因此可以抑制電容器101a的靜電破壞。
導電體240以與絕緣體212、絕緣體214、絕緣體266、絕緣體272、絕緣體290、絕緣體262、絕緣體264、絕緣體216、絕緣體275、絕緣體280、絕緣體282、絕緣體284、絕緣體232及絕緣體281的開口部的內壁接觸的方式設置。此外，導電體240與導電體252a的頂面及側面、導電體242a的頂面及側面和導電體209的頂面接觸。
導電體240被用作電路元件諸如開關、電晶體、電容器、電感器、電阻器及二極體等、佈線、電極或者端子與電晶體201a、203a電連接的插頭或佈線。
例如，實施方式2所說明的記憶體裝置中，導電體240被用作寫入及讀出位元線。
導電體240較佳為具有導電體240a與導電體240b的疊層結構。例如，如圖5所示，導電體240可以具有導電體240a以與上述開口部的內壁接觸的方式設置並且在其內側設置導電體240b的結構。也就是說，與導電體240b相比，導電體240a在絕緣體212、絕緣體214、絕緣體266、絕緣體272、絕緣體290、絕緣體262、絕緣體264、絕緣體216、絕緣體275、絕緣體280、絕緣體282、絕緣體284、絕緣體232及絕緣體281的附近配置。此外，導電體240a接觸於導電體252a的頂面及側面、導電體242a的頂面及側面和導電體209的頂面。
作為導電體240a，較佳為使用具有抑制水、氫等雜質的透過的功能的導電材料。導電體240a例如可以具有使用鉭、氮化鉭、鈦、氮化鈦、釕及氧化釕中的一個或多個的單層結構或疊層結構。由此，可以抑制水、氫等雜質經過導電體240混入到氧化物230、220。
此外，由於導電體240還被用作佈線，所以較佳為使用導電性高的導電體。例如，導電體240b可以使用鎢、銅或鋁為主要成分的導電材料。
例如，較佳的是，作為導電體240a使用氮化鈦，作為導電體240b使用鎢。在此情況下，導電體240a為包含鈦及氮的導電體，導電體240b為包含鎢的導電體。
注意，導電體240可以具有單層結構或三層以上的疊層結構。另外，圖1等示出導電體240的頂面的高度與絕緣體281的頂面的高度一致的例子，但是導電體240的頂面的高度也可以高於絕緣體281的頂面的高度。
＜半導體裝置的剖面結構例子2＞ 參照圖7及圖8說明本發明的一個實施方式的半導體裝置的剖面結構例子。
注意，在圖7中，X方向平行於圖式中的電晶體的通道長度方向，Y方向垂直於X方向，Z方向垂直於X方向及Y方向。
另外，在圖8中，Y方向平行於圖式中的電晶體的通道寬度方向，X方向垂直於Y方向，Z方向垂直於X方向及Y方向。
圖7是圖5所示的半導體裝置的變形例子。明確而言，在圖7中，電晶體202a的通道長度長於電晶體203a的通道長度。
圖5等示出電晶體203a的通道長度與電晶體202a的通道長度相等的例子，但是不侷限於此。可以分別獨立地決定電晶體203a的通道長度與電晶體202a的通道長度。
另外，如圖7所示，電晶體202a與電容器101a也可以具有重疊部分。明確而言，電晶體202a中的導電體265b、氧化物220及導電體270b的疊層結構與電容器101a中的導電體153、絕緣體154及導電體160的疊層結構也可以具有重疊部分。
另外，圖8是圖7中的點劃線X1-X2間的Y方向的剖面圖。圖8也可以說是電晶體202a的通道寬度方向的剖面圖。另外，圖7也可以說是圖8中的點劃線X1-X2間的Y方向的剖面圖。
在圖8中，絕緣體210上設置有絕緣體212，絕緣體212上設置有絕緣體214，絕緣體214上設置有導電體265b。另外，導電體265b上設置有絕緣體272，絕緣體272上設置有絕緣體274，絕緣體274上設置有氧化物220。絕緣體274的側面以及氧化物220的頂面及側面被絕緣體243b、絕緣體244b及導電體270b覆蓋。設置在絕緣體272上的絕緣體290的開口的內部設置有絕緣體243b、絕緣體244b及導電體270b。
在此，可以說：具有被用作第一閘極電極的區域的導電體270b不僅覆蓋氧化物220的頂面，而且還覆蓋氧化物220的側面。
在本說明書等中，將至少由第一閘極電極的電場電圍繞通道形成區域的電晶體結構稱為surrounded channel(S-channel)結構。此外，本說明書等中公開的S-channel結構與Fin型結構及平面型結構不同。另一方面，可以將在本說明書等中公開的S-channel結構視為Fin型結構的一種。此外，在本說明書等中，Fin型結構是指以至少包圍通道的兩個面以上(明確而言，兩個面、三個面或四個面)的方式配置閘極電極的結構。藉由採用Fin型結構及S-channel結構，可以提高對短通道效應的耐性，換言之可以實現不容易發生短通道效應的電晶體。
藉由作為本實施方式的半導體裝置所具有的電晶體採用上述S-channel結構，可以電圍繞通道形成區域。S-channel結構是電圍繞通道形成區域的結構，所以也可以說該結構在實質上與GAA(Gate All Around：全環繞閘極)結構或LGAA(Lateral Gate All Around：橫向全環繞閘極)結構相同。藉由使電晶體具有S-channel結構、GAA結構或LGAA結構，可以將形成在氧化物與閘極絕緣體的介面或其附近的通道形成區域設置在氧化物的整個塊體。因此，可以提高流過電晶體的電流密度，所以可以期待電晶體的通態電流或電晶體的場效移動率的提高。
注意，作為圖8所示的電晶體202a示出S-channel結構的電晶體，但是本發明的一個實施方式的半導體裝置不侷限於此。例如，作為可用於本發明的一個實施方式的電晶體的結構，也可以採用選自平面型結構、Fin型結構和GAA結構中的任一個或多個。
注意，氧化物220的剖面形狀不侷限於圖8所示的結構。例如，氧化物220也可以在側面與頂面之間具有彎曲面。由此，可以提高形成在氧化物220上的膜的覆蓋性。
另外，在圖8中，絕緣體272上設置有絕緣體262，絕緣體262上設置有絕緣體216。導電體205b嵌入於設置在絕緣體262及絕緣體216中的開口，導電體205b與導電體270b電連接。另外，絕緣體216上設置有絕緣體222，絕緣體222上設置有導電體242b，導電體242b上設置有絕緣體275，絕緣體275上設置有絕緣體280，絕緣體280上設置有絕緣體282。絕緣體282上設置有導電體153，導電體153上設置有絕緣體154，絕緣體154上設置有導電體160。導電體205b與導電體242b藉由設置在絕緣體222中的開口電連接。另外，導電體242b與導電體153藉由設置在絕緣體275、絕緣體280及絕緣體282中的開口電連接。導電體160與設置於上層(第一層11_1的上層是第二層11_2)的導電體265c電連接。
＜半導體裝置的剖面結構例子3＞ 參照圖9說明本發明的一個實施方式的半導體裝置的剖面結構例子。
在圖9所示的半導體裝置中，與圖3所示的疊層結構同樣的疊層結構(相當於在實施方式2說明的存儲層60)下設置有包括電晶體300等的層(相當於在實施方式2說明的驅動電路層50)。因為圖9中的絕緣體212的上方的結構與圖3同樣，省略詳細說明。
圖9示出實施方式2說明的驅動電路層50包括的電晶體300。電晶體300設置在基板311上，並包括被用作閘極的導電體316、被用作閘極絕緣體的絕緣體315、包含基板311的一部分的半導體區域313以及被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。電晶體300可以是p通道型電晶體或n通道型電晶體。作為基板311，例如可以使用單晶矽基板。
在此，在圖9所示的電晶體300中，形成通道的半導體區域313(基板311的一部分)具有凸形狀。此外，以隔著絕緣體315覆蓋半導體區域313的側面及頂面的方式設置導電體316。此外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。此外，也可以以與凸部的上表面接觸的方式具有用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI(Silicon on Insulator)基板進行加工來形成具有凸形狀的半導體膜。
注意，圖9所示的電晶體300的結構只是一個例子，不侷限於上述結構，可以根據電路結構或驅動方法使用適當的電晶體。
在各結構體之間也可以設置有包括層間膜、佈線及插頭等的佈線層。此外，佈線層可以根據設計而設置為多個層。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
例如，在電晶體300上，作為層間膜依次層疊地設置有絕緣體320、絕緣體322、絕緣體324及絕緣體326。此外，導電體328等填埋於絕緣體320及絕緣體322中。此外，導電體330等填埋於絕緣體324及絕緣體326中。此外，導電體328及導電體330被用作連接插頭或佈線。
此外，被用作層間膜的絕緣體也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，也可以藉由利用化學機械拋光(CMP：Chemical Mechanical Polishing)法等的平坦化處理實現平坦化。
絕緣體326及導電體330上也可以設置佈線層。例如，在圖9中，絕緣體326及導電體330上依次層疊地設置有絕緣體350、絕緣體357、絕緣體210a及絕緣體210b。絕緣體350、絕緣體357、絕緣體210a及絕緣體210b中嵌入有導電體209。導電體209被用作接觸插頭或佈線。
例如，導電體240與電晶體300藉由導電體209、導電體330及導電體328等電連接。
＜半導體裝置的頂面結構例子＞ 參照圖10A及圖10B說明本發明的一個實施方式的半導體裝置的頂面結構例子。
注意，在圖10A及圖10B中，X方向平行於圖式中的電晶體的通道長度方向，Y方向平行於圖式中的電晶體的通道寬度方向，Z方向垂直於X方向及Y方向。注意，在圖10A及圖10B中，為了簡化起見，省略絕緣體等部分組件。
圖10A是第一層11_1等各層的上級的佈局圖，其示出電晶體201a、201b及電容器101a、101b等。
圖10B是第一層11_1等各層的下級的佈局圖，其示出電晶體202a、202b、203a、203b等。
圖10A及圖10B所示的各種導電體以線與間隙(line and space)圖案形成。以線/間隙=20nm/20nm設計這些導電體且兩個圖案重疊的部分的餘地為10nm，並且在加上對於不對齊的餘地5nm且以25nm×25nm設計導電體240的情況下，一個單元的面積(圖10A及圖10B中的以雙點劃線圍繞的區域的面積)為60nm×162.5nm=0.000975μm 2，單元密度為103cell/μm 2。例如，4個單元層疊(圖1中n=4)的情況下，單元密度為412cell/μm 2。
另外，在採用將重疊兩個圖案的部分的餘地設定為5nm且向Y方向引導導電體252b來供應電位的結構(就是說，不設置導電體265c的結構，參照圖2)時，一個單元的面積為50nm×135nm=0.00675μm 2，單元密度為148cell/μm 2。例如，當將單元層疊為四層時，單元密度為593cell/μm 2。
注意，在圖10A及圖10B中導電體240在俯視時的形狀為四角形，但是不侷限於此。例如，在俯視時，導電體240也可以具有圓形、橢圓等大致圓形形狀、四角形等多角形形狀、使四角形等多角形的角部帶弧形的形狀。
＜半導體裝置的構成材料＞ 以下，說明可用於半導體裝置的構成材料。注意，構成半導體裝置的各層既可具有單層結構，又可具有疊層結構。
＜＜基板＞＞ 作為形成電晶體的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。此外，作為半導體基板，例如可以舉出以矽或鍺等為材料的半導體基板、以及由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI (Silicon On Insulator：絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。此外，作為基板，例如可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。此外，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有一種或多種的元件的基板。作為設置在基板上的元件，例如可以舉出電容器、電阻器、切換元件、發光元件、記憶元件等。
＜＜絕緣體＞＞ 作為絕緣體，例如可以舉出具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物、金屬氮氧化物等。
例如，當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。另一方面，藉由將相對介電常數較低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。
作為相對介電常數較高的絕緣體，例如可以舉出氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。
作為相對介電常數較低的絕緣體，例如可以舉出氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。
此外，藉由使用具有抑制氫等雜質及氧的透過的功能的絕緣體圍繞使用金屬氧化物的電晶體，可以使電晶體的電特性穩定。作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭中的一種或多種的絕緣體的單層或疊層。明確而言，作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以舉出氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等金屬氧化物、氮化鋁、氮氧化矽、氮化矽等金屬氮化物。
此外，被用作閘極絕緣體的絕緣體較佳為具有包含藉由加熱脫離的氧的區域的絕緣體。例如，藉由採用具有包含藉由加熱脫離的氧的區域的氧化矽或者氧氮化矽接觸於氧化物220或氧化物230的結構，可以填補氧化物220或氧化物230所包含的氧空位。
＜＜導電體＞＞ 作為導電體，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。作為導電體，例如可以舉出氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。此外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
在使用疊層結構的導電體的情況下，例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構、組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構或者組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將氧化物用於電晶體的通道形成區域的情況下，作為被用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
尤其是，作為被用作閘極電極的導電體，較佳為使用包含含在被形成通道的金屬氧化物中的金屬元素及氧的導電材料。此外，也可以使用包含上述金屬元素及氮的導電材料。例如，可以使用氮化鈦、氮化鉭等包含氮的導電材料。此外，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物中的一個或多個。此外，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲被形成通道的金屬氧化物所包含的氫。或者，有時可以俘獲從外方的絕緣體等混入的氫。
＜＜金屬氧化物＞＞ 作為氧化物220、230，較佳為各自使用被用作半導體的金屬氧化物(氧化物半導體)。下面，對可用於根據本發明的一個實施方式的氧化物220、230的金屬氧化物進行說明。
金屬氧化物較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。此外，除此之外，較佳為還包含鋁、鎵、釔、錫等。此外，也可以包含選自硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂及鈷等中的一種或多種。
在此考慮金屬氧化物為包含銦、元素M及鋅的In-M-Zn氧化物的情況。注意，元素M為鋁、鎵、釔或錫。作為可以應用於元素M的其他元素，有硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂、鈷等。注意，作為元素M有時也可以組合多個上述元素。尤其是，元素M較佳為選自鎵、鋁、釔和錫中的一種或多種。
尤其是，作為電晶體的半導體層，較佳為使用包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物(也記載為In-Ga-Zn氧化物、IGZO)。或者，作為電晶體的半導體層，也可以使用包含銦(In)、鋁(Al)及鋅(Zn)的氧化物(也記載為IAZO)。或者，作為半導體層，也可以使用包含銦(In)、鋁(Al)、鎵(Ga)及鋅(Zn)的氧化物(IAGZO或IGAZO)。
此外，在本說明書等中，有時將包含氮的金屬氧化物稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
以下，作為金屬氧化物的一個例子說明In-Ga-Zn氧化物。
作為氧化物半導體的結晶結構，可以舉出非晶(包括completely amorphous)、CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)、CAC(cloud-aligned composite)、單晶(single crystal)及多晶(poly crystal)等。
此外，在著眼於氧化物半導體的結構的情況下，有時氧化物半導體的分類與上述不同。例如，氧化物半導體可以分類為單晶氧化物半導體和除此之外的非單晶氧化物半導體。作為非單晶氧化物半導體，例如可以舉出上述CAAC-OS及nc-OS。此外，在非單晶氧化物半導體中包含多晶氧化物半導體、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
在此，對上述CAAC-OS、nc-OS及a-like OS的詳細內容進行說明。
[CAAC-OS] CAAC-OS是包括多個結晶區域的氧化物半導體，該多個結晶區域的c軸配向於特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法線方向、或者CAAC-OS膜的表面的法線方向。此外，結晶區域是具有原子排列的週期性的區域。注意，在將原子排列看作晶格排列時結晶區域也是晶格排列一致的區域。再者，CAAC-OS具有在a-b面方向上多個結晶區域連接的區域，有時該區域具有畸變。此外，畸變是指在多個結晶區域連接的區域中，晶格排列一致的區域和其他晶格排列一致的區域之間的晶格排列的方向變化的部分。換言之，CAAC-OS是指c軸配向並在a-b面方向上沒有明顯的配向的氧化物半導體。
此外，上述多個結晶區域的每一個由一個或多個微小結晶(最大徑小於10nm的結晶)構成。在結晶區域由一個微小結晶構成的情況下，該結晶區域的最大徑小於10nm。此外，在結晶區域由多個微小結晶構成的情況下，有時該結晶區域的最大徑為幾十nm左右。
CAAC-OS是結晶性高且確認不到明確的晶界的氧化物半導體。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質、缺陷(氧空位等)少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。此外，CAAC-OS對製程中的高溫度(所謂熱積存：thermal budget)也很穩定。由此，藉由在OS電晶體中使用CAAC-OS，可以擴大製程的彈性。
[nc-OS] 在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。換言之，nc-OS具有微小的結晶。此外，例如，該微小的結晶的尺寸為1nm以上且10nm以下，尤其為1nm以上且3nm以下，將該微小的結晶稱為奈米晶。此外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
[a-like OS] a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。此外，a-like OS的膜中的氫濃度比nc-OS及CAAC-OS的膜中的氫濃度高。
接著，說明上述的CAC-OS的詳細內容。此外，CAC-OS與材料構成有關。
[CAC-OS] CAC-OS例如是指包含在金屬氧化物中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且3nm以下或近似的尺寸。注意，在下面也將在金屬氧化物中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克狀或補丁(patch)狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分開為第一區域與第二區域而成為馬賽克狀且該第一區域分佈於膜中的結構(下面也稱為雲狀)。就是說，CAC-OS是指具有該第一區域和該第二區域混合的結構的複合金屬氧化物。
此外，In-Ga-Zn氧化物中的CAC-OS是指如下構成：在包含In、Ga、Zn及O的材料構成中，部分主要成分為In的區域(第一區域)與部分主要成分為Ga的區域(第二區域)無規律地以馬賽克狀存在。因此，可推測，CAC-OS具有金屬元素不均勻地分佈的結構。
CAC-OS例如可以藉由在對基板不進行加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下，作為沉積氣體，可以使用選自惰性氣體(典型的是氬)、氧氣體和氮氣體中的任一種或多種。此外，沉積時的沉積氣體的總流量中的氧氣體的流量比越低越好。例如，使沉積時的沉積氣體的總流量中的氧氣體的流量比為0%以上且低於30%，較佳為0%以上且10%以下。
在此，第一區域是具有比第二區域高的導電性的區域。就是說，當載子流過第一區域時，呈現作為金屬氧化物的導電性。因此，當第一區域以雲狀分佈在金屬氧化物中時，可以實現高場效移動率(μ)。
另一方面，第二區域是具有比第一區域高的絕緣性的區域。就是說，當第二區域分佈在金屬氧化物中時，可以抑制洩漏電流。
由此，在將CAC-OS用於電晶體的情況下，藉由起因於第一區域的導電性和起因於第二區域的絕緣性的互補作用，可以使CAC-OS具有開關功能(控制開啟/關閉的功能)。換言之，在CAC-OS的材料的一部分中具有導電性的功能且在另一部分中具有絕緣性的功能，在材料的整體中具有半導體的功能。藉由使導電性的功能和絕緣性的功能分離，可以最大限度地提高各功能。因此，藉由將CAC-OS用於電晶體，可以實現大通態電流(I on)、高場效移動率(μ)及良好的切換工作。
此外，使用CAC-OS的電晶體具有高可靠性。因此，CAC-OS最適合於顯示裝置等各種半導體裝置。
氧化物半導體具有各種結構及各種特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、CAC-OS、nc-OS、CAAC-OS中的兩種以上。
＜＜其他半導體材料＞＞ 作為電晶體的半導體層中，也可以使用具有能帶間隙的半導體材料(不是零能帶間隙半導體的半導體材料)。例如，也可以使用矽等單個元素的半導體、砷化鎵等化合物半導體。
此外，作為電晶體的半導體層例如較佳為使用被用作半導體的過渡金屬硫族化物。作為能夠被用作電晶體的半導體層的過渡金屬硫族化物，具體地可以舉出硫化鉬(典型的是MoS 2)、硒化鉬(典型的是MoSe 2)、碲化鉬(典型的是MoTe 2)、硫化鎢(典型的是WS 2)、硒化鎢(典型的是WSe 2)、碲化鎢(典型的是WTe 2)、硫化鉿(典型的是HfS 2)、硒化鉿(典型的是HfSe 2)、硫化鋯(典型的是ZrS 2)、硒化鋯(典型的是ZrSe 2)等。藉由將上述過渡金屬硫族化物用於電晶體的半導體層，可以提供通態電流大的半導體裝置。
＜半導體裝置的製造方法例子＞ 使用圖11至圖15說明本發明的一個實施方式的半導體裝置的製造方法例子。在此，以製造圖1所示的半導體裝置的情況為例進行說明。
以下，用來形成絕緣體的絕緣材料、用來形成導電體的導電材料或用來形成半導體的半導體材料可以適當地使用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、ALD法等進行沉積。
作為濺射法，可以舉出將高頻電源用於濺射用電源的RF濺射法、利用直流電源的DC濺射法、以脈衝方式改變施加到電極的電壓的脈衝DC濺射法。RF濺射法主要在沉積絕緣膜時使用，DC濺射法主要在沉積金屬導電膜時使用。此外，脈衝DC濺射法主要在利用反應性濺射法沉積氧化物、氮化物、碳化物等化合物時使用。
注意，CVD法可以分為利用電漿的電漿增強CVD(PECVD)法、利用熱的熱CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，可以根據使用的源氣體分類為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。此外，因為在熱CVD法中不使用電漿，所以能夠減少對被處理物造成的電漿損傷。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生上述電漿損傷，所以能夠提高半導體裝置的良率。此外，在熱CVD法中，不產生沉積時的電漿損傷，因此能夠得到缺陷較少的膜。
作為ALD法，採用只利用熱能使前驅物及反應物起反應的熱ALD法、使用收到電漿激發的反應物的PEALD法等。
CVD法及ALD法不同於從靶材等中被釋放的粒子沉積的濺射法。因此，CVD法及ALD法是不易受被處理物的形狀的影響而具有良好的步階覆蓋性的沉積方法。尤其是，ALD法具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於覆蓋縱橫比高的開口部的表面的情況等。但是，ALD法的沉積速率比較慢，所以有時較佳為與沉積速率快的CVD法等其他沉積方法組合而使用。
此外，當使用CVD法時，可以藉由調整源氣體的流量比形成任意組成的膜。例如，當使用CVD法時，可以藉由在沉積膜的同時改變源氣體的流量比來沉積其組成連續變化的膜。當在改變源氣體的流量比的同時沉積膜時，因為不需要傳送或調整壓力所需的時間，所以與使用多個沉積室進行沉積的情況相比可以縮短沉積時間。因此，有時可以提高半導體裝置的生產率。
當使用ALD法時，藉由同時導入不同的多種前驅物，可以沉積任意組成的膜。或者，在導入不同的多種前驅物時，藉由控制各前驅物的循環次數可以沉積任意組成的膜。
首先，準備基板(未圖示)，在該基板上形成絕緣體210及導電體209。接著，在絕緣體210上及導電體209上沉積絕緣體212，在絕緣體212上沉積絕緣體214，在絕緣體214上沉積絕緣體266(圖11A)。
絕緣體212、絕緣體214及絕緣體266各自較佳為使用濺射法沉積。藉由使用不需要利用包含氫的分子作為沉積氣體的濺射法，可以降低絕緣體212中、絕緣體214中或絕緣體266中的氫濃度。注意，絕緣體212、絕緣體214及絕緣體266各自的沉積方法不侷限於濺射法，也可以使用CVD法、MBE法、PLD法、ALD法等。
在本實施方式中，作為絕緣體212在含氮氣體氛圍下使用矽靶材藉由脈衝DC濺射法沉積氮化矽。藉由使用脈衝DC濺射法，可以抑制因靶材表面的電弧(arcing)而發生的微粒，所以可以使厚度更均勻。此外，藉由使用脈衝電壓，與高頻電壓相比可以使放電時的上升或下降急劇。由此，可以更高效地對電極供應功率而提高濺射速率及膜品質。
此外，藉由使用如氮化矽等不容易使水、氫等雜質透過的絕緣體，可以抑制絕緣體212的下方的層所包含的水、氫等雜質擴散。此外，藉由作為絕緣體212使用氮化矽等不容易使銅透過的絕緣體，即使作為絕緣體212的下方的層(未圖示)的導電體使用銅等容易擴散的金屬，也可以抑制該金屬藉由絕緣體212向上方擴散。
在本實施方式中，作為絕緣體214在含氧氣體氛圍下使用鋁靶材藉由脈衝DC濺射法沉積氧化鋁。藉由使用脈衝DC濺射法，可以使厚度更均勻而提高濺射速率及膜品質。在此，也可以對基板施加RF(Radio Frequency：射頻)功率。可以根據對基板施加的RF功率的大小控制注入到絕緣體214的下層中的氧量。作為RF功率，例如設定為0W/cm 2以上且1.86W/cm 2以下。換言之，可以使用形成絕緣體214時的RF功率使氧量改變為適合於電晶體的特性的量而注入。因此，可以注入適合於提高電晶體的可靠性的量的氧。另外，RF的頻率較佳為10MHz以上。典型的是13.56MHz。RF的頻率越高，越可以減少對基板造成的損傷。
作為絕緣體214，較佳為使用俘獲並固定氫的性能高的具有非晶結構的金屬氧化物，例如氧化鋁。由此，可以俘獲或固定包含在絕緣體266等中的氫以防止該氫擴散到氧化物220。尤其是，絕緣體214特別較佳為使用具有非晶結構的氧化鋁或非晶結構的氧化鋁，因為有時能夠更有效地俘獲或固定氫。由此，可以製造特性良好且可靠性高的電晶體及半導體裝置。
在本實施方式中，作為絕緣體266在包含氧氣體氛圍下使用矽靶材藉由脈衝DC濺射法沉積氧化矽。藉由使用脈衝DC濺射法，可以使厚度更均勻而提高濺射速率及膜品質。
絕緣體212、絕緣體214及絕緣體266較佳為以不暴露於大氣的方式連續地沉積。例如，較佳為使用多室方式的沉積裝置。由此，可以降低膜中的氫而沉積絕緣體212、絕緣體214及絕緣體266，並且可以降低在各沉積製程之間氫混入膜中。
接著，在絕緣體266中形成到達絕緣體214的開口。在形成該開口時也可以使用濕蝕刻，但是為了進行微型加工較佳為使用乾蝕刻。另外，作為絕緣體214，較佳為選擇在對絕緣體266進行蝕刻以形成槽時被用作蝕刻停止膜的絕緣體。例如，當作為形成槽的絕緣體266使用氧化矽或氧氮化矽時，絕緣體214較佳為使用氮化矽、氧化鋁或氧化鉿。
作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以採用對平行平板型電極中的一方施加高頻電壓的結構。或者，也可以採用對平行平板型電極中的一方施加不同的多個高頻電壓的結構。或者，也可以採用對平行平板型電極的各個施加頻率相同的高頻電壓的結構。或者，也可以採用對平行平板型電極的各個施加頻率不同的高頻電壓的結構。或者，也可以利用具有高密度電漿源的乾蝕刻裝置。例如，作為具有高密度電漿源的乾蝕刻裝置，可以使用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。
在形成開口之後，沉積成為導電體265a1、265b1、265c1的導電膜(圖11A)。成為導電體265a1、265b1、265c1的導電膜較佳為包括具有抑制氧的透過的功能的導電體。例如，該導電膜較佳為使用氮化鉭、氮化鎢和氮化鈦中的一個或多個。此外，該導電膜可以使用具有抑制氧透過的功能的導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。成為導電體265a1、265b1、265c1的導電膜例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。
在本實施方式中，作為成為導電體265a1、265b1、265c1的導電膜沉積氮化鈦。藉由作為導電體265a、265b、265c的下層使用上述金屬氮化物，可以抑制由於絕緣體266等而導電體265a2、265b2、265c2被氧化。此外，即使作為導電體265a2、265b2、265c2使用銅等容易擴散的金屬，也可以防止該金屬從導電體265a1、265b1、265c1向外方擴散。
接著，沉積成為導電體265a2、265b2、265c2的導電膜。成為導電體265a2、265b2、265c2的導電膜例如較佳為使用鉭、鎢、鈦、鉬、鋁、銅以及鉬鎢合金中的一個或多個。該導電膜例如可以使用電鍍法、濺射法、CVD法、MBE法、PLD法或ALD法沉積。在本實施方式中，作為成為導電體265a2、265b2、265c2的導電膜沉積鎢。
接著，藉由CMP處理去除成為導電體265a1 、265b1、265c1的導電膜及成為導電體265a2、265b2、265c2的導電膜的一部分而使絕緣體266露出。其結果是，只在絕緣體266的開口部中殘留導電體265a1、265b1、265c1及導電體265a2、265b2、265c2(圖11A)。此外，有時藉由該CMP處理絕緣體266的一部分被去除。
接著，在絕緣體266及導電體265a、265b、265c上沉積絕緣體272(圖11A)。
作為絕緣體272較佳為沉積包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，例如較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。或者，較佳為使用鉿鋯氧化物。包含鋁和鉿中的一者或兩者的氧化物的絕緣體對氧、氫及水具有阻擋性。當絕緣體272對氫及水具有阻擋性時，可以抑制電晶體的周圍的結構體所包含的氫及水藉由絕緣體272擴散到電晶體的內側，從而可以抑制氧化物220中的氧空位的生成。
此外，絕緣體272可以為包含鋁和鉿中的一者或兩者的氧化物的絕緣體以及氧化矽、氧氮化矽、氮化矽或氮氧化矽的疊層膜。
絕緣體272例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。在本實施方式中，作為絕緣體272利用ALD法沉積氧化鉿。此外，作為絕緣體272也可以使用利用PEALD法沉積的氮化矽及利用ALD法沉積的氧化鉿的疊層體。
接著，較佳為進行熱處理。熱處理的溫度較佳為250℃以上且650℃以下，更佳為300℃以上且500℃以下，進一步較佳為320℃以上且450℃以下。熱處理在氮氣體或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。例如，當在氮氣體和氧氣體的混合氛圍下進行熱處理時，將氧氣體的比例較佳為設為20%左右。熱處理也可以在減壓狀態下進行。或者，熱處理也可以在氮氣體或惰性氣體氛圍下進行，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行熱處理。
此外，在上述熱處理中使用的氣體較佳為被高度純化。例如，在上述熱處理中使用的氣體所包含的水分量較佳為1ppb以下，更佳為0.1ppb以下，進一步較佳為0.05ppb以下。藉由使用高度純化了的氣體進行熱處理，可以儘可能地防止水分等被絕緣體272等吸收。
在本實施方式中，作為熱處理在沉積絕緣體272後以氮氣體與氧氣體的流量比為4:1且400℃的溫度進行1小時的處理。藉由進行該熱處理，可以去除絕緣體272所包含的水、氫等雜質。此外，在作為絕緣體272使用含鉿氧化物時，有時藉由進行該熱處理絕緣體272的一部分被晶化。此外，也可以在沉積絕緣體274之後等的時機進行熱處理。
接著，在絕緣體272上沉積絕緣膜274f(圖11A)。
絕緣膜274f例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。在本實施方式中，作為絕緣膜274f利用濺射法沉積氧化矽。藉由使用不需要利用包含氫的分子作為沉積氣體的濺射法，可以降低絕緣膜274f中的氫濃度。絕緣膜274f在後面製程中與氧化物220a接觸，所以如此那樣氫濃度得到降低是較佳的。
接著，在絕緣膜274f上沉積氧化膜220af，在氧化膜220af上沉積氧化膜220bf(圖11A)。較佳為在不暴露於大氣環境的情況下連續地沉積氧化膜220af及氧化膜220bf。藉由不暴露於大氣而沉積氧化膜，由於可以防止來自大氣環境的雜質或水分附著於氧化膜220af及氧化膜220bf上，所以可以保持氧化膜220af與氧化膜220bf的介面附近的清潔。
例如，氧化膜220af及氧化膜220bf各自可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。在本實施方式中，作為氧化膜220af及氧化膜220bf的沉積方法利用濺射法。
例如，在利用濺射法沉積氧化膜220af以及氧化膜220bf的情況下，作為濺射氣體使用氧或者氧和稀有氣體的混合氣體。藉由提高濺射氣體所包含的氧的比例，可以增加沉積的氧化膜中的過量氧。此外，在利用濺射法沉積上述氧化膜的情況下，可以使用In-M-Zn氧化物靶材等。
尤其是，在沉積氧化膜220af時，有時濺射氣體所包含的氧的一部分供應給絕緣膜274f。因此，該濺射氣體所包含的氧的比例較佳為70%以上，更佳為80%以上，進一步較佳為100%。
在利用濺射法形成氧化膜220bf的情況下，當在濺射氣體所包含的氧的比例設定為超過30%且100%以下，較佳為70%以上且100%以下的條件下進行沉積時，形成氧過剩型氧化物半導體。將氧過剩型氧化物半導體用於通道形成區域的電晶體可以得到比較高的可靠性。注意，本發明的一個實施方式不侷限於此。在利用濺射法形成氧化膜220bf的情況下，當在濺射氣體所包含的氧的比例設定為1%以上且30%以下，較佳為5%以上且20%以下的條件下進行沉積時，形成氧缺乏型氧化物半導體。將氧缺乏型氧化物半導體用於通道形成區域的電晶體可以具有較高的場效移動率。此外，藉由在加熱基板的同時沉積膜，可以提高該氧化膜的結晶性。
在本實施方式中，利用濺射法使用In:Ga:Zn =1:3:4[原子個數比]的氧化物靶材沉積氧化膜220af。此外，利用濺射法使用In:Ga:Zn=4:2:4.1[原子個數比]的氧化物靶材、In:Ga:Zn=1:1:1[原子個數比]的氧化物靶材、In:Ga:Zn=1:1:1.2[原子個數比]的氧化物靶材或者In:Ga:Zn =1:1:2[原子個數比]的氧化物靶材沉積氧化膜220bf。各氧化膜較佳為根據氧化物220a及氧化物220b所需的特性適當地選擇沉積條件及原子個數比來形成。
注意，較佳為藉由濺射法以不暴露於大氣的方式沉積絕緣膜274f、氧化膜220af及氧化膜220bf。例如，較佳為使用多室方式的沉積裝置。由此，可以降低各沉積製程之間氫進入絕緣膜274f、氧化膜220af及氧化膜220bf。
氧化膜220af及氧化膜220bf也可以利用ALD法沉積。藉由利用ALD法沉積氧化膜220af及氧化膜220bf，對縱橫比大的槽或開口部也可以形成厚度均勻的膜。此外，藉由利用PEALD法，與熱ALD法相比可以以更低的溫度形成氧化膜220af及氧化膜220bf。
接著，較佳為進行熱處理。熱處理在氧化膜220af及氧化膜220bf中不發生多晶化的溫度範圍內進行即可。熱處理的溫度較佳為100℃以上、250℃以上或350℃以上且650℃以下、600℃以下或550℃以下。
注意，作為熱處理的氛圍，可以舉出與適用於絕緣體272的沉積後進行的熱處理的氛圍同樣的氛圍。
此外，與在絕緣體272的沉積之後進行的熱處理同樣地，熱處理中使用的氣體較佳為被高度純化。藉由使用高度純化了的氣體進行熱處理，可以儘可能地防止水分等被氧化膜220af及氧化膜220bf等吸收。
在本實施方式中，作為熱處理，在氮氣體與氧氣體的流量比為4:1且400℃的溫度的條件下進行1小時的處理。藉由這樣的包含氧氣體的熱處理可以減少氧化膜220af及氧化膜220bf中的碳、水、氫等雜質。藉由如此減少膜中的雜質，氧化膜220bf的結晶性得到提高，可以實現密度更高的緻密結構。因此，可以增大氧化膜220af及氧化膜220bf中的結晶區域，可以降低氧化膜220af及氧化膜220bf中的結晶區域的面內不均勻。因此，可以降低電晶體的電特性的面內不均勻。
另外，藉由進行熱處理，絕緣體266、絕緣膜274f、氧化膜220af和氧化膜220bf中的氫轉移到絕緣體272而被絕緣體272吸收。換言之，絕緣體266、絕緣膜274f、氧化膜220af和氧化膜220bf中的氫擴散到絕緣體272。因此，雖然絕緣體272的氫濃度增高，但絕緣體266、絕緣膜274f、氧化膜220af和氧化膜220bf中的氫濃度都降低。
尤其是，絕緣膜274f(後面的絕緣體274)被用作電晶體202a、203a的閘極絕緣體，氧化膜220af及氧化膜220bf(後面的氧化物220a及氧化物220b)被用作電晶體202a、203a的通道形成區域。包括氫濃度降低了的絕緣膜274f、氧化膜220af及氧化膜220bf的電晶體202a、203a具有優異可靠性，所以是較佳的。
接著，利用光微影法將絕緣膜274f、氧化膜220af及氧化膜220bf加工為島狀，而形成絕緣體274、氧化物220a及氧化物220b(圖11B)。
在此，絕緣體274、氧化物220a及氧化物220b以其中至少一部分重疊於導電體265a、265b的方式形成。此外，絕緣體274、氧化物220a及氧化物220b以不重疊於導電體265c的方式形成。
另外，如圖11B所示，絕緣體274、氧化物220a及氧化物220b的側面形狀也可以為錐形形狀。絕緣體274、氧化物220a及氧化物220b的側面的錐角例如也可以為60°以上且小於90°。藉由側面具有這樣的錐形形狀，以後的製程中的絕緣體276等的覆蓋性得到提高，可以減少空洞等缺陷。
但是，不侷限於此，也可以採用絕緣體274、氧化物220a及氧化物220b的側面大致垂直於絕緣體272的頂面的結構。藉由採用這樣的結構，在設置多個電晶體時可以實現小面積化及高密度化。
上述加工可以使用乾蝕刻法或濕蝕刻法。利用乾蝕刻法的加工適合於微型加工。此外，絕緣膜274f、氧化膜220af及氧化膜220bf的加工也可以以互不相同的條件進行。
注意，在光微影法中，首先藉由遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，可以藉由該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，可以使用KrF準分子雷射、ArF準分子雷射、EUV (Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。此外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時，不需要遮罩。此外，藉由進行灰化處理等乾蝕刻處理、進行濕蝕刻處理、在進行乾蝕刻處理之後進行濕蝕刻處理或者在進行濕蝕刻處理之後進行乾蝕刻處理，可以去除光阻遮罩。
再者，也可以在光阻遮罩下使用由絕緣體或導電體構成的硬遮罩。當使用硬遮罩時，可以在氧化膜220bf上形成成為硬遮罩材料的絕緣膜或導電膜且在其上形成光阻遮罩，然後對硬遮罩材料進行蝕刻來形成所希望的形狀的硬遮罩。對氧化膜220bf等進行的蝕刻既可以在去除光阻遮罩後進行，又可以不去除光阻遮罩進行。在採用後者的情況下，進行蝕刻時有時光阻遮罩消失。可以在氧化膜220bf等的蝕刻之後，藉由蝕刻去除硬遮罩。另一方面，在硬遮罩材料沒有影響到後製程或者可以在後製程中使用的情況下，不一定需要去除硬遮罩。
接著，利用光微影法對絕緣體272進行加工而使導電體265c的頂面露出(圖11C)。
上述加工可以使用乾蝕刻法或濕蝕刻法。
接著，在絕緣體272上、導電體265c上及氧化物220b上沉積成為導電體252_1的導電膜，在該導電膜上沉積成為導電體252_2的導電膜(圖11D)。
例如，成為導電體252_1的導電膜及成為導電體252_2的導電膜可以分別利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。
在本實施方式中，作為成為導電體252_1的導電膜利用濺射法沉積氮化鉭，作為成為導電體252_2的導電膜沉積鎢。此外，在沉積成為導電體252_1的導電膜之前也可以進行熱處理。該熱處理也可以在減壓下進行，並其中以不暴露於大氣的方式連續地沉積成為導電體252_1的導電膜。藉由進行這種處理，可以去除附著於氧化物220b的表面的水分及氫，而且減少氧化物220a、氧化物220b中的水分濃度及氫濃度。熱處理的溫度較佳為100℃以上且400℃以下。在本實施方式中，將熱處理的溫度設定為200℃。
接著，利用光微影法對成為導電體252_1的導電膜及成為導電體252_2的導電膜進行加工，而形成島狀的導電體252_1及導電體252_2(圖11D)。注意，圖11D所示的兩個導電體252_1既可以分別設置為島狀，又可以為在與導電體209重疊的位置具有開口的一個島狀的膜。同樣地，圖11D所示的兩個導電體252_2既可以分別設置為島狀，又可以為在與導電體209重疊的位置具有開口的一個島狀的膜。
在此，以至少一部分與導電體265a、265b、265c重疊的方式形成導電體252_1及導電體252_2。此外，藉由形成導電體252_1及導電體252_2，絕緣體272的與導電體209重疊的區域的一部分被露出。
上述加工可以利用乾蝕刻法或濕蝕刻法。另外，成為導電體252_1的導電膜及成為導電體252_2的導電膜的加工可以在各自不同的條件下進行。
接著，以覆蓋絕緣體274、氧化物220a、氧化物220b、導電體252_1及導電體252_2的方式沉積絕緣體276，在絕緣體276上沉積絕緣體290。然後，利用光微影法，對導電體252_1、導電體252_2、絕緣體276及絕緣體290進行加工，形成到達氧化物220b的開口(圖12A)。
在此，絕緣體276較佳為與絕緣體272的頂面及絕緣體274的側面接觸。
作為絕緣體290，較佳為藉由形成成為絕緣體290的絕緣膜而對該絕緣膜進行CMP處理，形成其頂面平坦的絕緣體。此外，也可以在絕緣體290上例如藉由濺射法沉積氮化矽，直到該氮化矽到達絕緣體290為止進行CMP處理。
到達氧化物220b的開口設置在如下兩個區域，即氧化物220b與導電體265a重疊的區域以及氧化物220b與導電體265b重疊的區域。
例如，絕緣體276及絕緣體290各自可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。
絕緣體276較佳為使用抑制氧透過的功能的絕緣體。例如，作為絕緣體276較佳為利用ALD法沉積氮化矽。此外，作為絕緣體276較佳為利用濺射法沉積氧化鋁且在其上利用PEALD法沉積氮化矽。在絕緣體276具有這種疊層結構時，可以實現抑制水、氫等雜質及氧的擴散的功能得到提高。
如此，可以由具有抑制氧擴散的功能的絕緣體276覆蓋氧化物220a、氧化物220b、導電體252_1及導電體252_2。由此，可以抑制在後面製程中氧從絕緣體290等直接擴散到絕緣體274、氧化物220a、氧化物220b、導電體252_1及導電體252_2中。
例如，作為絕緣體290較佳為利用濺射法沉積氧化矽。藉由在含氧氛圍下使用濺射法沉積成為絕緣體290的絕緣膜，可以形成包含過量氧的絕緣體290。藉由使用不需要利用包含氫的分子作為沉積氣體的濺射法，可以降低絕緣體290中的氫濃度。此外，在沉積該絕緣膜之前也可以進行熱處理。該熱處理也可以在減壓下進行，並其中以不暴露於大氣的方式連續地沉積該絕緣膜。藉由進行這種處理，可以去除附著於絕緣體276的表面等的水分及氫，而且減少氧化物220a、氧化物220b及絕緣體274中的水分濃度及氫濃度。該熱處理可以採用上述熱處理的條件。
上述加工可以利用乾蝕刻法或濕蝕刻法。此外，導電體252_1、導電體252_2、絕緣體276及絕緣體290也可以在分別不同的條件下進行加工。
藉由該加工，導電體252_1被分割為各自島狀的導電體252a1、252b1、252c1。同樣地，導電體252_2被分割為各自島狀的導電體252a2、252b2、252c2。注意，圖12A所示的兩個導電體252a1既可以分別設置為島狀，又可以為在與導電體209重疊的位置具有開口的一個島狀的膜。同樣地，圖12A所示的兩個導電體252a2既可以分別設置為島狀，又可以為在與導電體209重疊的位置具有開口的一個島狀的膜。
藉由上述蝕刻處理，有時發生如下：雜質附著於氧化物220a的側面、氧化物220b的頂面及側面、導電體252a、252b、252c的側面、絕緣體276的側面以及絕緣體290的側面等；或者該雜質擴散到它們的內部。可以進行去除這些雜質的製程。另外，有時因上述乾蝕刻在氧化物220b的表面上形成損傷區域。可以去除這樣的損傷區域。作為該雜質，例如可以舉出起因於如下成分的雜質：絕緣體290、絕緣體276、導電體252a、252b、252c所包含的成分；包含於形成上述開口時使用的裝置的構件中的成分；以及用於蝕刻的氣體或液體所包含的成分。作為該雜質，例如可以舉出鉿、鋁、矽、鉭、氟、氯等。
尤其是，鋁、矽等雜質有時降低氧化物220b的結晶性。因此，在氧化物220b表面及其附近，較佳為去除鋁或矽等雜質。此外，較佳為降低該雜質濃度。例如，氧化物220b表面及其附近的鋁原子的濃度較佳為5.0原子%以下，更佳為2.0原子%以下，更佳為1.5原子%以下，進一步較佳為1.0原子%以下，尤其較佳為小於0.3原子%。
由於鋁或矽等雜質，在氧化物220b中的結晶性低的區域，結晶結構的緻密度降低，所以產生大量V OH而電晶體容易被常開啟化。由此，較佳為減少或去除氧化物220b中的結晶性低的區域。
相對於此，氧化物220b較佳為具有層狀的CAAC結構。尤其是，較佳為氧化物220b的汲極的下端部也具有CAAC結構。在此，在電晶體中，導電體252a、導電體252b或導電體252c及其附近被用作汲極。換言之，導電體252a、導電體252b或導電體252c的下端部附近的氧化物220b較佳為具有CAAC結構。如此，藉由去除對汲極耐壓帶來顯著影響的汲極端部中的氧化物220b的結晶性低的區域而使其具有CAAC結構，可以進一步抑制電晶體的電特性的變動。此外，可以提高電晶體的可靠性。
為了去除在上述蝕刻製程中附著於氧化物220b表面的雜質等，進行洗滌處理。作為洗滌方法，有使用洗滌液等的濕式洗滌(也可以稱為濕蝕刻處理)、使用電漿的電漿處理、使用熱處理的洗滌等，也可以適當地組合上述洗滌。注意，藉由進行該洗滌處理有時上述槽部變深。
作為濕式洗滌，可以使用用碳酸水或純水稀釋氨水、草酸、磷酸或氫氟酸中的一個或多個而成的水溶液、純水或碳酸水等進行。或者，可以使用上述水溶液、純水或碳酸水進行超聲波洗滌。此外，也可以適當地組合上述洗滌。
注意，在本說明書等中，有時將用純水稀釋氟化氫酸的水溶液稱為稀氟化氫酸且將用純水稀釋氨水的水溶液稱為稀氨水。此外，該水溶液的濃度、溫度等可以根據要去除的雜質、被洗滌的半導體裝置的結構等適當地調整。稀氨水的氨濃度較佳為設定為0.01%以上且5%以下，更佳為設定為0.1%以上且0.5%以下。此外，稀氟化氫酸的氟化氫濃度較佳為設定為0.01ppm以上且100ppm以下，更佳為設定為0.1ppm以上且10ppm以下。
此外，作為超聲波洗滌較佳為使用200kHz以上的頻率，更佳為900kHz以上的頻率。藉由使用該頻率，可以降低對氧化物220b等造成的損傷。
此外，可以多次進行上述洗滌處理，也可以按每個洗滌處理改變洗滌液。例如，也可以作為第一洗滌處理進行使用稀氟化氫酸或稀氨水的處理，作為第二洗滌處理進行使用純水或碳酸水的處理。
作為上述洗滌處理，在本實施方式中，使用稀氨水進行濕式洗滌。藉由進行該洗滌處理，可以去除附著於氧化物220a、氧化物220b等的表面或者擴散到其內部的雜質。並且，可以提高氧化物220b的結晶性。
也可以在上述蝕刻或上述洗滌後進行熱處理。熱處理的溫度較佳為100℃以上、250℃以上或350℃以上且650℃以下、600℃以下、550℃以下或400℃以下。熱處理在氮氣體、惰性氣體或包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。例如，熱處理較佳為在氧氛圍下進行。由此，對氧化物220a及氧化物220b供應氧，從而可以減少氧空位。此外，藉由進行上述熱處理，可以提高氧化物220b的結晶性。再者，氧化物220a及氧化物220b中殘留的氫與被供給的氧發生反應而可以將該氫以H 2O的形態去除(脫水化)。由此，可以抑制殘留在氧化物220a及氧化物220b中的氫與氧空位再結合而形成V OH。熱處理也可以在減壓狀態下進行。或者，也可以在氧氛圍下進行熱處理，然後以不暴露於大氣的方式在氮氛圍下連續地進行熱處理。
另外，當在導電體252a及導電體242b與氧化物220b接觸的狀態下進行熱處理時，與導電體242a重疊的區域的氧化物220b及與導電體242b重疊的區域的氧化物220b的片電阻有時降低。另外，有時載子濃度增加。因此，可以使與導電體242a重疊的區域的氧化物220b及與導電體242b重疊的區域的氧化物220b自對準地低電阻化。
接著，藉由以嵌入開口的方式沉積絕緣膜及導電膜而對其進行加工，在與導電體265a重疊的位置設置絕緣體243a、絕緣體244a、導電體270a1及導電體270a2，在與導電體265b重疊的位置設置絕緣體243b、絕緣體244b、導電體270b1及導電體270b2(圖12B)。
首先，沉積成為絕緣體243a、243b的絕緣膜。該絕緣膜例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。該絕緣膜較佳為利用ALD法沉積。與上述絕緣體253同樣地，絕緣體243a、243b較佳為形成得薄，需要將厚度不均勻性抑制為小。對此，ALD法是交替地導入前驅物及反應物(例如，氧化劑等)進行的沉積方法，由於膜的厚度可以根據反復該循環的次數進行調整，所以可以精密地調整厚度。另外，如圖12B所示，絕緣體243a、243b需要以高覆蓋性沉積在開口的底面及側面。藉由利用ALD法由於可以在上述開口的底面及側面上沉積每一層的原子層，所以可以在該開口中以高覆蓋性形成絕緣體243a、243b。
另外，當利用ALD法沉積成為絕緣體243a、243b的絕緣膜時，作為氧化劑可以使用臭氧(O 3)、氧(O 2)、水(H 2O)等。藉由使用不包含氫的臭氧(O 3)、氧(O 2)等作為氧化劑，可以減少擴散到氧化物220b的氫。
在本實施方式中，作為成為絕緣體243a、243b的絕緣膜藉由熱ALD法沉積氧化鉿。
接著，較佳為在含氧氛圍下進行微波處理。在此，微波處理例如是指使用包括利用微波生成高密度電漿的電源的裝置的處理。另外，在本說明書等中，微波是指具有300MHz以上且300GHz以下的頻率的電磁波。
微波處理例如較佳為使用包括用微波產生高密度電漿的電源的微波處理裝置。在此，將微波處理裝置的頻率較佳為設定為300MHz以上且300GHz以下，更佳為2.4GHz以上且2.5GHz以下，例如可以為2.45GHz。藉由使用高密度電漿，可以生成高密度的氧自由基。另外，微波處理裝置的施加微波的電源的功率較佳為1000W以上且10000W以下，較佳為2000W以上且5000W以下。此外，微波處理裝置也可以包括對基板一側施加RF的電源。此外，藉由對基板一側施加RF，可以將由高密度電漿生成的氧離子高效地導入到氧化物220b中。
此外，上述微波處理較佳為在減壓下進行，壓力較佳為10Pa以上且1000Pa以下，更佳為300Pa以上且700Pa以下即可。此外，處理溫度較佳為750℃以下，更佳為500℃以下，例如可以為250℃左右。此外，也可以在進行氧電漿處理之後以不暴露於大氣的方式連續進行熱處理。熱處理的溫度例如較佳為100℃以上且750℃以下，更佳為以300℃以上且500℃以下進行。
另外，例如，上述微波處理可以使用氧氣體及氬氣體進行。在此，氧流量比(O 2/(O 2+Ar))大於0%且為100%以下。較佳的是，氧流量比(O 2/(O 2+Ar))大於0%且為50%以下。更佳的是，氧流量比(O 2/(O 2+Ar))為10%以上且40%以下。進一步較佳的是，氧流量比(O 2/(O 2+Ar))為10%以上且30%以下。如此，藉由在含氧氛圍下進行微波處理，可以降低氧化物220b中的載子濃度。另外，藉由在微波處理中防止對處理室導入過多的氧，可以防止在氧化物220b中載子濃度過度地降低。
藉由在含氧氛圍下進行微波處理，可以使用微波或RF等高頻使氧氣體電漿化而使該氧電漿作用於氧化物220b的導電體252a與導電體252c間的區域以及導電體252b與導電體252c間的區域。藉由電漿、微波等的作用，可以使該區域的V OH分開為氧空位和氫，從該區域去除氫。換言之，可以減少包含在通道形成區域中的V OH。因此，可以減少通道形成區域中的氧空位及V OH而降低載子濃度。此外，藉由對形成在通道形成區域中的氧空位供應在上述氧電漿中產生的氧自由基，可以進一步降低通道形成區域中的氧空位，由此可以降低載子濃度。
作為注入到通道形成區域中的氧，有氧原子、氧分子、氧離子及氧自由基(也稱為O自由基，包含不成對電子的原子、分子或者離子)等各種方式。注入到通道形成區域中的氧可以為上述方式中的任一個或多個，尤其較佳為氧自由基。另外，由於可以提高絕緣體243的膜品質，電晶體的可靠性得到提高。
另一方面，氧化物220b中具有與導電體252a、252b、252c中任一個重疊的區域。該區域可以被用作源極區域或汲極區域。在此，導電體252a、252b、252c較佳為被用作在含氧氛圍下進行微波處理時保護免受微波、RF等高頻或氧電漿等的作用的遮蔽膜。由此，導電體252a、252b、252c較佳為具有遮蔽300MHz以上且300GHz以下，例如2.4GHz以上且2.5GHz以下的電磁波的功能。
導電體252a、252b、252c遮蔽微波或RF等高頻、氧電漿等的作用，所以不作用於氧化物220b的與導電體252a、252b、252c中任一個重疊的區域。由此，藉由微波處理在源極區域及汲極區域中不發生V OH的下降及過多的氧的供應，所以可以防止載子濃度的降低。
另外，以與導電體252a、252b、252c的側面接觸的方式設置有具有氧阻擋性的絕緣體243。因此，可以抑制因微波處理而氧化膜形成在導電體252a、252b、252c的側面。
由於可以提高絕緣體243的膜品質，電晶體的可靠性得到提高。
如上所述，可以在氧化物半導體的通道形成區域中選擇性地去除氧空位及V OH而使通道形成區域成為i型或實質上i型。並且，可以抑制被用作源極區域或汲極區域的區域被供應過多的氧而保持進行微波處理之前的導電性(低電阻區域的狀態)。由此，可以抑制電晶體的電特性變動而抑制在基板面內電晶體的電特性不均勻。
另外，在微波處理中，有時由於微波與氧化物220b中的分子的電磁相互作用而對氧化物220b直接傳遞熱能。有時因該熱能而氧化物220b被加熱。有時將該熱處理稱為微波退火。藉由在含氧氛圍下進行微波處理，有時可以得到與氧退火相等的效果。另外，可認為：在氧化物220b包含氫時，上述熱能傳遞到氧化物220b中的氫而被活性化的氫從氧化物220b釋放。
此外，也可以在沉積成為絕緣體243a、243b的絕緣膜之前進行微波處理而不進行沉積該絕緣膜之後的微波處理。
另外，也可以在沉積成為絕緣體243a、243b的絕緣膜後的微波處理之後保持減壓狀態下進行熱處理。藉由進行這種處理，可以高效地去除該絕緣膜中、氧化物220b中及氧化物220a中的氫。此外，氫的一部分有時被導電體252(導電體252a、252b、252c)吸雜。此外，也可以反復在進行微波處理之後保持減壓狀態進行熱處理的步驟。藉由反復進行熱處理，可以進一步高效地去除該絕緣膜中、氧化物220b中及氧化物220a中的氫。注意，熱處理溫度較佳為300℃以上且500℃以下。上述微波處理，即微波退火也可以兼作該熱處理。在藉由微波退火氧化物220b等充分地被加熱時，也可以不進行該熱處理。
此外，藉由進行微波處理而改變成為絕緣體243a、243b的絕緣膜的膜品質，可以抑制氫、水、雜質等的擴散。由此，可以抑制因成為導電體270的導電膜的沉積等後製程或熱處理等後處理而氫、水、雜質等經過絕緣體243擴散到氧化物220b、氧化物220a等。
接著，沉積成為絕緣體244a、244b的絕緣膜。該絕緣膜例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。與成為絕緣體243a、243b的絕緣膜同樣，該絕緣膜較佳為利用ALD法沉積。藉由利用ALD法，可以以高覆蓋性沉積較薄的成為絕緣體244a、244b的絕緣膜。在本實施方式中，作為絕緣膜利用PEALD法沉積氮化矽。
接著，依次沉積成為導電體270a1、270b1的導電膜及成為導電體270a2、270b2的導電膜。成為導電體270a1、270b1的導電膜及成為導電體270a2、270b2的導電膜例如可以藉由濺射法、CVD法、MBE法、PLD法或ALD法沉積。在本實施方式中，利用ALD法作為成為導電體270a1、270b1的導電膜沉積氮化鈦，利用CVD法作為成為導電體270a2、270b2的導電膜沉積鎢。
接著，利用CMP處理直到絕緣體290露出為止對成為絕緣體243a、243b的絕緣膜、成為絕緣體244a、244b的絕緣膜、成為導電體270a1、270b1的導電膜及成為導電體270a2、270b2的導電膜進行拋光。也就是說，去除從成為絕緣體243a、243b的絕緣膜、成為絕緣體244a、244b的絕緣膜、成為導電體270a1、270b1的導電膜及成為導電體270a2、270b2的導電膜的從開口露出的部分。由此，在與導電體265a重疊的開口中形成絕緣體243a、絕緣體244a及導電體270a(導電體270a1及導電體270a2)，在與導電體265b重疊的開口中形成絕緣體243b、絕緣體244b及導電體270b(導電體270b1及導電體270b2)(圖12B)。
由此，絕緣體243a、243b以與重疊於氧化物220b的開口的內壁及側面接觸的方式設置。另外，絕緣體244a、244b沿著重疊於氧化物220b的開口的內壁及側面設置。另外，導電體270a以隔著絕緣體243a及絕緣體244a嵌入開口中的方式配置，導電體270b以隔著絕緣體243b及絕緣體244b嵌入開口中的方式配置。由此形成電晶體202a、202b、203a、203b。如上所述，可以在同一製程中同時製造電晶體202a、202b、203a、203b。
接著，也可以在與上述熱處理同樣的條件下進行熱處理。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理。藉由該熱處理，可以減少絕緣體290中的水分濃度及氫濃度。此外，在上述熱處理之後，以不暴露於大氣的方式連續地進行絕緣體262的沉積。
接著，在絕緣體243a、243b、244a、244b、導電體270a、270b及絕緣體290上形成絕緣體262(圖12B)。絕緣體262例如可以藉由濺射法、CVD法、MBE法、PLD法或ALD法沉積。絕緣體262較佳為使用濺射法沉積。藉由使用不需要利用包含氫的分子作為沉積氣體的濺射法，可以降低絕緣體262中的氫濃度。
在本實施方式中，作為絕緣體262在包含氧氣體氛圍下使用鋁靶材藉由脈衝DC濺射法沉積氧化鋁。藉由使用脈衝DC濺射法，可以使厚度更均勻而提高濺射速率及膜品質。另外，將對基板施加的RF功率設定為1.86W/cm 2以下。較佳為0W/cm 2以上且0.62W/cm 2以下。注意，RF功率為0W/cm 2是指對基板不施加RF功率。可以根據對基板施加的RF功率的大小控制注入到絕緣體282的下層中的氧量。例如，RF功率越小注入到絕緣體262的下層中的氧量就越少，即使絕緣體262較薄該氧量也容易飽和。另外，RF功率越大注入到絕緣體262的下層中的氧量就越多。藉由降低RF功率，可以抑制注入到絕緣體290中的氧量。或者，也可以沉積具有兩層的疊層結構的絕緣體262。此時，例如，將對基板施加的RF功率設定為0W/cm 2來沉積絕緣體262的下層，將對基板施加的RF功率設定為0.62W/cm 2來沉積絕緣體262的上層。
另外，RF的頻率較佳為10MHz以上。典型的是13.56MHz。RF的頻率越高，越可以減少對基板造成的損傷。
另外，藉由使用濺射法在含氧氛圍下沉積絕緣體262，可以在進行沉積的同時對絕緣體290添加氧。由此，可以使絕緣體290包含過量氧。此時，較佳為在加熱基板的同時沉積絕緣體262。
接著，在絕緣體262上形成絕緣體216，在絕緣體216中形成到達絕緣體262的開口及到達導電體270b的開口。並且，以嵌入該開口的方式形成導電體205a、205b(圖12C)。導電體205b藉由設置在絕緣體262中的開口與導電體270b物理連接並電連接。
在絕緣體262中形成到達導電體270b的開口的時序既可以在形成絕緣體216之前又可以在形成絕緣體216之後。
關於絕緣體216的材料及製造方法，可以參照可用於絕緣體266的材料及製造方法。
關於導電體205a1、205b1的材料及製造方法，可以參照可用於導電體265a1、265b1的材料及製造方法。
關於導電體205a2、205b2的材料及製造方法，可以參照可用於導電體265a2、265b2的材料及製造方法。
作為導電體205a、205b的形成方法，較佳為利用雙鑲嵌法。
注意，如圖5等所示，也可以使用導電體263電連接導電體205b與導電體270b。
接著，如圖13A所示，形成電晶體201a、201b。關於絕緣體222至絕緣體282的各層的材料及製造方法，分別可以參照絕緣體272至絕緣體262的各層的材料及製造方法。
接著，如圖13B所示，加工絕緣體275、絕緣體280及絕緣體282來形成到達導電體242b的開口。
在本製程設置的開口的寬度較佳為微細。例如，開口的寬度較佳為60nm以下、50nm以下、40nm以下、30nm以下、20nm以下或10nm以下且1nm以上或5nm以上。由此，為了形成微細的開口較佳為利用使用EUV光等短波長的光或電子束的光微影法。
在本製程設置的開口的縱橫比大，所以較佳為利用各向異性蝕刻對絕緣體282的一部分、絕緣體280的一部分、絕緣體275的一部分進行加工。尤其是，藉由乾蝕刻法的加工適合於微型加工所以是較佳的。此外，該加工也可以在各自不同的條件下進行。
接著，如圖14A所示，以嵌入該開口的方式形成電容器101a、101b。明確而言，形成導電體153、絕緣體154、導電體160a、導電體160b。
首先，以覆蓋開口及絕緣體282的方式沉積成為導電體153的導電膜。成為導電體153的導電膜較佳為以與開口的側面及底面接觸的方式形成。由此，成為導電體153的導電膜較佳為利用ALD法或CVD法等覆蓋性良好的沉積方法而沉積。例如，較佳為利用ALD法沉積氮化鈦或氮化鉭。
接著，利用光微影法對成為導電體153的導電膜進行加工來形成導電體153。由此，導電體153的一部分在開口的內部形成，並與絕緣體282的頂面的一部分接觸。
此外，也可以利用CMP法對成為導電體153的導電膜進行加工。在此情況下，也可以加工為導電體153的最上部與絕緣體282的頂面大致一致的形狀。
接著，在導電體153上沉積成為絕緣體154的絕緣膜。成為絕緣體154的絕緣膜較佳為以與在開口的內側設置的導電體153接觸的方式形成。由此，成為絕緣體154的絕緣膜較佳為利用ALD法或CVD法等覆蓋性良好的沉積方法沉積。成為絕緣體154的絕緣膜較佳為使用上述High-k材料形成。
接著，依次沉積成為導電體160a的導電膜及成為導電體160b的導電膜。成為導電體160a的導電膜較佳為以與在開口的內側設置的成為絕緣體154的絕緣膜接觸的方式形成，成為導電體160b的導電膜較佳為以嵌入開口的方式形成。由此，成為導電體160a的導電膜及成為導電體160b的導電膜較佳為各自ALD法或CVD法等覆蓋性良好的沉積方法沉積。例如，較佳的是，使用ALD法作為成為導電體160a的導電膜沉積氮化鈦，利用CVD法作為成為導電體160b的導電膜沉積鎢。
注意，在利用CVD法沉積成為導電體160b的導電膜的情況下，該導電膜的頂面的平均表面粗糙度有時變大。此時，較佳為利用CMP法使該導電膜平坦化。
接著，利用光微影法對成為絕緣體154的絕緣膜、成為導電體160a的導電膜及成為導電體160b的導電膜進行加工而形成絕緣體154、導電體160a及導電體160b(圖14A)。此時，較佳為以絕緣體154、導電體160a及導電體160b覆蓋導電體153的側端部的方式形成。藉由採用這種結構，可以使導電體160與導電體153由絕緣體154分開，可以抑制導電體160與導電體153的短路。
注意，上述示出加工成為絕緣體154的絕緣膜的例子，但是本發明不侷限於此。可以具有只加工導電體且不加工絕緣膜的結構。由此，減少絕緣體154的加工製程數，可以實現生產率的提高。
由此，可以形成構成一層的存儲層的多個電晶體201、202、203及多個電容器101。然後，藉由反復進行上述電晶體201、202、203及電容器101的製造，可以形成多層的存儲層(圖14B)。例如，在製造包括N層的存儲層(N為1以上的整數)的記憶體裝置時，反復進行上述製程(絕緣體266的沉積至電容器101的形成)N次。
如此，形成構成N層的存儲層的多個電晶體201、202、203及多個電容器101，然後進入設置導電體240的製程。
接著，在絕緣體212、絕緣體214、絕緣體266、絕緣體272、絕緣體276、絕緣體290、絕緣體262、絕緣體216、絕緣體222、絕緣體275、絕緣體280、絕緣體282及絕緣體284中形成到達導電體209的開口(圖15A)。該開口較佳為利用光微影法形成。注意，雖然圖15A示出絕緣體212、絕緣體214、絕緣體266、絕緣體272、絕緣體276、絕緣體290、絕緣體262、絕緣體216、絕緣體222、絕緣體275、絕緣體280、絕緣體282及絕緣體284的開口的端部對齊的例子，但是不侷限於此。由於蝕刻速率不同等的理由，各絕緣體的端部有時不對齊。
例如，首先，較佳為藉由各向異性蝕刻在絕緣體212、絕緣體214、絕緣體266、絕緣體272、絕緣體276、絕緣體290、絕緣體262、絕緣體216、絕緣體222、絕緣體275、絕緣體280、絕緣體282及絕緣體284中形成開口。此時，該開口的寬度可以與兩個導電體252a之間的寬度和兩個導電體242a之間的寬度中的一者或兩者大致相等。作為各向異性蝕刻較佳為利用乾蝕刻法。
接著，較佳為藉由各向同性蝕刻擴大該開口的寬度。此時，藉由使用導電體252a及導電體242a不容易被蝕刻或不被蝕刻的條件，可以在保持兩個導電體252a間的寬度以及兩個導電體242a間的寬度的同時增加絕緣體212、絕緣體214、絕緣體266、絕緣體272、絕緣體276、絕緣體290、絕緣體262、絕緣體216、絕緣體222、絕緣體275、絕緣體280、絕緣體282及絕緣體284的開口寬度。作為各向同性蝕刻可以使用乾蝕刻法或濕蝕刻法。
各向異性蝕刻和各向同性蝕刻較佳為在用同一蝕刻裝置中在不同條件下以不暴露於大氣的方式連續地進行。例如，在作為各向異性蝕刻和各向同性蝕刻的兩者使用乾蝕刻法的情況下，藉由改變電源功率、偏壓功率、蝕刻氣體的流量、蝕刻氣體種類及壓力等條件中的一個或多個，可以從各向異性蝕刻切換為各向同性蝕刻。
或者，也可以作為各向異性蝕刻和各向同性蝕刻使用不同的蝕刻方法。例如，可以作為各向異性蝕刻使用乾蝕刻法且作為各向同性蝕刻使用濕蝕刻法。
接著，依次沉積成為導電體240a的導電膜及成為導電體240b的導電膜。成為導電體240a的導電膜較佳為具有抑制水、氫等雜質的透過的功能。作為成為導電體240a的導電膜，例如可以使用氮化鉭或氮化鈦。此外，作為成為導電體240b的導電膜，例如可以使用鎢、鉬或銅。例如，這些導電膜各自可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。
接著，藉由進行CMP處理，去除成為導電體240a的導電膜的一部分及成為導電體240b的導電膜的一部分，使最上層的絕緣體的頂面露出。其結果是，這些導電膜只殘留在上述開口中，由此可以形成其頂面平坦的導電體240(導電體240a及導電體240b)(圖15B)。例如，在圖1的情況下，直到絕緣體281露出為止進行CMP處理。注意，有時由於該CMP處理而絕緣體281的頂面的一部分被去除。
藉由上述製程，可以製造圖1所示的半導體裝置。
在本實施方式的半導體裝置中，藉由兩個電晶體共同使用金屬氧化物和金屬氧化物上的導電體，可以在比分開設置的兩個電晶體的面積小的面積上形成兩個電晶體。因此，可以實現半導體裝置的微型化或高積體化。另外，藉由使用本實施方式的半導體裝置，可以實現記憶容量大的記憶體裝置。另外，可以實現佔有面積小的記憶體裝置。
此外，本實施方式的半導體裝置包括OS電晶體。OS電晶體的關態電流小，因此可以實現功耗低的半導體裝置或記憶體裝置。另外，由於OS電晶體的頻率特性高，所以可以實現工作速度快的半導體裝置或記憶體裝置。此外，藉由使用OS電晶體，可以實現具有良好的電特性的半導體裝置、電晶體的電特性不均勻小的半導體裝置、通態電流大的半導體裝置、可靠性高的半導體裝置或記憶體裝置。
本實施方式可以與其他實施方式適當地組合。此外，在本說明書中，一個實施方式中示出多個結構例子的情況下，可以適當地組合結構例子。
實施方式2 在本實施方式中，參照圖16至圖21說明本發明的一個實施方式的記憶體裝置。
圖16A是本發明的一個實施方式的記憶體裝置的立體示意圖。圖16B是本發明的一個實施方式的記憶體裝置的方塊圖。
圖16A及圖16B所示的記憶體裝置100包括驅動電路層50及N層(N為1以上的整數)的存儲層60。存儲層60各自包括記憶單元陣列15。記憶單元陣列15包括多個記憶單元10(也稱為記憶元件)。
N層存儲層60設置在驅動電路層50上。藉由將N層存儲層60設置在驅動電路層50上，可以減少記憶體裝置100的佔有面積。此外，可以增高單位面積的記憶容量。
在本實施方式等中，將第一層存儲層60記為存儲層60_1，將第二層存儲層60記為存儲層60_2，並且將第三層存儲層60記為存儲層60_3。此外，將第k層(k為1以上且N以下的整數)存儲層60記為存儲層60_k，並且將第N層存儲層60記為存儲層60_N。此外，在本實施方式等中，當說明涉及整個N層存儲層60的事項或者N層存儲層60的各層間共同的事項時，有時簡單地記為“存儲層60”。
＜驅動電路層50的結構例子＞ 驅動電路層50包括PSW22(功率開關)、PSW23及週邊電路31。週邊電路31包括週邊電路41、控制電路32及電壓生成電路33。
在記憶體裝置100中，根據需要可以適當地取捨上述各電路、各信號及各電壓。或者，也可以增加其它電路或其它信號。信號BW、信號CE、信號GW、信號CLK、信號WAKE、信號ADDR、信號WDA、信號PON1、信號PON2為從外部輸入的信號，信號RDA為輸出到外部的信號。
信號CLK為時脈信號。信號BW、信號CE及信號GW為控制信號。信號CE為晶片賦能信號，信號GW為全局寫入賦能信號，信號BW為位元組寫入賦能信號。信號ADDR為位址信號。信號WDA為寫入資料，信號RDA為讀出資料。信號PON1、PON2為電源閘控控制用信號。此外，信號PON1、信號PON2也可以在控制電路32中生成。
控制電路32為具有控制記憶體裝置100的整體工作的功能的邏輯電路。例如，控制電路對信號CE、信號GW及信號BW進行邏輯運算來決定記憶體裝置100的工作模式(例如，寫入工作、讀出工作)。或者，控制電路32生成週邊電路41的控制信號，以執行上述工作模式。
電壓生成電路33具有生成負電壓的功能。信號WAKE具有控制對電壓生成電路33輸入信號CLK的功能。例如，當信號WAKE被施加H位準的信號時，信號CLK被輸入到電壓生成電路33，電壓生成電路33生成負電壓。
週邊電路41是用來對記憶單元10進行資料的寫入及讀出的電路。週邊電路41包括行解碼器42、列解碼器44、行驅動器43、列驅動器45、輸入電路47、輸出電路48及讀出放大電路46。
行解碼器42及列解碼器44具有對信號ADDR進行解碼的功能。行解碼器42是用來指定要訪問行的電路，列解碼器44是用來指定要訪問列的電路。行驅動器43具有選擇由行解碼器42指定的佈線WWL(寫入字線)或佈線SL(讀出字線)的功能。列驅動器45具有如下功能：將資料寫入記憶單元10的功能；從記憶單元10讀出資料的功能；保持所讀出的資料的功能等。列驅動器45具有選擇由列解碼器44指定的佈線BL(寫入及讀出位元線)的功能。
輸入電路47具有保持信號WDA的功能。輸入電路47中保持的資料輸出到列驅動器45。輸入電路47的輸出資料是寫入記憶單元10的資料(Din)。由列驅動器45從記憶單元10讀出的資料(Dout)被輸出至輸出電路48。輸出電路48具有保持Dout的功能。此外，輸出電路48具有將Dout輸出到記憶體裝置100的外部的功能。從輸出電路48輸出的資料為信號RDA。
PSW22具有控制向週邊電路31供給VDD的功能。PSW23具有控制向行驅動器43供給VHM的功能。在此，記憶體裝置100的高電源電壓為VDD，低電源電壓為GND(接地電位)。此外，VHM是用來使字線成為高位準的高電源電壓，其高於VDD。利用信號PON1控制PSW22的開/關，利用信號PON2控制PSW23的開/關。在圖16B中，週邊電路31中被供應VDD的電源域的個數為1，但是也可以為多個。此時，可以對各電源域設置功率開關。
＜存儲層60的結構例子＞ 將說明N層存儲層60的結構例子。N層存儲層60各自包括記憶單元陣列15。此外，記憶單元陣列15包括多個記憶單元10。在圖16A及圖16B中，示出記憶單元陣列15包括配置為m行n列(m及n為2以上的整數)的矩陣狀的多個記憶單元10的例子。
此外，行、列延伸在彼此正交的方向上。在本實施方式中，將X方向設定為“行”且將Y方向設定為“列”，但是也可以將X方向設定為“列”且將Y方向設定為“行”。
在圖16B中，將設置在第一行第一列上的記憶單元10記為記憶單元10[1，1]，並且將設置在第m行第n列上的記憶單元10記為記憶單元10[m，n]。此外，將設置在第i行第j列(i為1以上且m以下的整數，j為1以上且n以下的整數)上的記憶單元10記為記憶單元10[i，j]。
圖17A及圖17B示出記憶單元的電路結構例子。對應於該電路結構的記憶單元10的剖面結構例子可以參照實施方式1。
如實施方式1所說明，在本發明的一個實施方式的半導體裝置中，佈線BL[i，s](在n為偶數時s為1以上且n/2以下的整數，在n為奇數時s為1以上且(n+1)/2以下的整數)(導電體240)直接接觸於：包括被用作電晶體M1(電晶體201a)的源極電極和汲極電極中的一個的區域的導電體242a的頂面、側面及底面中的至少一個；以及包括被用作電晶體M3(電晶體203a)的源極電極和汲極電極中的一個的區域的導電體252a的頂面、側面及底面中的至少一個。因此，因為不需要另行設置連接用電極，所以可以縮小記憶單元陣列15的佔有面積。另外，可以提高記憶單元10的積體度並增大記憶體裝置100的記憶容量。
記憶單元10包括電晶體M1、電晶體M2、電晶體M3及電容器C。由三個電晶體和一個電容器構成的記憶單元也被稱為3Tr1C型記憶單元。因此，本實施方式所示的記憶單元10是3Tr1C型記憶單元。
該記憶單元10可以被稱為NOSRAM(註冊商標，Nonvolatile Oxide Semiconductor Random Access Memory：氧化物半導體非揮發性隨機存取記憶體)。
電晶體M1對應於實施方式1所示的電晶體201a或電晶體201b。電晶體M2對應於實施方式1所示的電晶體202a或電晶體202b。電晶體M3對應於實施方式1所示的電晶體203a或電晶體203b。電容器C對應於實施方式1所示的電容器101a或電容器101b。佈線BL對應於實施方式1所示的導電體240。
在記憶單元10[i，j]中，電晶體M1的閘極與佈線WWL[j]電連接，電晶體M1的源極和汲極中的一個與佈線BL[i，s]電連接。注意，圖17A示出佈線WWL[j]的一部分被用作電晶體M1的閘極時的結構例子。電容器C的一個電極與佈線PL[i，s]電連接，電容器C的另一個電極與電晶體M1的源極和汲極中的另一個電連接。注意，圖17A等示出佈線PL[i，s]的一部分被用作電容器C的一個電極時的結構例子。另外，電晶體M2的閘極與電容器C的另一個電極電連接，電晶體M2的源極和汲極中的一個與電晶體M3的源極和汲極中的一個電連接，電晶體M2的源極和汲極中的另一個與佈線PL[i，s]電連接。另外，電晶體M3的閘極與佈線SL[j]電連接，電晶體M3的源極和汲極中的另一個與佈線BL[i，s]電連接。
在記憶單元10[i，j]中，將電連接電容器C的另一個電極、電晶體M1的源極和汲極中的另一個及電晶體M2的閘極且電位一直成為相同電位的區域稱為“節點ND”。
在記憶單元10[i，j+1]中，電晶體M1的閘極與佈線WWL[j+1]電連接，電晶體M1的源極和汲極中的一個與佈線BL[i，s]電連接。注意，圖17A示出佈線WWL[j+1]的一部分被用作電晶體M1的閘極時的結構例子。電容器C的一個電極與佈線PL[i，s+1]電連接，電容器C的另一個電極與電晶體M1的源極和汲極中的另一個電連接。注意，圖17A等示出佈線PL[i，s+1]的一部分被用作電容器C的一個電極時的結構例子。另外，電晶體M2的閘極與電容器C的另一個電極電連接，電晶體M2的源極和汲極中的一個與電晶體M3的源極和汲極中的一個電連接，電晶體M2的源極和汲極中的另一個與佈線PL[i，s+1]電連接。另外，電晶體M3的閘極與佈線SL[j+1]電連接，電晶體M3的源極和汲極中的另一個與佈線BL[i，s]電連接。
在記憶單元10[i，j+1]中，將電連接電容器C的另一個電極、電晶體M1的源極和汲極中的另一個及電晶體M2的閘極且電位一直成為相同電位的區域稱為“節點ND”。
此外，如圖17A所示，也可以使用具有背閘極的電晶體作為電晶體M1、電晶體M2以及電晶體M3。以閘極與背閘極夾持半導體的通道形成區域的方式配置閘極及背閘極。閘極及背閘極由導電體形成。背閘極可以具有與閘極同樣的功能。此外，藉由改變背閘極的電位，可以改變電晶體的臨界電壓。背閘極的電位可以與閘極的電位相等，也可以是接地電位或任意電位。
注意，電晶體M1、電晶體M2及電晶體M3也可以各自不包括背閘極。例如，如圖17B所示，也可以作為電晶體M1使用包括背閘極的電晶體且作為電晶體M2及電晶體M3使用不包括背閘極的電晶體。
此外，由於閘極及背閘極由導電體形成，因此還具有防止在電晶體的外部產生的電場影響到形成通道的半導體的功能(尤其是靜電遮蔽功能)。也就是說，可以防止由於靜電等外部電場的影響而使電晶體的電特性變動。此外，藉由設置背閘極，可以降低BT測試前後的電晶體的臨界電壓的變化量。
例如，藉由在電晶體M1中使用包括背閘極的電晶體，可以減輕外部的電場所帶來的影響而穩定地維持關閉狀態。因此，可以穩定地保持寫入到節點ND的資料。藉由設置背閘極，可以穩定記憶單元10的工作而提高包括記憶單元10的記憶體裝置的可靠性。
同樣地，藉由在電晶體M3中使用包括背閘極的電晶體，可以減輕外部的電場所帶來的影響而穩定地維持關閉狀態。因此，可以減少佈線BL與佈線PL之間的洩漏電流而降低包括記憶單元10的記憶體裝置的功耗。
作為形成電晶體M1、電晶體M2以及電晶體M3的通道的半導體層，可以組合使用單晶半導體、多晶半導體、微晶半導體及非晶半導體等中的一個或多個。作為半導體材料，例如可以使用矽或鍺等。此外，也可以使用矽鍺、碳化矽、砷化鎵、氧化物半導體或氮化物半導體等化合物半導體。
此外，電晶體M1、電晶體M2以及電晶體M3較佳為在形成通道的半導體層中包含作為金屬氧化物的一種的氧化物半導體的電晶體(也被稱為“OS電晶體”)。氧化物半導體的能帶間隙為2eV以上，由此關態電流極少。因此，可以降低記憶單元10的功耗。因此可以降低包括記憶單元10的記憶體裝置100的功耗。
此外，包括OS電晶體的記憶單元可以被稱為“OS記憶體”。此外，包括該記憶單元的記憶體裝置100也被稱為“OS記憶體”。
此外，OS電晶體即使在高溫環境下也穩定地工作，特性變動較少。例如，即使在高溫環境下，關態電流也幾乎不增加。明確而言，即使在室溫以上且200℃以下的環境溫度下，關態電流也幾乎不增加。此外，即使在高溫環境下，OS電晶體的通態電流也不容易下降。因此，OS記憶體即使在高溫環境下也穩定地工作並具有高可靠性。
＜記憶單元10的工作例子＞ 將說明記憶單元10的資料寫入工作例子以及讀出工作例子。注意，電晶體M1、電晶體M2以及電晶體M3各自較佳為常關閉型的電晶體。下面，說明作為電晶體M1、電晶體M2以及電晶體M3使用常關閉型的n通道型電晶體的情況。
圖18是用來說明記憶單元10的工作例子的時序圖。圖19A、圖19B、圖20A及圖20B是用來說明記憶單元10的工作例子的電路圖。
在圖式等中，為了表示佈線及電極的電位，有時在與佈線及電極相鄰的位置附上表示電位H的“H”或者表示電位L的“L”。此外，有時對發生電位變化的佈線及電極以帶框的形式附上“H”或“L”。此外，在電晶體處於關閉狀態下，有時在該電晶體上重疊地附上符號“×”。
另外，當電位H被供應到n通道型電晶體的閘極時，該電晶體成為開啟狀態。另外，當電位L被供應到n通道型電晶體的閘極時，該電晶體成為關閉狀態。因此，電位H為高於電位L的電位。電位H也可以為與高電源電位VDD相同的電位。另外，電位L為低於電位H的電位。電位L也可以為與接地電位GND相同的電位。在本實施方式中，將電位L設定為與接地電位GND相同的電位。
首先，在期間T0，佈線WWL、佈線BL、佈線SL、佈線PL及節點ND的電位為電位L(圖18)。另外，電晶體M1、電晶體M2及電晶體M3的背閘極被供應接地電位GND。
[資料寫入工作] 在期間T1，向佈線WWL及佈線BL供應電位H(圖18及圖19A)。此時，電晶體M1成為開啟狀態，向節點ND寫入電位H作為表示“1”的資料。
當節點ND的電位成為電位H時，電晶體M2成為開啟狀態。另外，因為佈線SL的電位為電位L，所以電晶體M3處於關閉狀態。藉由使電晶體M3處於關閉狀態，可以防止佈線BL與佈線PL的短路。
[保持工作] 在期間T2，向佈線WWL供應電位L。此時，電晶體M1成為關閉狀態，節點ND成為浮動狀態。因此，保持寫入到節點ND的資料(電位H)(圖18及圖19B)。
如上所述，OS電晶體為關態電流極少的電晶體。藉由作為電晶體M1使用OS電晶體，可以長期間保持寫入到節點ND的資料。由此，不需要更新節點ND或者能夠使節點ND的更新工作的頻率極少，而可以降低記憶單元10的功耗。因此，可以降低記憶體裝置100的功耗。
另外，藉由作為電晶體M2及電晶體M3中的一者或兩者使用OS電晶體，可以使寫入工作及保持工作時的流在佈線BL與佈線PL之間的洩漏電流極少。
並且，OS電晶體的源極與汲極之間的絕緣耐壓高於Si電晶體。藉由作為電晶體M1使用OS電晶體，可以向節點ND供應更高的電位。因此，可以擴大節點ND所保持的電位範圍。藉由擴大節點ND所保持的電位範圍，容易實現多值資料或類比資料的保持。
[讀出工作] 在期間T3，將電位H預充電到佈線BL。就是說，在使佈線BL的電位成為電位H之後，使佈線BL處於浮動狀態(圖18及圖20A)。
接著，在期間T4，向佈線SL供應電位H，使電晶體M3處於開啟狀態(圖18及圖20B)。此時，在節點ND的電位為電位H的情況下，由於電晶體M2處於開啟狀態，所以佈線BL與佈線PL藉由電晶體M2及電晶體M3成為導通狀態。當佈線BL與佈線PL成為導通狀態時，浮動狀態的佈線BL的電位從電位H變為電位L。
注意，在向節點ND寫入電位L作為表示“0”的資料的情況下，電晶體M2處於關閉狀態。因此，即便電晶體M3處於開啟狀態，佈線BL與佈線PL也不成為導通狀態，從而佈線BL的電位一直為電位H。
如此，藉由檢測出電位H供應到佈線SL時的佈線BL的電位變化，可以讀出寫入到記憶單元10的資料。
在使用OS電晶體的記憶單元10中，藉由OS電晶體電荷寫入到節點ND，因此不需要習知的快閃記憶體所需的高電壓，可以實現高速寫入工作。此外，也不進行對浮動閘極或電荷俘獲層的電荷注入以及從浮動閘極或電荷俘獲層的電荷抽出，因此使用OS電晶體的記憶單元10在實質上可以無限地進行資料的寫入及讀出。與快閃記憶體不同，即使在反復改寫工作中，也觀察不到使用OS電晶體的記憶單元10中的電子俘獲中心的增加所導致的不穩定性。與習知的快閃記憶體相比，使用OS電晶體的記憶單元10的劣化更少且可以得到更高的可靠性。
在使用OS電晶體的記憶單元10中，與磁記憶體或電阻式記憶體等不同，沒有原子級的結構變化。因此，使用OS電晶體的記憶單元10具有比磁記憶體及電阻式記憶體良好的改寫耐性。
＜讀出放大電路46的結構例子＞ 接著，說明讀出放大電路46的結構例子。明確而言，說明包括讀出放大電路46的進行資料信號的寫入或讀出的寫入讀出電路的結構例子。
圖21是示出包括讀出放大電路46的進行資料信號的寫入或讀出的電路600的結構例子的電路圖。與記憶單元10連接的佈線BL按每個列設置有圖21所示的電路600。
電路600包括切換電路601、電晶體661至電晶體666、讀出放大電路46、AND電路652、類比開關653及類比開關654。
電路600根據信號R/W、信號SEN、信號SEP、信號BPR、信號RSEL、信號WSEL、信號GRSEL以及信號GWSEL而工作。
輸入到電路600的資料DIN藉由與節點NS電連接的佈線WBL傳送到佈線BL，由此該資料被寫入到記憶單元10。寫入到記憶單元10的資料DOUT藉由佈線BL傳送到與節點NSB電連接的佈線RBL，由此該資料從電路600作為資料DOUT輸出。
注意，資料DIN及資料DOUT為內部信號，分別對應於信號WDA及信號RDA。
電晶體661構成預充電電路。由電晶體661將佈線BL及佈線RBL預充電到預充電電位Vpre。注意，在本實施方式中，說明作為預充電電位Vpre使用電位Vdd(高位準)的情況(在圖21中，表示為Vdd(Vpre))。信號BPR是預充電信號，由信號BPR控制電晶體661的導通狀態。
讀出放大電路46在讀出工作中判斷經過佈線BL輸入到佈線RBL的資料是高位準還是低位準。此外，讀出放大電路46在寫入工作中被用作暫時保持被輸入到電路600的資料DIN的閂鎖電路。
圖21所示的讀出放大電路46是閂鎖型感測放大器。讀出放大電路46包括兩個反相電路，一個反相電路的輸入節點與另一個反相電路的輸出節點連接。將一個反相電路的輸入節點和輸出節點分別記載為節點NS和節點NSB，互補資料保持在節點NS及節點NSB中。
信號R/W是用來切換佈線BL與佈線WBL的導通狀態或佈線BL與佈線RBL的導通狀態的信號。切換電路601可以藉由由信號R/W控制類比開關來切換佈線BL與佈線WBL的導通狀態或佈線BL與佈線RBL的導通狀態。信號R/W可以以與作為寫入選擇信號的信號WSEL及作為讀出選擇信號的信號RSEL相同的時序切換。
切換電路601可以在寫入資料時使佈線BL與佈線WBL間處於導通狀態，並且可以在讀出資料時使佈線BL與佈線RBL間處於導通狀態。佈線BL可以兼用作向記憶單元10寫入資料的佈線和從記憶單元10讀出資料的佈線。由此，可以減少與包括記憶單元10和讀出放大電路46的電路600之間的佈線的個數。
信號SEN及信號SEP是用來使讀出放大電路46活化的感測放大器賦能信號，參考電位Vref是讀出判斷電位。讀出放大電路46以參考電位Vref為基準而判斷出活化時的節點NSB的電位是高位準還是低位準。
AND電路652控制節點NS與佈線WBL之間的導通狀態。此外，類比開關653控制節點NSB與佈線RBL之間的導通狀態，類比開關654控制節點NS與供應參考電位Vref的佈線之間的導通狀態。
在讀出資料時，使佈線BL與佈線RBL處於導通狀態，與佈線BL的電位相同的佈線RBL的電位由類比開關653傳送到節點NSB。在佈線RBL的電位低於參考電位Vref時，讀出放大電路46判斷佈線RBL是低位準。另外，在與佈線BL的電位相同的佈線RBL的電位不低於參考電位Vref時，讀出放大電路46判斷佈線RBL是高位準。
信號WSEL是寫入選擇信號，並控制AND電路652。信號RSEL是讀出選擇信號，並控制類比開關653及類比開關654。
電晶體662及電晶體663構成輸出MUX(多工器)電路。信號GRSEL是全局讀出選擇信號，並控制輸出MUX電路。輸出MUX電路具有選擇讀出資料的佈線RBL的功能。
輸出MUX電路具有輸出從讀出放大電路46讀出的資料DOUT的功能。
電晶體664、電晶體665及電晶體666構成寫入驅動電路。信號GWSEL是全局寫入選擇信號，並控制寫入驅動電路。寫入驅動電路具有將資料DIN寫入到讀出放大電路46的功能。
寫入驅動電路具有選擇要寫入資料DIN的列的功能。寫入驅動電路根據信號GWSEL以位元組單位、半字單位或一個字單位寫入資料。
一個增益單元型記憶單元需要至少兩個電晶體，難以增加單位面積的能夠配置的記憶單元的個數，但是藉由作為構成記憶單元10的電晶體使用OS電晶體，可以將記憶單元陣列15層疊為多個。就是說，可以增加單位面積的能夠儲存的資料量。此外，即使積存電荷的容量較小，增益單元型記憶單元也可以使用最近的電晶體放大所積存的電荷來進行作為記憶體的工作。並且，藉由將關態電流非常小的OS電晶體用作構成記憶單元10的電晶體，可以減小電容器的電容。或者，可以作為電容器利用電晶體的閘極電容及佈線的寄生電容中的一者或兩者，而可以省略電容器。就是說，可以縮小記憶單元10的面積。
本實施方式可以與其他實施方式適當地組合。
實施方式3 在本實施方式中，參照圖22說明安裝有本發明的一個實施方式的記憶體裝置的晶片的一個例子。
在圖22A及圖22B所示的晶片1200上安裝有多個電路(系統)。如此，在一個晶片上集成有多個電路(系統)的技術有時被稱為系統晶片(System on Chip：SoC)。
如圖22A所示，晶片1200包括CPU1211、GPU1212、一個或多個類比運算部1213、一個或多個記憶體控制器1214、一個或多個介面1215、一個或多個網路電路1216等。
在晶片1200上設置有凸塊(未圖示)，該凸塊如圖22B所示那樣與封裝基板1201的第一面連接。此外，在封裝基板1201的第一面的背面設置有多個凸塊1202，該凸塊1202與主機板1203連接。
此外，也可以在主機板1203上設置有DRAM1221、快閃記憶體1222等的記憶體裝置。例如，可以將上述實施方式所示的NOSRAM用於DRAM1221。由此，可以使DRAM1221低功耗化、高速化及大容量化。
CPU1211較佳為具有多個CPU核。此外，GPU1212較佳為具有多個GPU核。此外，CPU1211和GPU1212可以分別具有暫時儲存資料的記憶體。或者，也可以在晶片1200上設置有CPU1211和GPU1212共同使用的記憶體。可以將上述NOSRAM用於該記憶體。此外，GPU1212適合用於多個資料的平行計算，其可以用於影像處理或積和運算。藉由作為GPU1212設置使用OS電晶體的影像處理電路或積和運算電路，可以以低功耗執行影像處理及積和運算。
此外，因為在同一晶片上設置有CPU1211和GPU1212，所以可以縮短CPU1211和GPU1212之間的佈線，並可以以高速進行從CPU1211到GPU1212的資料傳送、CPU1211及GPU1212所具有的記憶體之間的資料傳送以及GPU1212中的運算結束之後的從GPU1212到CPU1211的運算結果傳送。
類比運算部1213具有A/D(類比/數位)轉換電路和D/A(數位/類比)轉換電路中的一者或兩者。此外，也可以在類比運算部1213中設置上述積和運算電路。
記憶體控制器1214具有被用作DRAM1221的控制器的電路及被用作快閃記憶體1222的介面的電路。
介面1215具有與如顯示裝置、揚聲器、麥克風、影像拍攝裝置、控制器等外部連接設備之間的介面電路。控制器包括滑鼠、鍵盤、遊戲機用控制器等。作為上述介面，可以使用USB(Universal Serial Bus：通用序列匯流排)、HDMI(High-Definition Multimedia Interface：高清晰度多媒體介面)(註冊商標)等。
網路電路1216具有LAN(Local Area Network ：區域網路)等網路電路。此外，還可以具有網路安全用電路。
上述電路(系統)可以經同一製程形成在晶片1200上。由此，即使晶片1200所需的電路個數增多，也不需要增加製程，可以以低成本製造晶片1200。
可以將包括設置有具有GPU1212的晶片1200的封裝基板1201、DRAM1221以及快閃記憶體1222的主機板1203稱為GPU模組1204。
GPU模組1204因具有使用SoC技術的晶片1200而可以減少其尺寸。此外，GPU模組1204因具有高影像處理能力而適合用於智慧手機、平板終端、膝上型個人電腦、可攜式(可攜帶)遊戲機等可攜式電子裝置。此外，藉由利用使用GPU1212的積和運算電路，可以執行深度神經網路(DNN)、卷積神經網路(CNN)、遞迴神經網路(RNN)、自編碼器、深度波茲曼機(DBM)、深度置信網路(DBN)等方法，由此可以將晶片1200用作AI晶片，或者，可以將GPU模組1204用作AI系統模組。
本實施方式可以與其他實施方式適當地組合。
實施方式4 本實施方式示出安裝有本發明的一個實施方式的記憶體裝置的電子構件的一個例子。
[電子構件] 圖23A示出電子構件700及安裝有電子構件700的基板(電路板704)的立體圖。圖23A所示的電子構件700在模子711內包括本發明的一個實施方式的記憶體裝置的記憶體裝置100。在圖23A中，省略電子構件700的一部分記載以表示其內部。電子構件700在模子711的外側包括連接盤(land)712。連接盤712電連接於電極焊盤713，電極焊盤713藉由引線714電連接於記憶體裝置100。電子構件700例如安裝於印刷電路板702上。藉由組合多個該電子構件並使其分別在印刷電路板702上電連接，由此完成電路板704。
如上述實施方式所示，記憶體裝置100包括驅動電路層50及存儲層60(包括記憶單元陣列15)。
圖23B示出電子構件730的立體圖。電子構件730是SiP(System in Package：系統封裝)或MCM(Multi Chip Module：多晶片模組)的一個例子。在電子構件730中，封裝基板732(印刷電路板)上設置有插板(interposer) 731，插板731上設置有半導體裝置735及多個記憶體裝置100。
電子構件730示出將記憶體裝置100用作高頻寬記憶體(HBM：High Bandwidth Memory)的例子。此外，半導體裝置735可以使用CPU、GPU、FPGA等積體電路(半導體裝置)。
封裝基板732例如可以使用陶瓷基板、塑膠基板或玻璃環氧基板。插板731例如可以使用矽插板或樹脂插板。
插板731具有多個佈線並具有電連接端子間距不同的多個積體電路的功能。多個佈線由單層或多層構成。此外，插板731具有將設置於插板731上的積體電路與設置於封裝基板732上的電極電連接的功能。因此，有時將插板也稱為“重佈線基板(rewiring substrate)”或“中間基板”。此外，有時在插板731中設置貫通電極，藉由該貫通電極使積體電路與封裝基板732電連接。此外，在使用矽插板的情況下，也可以使用TSV(Through Silicon Via：矽通孔)作為貫通電極。
作為插板731較佳為使用矽插板。由於矽插板不需要設置主動元件，所以可以以比積體電路更低的成本製造。另一方面，矽插板的佈線形成可以在半導體製程中進行，因此很容易形成在使用樹脂插板時很難形成的微細佈線。
在HBM中，為了實現寬記憶體頻寬需要連接許多佈線。為此，要求安裝HBM的插板上能夠高密度地形成微細的佈線。因此，作為安裝HBM的插板較佳為使用矽插板。
此外，在使用矽插板的SiP或MCM等中，不容易發生因積體電路與插板間的膨脹係數的不同而導致的可靠性下降。此外，由於矽插板的表面平坦性高，所以設置在矽插板上的積體電路與矽插板間不容易產生連接不良。尤其較佳為將矽插板用於2.5D封裝(2.5D安裝)，其中多個積體電路橫著排放並配置於插板上。
此外，也可以與電子構件730重疊地設置散熱器(散熱板)。在設置散熱器的情況下，較佳為使設置於插板731上的積體電路的高度一致。例如，在本實施方式所示的電子構件730中，較佳為使記憶體裝置100與半導體裝置735的高度一致。
為了將電子構件730安裝在其他的基板上，也可以在封裝基板732的底部設置電極733。圖23B示出用焊球形成電極733的例子。藉由在封裝基板732的底部以矩陣狀設置焊球，可以實現BGA(Ball Grid Array：球柵陣列)的安裝。此外，電極733也可以使用導電針形成。藉由在封裝基板732的底部以矩陣狀設置導電針，可以實現PGA(Pin Grid Array：針柵陣列)的安裝。
電子構件730可以藉由各種安裝方法安裝在其他基板上，而不侷限於BGA及PGA。作為安裝方法，例如，可以舉出SPGA(Staggered Pin Grid Array：交錯針柵陣列)、LGA(Land Grid Array：地柵陣列)、QFP(Quad Flat Package：四面扁平封裝)、QFJ(Quad Flat J-leaded package ：四側J形引腳扁平封裝)及QFN(Quad Flat Non-leaded package：四側無引腳扁平封裝)等。
本實施方式可以與其他實施方式適當地組合。
實施方式5 在本實施方式中說明本發明的一個實施方式的記憶體裝置的應用例子。
本發明的一個實施方式的記憶體裝置可以應用於各種電子裝置(例如，資訊終端、電腦、智慧手機、電子書閱讀器終端、數碼靜態相機、視頻攝影機、錄影再現裝置、導航系統及遊戲機)的記憶體裝置。此外，可以用於影像感測器、IoT(Internet of Things：物聯網)以及醫療設備等。由此，可以實現電子裝置的節電化。這裡，電腦包括平板電腦、筆記型電腦、桌上型電腦以及大型電腦諸如伺服器系統。
對具有本發明的一個實施方式的記憶體裝置的電子裝置的一個例子進行說明。圖24A至圖24J、圖25A至圖25E示出上述實施方式所說明的具有該記憶體裝置的電子構件700或電子構件730包括在各電子裝置中的情況。
[行動電話機] 圖24A所示的資訊終端5500是資訊終端之一的行動電話機(智慧手機)。資訊終端5500包括外殼5510及顯示部5511，作為輸入介面在顯示部5511中具備觸控面板，並且在外殼5510上設置有按鈕。
藉由將本發明的一個實施方式的記憶體裝置應用於資訊終端5500，可以儲存在執行程式時暫時生成的文檔(例如，使用網頁瀏覽器時的緩存等)。
[可穿戴終端] 圖24B示出可穿戴終端的一個例子的資訊終端5900。資訊終端5900包括外殼5901、顯示部5902、操作開關5903、操作開關5904、錶帶5905等。
與上述資訊終端5500同樣，藉由將本發明的一個實施方式的記憶體裝置應用於可穿戴終端，可以儲存在執行程式時暫時生成的文檔。
[資訊終端] 圖24C示出桌上型資訊終端5300。桌上型資訊終端5300包括資訊終端主體5301、顯示部5302及鍵盤5303。
與上述資訊終端5500同樣，藉由將本發明的一個實施方式的記憶體裝置應用於桌上型資訊終端5300，可以儲存在執行程式時暫時生成的文檔。
在圖24A至圖24C作為電子裝置說明智慧手機、可穿戴終端及桌上型資訊終端，但是作為其他的資訊終端，例如可以舉出PDA(Personal Digital Assistant：個人數位助理)、筆記本式資訊終端、工作站等。
[電器產品] 圖24D示出電器產品的一個例子的電冷藏冷凍箱5800。電冷藏冷凍箱5800包括外殼5801、冷藏室門5802及冷凍室門5803等。例如，電冷藏冷凍箱5800是對應於IoT(Internet of Things：物聯網)的電冷藏冷凍箱。
可以將本發明的一個實施方式的記憶體裝置應用於電冷藏冷凍箱5800。藉由利用互聯網等，可以使電冷藏冷凍箱5800對資訊終端等發送儲存在電冷藏冷凍箱5800中的食品或該食品的消費期限等的資訊。電冷藏冷凍箱5800可以在本發明的一個實施方式的記憶體裝置中儲存在發送該資訊時暫時生成的文檔。
在圖24D中，作為電器產品說明電冷藏冷凍箱，但是作為其他電器產品，例如可以舉出吸塵器、微波爐、電烤箱、電鍋、熱水器、IH炊具、飲水機、包括空氣調節器的冷暖空調機、洗衣機、乾衣機及視聽設備。
[遊戲機] 圖24E示出遊戲機的一個例子的可攜式遊戲機5200。可攜式遊戲機5200包括外殼5201、顯示部5202、按鈕5203等。
此外，圖24F示出遊戲機的一個例子的固定式遊戲機7500。固定式遊戲機7500可以說特別是家庭用固定式遊戲機。固定式遊戲機7500包括主體7520及控制器7522。主體7520可以以無線方式或有線方式與控制器7522連接。此外，雖然在圖24F中未圖示，但是控制器7522可以包括顯示遊戲的影像的顯示部、作為按鈕以外的輸入介面的觸控面板及控制杆、旋轉式抓手或滑動式抓手等。此外，控制器7522不侷限於圖24F所示的形狀，也可以根據遊戲的種類改變控制器7522的形狀。例如，在FPS(First Person Shooter，第一人稱射擊類遊戲)等射擊遊戲中，作為扳機使用按鈕，可以使用模仿槍的形狀的控制器。此外，例如，在音樂遊戲等中，可以使用模仿樂器、音樂器件等的形狀的控制器。再者，固定式遊戲機也可以設置有照相機、深度感測器及麥克風中的一個或多個，由遊戲玩者的手勢或聲音等操作以代替使用控制器操作。
此外，上述遊戲機的影像可以由電視機、個人電腦用顯示器、遊戲用顯示器或頭戴顯示器等顯示裝置輸出。
藉由將本發明的一個實施方式的記憶體裝置用於可攜式遊戲機5200或固定式遊戲機7500，可以降低功耗。此外，借助於低功耗化，可以降低來自電路的發熱，由此可以減少因發熱而給電路本身、週邊電路以及模組帶來的負面影響。
並且，藉由將本發明的一個實施方式的記憶體裝置用於可攜式遊戲機5200或固定式遊戲機7500，可以儲存在執行遊戲時暫時生成的運算用文檔。
在圖24E及圖24F中，作為遊戲機的一個例子說明可攜式遊戲機及家庭用固定式遊戲機，但是本發明的一個實施方式的電子裝置不侷限於此。作為其他的遊戲機，例如可以舉出設置在娛樂設施(遊戲中心，遊樂園等)的街機遊戲機以及設置在體育設施的擊球練習用投球機。
[移動體] 本發明的一個實施方式的記憶體裝置可以應用於作為移動體的汽車及汽車的駕駛座位附近。
圖24G示出作為移動體的一個例子的汽車5700。
汽車5700的駕駛座位附近設置有能夠顯示速度表、轉速計、行駛距離、加油量、排檔狀態、空調的設定等以提供各種資訊的儀表板。此外，駕駛座位附近也可以設置有表示上述資訊的記憶體裝置。
尤其是，藉由將由設置在汽車5700上的攝像裝置(未圖示)拍攝的影像顯示在上述顯示裝置上，可以補充被支柱等遮擋的視野、駕駛座位的死角等，從而可以提高安全性。也就是說，藉由顯示設定在汽車5700外側的拍攝裝置所拍攝的影像，可以補充視野來避免死角，以提高安全性。
本發明的一個實施方式的記憶體裝置能夠暫時儲存資料，例如，可以將該記憶體裝置應用於汽車5700的自動駕駛系統、進行導航、危險預測等的系統等來暫時儲存必要資料。此外，也可以儲存安裝在汽車5700上的行車記錄儀的錄影。
雖然在上述例子中作為移動體的一個例子說明汽車，但是移動體不侷限於汽車。例如，作為移動體，也可以舉出電車、單軌鐵路、船舶、飛行物(直升機、無人駕駛飛機(無人機)、飛機、火箭)。
[照相機] 本發明的一個實施方式的記憶體裝置可以應用於照相機。
圖24H示出攝像裝置的一個例子的數位相機6240。數位相機6240包括外殼6241、顯示部6242、操作開關6243、快門按鈕6244等，並且安裝有可裝卸的鏡頭6246。在此，數位相機6240採用能夠從外殼6241拆卸下鏡頭6246的結構，但是鏡頭6246及外殼6241也可以被形成為一體。此外，數位相機6240還可以具備另外安裝的閃光燈裝置及取景器等。
藉由將本發明的一個實施方式的記憶體裝置用於數位相機6240，可以降低功耗。此外，借助於低功耗化，可以降低來自電路的發熱，由此可以減少因發熱而給電路本身、週邊電路以及模組帶來的負面影響。
[視頻攝影機] 本發明的一個實施方式的記憶體裝置可以應用於視頻攝影機。
圖24I示出攝像裝置的一個例子的視頻攝影機6300。視頻攝影機6300包括第一外殼6301、第二外殼6302、顯示部6303、操作開關6304、鏡頭6305、連接部6306等。操作開關6304及鏡頭6305設置在第一外殼6301上，顯示部6303設置在第二外殼6302上。第一外殼6301與第二外殼6302由連接部6306連接，第一外殼6301與第二外殼6302間的角度可以由連接部6306改變。顯示部6303的影像也可以根據連接部6306中的第一外殼6301與第二外殼6302間的角度切換。
當記錄由視頻攝影機6300拍攝的影像時，需要進行根據資料記錄方式的編碼。借助於本發明的一個實施方式的記憶體裝置，上述視頻攝影機6300可以儲存在進行編碼時暫時生成的文檔。
[ICD] 可以將本發明的一個實施方式的記憶體裝置應用於埋藏式心律轉複除顫器(ICD)。
圖24J是示出ICD的一個例子的剖面示意圖。ICD主體5400至少包括電池5401、電子構件700、調節器、控制電路、天線5404、向右心房的金屬絲5402、以及向右心室的金屬絲5403。
ICD主體5400藉由手術設置在體內，兩個金屬絲穿過人體的鎖骨下靜脈5405及上腔靜脈5406，並且其一方金屬絲的先端設置於右心室，另一方金屬絲的先端設置於右心房。
ICD主體5400具有心臟起搏器的功能，並在心律在規定範圍之外時對心臟進行起搏。此外，在即使進行起搏也不改善心律時(快速的心室頻脈或心室顫動等)進行利用去顫的治療。
為了適當地進行起搏及去顫，ICD主體5400需要經常監視心律。因此，ICD主體5400包括用來檢測心律的感測器。此外，ICD主體5400可以在電子構件700中儲存藉由該感測器測得的心律的資料、利用起搏進行治療的次數、時間等。
此外，因為由天線5404接收電力，且該電力被充電到電池5401。此外，藉由使ICD主體5400包括多個電池，可以提高安全性。明確而言，即使ICD主體5400中的部分電池產生故障，其他電池可以起作用而被用作輔助電源。
此外，除了能夠接收電力的天線5404，還可以包括能夠發送生理信號的天線，例如，也可以構成能夠由外部的監視裝置確認脈搏、呼吸數、心律、體溫等生理信號的監視心臟活動的系統。
[PC用擴展裝置] 本發明的一個實施方式的記憶體裝置可以應用於PC (Personal Computer；個人電腦)等電腦、資訊終端用擴展裝置。
圖25A示出該擴展裝置的一個例子的可以攜帶且安裝有能夠儲存資料的晶片的設置在PC的外部的擴展裝置6100。擴展裝置6100例如藉由由USB(Universal Serial Bus；通用序列匯流排)等連接於PC，可以儲存資料。注意，雖然圖25A示出可攜帶的擴展裝置6100，但是根據本發明的一個實施方式的擴展裝置不侷限於此，例如也可以採用安裝冷卻風機等的較大結構的擴展裝置。
擴展裝置6100包括外殼6101、蓋子6102、USB連接器6103及基板6104。基板6104被容納在外殼6101中。基板6104設置有驅動本發明的一個實施方式的記憶體裝置等的電路。例如，基板6104安裝有電子構件700、控制器晶片6106。USB連接器6103被用作連接於外部裝置的介面。
[SD卡] 本發明的一個實施方式的記憶體裝置可以應用於能夠安裝在資訊終端或數位相機等電子裝置上的SD卡。
圖25B是SD卡的外觀示意圖，圖25C是SD卡的內部結構的示意圖。SD卡5110包括外殼5111、連接器5112及基板5113。連接器5112具有連接到外部裝置的介面的功能。基板5113被容納在外殼5111中。基板5113設置有記憶體裝置及驅動該記憶體裝置的電路。例如，基板5113安裝有電子構件700、控制器晶片5115。此外，電子構件700及控制器晶片5115的各電路結構不侷限於上述記載，可以根據情況適當地改變電路結構。例如，電子構件所具備的寫入電路、行驅動器、讀出電路等也可以不安裝在電子構件700上而安裝在控制器晶片5115上。
藉由在基板5113的背面一側也設置電子構件700，可以增大SD卡5110的容量。此外，也可以將具有無線通訊功能的無線晶片設置於基板5113。由此，可以進行外部裝置與SD卡5110之間的無線通訊，可以進行電子構件700的資料的讀出及寫入。
[SSD] 本發明的一個實施方式的記憶體裝置可以應用於能夠安裝在資訊終端等電子裝置上的固體狀態驅動機(SSD：Solid State Drive)。
圖25D是SSD的外觀示意圖，圖25E是SSD的內部結構的示意圖。SSD5150包括外殼5151、連接器5152及基板5153。連接器5152具有連接到外部裝置的介面的功能。基板5153被容納在外殼5151中。基板5153設置有記憶體裝置及驅動該記憶體裝置的電路。例如，基板5153安裝有電子構件700、記憶體晶片5155、控制器晶片5156。藉由在基板5153的背面一側也設置電子構件700，可以增大SSD5150的容量。記憶體晶片5155中安裝有工作記憶體。例如，可以將DRAM晶片用於記憶體晶片5155。控制器晶片5156中安裝有處理器、ECC(Error Check and Correct)電路等。注意，電子構件700、記憶體晶片5155及控制器晶片5115的各電路結構不侷限於上述記載，可以根據情況適當地改變電路結構。例如，控制器晶片5156中也可以設置用作工作記憶體的記憶體。
[電腦] 圖26A所示的電腦5600是大型電腦的例子。在電腦5600中，多個機架式電腦5620收納在機架5610中。
電腦5620例如可以具有圖26B所示的立體圖的結構。在圖26B中，電腦5620包括主機板5630，主機板5630包括多個插槽5631以及多個連接端子等。插槽5631插入有個人電腦卡5621。並且，個人電腦卡5621包括連接端子5623、連接端子5624、連接端子5625，它們連接到主機板5630。
圖26C所示的個人電腦卡5621是包括CPU、GPU、記憶體裝置等的處理板的一個例子。個人電腦卡5621具有板5622。此外，板5622包括連接端子5623、連接端子5624、連接端子5625、半導體裝置5626、半導體裝置5627、半導體裝置5628以及連接端子5629。注意，圖26C示出半導體裝置5626、半導體裝置5627以及半導體裝置5628以外的半導體裝置，關於這些半導體裝置的說明，可以參照以下記載的半導體裝置5626、半導體裝置5627以及半導體裝置5628的說明。
連接端子5629具有可以插入主機板5630的插槽5631的形狀，連接端子5629被用作連接個人電腦卡5621與主機板5630的介面。作為連接端子5629的規格例如可以舉出PCIe等。
連接端子5623、連接端子5624、連接端子5625例如可以被用作用來對個人電腦卡5621供電或輸入信號等的介面。此外，例如，可以被用作用來進行個人電腦卡5621所計算的信號的輸出等的介面。作為連接端子5623、連接端子5624、連接端子5625各自的規格例如可以舉出USB(Universal Serial Bus：通用序列匯流排)、SATA (Serial ATA：串列ATA)及SCSI(Small Computer System Interface：小型電腦系統介面)。此外，當從連接端子5623、連接端子5624、連接端子5625輸出視頻信號時，作為各規格可以舉出HDMI(註冊商標)等。
半導體裝置5626包括進行信號的輸入及輸出的端子(未圖示)，藉由將該端子插入板5622所包括的插座(未圖示)，可以電連接半導體裝置5626與板5622。
半導體裝置5627包括多個端子，藉由將該端子以回流焊方式銲接到板5622所具備的佈線，可以電連接半導體裝置5627與板5622。作為半導體裝置5627，例如，可以舉出FPGA(Field Programmable Gate Array)、GPU、CPU等。作為半導體裝置5627，例如可以使用電子構件730。
半導體裝置5628包括多個端子，藉由將該端子以回流焊方式銲接到板5622所具備的佈線，可以電連接半導體裝置5628與板5622。作為半導體裝置5628，例如，可以舉出記憶體裝置等。作為半導體裝置5628，例如可以使用電子構件700。
電腦5600可以用作平行電腦。藉由將電腦5600用作平行電腦，例如可以進行人工智慧的學習及推論所需要的大規模計算。
藉由將本發明的一個實施方式的記憶體裝置用於上述各種電子裝置，可以實現電子裝置的小型化及低功耗化。此外，本發明的一個實施方式的記憶體裝置的耗電量少，由此可以降低電路發熱。由此，可以減少因該發熱而給電路本身、週邊電路及模組帶來的負面影響。此外，藉由使用本發明的一個實施方式的記憶體裝置，可以實現高溫環境下也穩定工作的電子裝置。由此，可以提高電子裝置的可靠性。
本實施方式可以與其他實施方式適當地組合。
實施方式6 在本實施方式中，使用圖27說明將本發明的一個實施方式的半導體裝置應用於太空設備的情況的具體例子。
本發明的一個實施方式的半導體裝置包括OS電晶體。OS電晶體的因被照射輻射線而導致的電特性變動小。換言之，對於輻射線的耐性高，所以在有可能入射輻射線的環境下也可以適當地使用。例如，可以在宇宙空間中使用的情況下適當地使用OS電晶體。明確而言，可以將OS電晶體用作構成設置在太空梭、人造衛星或太空探測器中的半導體裝置的電晶體。作為輻射線，例如可以舉出X射線及中子輻射等。另外，宇宙空間例如是指高度100km以上的地方，但是本說明書中記載的宇宙空間也可以包括熱層、中間層及平流層中的一個或多個。
在圖27中，作為太空設備的一個例子示出人造衛星6800。人造衛星6800包括主體6801、太陽能電池板6802、天線6803、二次電池6805以及控制裝置6807。另外，圖27示出在宇宙空間有行星6804的例子。
另外，宇宙空間是其輻射劑量為地面的100倍以上的環境。作為輻射線，例如可以舉出：以X射線及γ射線為代表的電磁波(電磁輻射線)；以及以α射線、β射線、中子射線、質子射線、重離子射線、介子射線等為代表的粒子輻射線。
在陽光照射到太陽能電池板6802時生成人造衛星6800進行工作所需的電力。然而，例如在陽光不照射到太陽能電池板的情況或者在照射到太陽能電池板的陽光量較少的情況下，所產生的電力量減少。因此，有可能不會產生人造衛星6800進行工作所需的電力。為了在所產生的電力較少的情況下也使人造衛星6800工作，較佳為在人造衛星6800中設置二次電池6805。另外，有時將太陽能電池板稱為太陽能電池模組。
人造衛星6800可以生成信號。該信號藉由天線6803傳送，例如地面上的接收機或其他人造衛星可以接收該信號。藉由接收人造衛星6800所傳送的信號，可以測量接收該信號的接收機的位置。由此，人造衛星6800可以構成衛星定位系統。
另外，控制裝置6807具有控制人造衛星6800的功能。控制裝置6807例如使用選自CPU、GPU和記憶體裝置中的任一個或多個構成。另外，作為控制裝置6807較佳為使用本發明的一個實施方式的包含OS電晶體的半導體裝置。與Si電晶體相比，OS電晶體的因被照射輻射線而導致的電特性變動小。因此，OS電晶體在有可能入射輻射線的環境下也可靠性高且可以適當地使用。
另外，人造衛星6800可以包括感測器。例如、藉由包括可見光感測器，人造衛星6800可以具有檢測地面上的物體反射的陽光的功能。或者，藉由包括熱紅外線感測器，人造衛星6800可以具有檢測從地表釋放的熱紅外線的功能。由此，人造衛星6800例如可以被用作地球觀測衛星。
注意，在本實施方式中，作為太空設備的一個例子示出人造衛星，但是不侷限於此。例如，本發明的一個實施方式的半導體裝置可以適當地應用於太空船、太空艙、太空探測器等太空設備。
或者，例如，可以將OS電晶體用作構成設置在核電站以及放射性廢物的處理場或處置場的工作機器人中的半導體裝置的電晶體。尤其是，可以適當地用作構成如下半導體裝置的電晶體：該半導體裝置設置在反應堆設施的排除、核燃料或燃料碎片的取出、放射性物質較多的空間處的實地考察等時遠端操作的遠端操作機器人中。
本實施方式可以與其他實施方式適當地組合。
ADDR:信號 BL[i，s]:佈線 BL:佈線 BPR:信號 BW:信號 CE:信號 CLK:信號 DIN:資料 DOUT:資料 GND:接地電位 GRSEL:信號 GW:信號 GWSEL:信號 ND:節點 NS:節點 NSB:節點 PL[i，s+1]:佈線 PL[i，s]:佈線 PL:佈線 RBL:佈線 RDA:信號 RSEL:信號 SEN:信號 SEP:信號 SL[j+1]:佈線 SL[j]:佈線 SL:佈線 Vdd:電位 VDD:高電源電位 Vref:參考電位 WAKE:信號 WBL:佈線 WDA:信號 WSEL:信號 WWL[j+1]:佈線 WWL[j]:佈線 WWL:佈線 10[1，1]:記憶單元 10[i，j+1]:記憶單元 10[i，j]:記憶單元 10[m，n]:記憶單元 10:記憶單元 11_1:第一層 11_2:第二層 11_n:第n層 15:記憶單元陣列 22:PSW 23:PSW 31:週邊電路 32:控制電路 33:電壓生成電路 41:週邊電路 42:行解碼器 43:行驅動器 44:列解碼器 45:列驅動器 46:讀出放大電路 47:輸入電路 48:輸出電路 50:驅動電路層 60_1:存儲層 60_2:存儲層 60_3:存儲層 60_k:存儲層 60_N:存儲層 60:存儲層 100:記憶體裝置 101a:電容器 101b:電容器 153:導電體 154:絕緣體 160a:導電體 160b:導電體 160:導電體 201a:電晶體 201b:電晶體 202a:電晶體 202b:電晶體 203a:電晶體 203b:電晶體 205a:導電體 205b:導電體 209:導電體 210a:絕緣體 210b:絕緣體 210:絕緣體 212:絕緣體 214:絕緣體 216:絕緣體 220a:氧化物 220af:氧化膜 220b:氧化物 220bf:氧化膜 220:氧化物 222:絕緣體 224:絕緣體 230a:氧化物 230b:氧化物 230:氧化物 231a:導電體 231b:導電體 231:導電體 232:絕緣體 240a:導電體 240b:導電體 240:導電體 242a:導電體 242b:導電體 243a:絕緣體 243b:絕緣體 244a:絕緣體 244b:絕緣體 250:區域 252_1:導電體 252_2:導電體 252a:導電體 252b:導電體 252c:導電體 252:導電體 253:絕緣體 254:絕緣體 260a:導電體 260b:導電體 260:導電體 262:絕緣體 263a:導電體 263b:導電體 263:導電體 264:絕緣體 265a:導電體 265b:導電體 265c:導電體 266:絕緣體 270a:導電體 270b:導電體 272:絕緣體 274f:絕緣膜 274:絕緣體 275:絕緣體 276:絕緣體 280:絕緣體 281:絕緣體 282:絕緣體 283:絕緣體 284:絕緣體 285:絕緣體 290:絕緣體 300:電晶體 311:基板 313:半導體區域 314a:低電阻區域 314b:低電阻區域 315:絕緣體 316:導電體 320:絕緣體 322:絕緣體 324:絕緣體 326:絕緣體 328:導電體 330:導電體 350:絕緣體 357:絕緣體 600:電路 601:切換電路 652:AND電路 653:類比開關 654:類比開關 661:電晶體 662:電晶體 663:電晶體 664:電晶體 665:電晶體 666:電晶體 700:電子構件 702:印刷電路板 704:電路板 711:模子 712:連接盤 713:電極焊盤 714:引線 730:電子構件 731:插板 732:封裝基板 733:電極 735:半導體裝置 1200:晶片 1201:封裝基板 1202:凸塊 1203:主機板 1204:GPU模組 1211:CPU 1212:GPU 1213:類比運算部 1214:記憶體控制器 1215:介面 1216:網路電路 1221:DRAM 1222:快閃記憶體 5110:SD卡 5111:外殼 5112:連接器 5113:基板 5115:控制器晶片 5150:SSD 5151:外殼 5152:連接器 5153:基板 5155:記憶體晶片 5156:控制器晶片 5200:可攜式遊戲機 5201:外殼 5202:顯示部 5203:按鈕 5300:桌上型資訊終端 5301:主體 5302:顯示部 5303:鍵盤 5400:ICD主體 5401:電池 5402:金屬絲 5403:金屬絲 5404:天線 5405:鎖骨下靜脈 5406:上腔靜脈 5500:資訊終端 5510:外殼 5511:顯示部 5600:電腦 5610:機架 5620:電腦 5621:電腦卡 5622:板 5623:連接端子 5624:連接端子 5625:連接端子 5626:半導體裝置 5627:半導體裝置 5628:半導體裝置 5629:連接端子 5630:主機板 5631:插槽 5700:汽車 5800:電冷藏冷凍箱 5801:外殼 5802:冷藏室門 5803:冷凍室門 5900:資訊終端 5901:外殼 5902:顯示部 5903:操作開關 5904:操作開關 5905:錶帶 6100:擴展裝置 6101:外殼 6102:蓋子 6103:USB連接器 6104:基板 6106:控制器晶片 6240:數位相機 6241:外殼 6242:顯示部 6243:操作開關 6244:快門按鈕 6246:鏡頭 6300:視頻攝影機 6301:第一外殼 6302:第二外殼 6303:顯示部 6304:操作開關 6305:鏡頭 6306:連接部 6800:人造衛星 6801:主體 6802:太陽能電池板 6803:天線 6804:行星 6805:二次電池 6807:控制裝置 7500:固定式遊戲機 7520:主體 7522:控制器
[圖1]是示出半導體裝置的一個例子的剖面圖。 [圖2]是示出半導體裝置的一個例子的剖面圖。 [圖3]是示出半導體裝置的一個例子的剖面圖。 [圖4]是示出半導體裝置的一個例子的剖面圖。 [圖5]是示出半導體裝置的一個例子的剖面圖。 [圖6]是示出半導體裝置的一個例子的剖面圖。 [圖7]是示出半導體裝置的一個例子的剖面圖。 [圖8]是示出半導體裝置的一個例子的剖面圖。 [圖9]是示出半導體裝置的一個例子的剖面圖。 [圖10A]及[圖10B]是示出半導體裝置的一個例子的俯視圖。 [圖11A]至[圖11D]是示出半導體裝置的製造方法的一個例子的剖面圖。 [圖12A]至[圖12C]是示出半導體裝置的製造方法的一個例子的剖面圖。 [圖13A]及[圖13B]是示出半導體裝置的製造方法的一個例子的剖面圖。 [圖14A]及[圖14B]是示出半導體裝置的製造方法的一個例子的剖面圖。 [圖15A]及[圖15B]是示出半導體裝置的製造方法的一個例子的剖面圖。 [圖16A]及[圖16B]是示出記憶體裝置的一個例子的圖。 [圖17A]及[圖17B]是示出存儲層的一個例子的電路圖。 [圖18]是用來說明記憶單元的工作例子的時序圖。 [圖19A]及[圖19B]是用來說明記憶單元的工作例子的電路圖。 [圖20A]及[圖20B]是用來說明記憶單元的工作例子的電路圖。 [圖21]是用來說明半導體裝置的結構例子的電路圖。 [圖22A]及[圖22B]是示出半導體裝置的一個例子的圖。 [圖23A]及[圖23B]是示出電子構件的一個例子的圖。 [圖24A]至[圖24J]是示出電子裝置的一個例子的圖。 [圖25A]至[圖25E]是示出電子裝置的一個例子的圖。 [圖26A]至[圖26C]是示出電子裝置的一個例子的圖。 [圖27]是示出太空設備的一個例子的圖。
11_1:第一層
11_2:第二層
11_n:第n層
101a:電容器
101b:電容器
201a:電晶體
201b:電晶體
202a:電晶體
202b:電晶體
203a:電晶體
203b:電晶體
209:導電體
210:絕緣體
212:絕緣體
214:絕緣體
232:絕緣體
240a:導電體
240b:導電體
240:導電體
265c:導電體
281:絕緣體
283:絕緣體
285:絕緣體

Claims (13)

  1. 一種半導體裝置，在絕緣表面上包括： 第一電晶體；以及 第二電晶體， 其中，該第一電晶體和該第二電晶體共同使用金屬氧化物和該金屬氧化物上的第一導電體， 該第一電晶體包括該金屬氧化物上的第二導電體及第一絕緣體以及該第一絕緣體上的第三導電體， 該第二電晶體包括該金屬氧化物上的第四導電體及第二絕緣體以及該第二絕緣體上的第五導電體， 該第一絕緣體位於該第一導電體與該第二導電體之間的區域， 該金屬氧化物與該第三導電體隔著該第一絕緣體重疊， 該第二絕緣體位於該第一導電體與該第四導電體之間的區域， 並且，該金屬氧化物與該第五導電體隔著該第二絕緣體重疊。
  2. 如請求項1之半導體裝置， 其中在該第一導電體、該第二導電體及該第四導電體上包括第三絕緣體， 並且該第四導電體具有位於該第三絕緣體的端部的外側的部分。
  3. 如請求項1或2之半導體裝置，包括連接電極， 其中該連接電極具有與該第四導電體的頂面的一部分及側面的一部分接觸的區域。
  4. 如請求項3之半導體裝置， 其中該連接電極具有與該第四導電體的底面的一部分接觸的區域。
  5. 一種半導體裝置，包括： 第一電晶體； 第二電晶體； 第三電晶體； 第一絕緣體； 第二絕緣體；以及 電容器， 其中，該第一電晶體和該第二電晶體共同使用第一金屬氧化物和該第一金屬氧化物上的第一導電體， 該第一電晶體包括該第一金屬氧化物上的第二導電體及第三絕緣體以及該第三絕緣體上的第三導電體， 該第二電晶體包括該第一金屬氧化物上的第四導電體及第四絕緣體以及該第四絕緣體上的第五導電體， 該第三電晶體包括第二金屬氧化物、該第二金屬氧化物上的第六導電體、第七導電體及第五絕緣體以及該第五絕緣體上的第八導電體， 該電容器包括第九導電體、該第九導電體上的第六絕緣體及該第六絕緣體上的第十導電體， 該第一絕緣體位於該第一電晶體及該第二電晶體上， 該第二導電體與該第六導電體藉由設置在該第一絕緣體中的開口電連接， 該第二絕緣體位於該第三電晶體上， 該第九導電體、該第六絕緣體與該第十導電體重疊的部分位於該第二絕緣體上， 並且，該第六導電體與該第九導電體藉由設置在該第二絕緣體中的開口電連接。
  6. 如請求項5之半導體裝置， 其中在該第一導電體、該第二導電體及該第四導電體上包括第七絕緣體， 並且該第四導電體具有位於該第七絕緣體的端部的外側的部分。
  7. 如請求項5或6之半導體裝置， 其中在該第六導電體及該第七導電體上包括第八絕緣體， 並且該第七導電體具有位於該第八絕緣體的端部的外側的部分。
  8. 如請求項5至7中任一項之半導體裝置，包括連接電極， 其中該連接電極具有與該第四導電體的頂面的一部分接觸的區域、與該第四導電體的側面的一部分接觸的區域、與該第七導電體的頂面的一部分接觸的區域及與該第七導電體的側面的一部分接觸的區域。
  9. 如請求項8之半導體裝置， 其中該連接電極具有與該第四導電體的底面的一部分接觸的區域及與該第七導電體的底面的一部分接觸的區域。
  10. 如請求項5至9中任一項之半導體裝置， 其中該第六絕緣體包含氧化鋯和氧化鋁中的一者或兩者。
  11. 一種半導體裝置，包括： 驅動電路層；以及 在該驅動電路層上層疊設置的N層(N為2以上的整數)的存儲層， 其中，該N層的存儲層包括在作為該N層的存儲層的疊層方向的第一方向上延伸的第一佈線， 該N層的存儲層各自包括多個記憶單元， 該多個記憶單元各自包括第一電晶體、第二電晶體、第三電晶體及電容器， 該第一電晶體的源極和汲極中的一個與該第一佈線電連接，該第一電晶體的源極和汲極中的另一個與該第二電晶體的閘極及該電容器的一個電極電連接， 該第二電晶體的源極和汲極中的一個與該第三電晶體的源極和汲極中的一個電連接， 該第三電晶體的源極和汲極中的另一個與該第一佈線電連接， 並且，該第一佈線為設置在到達與該驅動電路層電連接的導電體的開口中的佈線。
  12. 如請求項11之半導體裝置， 其中該第一電晶體、該第二電晶體及該第三電晶體各自在通道形成區域中包含金屬氧化物。
  13. 如請求項11或12之半導體裝置， 其中該驅動電路層包括具有切換電路及讀出放大電路的寫入讀出電路， 並且該切換電路設置在該第一佈線與該讀出放大電路之間。
TW112103600A 2022-02-04 2023-02-02 半導體裝置 TW202343579A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2022-016401 2022-02-04
JP2022-016455 2022-02-04
JP2022-016454 2022-02-04
JP2022016454 2022-02-04
JP2022016401 2022-02-04
JP2022016455 2022-02-04

Publications (1)

Publication Number Publication Date
TW202343579A true TW202343579A (zh) 2023-11-01

Family

ID=87553175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112103600A TW202343579A (zh) 2022-02-04 2023-02-02 半導體裝置

Country Status (4)

Country Link
JP (1) JPWO2023148571A1 (zh)
KR (1) KR20240147668A (zh)
TW (1) TW202343579A (zh)
WO (1) WO2023148571A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201606647PA (en) * 2014-03-14 2016-09-29 Semiconductor Energy Lab Co Ltd Circuit system
US11984147B2 (en) * 2019-04-26 2024-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including sense amplifier and operation method of semiconductor device
KR20220031020A (ko) * 2019-07-12 2022-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2021053473A1 (ja) 2019-09-20 2021-03-25 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
WO2023148571A1 (ja) 2023-08-10
JPWO2023148571A1 (zh) 2023-08-10
KR20240147668A (ko) 2024-10-08

Similar Documents

Publication Publication Date Title
TW202343579A (zh) 半導體裝置
WO2023156877A1 (ja) 半導体装置
WO2023180859A1 (ja) 半導体装置及び半導体装置の作製方法
WO2023152588A1 (ja) 半導体装置
WO2023199181A1 (ja) 積層体の作製方法、及び半導体装置の作製方法
WO2023175422A1 (ja) 半導体装置
WO2023156869A1 (ja) 半導体装置
WO2023156883A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2023152586A1 (ja) 半導体装置、及び半導体装置の作製方法
CN118749229A (zh) 半导体装置
WO2023144653A1 (ja) 記憶装置
WO2023144652A1 (ja) 記憶装置
CN118872401A (zh) 半导体装置
CN118872402A (zh) 半导体装置及半导体装置的制造方法
WO2023156866A1 (ja) 記憶装置
WO2024042404A1 (ja) 半導体装置
WO2024047486A1 (ja) 記憶装置
WO2023166374A1 (ja) 半導体装置、及び半導体装置の作製方法
CN118679862A (zh) 半导体装置及半导体装置的制造方法
KR20240152314A (ko) 반도체 장치 및 반도체 장치의 제작 방법
TW202341423A (zh) 記憶體裝置
JP2024058633A (ja) 半導体装置
TW202339128A (zh) 電子裝置、電子裝置的製造方法、半導體裝置、半導體裝置的製造方法、記憶體裝置
TW202404056A (zh) 半導體裝置、記憶體裝置及半導體裝置的製造方法
KR20240152330A (ko) 반도체 장치, 및 반도체 장치의 제작 방법