TW202341520A - 處理電光裝置的方法及電光裝置 - Google Patents

處理電光裝置的方法及電光裝置 Download PDF

Info

Publication number
TW202341520A
TW202341520A TW112100856A TW112100856A TW202341520A TW 202341520 A TW202341520 A TW 202341520A TW 112100856 A TW112100856 A TW 112100856A TW 112100856 A TW112100856 A TW 112100856A TW 202341520 A TW202341520 A TW 202341520A
Authority
TW
Taiwan
Prior art keywords
layer
stack
conductive
optoelectronic device
protective layer
Prior art date
Application number
TW112100856A
Other languages
English (en)
Other versions
TWI842332B (zh
Inventor
路茲 哈派
克里斯蒂安 施利貝
馬庫斯 海恩
Original Assignee
德商Ams歐斯朗國際有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商Ams歐斯朗國際有限公司 filed Critical 德商Ams歐斯朗國際有限公司
Publication of TW202341520A publication Critical patent/TW202341520A/zh
Application granted granted Critical
Publication of TWI842332B publication Critical patent/TWI842332B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明係有關於一種用於處理光電裝置的方法,該方法提供一功能半導體層堆疊(10),其具有一導電層及在該導電層上的一硬遮罩層。該硬遮罩及該導電層均被結構化,在該導電層的側壁上設置有一保護層。然後,執行兩次乾蝕刻及一次濕蝕刻製程,以獲得一光電裝置。該導電層上的部分硬遮罩層保留在該功能層堆疊上並構成該裝置的一整體部分。

Description

處理光電裝置的方法及光電裝置
本申請案請求2022年1月14日的WO申請案PCT/EP2022/050808之優先權,特此以提及方式將WO申請案的整個揭露內容併入本文。
本發明係有關於一種用於處理光電裝置的方法及一種光電裝置。
發射表面直徑小於70µm且小至1µm的光電裝置稱為µ-LED。這樣的µ-LED具有大約1µm²至大約100µm²的發射面積,並構造成發射藍光、紅光及綠光。在非常小的範圍內處理這樣的LED具有各種挑戰。其中一些挑戰與處理受損的側邊(特別是主動區域的側邊)有關,以便穩定及最佳化極小的µ-LED之光電性能。為此,有人提出使用濕化學蝕刻製程來處理特別是在pn接面區域中之半導體層的乾化學側邊。
另一種挑戰是在虛構的半導體堆疊上配置p側鏡以達成相當好的性能。為此,鏡應該覆蓋大部分(如果不是全部)p側。在傳統技術中,主要包含Ag的鏡堆疊是使用剝離技術(lift-off technique)來構建。然而,這樣的過程需要幾個微影蝕刻步驟,從而導致潛在的失準。此外,傳統方法通常會導致鏡的側壁傾斜,因而降低整體性能。
本申請案的一個目的是藉由減少微影蝕刻步驟而不損害裝置的品質或性能來改善這種情況。
關於µ-LED的結構尺寸及形狀,本發明人提出僅使用單個光微影蝕刻步驟來結構化硬遮罩,導致與下面導電層的自我對準。硬遮罩亦在乾蝕刻及濕蝕刻製程期間形成保護。這種方法能夠僅對pn接面周圍平臺的相關垂直侷限部分用KOH來實施濕蝕刻製程。
在製程流程中,本發明人提出在單個步驟中一起結構化在功能層堆疊的表面上之硬遮罩及導電層,導致導電層與硬遮罩堆疊的側壁對準。
在一個態樣中,一種處理光電裝置的方法包括提供一功能半導體層堆疊的步驟。該功能半導體層堆疊包括掩埋在該功能半導體層堆疊的一表面下方之一主動區域。在該層堆疊的該表面上配置一導電層。就這一點而言,該導電層可以包括各種特性及/或功能,包括但不限於提供到該功能層堆疊的頂層中之電流分佈。該導電層可以包括一透明金屬及/或一高反射金屬。
然後,在該導電層上沉積一圖案化硬遮罩堆疊,其中該硬遮罩堆疊包括至少一第一遮罩層。一起對該圖案化硬遮罩堆疊及該導電層進行乾蝕刻,其中該圖案化硬遮罩用作該導電層的對準,以提供一結構化硬遮罩堆疊並暴露該功能半導體層堆疊的部分。在一個後續步驟中,至少在該導電層的側壁上沉積一第一保護層,該第一保護層具有與第一層相似的蝕刻特性且對一濕蝕刻製程具有抗性。換句話說,該結構化硬遮罩堆疊的第一層可以被該第一保護層的材料包封。
在一個後續步驟中,執行一第一非等向性乾化學蝕刻製程,將該結構化硬遮罩堆疊的部分及未被該結構化硬遮罩堆疊覆蓋之該功能半導體層堆疊的部分向下蝕刻至暴露該主動區域的邊緣之一第一深度。對於該第一乾蝕刻製程,可以使用含氯氣體。由於該非等向性蝕刻,(該導電層及該硬遮罩堆疊兩者的)側壁上之該第一保護層未被蝕刻,而仍然保護側壁。
在一個隨後步驟中執行一濕化學蝕刻製程,以特別地處理及成形該暴露的功能半導體堆疊的表面。在此濕蝕刻製程期間,該第一保護層保護該導電層的側壁不被蝕刻。一旦完成用於從平臺側壁,特別是從該主動區域的邊緣移除損害的該濕蝕刻製程,用一第二保護層覆蓋該主動區域的暴露邊緣。
接著,執行一第二非等向性乾化學蝕刻,以將該硬遮罩堆疊的部分及未被該結構化硬遮罩覆蓋之該功能半導體層疊層及該第三材料的部分移除至一第二深度。然而,少量的該硬遮罩堆疊,特別是少量的該第一硬遮罩層材料保留在該導電層的表面上且將構成該光電裝置的一整體部分。
最後,移除該第二保護層,從而暴露該第一保護層並再次暴露該主動區域的側壁邊緣。然後,進一步處理該光電裝置,使得該第一遮罩層(31)的一部分及該第二保護層分別保留在該功能層堆疊及該導電層的側壁上。
根據所提出原理的方法結合硬遮罩與下面導電材料的自我對準之可能性。這避免用來圖案化及結構化該導電層及該硬遮罩之個別微影蝕刻步驟的必要性。該結構化遮罩層堆疊充當用於形成平臺結構之各種乾濕蝕刻製程的遮罩層。
在一些態樣中,提供功能半導體的步驟包括沉積一功能層堆疊及在該功能層堆疊的表面上之一導電材料。可選地,可以沉積隨後要被移除的一退火層。在一些範例中,該退火層包含ZnO。特別是在移除該導電材料上的該退火層之後,在該導電材料上沉積一導電層,該導電層相容於結構化該圖案化硬遮罩的乾蝕刻製程或對KOH更具抗性。
在一些其它態樣中,沉積圖案化硬遮罩堆疊的步驟包括以下步驟:在該導電層上沉積SiNx的該第一遮罩層,其厚度在大於500nm,特別是在700nm與1500nm之間,以及特別是在1000nm與1300nm之間的範圍。可選地在該第一遮罩層上沉積包含SiO2的一第二層,該第二層具有小於該第一遮罩層的厚度。最後,施加及圖案化一光阻層。
該第一保護層包含與該第一層相同的材料,其側壁厚度在10nm至70nm之間,特別是在20nm至40nm之間的範圍。在一些態樣中,該第一保護層包封該結構化硬遮罩堆疊的該第一遮罩層且至少部分覆蓋該功能半導體層堆疊的暴露部分。
該第一非等向性乾化學蝕刻步驟可以在該功能層堆疊中產生傾斜側壁,暴露該主動區域的邊緣。該蝕刻製程的深度可以被控制且可以在300nm與1000nm之間,特別是在400nm與600nm之間的範圍。
在另一個態樣中,該濕化學蝕刻製程包括用KOH蝕刻。在完成該濕化學蝕刻製程之後,用一薄第二保護層覆蓋該主動區域的暴露且經處理的邊緣及側壁。該第二保護層可以包含Al2O3。它在一些範例中藉由一原子層沉積製程如ALD或CVD來沉積,其厚度小於60nm,特別是小於40nm。該第二保護層保護該主動區域的側壁及邊緣不受該後續乾蝕刻製程的影響,而不會損壞或干擾該主動區域本身的邊緣。
在一些範例中,該第二非等向性乾化學蝕刻的步驟是使用相同蝕刻劑的該第一乾蝕刻製程的重複。或者,可以使用一不同的蝕刻劑或不同的製程參數來控制該蝕刻製程。該第二非等向性乾化學蝕刻可以向下移除該結構化硬遮罩堆疊及該第一遮罩層成一小殘留層,該小殘留層將保留在該導電層的表面上。該第二非等向性乾化學蝕刻移除在該功能半導體堆疊的頂部上之該第二保護層,並且將該功能半導體堆疊向下蝕刻至一第二深度。
在一些其它範例中,該第二非等向性乾化學蝕刻的步驟產生未被該第二保護層覆蓋之該功能層堆疊的傾斜面部分。傾斜度不同於由該濕蝕刻製程處理之側壁上的傾斜度。在一些態樣中,執行第二非等向性乾化學蝕刻,直到到達該功能層堆疊的一未摻雜緩衝層為止。
最後,例如使用可溶解該第二保護層的酸類移除該第二保護層的殘餘物。此製程將再次暴露在該導電層的頂部及該導電層的側壁上之該第一遮罩層。
本方法可以應用於以各種材料系統(包括像GaN、InGaN及InAlGaN的半導體材料)為基礎的µ-LED之處理。這些材料系統確實包括對用於去除該硬遮罩的濕化學蝕刻製程實質上是惰性的晶體取向。
然後可以進一步處理該光電裝置,以完成該裝置。在一些態樣中,在該等側壁及該表面上沉積一第三保護層,以包封該第一遮罩層、該導電層及該功能半導體層堆疊的該主動區域之剩餘部分。該第三保護層可以包括Al2O3且藉由一ALD製造沉積。該第三保護層的厚度在10nm至約100nm,特別是在35nm至65nm的範圍。接著,結構化該第三保護層及該第一遮罩層的剩餘部分,以暴露該導電層的一部分。一金屬層被填入凹槽內,也覆蓋了該第三保護層的表面。該金屬層形成用於該光電裝置的p側之接觸。
為了處理n側,可以用一犧牲層包封該光電裝置。該犧牲層包含SiO2且具有在約100nm至300nm的範圍之厚度。形成一錨固件(anchor),以支撐該光電裝置,該錨固件延伸穿過該犧牲層,其中該犧牲層包括一凹槽。然後用一填充材料覆蓋該裝置,該填充材料亦填充該凹槽,從而形成該錨固件。可以部分地移除該填充材料,以接近該犧牲層及該光電裝置的n側表面。在施加一金屬接觸至該裝置的n側表面之後,可以移除該犧牲層。該裝置現在依靠在該錨固件上。
一些其它態樣係有關於一種光電裝置,其包括一功能層堆疊。該功能疊層包括一第一摻雜層、一第二摻雜層以及位於該第一摻雜層與該第二摻雜層之間的一主動區域。一導電層配置在該第二摻雜層的表面上。該層堆疊還包括在該導電層上的一結構化非導電遮罩層及在該非導電遮罩層上的一結構化保護層。一金屬層覆蓋該結構化保護層,並電連接該導電層。依據提出的原理,該結構化保護層在該結構化非導電遮罩層、該導電層及該主動區域的側壁上延伸。換句話說,該結構化保護層覆蓋該結構化非導電遮罩層、該導電層及該主動區域的側壁。再者,該非導電遮罩層的側壁與該導電層的側壁對準。在該等側壁之間沒有台階或橫向位移。
依據所提出原理的光電裝置有意地使用用於使該導電層結構與該平臺結構對準的硬遮罩之材料。它構成該裝置的一整體部分。這與傳統方法不同,在傳統方法中,通常在進一步處理該裝置之前移除該硬遮罩。在一些範例中,該主動區域的側壁亦與該導電層的側壁對準。就這一點而言,表述「對準」意指實質上在一條直線上,亦即,沒有台階等。該導電層的側壁可以用具有與該非導電遮罩層相似或相同特性的一材料來覆蓋。在這種情況下,該主動區域的側壁因該材料而是直的,並且該材料亦實質上是直的。上述對準亦稱為「齊平」。
在一些範例中,構成該第一摻雜層的一部分之一第二側壁橫向移位到該主動區域的側壁並沿著該第一摻雜層的一部分延伸。它亦可以相對於該主動區域的側壁傾斜。更特別地,在一些範例中,該主動區域的側壁與該第二側壁之間的角度大於0°,並且特別地在1°與5°之間。
在一些其它的態樣中,該結構化非導電遮罩層的材料可以包含SiNx。同樣地,覆蓋該導電層的側壁之材料亦包含SiNx。該導電層在一些範例中包括一層堆疊,其中一層是金屬層,特別是Ag層。一第二層可以包括透明導電氧化物,特別是ITO,其亦具有在製造過程中有用的一些特性。
該金屬層僅位於該結構化保護層的頂面上。該保護層可以包括一個以上的凹槽,使得填充該等凹槽的該金屬延伸穿過該非導電遮罩層至該導電層。該結構化保護層可包含Al2O3。
以下實施例及範例揭露依據所提出原理的各種態樣及其組合。實施例及範例並不總是按比例繪製。同樣地,可以放大或縮小顯示不同的元件,以強調個別態樣。不言而喻,圖中所示之實施例及範例的個別態樣可以毫不費力地彼此組合,這不會與依據本發明的原理相抵觸。一些態樣顯示一般結構或形式。應該注意的是,實際上可能會出現與理想形式的細微差異和偏差,但不會與本發明的構想相矛盾。
此外,個別的圖及態樣不一定以正確的尺寸顯示,個別元件之間的比例也不一定是基本正確的。一些態樣藉由放大顯示來突出顯示。然而,關於圖中的元件,諸如「上方」、「正上方」、「下方」、「正下方」、「較大」、「較小」等的術語被正確地表示。因此,可以根據附圖來推論元件之間的這種關係。
圖1A至1D例示依據所提出原理的一些態樣之一種處理光電裝置的方法之第一步驟。亦稱為µ-LED的光電裝置構造成發射特定波長的光,波長本身取決於所使用的基本材料。光電裝置1包括功能半導體層堆疊10,其包括數個不同摻雜層及一個主動區域12。功能半導體層堆疊沉積在圖中未顯出的成長基板上,成長基板包括一個以上的層結構,以準備層堆疊10的各個層之沉積。
更特別地,功能半導體層堆疊10包括直接沉積在緩衝層結構或成長基板(這裡未顯示)上的第一摻雜層11,特別是n摻雜層。n摻雜的第一層11可以包括電流分佈層、犧牲層或提供電流注入至沉積在第一摻雜層11上的主動區域12中之任何其它合適的層。主動區域12包括量子井結構或具有適合發射期望波長的光之帶隙的多量子井結構。
主動區域12可以包括在靠近在所提出方法的後續步驟中處理之平臺結構的部分中之量子井混合區域。在主動區域12的頂部上,設置第二摻雜層,特別是p摻雜層13。就這一點而言,第二摻雜層13以及第一摻雜層11可以包含固定的摻雜分佈或可變的摻雜分佈,以確保適當的電流注入至主動區域12中並實現期望的電特性。
在第二摻雜層13的頂面上設置導電層14。導電層14包括金屬鏡結構14'且包含例如Ag及Zn的金屬合金。金屬層14'係如圖1A所示沉積,並覆蓋第二層13的整個頂面。金屬層14'的厚度可在100nm至150nm的範圍。然後,將ZnO或約50nm範圍內的另一小層沉積在Ag層上並執行退火製程。為了確保頂層亦具有一些蝕刻終止特性,ZnO層隨後可以由所例示的ITO層15取代。層14'及15構成導電層14。導電層14用作接觸層以及用於主動區域12中產生之光的反射層。
在沉積功能半導體層堆疊10的各個層(包括導電層14)之後,在導電層的表面上沉積硬遮罩層31。硬遮罩層包含SiNx,厚度約為1000nm。選擇厚度,使得在各種乾濕化學蝕刻步驟之後,約70nm至150nm或更特別地約100nm)的較小厚度之硬遮罩層31保留在導電層14的表面上並構成光電裝置的一整體部分。氮化矽層31在使用KOH的濕蝕刻製程期間充當導電層14的保護層。然而,它會被氯乾蝕刻製程蝕刻,因此需要上述更高的厚度。
圖1B例示施加至導電層14的表面之硬遮罩層31的沉積結果。在一個隨後步驟中,在硬遮罩層的頂部上施加光阻層100,並對其圖案化,以暴露層31的表面部分。
在圖案化硬遮罩層31之後,執行第一蝕刻製程,亦即,乾蝕刻製程,如圖1C所例示。此蝕刻製程移除硬遮罩層31以及亦移除導電層14。在本範例中,此蝕刻製程移除ITO層15、AG層14'直至功能半導體層堆疊的表面。此蝕刻製程期間,遮罩層31的側壁與導電層14的側壁對準。這種對準在後續步驟中實質上保持並且可以在最終的光電裝置中觀察到。
用於乾蝕刻製程的蝕刻劑可以包含Cl與氧還原劑的組合,以避免Ag層14'的暴露側壁被氧化。在另一個範例中,乾化學蝕刻製程可以使用CF3、CF4或CxHyFz化合物或SF6與惰性氣體(例如,氬氣)。乾蝕刻製程可以是非等向性的,以避免硬遮罩層31下方的導電層14之欠蝕刻(under etch)。
在圖1D所示的下一步驟中,在遮罩層31的頂面、其側壁(包括導電層14的側壁)及功能半導體堆疊的暴露表面上沉積第一保護層21。第一保護層21的材料為SiNx,與硬遮罩層的材料相同。如前所述,SiNx對使用KOH的蝕刻具有抗性,並將保護導電層免於在後續步驟中被蝕刻。保護層21的厚度在幾個10nm的範圍內,例如,在20nm與70nm之間,特別是大約25nm與45nm之間的範圍。作為硬遮罩層31的一部分,覆蓋導電層14的側壁之材料將保留在側壁上並成為光電裝置的整體部分。
圖2A至2C例示依據所提出的原理之處理光電裝置的方法之後續步驟。執行用於獲得淺平臺結構的第一非等向性乾蝕刻製程,其結果如圖2A所示。非等向性乾蝕刻製程包括氯氣,並且將移除遮罩層31的部分、半導體堆疊的表面上之保護層21及半導體堆疊10的暴露部分。包括層13、主動區域12及第一層11的一部分之功能半導體堆疊10的材料被蝕刻,獲得淺平臺結構120。由於非等向性乾蝕刻製程的遮蔽效應(shadowing effect),淺平臺結構的側壁121稍微傾斜。保留施加在硬遮罩層31的側壁及導電層14的側壁上之保護層21的材料。
作為第一非等向性乾蝕刻製程的一個結果,暴露主動區域12的側邊。乾蝕刻的性質對主動區域12以及區域13及11的側邊上之晶體結構造成一些損壞,使它們具有高密度的非輻射復合中心。為了移除大部分這些非輻射復合中心,執行使用KOH的濕蝕刻製程。濕蝕刻製程將暴露妥善界定的晶面,優選的那些導致實質上垂直的側壁121之晶面,使得它們與硬遮罩層31的側壁及導電層14的側壁對準。KOH是一種不會顯著蝕刻SiNx的蝕刻劑。結果,在側壁上覆蓋導電層14的第一保護層21的材料不會被蝕刻,從而保護導電層。同樣地,遮罩層31在濕蝕刻製程期間充當下面的層14之保護層。產生的結構如圖2B所示。
在完成濕蝕刻製程之後,接著用第二保護層22覆蓋主動區域12的暴露邊緣、側壁上的第一保護層21及硬遮罩層31。第二保護層22包括Al2O3且使用ALD製程來沉積。厚度在幾奈米至60nm的範圍。第二保護層22亦在先前蝕刻的功能半導體堆疊的頂面上延伸。層22保護主動區域12不受隨後用於蝕刻出深平臺結構的非等向性乾蝕刻製程的影響,如圖3A所示。
圖3A中描繪的第二非等向性乾蝕刻製程向下移除遮罩層31的其它部分而成為小層31'。為此目的,使遮罩層31的厚度適應第一及第二非等向性蝕刻製程的蝕刻速率,以確保遮罩層31的一些材料保留在表面上。此外,在功能層堆疊10的頂面上之第二保護層22的材料被移除且功能層堆疊被蝕刻,直到到達未摻雜緩衝層為止。結果,在功能層堆疊的第一摻雜層11中產生傾斜側壁。側壁的傾斜度取決於蝕刻劑及其製程參數,並且在幾度的範圍內。由於非等向性蝕刻製程,側壁上的第二保護層22材料將實質上保持完整,以保護在第一乾蝕刻製程期間暴露的區域120中之功能層堆疊的表面。
在第二非等向性乾蝕刻製程之後,在圖3B中使用H3PO4溶液來移除第二保護層22。移除製程導致第一摻雜層有小的橫向位移,其寬度d''實質上對應於Al2O3保護層的厚度。導電層14的側壁上之SiNx層保留下來。區域130包括具有在幾度範圍內的角度α之傾斜側壁表面。
使用所提出的方法,可以在整個過程中不改變圖案遮罩的情況下處理具有深平臺結構的光電裝置。特別地,表面上之所提出的結構化硬遮罩與導電層對準。第一保護層針對乾化學蝕刻製程提供足夠的保護,同時實現非常精確的選擇性蝕刻製程。除了單個硬遮罩結構30之外,在圖4中還例示處理光電裝置的一種替代方法。
類似於先前提出之方法的實施例,此光電裝置包括功能層堆疊10,並且在其表面上被導電層14覆蓋。相較於先前的實施例,硬遮罩結構層30包括由SiNx製成的第一層31及覆蓋SiNx層的SiO2層32。SiO2層32相對較薄,但是其在第一非等向性蝕刻製程中的蝕刻速率小於SiNx材料的蝕刻速率,以致於需要較少的SiNx材料。因此,與SiNx材料一樣,SiO2層在第一乾蝕刻製程期間實質上被移除,但蝕刻速率較小。
圖5A至5H例示進一步處理裝置的幾個後續步驟。
如圖5A所示,側壁上的SiNx層保持完好,因為沈積第三保護層33來覆蓋裝置的表面。在一些範例中,臭氧可能用於沉積製程,所以較佳的是SiNx保留並覆蓋導電層的側壁,以避免其氧化。第三保護層33的厚度在約40nm至100nm的範圍。然後,如圖5B所示,進一步處理所產生的結構。用圖案化的光阻層覆蓋保護層33。結構化第三保護層33,以便分別在層33及硬遮罩層31中形成凹槽,以暴露部分導電層14。
參見圖5C,接著以形成光電裝置的接觸之金屬層40覆蓋凹槽以及Al2O3層33的頂表面。金屬延伸至凹槽中並電接觸導電層14。然後,如圖5D所示,將犧牲層50設置在光電裝置上,以覆蓋整個表面。犧牲層可以包含SiO2或適合於稍後被移除的另一種材料。將犧牲層50圖案化,以形成一個小凹槽,其提供至金屬層的通道。如稍後將變得明顯的那樣,凹槽可以包括不同的形狀並且亦可以設置在裝置上的不同位置處。接著將形成用於支撐及保持光電裝置就位的支撐結構。在本範例中,凹槽是形成在穿過SiNx層31的凹槽上方之頂面上。
在隨後的步驟中,將裝置包封在載體材料55中。載體材料55包括聚合物或塑料材料。載體材料55亦填充犧牲層中的凹槽,以形成錨固件51。如圖5E所示,在載體材料55上設置附加支撐載體56。附加支撐載體56允許重新結合及移除成長基板。
圖5F例示接下來的步驟。首先,翻轉裝置,以接近n摻雜側。如有需要的話,研磨或以其它方式平滑並部分移除表面,以接近功能半導體堆疊的n側。在層11的n側表面之頂部上沉積透明金屬n型接觸件60,例如ITO,並使用光阻(未顯示)對其進行圖案化。可以部分移除包封材料55,以更容易接近圖5G中所示的犧牲層50。如圖所示,犧牲層50中的凹槽現在填充有包封材料55,從而支撐光電裝置。在圖5H所示的最後步驟中,執行釋放蝕刻(release etch),以從裝置的側面及下方移除犧牲層50。光電裝置現在僅依靠在支撐結構上。
1:光電裝置 10:功能半導體層堆疊 11:第一摻雜層 12:主動區域 13:第二摻雜層 14:導電層 14':Ag層 15:ITO層 21:第一保護層 22:第二保護層 30:硬遮罩層堆疊 31:第一硬遮罩層 32:第二硬遮罩層 33:第三保護層 40:金屬層 50:犧牲層 51:錨固件 55:塑料材料 56:支撐載體 100:光阻 120:第一區域 130:第二區域
依據所提出的原理之其它態樣及實施例相對於結合附圖詳細描述的各種實施例及範例將變得顯而易見,在附圖中: 圖1A至1D顯示依據所提出原理的一些態樣之一種處理光電裝置的方法之基本步驟; 圖2A至2C例示依據所提出原理的一些態樣之一種處理光電裝置的方法之其它步驟; 圖3A至3B顯示依據所提出原理的一些態樣之一種處理光電裝置的方法之一些其它步驟; 圖4例示依據所提出原理的一些態樣之一種處理光電裝置的方法之一個替代實施例; 圖5A至5H例示依據所提出原理的一些態樣之一種處理光電裝置的方法之一些其它步驟。
10:功能半導體層堆疊
11:第一摻雜層
12:主動區域
13:第二摻雜層
14:導電層
14':Ag層
15:ITO層
21:第一保護層
31:第一硬遮罩層
120:第一區域
121:側壁

Claims (24)

  1. 一種處理光電裝置的方法,包括: 提供一功能半導體層堆疊(10),該功能半導體層堆疊(10)包括與該功能半導體層堆疊(10)的一表面間隔開之一主動區域(12),該表面包含沉積於其上的一導電層(14); 沉積一圖案化硬遮罩堆疊(30)於該導電層(14)上,其中該硬遮罩堆疊(30)包括至少一第一遮罩層(31); 乾蝕刻該圖案化硬遮罩堆疊(30)及該導電層(14),以提供一結構化硬遮罩堆疊(30')及該功能半導體層堆疊(10)的暴露部分; 至少在該導電層(14)的側壁上沉積一第一保護層(21),該第一保護層(21)具有與該第一層(31)相似的蝕刻特性且對一濕蝕刻製程具有抗性; 對該結構化硬遮罩堆疊(30')的部分及未被該結構化硬遮罩堆疊(30')覆蓋之該功能半導體層堆疊(10)的部分進行第一非等向性乾化學蝕刻至暴露該主動區域(12)的邊緣之一第一深度; 特別是在暴露的該功能半導體層堆疊(10)之表面上執行該濕化學蝕刻製程,而該導電層(14)的側邊由該第一保護層(21)保護; 用一第二保護層(22)覆蓋該主動區域(12)的暴露邊緣; 對該結構化硬遮罩堆疊(30')的其它部分及未被該結構化硬遮罩堆疊(30')覆蓋之該功能半導體層堆疊(10)的其它部分進行第二非等向性乾化學蝕刻至一第二深度; 移除該第二保護層(22); 進一步處理該光電裝置,使得該第一遮罩層(31)的一部分及該第二保護層分別保留在該功能層堆疊及該導電層的側壁上。
  2. 如請求項1之方法,其中提供功能半導體的步驟包括: 沉積一功能層堆疊; 沉積一導電材料(14'),特別是Ag,於該功能層堆疊的該表面上; 可選地沉積一退火層,特別是ZnO,於該導電材料的頂部上; 特別是在移除該導電材料(14')上的該退火層之後,沉積一導電層(15)於該導電材料(14')上,該導電層(15)更相容於結構化該圖案化硬遮罩的該乾蝕刻製程或對KOH更具抗性。
  3. 如請求項1及2中任一項之方法,其中沉積該圖案化硬遮罩堆疊(30)的步驟包括以下步驟: 沉積SiNx的該第一遮罩層(31)於該導電層上,該第一遮罩層(31)的厚度在大於500nm,特別是在700nm與1500nm之間,以及特別是在1000nm與1300nm之間的範圍; 可選地沉積包含SiO2的一第二層(32)於該第一遮罩層(31)上,該第二層(32)具有小於該第一遮罩層(31)的厚度; 沉積一光阻層並圖案化該光阻層。
  4. 如請求項1至3中任一項之方法,其中該第一保護層(21)包含與該第一層(31)相同的材料,該第一保護層(21)在該等側壁上的厚度在10nm至70nm之間,特別是在20nm至40nm之間的範圍。
  5. 如請求項3至4中任一項之方法,其中該第一保護層(21)包封該結構化硬遮罩堆疊(30)的該第一遮罩層(31)且至少部分覆蓋該功能半導體層堆疊的暴露部分。
  6. 如請求項1至5中任一項之方法,其中該第一非等向性乾化學蝕刻步驟導致在該功能層堆疊(10)中的傾斜側壁。
  7. 如請求項1至6中任一項之方法,其中該第一深度在300nm與1000nm之間,特別是在400nm與600nm之間的範圍。
  8. 如請求項1至7中任一項之方法,其中該濕化學蝕刻製程步驟包括用KOH蝕刻。
  9. 如請求項1至8中任一項之方法,其中覆蓋該主動區域(12)的暴露邊緣之步驟包括使用一ALD製程將該第二保護層(22),特別是Al2O3,沉積至該等側壁上,該第二保護層(22)的厚度在小於60nm,特別是小於40nm的範圍。
  10. 如請求項1至9中任一項之方法,其中該第二非等向性乾化學蝕刻步驟包含與該第一非等向性乾化學蝕刻相同的蝕刻劑;及/或其中該第二非等向性乾化學蝕刻移除在該功能半導體層堆疊的頂部上之該第二保護層(22)。
  11. 如請求項1至10中任一項之方法,其中該第二非等向性乾化學蝕刻步驟造成該功能層堆疊(10)的傾斜面(130)部分。
  12. 如請求項1至11中任一項之方法,其中執行該第二非等向性乾化學蝕刻,直至到達該功能層堆疊的一未摻雜緩衝層為止;及/或其中該第二非等向性乾化學蝕刻移除該第一遮罩層(31)的部分。
  13. 如請求項1至12中任一項之方法,其中該功能層堆疊(10)包括來自於由以下組成之群組的一半導體材料: GaN; InGaN; InAlGaN; 以及其中可選地,該半導體材料的晶體取向對該濕化學蝕刻製程實質上是惰性的。
  14. 如請求項1至13中任一項之方法,其中進一步處理該光電裝置的步驟包括: 使用一ALD製程在該等側壁及該表面上沉積一第三保護層(33),特別是Al2O3,該第三保護層(33)包封該第一遮罩層(31)、該導電層(14)及該功能半導體層堆疊的該主動區域(12)之剩餘部分; 將該第三保護層(33)及該第一遮罩層的剩餘部分結構化,以暴露該導電層(14)的一部分; 沉積一金屬層(40)於該第三保護層上,以與該導電層電連接。
  15. 如請求項1至14中任一項之方法,其中進一步處理該光電裝置的步驟包括: 將該光電裝置包封在一犧牲層內; 用一填充材料來包封該光電裝置; 由該填充材料形成一錨固件(51),以支撐該光電裝置,該錨固件延伸穿過該犧牲層; 移除該犧牲層。
  16. 一種光電裝置,包括: 一功能層堆疊,其具有: ○     一第一摻雜層(11); ○     一第二摻雜層(13); ○     在該第一摻雜層(11)與該第二摻雜層(13)之間的一主動區域(12); ○     在該第二摻雜層(13)的表面上之一導電層(14); ○     在該導電層(14)上的一結構化非導電遮罩層(31); ○     在該非導電遮罩層(31)上的一結構化保護層(33); ○     在該結構化保護層(33)上電連接該導電層的一金屬層(40); 其中該結構化保護層(33)在該結構化非導電遮罩層(31)、該導電層(14)及該主動區域(12)的側壁上延伸; 其中該非導電遮罩層(31)的側壁與該導電層(14)的側壁實質上齊平。
  17. 如請求項16之光電裝置,其中該主動區域的側壁(120)與該導電層的側壁齊平。
  18. 如請求項16至17中任一項之光電裝置,其中一第二側壁(130)相對於該主動區域的側壁(120)橫向移位並沿著該第一摻雜層(11)的一部分延伸。
  19. 如請求項16至18中任一項之光電裝置,其中該主動區域的側壁(120)與該第二側壁(130)之間的角度大於0°,特別是在1°與10°之間。
  20. 如請求項16至19中任一項之光電裝置,進一步包括在該導電層(14)的側壁與該保護層之間的一材料層,其中該材料層包含與該結構化非導電遮罩層(31)相同的材料。
  21. 如請求項16至20中任一項之光電裝置,其中該結構化非導電遮罩層(31)的材料包括SiNx。
  22. 如請求項20至21中任一項之光電裝置,其中該導電層包括特別是Ag的一第一金屬層及特別是ITO的一透明導電氧化物。
  23. 如請求項20至22中任一項之光電裝置,其中該金屬層僅位於該結構化保護層的頂面上。
  24. 如請求項20至22中任一項之光電裝置,其中該結構化保護層(14)包含Al2O3。
TW112100856A 2022-01-14 2023-01-09 處理電光裝置的方法及電光裝置 TWI842332B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/EP2022/050808 WO2023134869A1 (en) 2022-01-14 2022-01-14 Method of processing an optoelectronic device and optoelectronic device
WOPCT/EP2022/050808 2022-01-14

Publications (2)

Publication Number Publication Date
TW202341520A true TW202341520A (zh) 2023-10-16
TWI842332B TWI842332B (zh) 2024-05-11

Family

ID=

Also Published As

Publication number Publication date
WO2023134869A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
US10062821B2 (en) Light-emitting device
US9373755B2 (en) Light-emitting diodes on concave texture substrate
EP2912698B1 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
US11626540B2 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
US9130115B2 (en) Light-emitting diode with textured substrate
CN101276994B (zh) 半导体光元件的制造方法
JP6078220B2 (ja) 半導体本体、発光ダイオードおよび発光ダイオードの製造方法
US8012780B2 (en) Method of fabricating semiconductor laser
KR20140068798A (ko) 발광다이오드의 제조방법
KR102480037B1 (ko) 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
TW201515269A (zh) 用於平整化及界定奈米線裝置之活化區的絕緣層
JP6548053B2 (ja) 半導体ボディの製造方法
US9711679B2 (en) Front-side emitting mid-infrared light emitting diode fabrication methods
JP2024027128A (ja) 半導体発光装置と成長基板の間の角部での分離層の除去方法
TWI842332B (zh) 處理電光裝置的方法及電光裝置
US8357557B2 (en) Semiconductor light-emitting device and process for production thereof
TW202341520A (zh) 處理電光裝置的方法及電光裝置
US11804574B2 (en) Streamlined GaN-based fabrication of light emitting diode structures
JP2016527712A (ja) 3d構造のエッチング後の平面層においてエッチングの停止
WO2023104321A1 (en) Method of processing an optoelectronic device and optoelectronic device
KR20090073950A (ko) 3족 질화물 반도체 발광소자
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
JP5897365B2 (ja) 半導体発光素子およびその製造方法
JP5722082B2 (ja) 窒化物半導体レーザ装置の製造方法
WO2024028418A1 (en) Method for processing an optoelectronic device and optoelectronic device