TW202341394A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202341394A
TW202341394A TW111138962A TW111138962A TW202341394A TW 202341394 A TW202341394 A TW 202341394A TW 111138962 A TW111138962 A TW 111138962A TW 111138962 A TW111138962 A TW 111138962A TW 202341394 A TW202341394 A TW 202341394A
Authority
TW
Taiwan
Prior art keywords
layer
conductive
semiconductor device
thickness
barrier layer
Prior art date
Application number
TW111138962A
Other languages
English (en)
Other versions
TWI847305B (zh
Inventor
粘耀仁
梁耀祥
蔡建欣
鍾明錦
廖軍懿
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202341394A publication Critical patent/TW202341394A/zh
Application granted granted Critical
Publication of TWI847305B publication Critical patent/TWI847305B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭示內容的多個實施方式涉及製造導電特徵以防止金屬擠壓的方法。具體地，導電特徵包括控制層以減小含金屬的層的晶粒尺寸，從而獲得堅固的結構以減少擠壓缺陷。在一些實施方式中，控制層形成在介於阻障層和導電特徵之間。在一些實施方式中，形成控制層經由添加控制元素(例如氧)至阻障層的上部。

Description

導電結構及其製造方法
無
半導體裝置用於各種電子應用，例如，個人電腦、行動電話、數位相機、和其它的電子設備。製造半導體裝置通常經由在半導體基板上方順序地形成絕緣層或介電層、導電層、和半導體層的材料，以在半導體基板上形成多個電路組件和多個元件。
在互連結構中的導電特徵(例如導電線和導孔)和在互連結構上的導電墊結構(例如接合墊)形成在半導體基板上方，以連接半導體裝置和外部的電子元件。因為接合墊、連接到接合墊的導電特徵、以及圍繞接合墊和導電特徵的介電材料可由不同的材料所形成，這些不同的材料在隨後的熱處理期間以不同的速率膨脹，所以導電材料可能擠壓到周圍的區域，導致了擠壓缺陷。因此，需要改進的導電特徵。
無
之後的揭示內容提供了許多不同的實施方式或實施例，用於實施所提供主題的不同特徵。以下描述組件和排列的具體實施例，以簡化本揭示內容。當然，這些僅僅是實施例而不是限制性的。例如，在隨後的描述中，形成第一特徵其在第二特徵上方或之上，可包括第一特徵和第二特徵以直接接觸而形成的實施方式，並且也可包括附加的特徵可形成在介於第一特徵和第二特徵之間，因此第一特徵和第二特徵可能不是直接接觸的實施方式。另外，本揭示內容可在各個實施例中重複參考標號和/或字母。這樣的重複，是為了是簡化和清楚的目的，重複本身並不是意指所討論的各個實施方式之間和/或配置之間的關係。
此外，為了便於描述如在圖式中所繪示的一個元件或特徵與另一個元件或特徵之間的關係，在此可能使用空間相對性用語，例如「之下」、「下方」、「較低」、「高於」、「上方」、「頂部」、「較上」、和類似的用語。除了在圖式中所描繪的方向之外，空間相對性用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可用其它方式定向(旋轉90度或處於其它的方向)，並且據此可同樣地解讀本文所使用的空間相對性描述詞。
前述內容概括了多個實施方式的一些方面。本文所描述的一些實施方式是在半導體裝置的導電墊結構和用於形成導電墊結構的方法的背景下來描述。半導體裝置可以是具有用於電性連接的接觸墊和/或接合墊的任何類型半導體裝置。半導體裝置例如是鰭式場效電晶體(FinFET)裝置、半導體影像感測器裝置、或其它的半導體裝置。此外，本揭示內容的多個實施方式的導電墊結構可應用於三維的(3D)封裝其用於接合堆疊的芯片、晶片、製造的晶圓、或中介基板。描述了示例性方法和結構的一些變異。本領域通常技術人員將容易理解在其它的實施方式的範圍之內所設想的可以進行的其他修改。儘管此方法的多個實施方式可用特定的順序來描述，但是此方法的各種其它實施方式可用任何邏輯順序來執行，並且可包括比本文所描述的更少或更多的操作。
本揭示內容的多個實施方式涉及在半導體裝置上形成後段製程結構的方法，例如互連結構、接觸墊、和由其形成的半導體裝置。本文所揭示的多個實施方式大致上涉及製造具有控制層的導電特徵，以防止在半導體裝置中的擠壓缺陷。例如，來自在導電墊結構下方的導電層的熱膨脹的擠壓、和/或來自導電墊結構的含鋁的層的擠壓。具體地，本揭示內容的多個實施方式涉及使用控制層，以減小導電特徵的晶粒尺寸，從而獲得堅固的結構以減少擠壓缺陷。在一些實施方式中，控制層形成在介於互連結構中的頂部導電層和形成在頂部導電層上的導電墊之間。在其它的實施方式中，控制層形成在互連結構之內的介於較上層級的導電特徵和較下的金屬層之間。
控制層可達到使從其形成的導電特徵中的晶粒尺寸逐漸增大，從而減少來自擠壓的缺陷。在一些實施方式中，形成控制層可經由控制元素的濃度，以經由結晶失配來減小晶粒尺寸。在一些實施方式中，控制層包含金屬元素(例如鉭、鈦、和鎢)、氧、和氮(MxNyOz，其中M表示金屬元素，x、y、和z是數字)。在一些實施方式中，可管控M/氧/氮的濃度，以減小在控制層上所形成的導電特徵的界面層處的晶粒尺寸。
第1圖是根據本揭示內容的一些實施方式的半導體裝置100的示意性截面視圖。半導體裝置100可形成在基板102之中和/或之上。基板102可以是塊材半導體基板、絕緣體上半導體(SOI)基板、或其它的半導體基板，基板102可以是摻雜(例如，用p型或n型摻質)或未摻雜的。通常，絕緣體上半導體(SOI)基板包括形成在絕緣體層上的半導體材料的層。絕緣體層可以是例如埋入氧化物(buried oxide, BOX)層、矽氧化物層、或其它的絕緣材料。將絕緣體層提供在矽或玻璃基板上。基板102可由矽或其它的半導體材料所製成。例如，基板102是矽晶圓。在一些實施例中，基板102由化合物半導體所製成，例如矽碳化物、砷化鎵、砷化銦、或磷化銦。在一些實施例中，基板102由合金半導體所製成，例如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、或GaInAsP。
一或多個電子組件104形成在基板102中和/或之上。電子組件104可包括主動電子組件，例如場效電晶體(FET)、金屬氧化物半導體場效電晶體(MOSFETs)、互補式金屬氧化物半導體(CMOS)電晶體、雙極電晶體、高電壓電晶體、高頻電晶體、記憶體單元、和/或其組合。電子組件104可包括被動電子組件，例如電阻器、電容器、和電感器。電子組件104可在基板102上形成各種功能性電路，例如記憶體單元和邏輯電路。
互連結構106形成在基板102上方，與各個電子組件104電性連接。互連結構106通常包括各種導電特徵，例如第一複數個導電特徵110、和第二複數個導電特徵112，以及金屬間介電質(IMD)層108，以分隔和隔離各個導電特徵110、112。在一些實施方式中，第一複數個導電特徵110是導電線，並且第二複數個導電特徵112是導電導孔。互連結構106包括具有多個導電特徵110的多重層級金屬間介電質層108，並且多個導電特徵110排列在每一層級中，以提供電性路徑到設置在下方的各個電子組件104。多個導電特徵112提供從電子組件104到導電特徵110以及在不同層級中介於多個導電特徵110之間的垂直電性佈線。例如，互連結構106的最底部導電特徵112可電性連接到導電接觸件，所述導電接觸件設置在電子組件104中的電晶體中的源極/汲極區域和閘極電極層上方。互連結構106可包括經由導電特徵112所垂直地連接的複數個層級(例如五到十個層級)的導電特徵110。導電特徵110、112的尺寸從較靠近電子組件104的較低層級往較高的層級逐漸地增加。通常將導電特徵110的最頂部層級稱為頂部金屬層或頂部導電特徵，在圖中標記為110T。
導電特徵110、112可由一或多種導電材料所製成，例如金屬、金屬合金、金屬氮化物、或矽化物。例如，導電特徵110、112由銅、鋁、鋁銅合金、鈦、鈦氮化物、鉭、鉭氮化物、鈦矽氮化物、鋯、金、銀、鈷、鎳、鎢、鎢氮化物、鎢矽氮化物、鉑、鉻、鉬、鉿、銥、其它合適的導電材料、或其組合所製成。在一些實施方式中，在不同層級處的導電特徵110、112由相同的材料所製成，例如選自由鋁、鋁矽、銅、鎢、其它金屬、和各種合金所組成的群組。在一個實施方式中，導電特徵110、112都由銅所製成。在其它的實施方式中，導電特徵110、112是由不同的材料所製成的不同層級。例如，在較下層級處的導電特徵110、112可由銅或鎢所形成，而在較上層級處的導電特徵110可由鋁或鋁合金所形成。在一些實施方式中，導電特徵110和導電特徵112可包括阻障類型材料，作為在與金屬間介電質層108和/或彼此的界面處的襯墊。
在一些實施方式中，金屬間介電質層108可包括多層的介電材料，例如交替地排列的層間介電質層(ILD)和蝕刻停止層(ESL)。層間介電質層可包括由四乙基正矽酸鹽(TEOS)所形成的氧化物、未摻雜的矽酸鹽玻璃、或摻雜的矽氧化物，例如硼磷矽酸鹽玻璃(BPSG)、熔融石英玻璃(FSG)、磷矽酸鹽玻璃(PSG)、硼摻雜的矽玻璃(BSG)、有機矽酸鹽玻璃(OSG)、SiOC、和/或任何合適的低介電常數(low-k)介電材料(例如，具有低於二氧化矽的介電常數的材料)。蝕刻停止層可以是SiNx、SiCxNy、AlNx、AlOx、AOxNy、SiOx、SiCx、SiOxCy、或其它合適的材料。
在一些實施方式中，經由使用鑲嵌製程(例如雙鑲嵌製程)逐層級地形成導電特徵110和導電特徵112。在雙鑲嵌製程中，使用兩個蝕刻製程在金屬間介電質層108中形成導孔開口和溝槽開口，其中溝槽開口高於導孔開口。用導電材料填充導孔開口和溝槽開口。然後，經由例如化學機械研磨(CMP)製程的平坦化製程來移除在溝槽開口外部的導電材料，以在金屬間介電質層108中的溝槽開口中形成導電特徵110以及在導孔開口中形成導電特徵112。
在一些實施方式中，根據本揭示內容的實施方式的控制層形成在導電墊結構中，導電墊結構形成在互連結構的頂部導電層上，例如互連結構106的頂部導電特徵110T上。第2A圖至第2B圖示意性地繪示了根據本揭示內容的一些實施方式的導電墊結構120的截面視圖。
在第2A圖中，導電墊結構120形成在互連結構106的多個頂部導電特徵110T中的一者上。多個導電墊結構120可形成在頂部導電特徵110T上方，用於為外部的組件提供電性連接，例如待與導電墊結構120接合的接合導線和焊球(未示出)。如在第2A圖中所示，互連結構106包括與蝕刻停止層116交替地堆疊的多個低介電常數介電層114。頂部導電特徵110T嵌入在互連結構106中最頂部的低介電常數介電層114中。頂部導電特徵110T通過導電特徵112而連接到較下層級的導電特徵110。在一些實施方式中，阻障層118可形成在介於導電特徵110、110T、112、以及低介電常數介電層114和蝕刻停止層116之間。阻障層118功能上用於防止金屬元素(例如在導電特徵110、100T、112中的銅或鋁)擴散到周圍的介電材料內。經由沉積在互連結構106上的鈍化層124中的開口，將導電墊結構120形成在頂部導電特徵110T上方。在一些實施方式中，蝕刻停止層122可形成在介於鈍化層124和互連結構106之間。
導電墊結構120包括在頂部導電特徵110T上的阻障層126、在阻障層126上的控制層128、和在控制層128上的導電墊130。在一些實施方式中，將控制層128的組成分選擇為與在導電墊130中的組成分具有結晶失配，以減小在導電墊130中的晶粒尺寸。在導電墊130中減小的晶粒尺寸導致了在導電墊130中減小的熱係數，因為較小的晶粒尺寸響應於溫度增加而膨脹較少。導電墊130包括一或多種金屬元素，例如鋁、銅、和鉭、矽、或其合金。在一些實施方式中，導電墊130可以是鋁銅合金。導電墊130的材料比起圍繞導電墊結構120的介電材料具有較高的熱膨脹係數。
據觀察，在導電墊中較高的熱膨脹係數可能造成導電墊擠壓到周圍的介電材料中，從而在後續的熱處理期間導致了擠壓缺陷。導電墊可能比起周圍的介電材料膨脹得較多，並擠壓到介電材料中，造成例如短路的故障。例如，如果在半導體裝置100經受熱處理之後，導電墊130被擠壓到介於鄰近的多個導電墊結構120之間的空間中，則介於鄰近的多個導電墊結構120之間將會短路。根據本揭示內容在導電墊130中減小的晶粒尺寸減小了導電墊130的熱膨脹，因此避免了擠壓誘導的故障。此外，作為控制層128的結果，導電墊130也具有逐漸地增加的晶粒尺寸。在導電墊130中逐漸地增加的晶粒尺寸也降低了在導電墊130之內的應力，從而減少了經由在導電墊130中的壓縮應力所導致的缺陷。
阻障層126可包括金屬氮化物膜，例如鉭氮化物(TaN)、鈦氮化物(TiN)、鎢氮化物(WN)、或其它適用於金屬阻障的金屬氮化物膜。在一些實施方式中，在阻障層126中的金屬元素具有比起氮一較高的在原子比率的濃度。
在一些實施方式中，控制層128可包括在阻障層126中的元素和一種控制元素。在一些實施方式中，控制元素可以是氧。例如，控制層128可包括以MxNyAz的形式的化合物，其中M代表金屬元素，並且A代表添加的控制元素。在一些實施方式中，控制層128可包括以TaxNyOz的形式的化合物。在一些實施方式中，在控制層128之內，氮和/或添加的元素A具有比起金屬元素M一較高的在原子比率的濃度。在一些實施方式中，控制層128還包括被包含在導電墊130中的元素。例如，控制層128可包括鋁、銅、鉭、矽。
根據一些實施方式，導電墊130可包括界面層130i和主體層130b。界面層130i形成在控制層128上，具有較小的晶粒尺寸，而主體層130b形成在界面層130i上，具有較大的晶粒尺寸。導電墊130的晶粒尺寸從界面層130i到主體層130b逐漸地增加。
第2B圖是在第2A圖中標有2B的界面區域的示意性放大視圖。如在第2B圖中所標示，阻障層126具有形成在頂部導電特徵110T上的厚度T1。控制層128具有厚度T2。阻障層126和控制層128具有組合厚度T3。在一些實施方式中，組合厚度T3可在10奈米和200奈米之間的範圍內。
在一些實施方式中，厚度T2在約2埃(angstrom)和5奈米之間的範圍內。如果薄於2埃，控制層128可能不足以改變在導電墊130中的晶粒尺寸。如果厚度大於5奈米，控制層128可能增加導電墊結構120的電阻，而沒有減小在導電墊130中晶粒尺寸的附加益處。
在一些實施方式中，控制層的厚度T2相對於阻障層126和控制層128的組合厚度T3之比率在約0.01和約0.5之間的範圍內。低於0.01的比率可能不足以改變在導電墊130中的晶粒尺寸。高於0.5的比率可能增加導電墊結構120的電阻，而沒有減小在導電墊130中的晶粒尺寸的附加益處。
導電墊130形成在控制層128上。導電墊130包括主要導電材料，例如鋁、銅、鉭、矽、組合、或任何合適的導電材料。在一些實施方式中，導電墊130可以是金屬化合物，例如包含鋁的金屬化合物。導電墊130的界面層130i具有厚度T4。在一些實施方式中，導電墊130包括鋁銅合金(AlCu)。導電墊130的主體層130b具有厚度T5。界面層130i和主體層130b具有組合厚度T6。主體層130b可具有在300奈米和1200奈米之間的範圍內的晶粒尺寸，以達到期望的功能。在一些實施方式中，界面層130i具有在10奈米和約400奈米之間的範圍內的晶粒尺寸。具有晶粒尺寸大於400奈米的界面層130i不太可能減少熱膨脹以防止擠壓缺陷。具有晶粒尺寸小於10奈米的界面層130i可能影響導電墊130的性質，例如降低熱傳導性，而沒有減少擠壓缺陷的附加益處。
在一些實施方式中，根據電路設計，界面層130i的厚度T4在約5奈米和約100奈米之間的範圍內。薄於5奈米的界面層可能不足以減少熱膨脹以防止擠壓缺陷。厚度大於100奈米的界面層可能影響導電墊130的性質，例如降低熱傳導性，而沒有減少擠壓缺陷的附加益處。
在一些實施方式中，根據電路設計，組合厚度T6在約100奈米和約5000奈米之間的範圍內。在一些實施方式中，厚度T4相對於組合厚度T6的比率在約0.01和約0.1之間的範圍內。低於0.01的比率可能不足以減少熱膨脹以防止擠壓缺陷。高於0.1的比率可能影響導電墊130的性質，例如降低熱傳導性，而沒有減少擠壓缺陷的附加益處。
第3圖是根據本揭示內容的實施方式的用於半導體裝置(例如半導體裝置100)的製造的方法200的流程圖。形成半導體裝置100可使用方法200。第4A圖至第4K圖示意性地繪示了根據本揭示內容的多個實施方式的製造半導體裝置100的各個階段。第4A圖至第4K圖是半導體裝置100的示意性的部分截面視圖。
在操作210中，在具有複數個電子組件的基板上方形成互連結構，例如在具有複數個電子組件104的基板102上方形成互連結構106，如在第1圖和第2A圖中所描述。第4A圖是半導體裝置100的示意性的部分截面視圖，示出了互連結構106的頂部導電特徵110T。多重層級的導電特徵110和112可使用合適的金屬化製程(例如鑲嵌製程)而逐層級地形成。互連結構106具有由平坦化製程所産生的頂表面106ts。頂表面106ts可包括頂部導電特徵110T、低介電常數介電層114、和形成在介於頂部導電特徵110T和低介電常數介電層114之間的阻障層118的多個區域。
在操作220中，在互連結構上方沉積鈍化層。如在第4A圖中所示，鈍化層124沉積在互連結構106的頂表面106ts上方。在一些實施方式中，蝕刻停止層(例如蝕刻停止層122)首先沉積在頂表面106ts上。鈍化層124沉積在蝕刻停止層122上。在一些實施方式中，鈍化層124可包括有機的絕緣材料，例如聚醯亞胺、環氧樹脂、或另一種合適的絕緣材料。在其它的實施方式中，鈍化層124可包括無機的絕緣材料，例如矽氧化物、矽氮化物、矽氧氮化物、或合適的低介電常數介電材料。蝕刻停止層122可包括介電材料，此介電材料具有相對於鈍化層124和導電特徵110的蝕刻選擇性。在一些實施方式中，蝕刻停止層122可包括SiNx、SiCxNy、AlNx、AlOx、AOxNy、SiOx、SiCx、SiOxCy、或其它合適的材料。
在操作230中，光阻劑層132沉積在鈍化層124上方，隨後進行圖案化以形成開口134，如在第4A圖中所示。執行操作230可經由任何合適的光微影。開口134與多個頂部導電特徵110T中的一者對準，使得隨後形成的導電墊結構形成在頂部導電特徵110T上。
在操作240中，使用圖案化的光阻劑層132來蝕刻鈍化層124和蝕刻停止層122，以暴露頂部導電特徵110T，如在第4B圖至第4C圖中所示。如在第4B圖中所示，可使用合適的蝕刻方法以將在光阻劑層132中的開口134轉移到鈍化層124。開口134’形成在鈍化層124中。蝕刻停止層122保護在下方的頂部導電特徵110T。然後使用合適的蝕刻方法來移除蝕刻停止層122，以暴露頂部導電特徵110T的頂表面110ts，如在第4C圖中所示。如在第4C圖中所示，開口134”形成在頂部導電特徵110T上方。開口134”具有底部，此底部由頂部導電特徵110T的頂表面110ts以及鈍化層124的側壁和蝕刻停止層122的側壁所定義。
在操作250中，阻障層126沉積在基板102的暴露的表面上方，如在第4D圖中所示。阻障層126可保形地沉積在頂部導電特徵110T的暴露的頂表面110ts、鈍化層124的暴露的表面、和蝕刻停止層122的暴露的表面上。在一些實施方式中，阻障層126包括一或多種阻障材料，例如Ta、TaN、Ti、TiN、WN、或類似者。在一些實施方式中，阻障層126包括第一金屬元素的氮化物。第一金屬元素可以是鉭、鈦、鎢、或其它合適的元素。沉積阻障層126可經由任何合適的製程，例如物理氣相沉積(PVD)製程、濺射、蒸發、原子層沉積(ALD)製程、或另一種合適的沉積製程。阻障層126可具有在約10奈米和約200奈米之間的範圍內的厚度。
在一些實施方式中，阻障層126在其整個厚度上可具有基本上一致的組成分，亦即在阻障層126中金屬元素和氮的原子濃度在阻障層126的整個厚度上是基本上一致的。例如，在阻障層126中金屬元素和氮的原子濃度在阻障層126的整體厚度上是基本上一致的。在其它的實施方式中，阻障層126可包括不同組成分的兩個或更多個子層。例如，阻障層126可具有設置在頂部導電特徵110T上的第一阻障子層、以及設置在第一阻障子層上的第二阻障子層。在第一子層和第二子層中的第一金屬元素可具有不同的原子濃度。例如，在第一阻障子層中的第一金屬元素的原子濃度高於在第二阻障子層中的第一金屬元素的原子濃度。在其它的實施方式中，阻障層126可具有在整個厚度上逐漸變化的組成分。例如，在阻障層126中的氮的原子濃度沿著厚度從頂表面110ts逐漸地增加。
在操作260中，在阻障層126上形成控制層128，如在第4E圖中所示。控制層128可保形地形成在阻障層126上。控制層128包括具有晶體結構的組成分，此晶體結構與隨後形成的導電墊130的晶體結構失配。在一些實施方式中，可根據導電墊130的組成分來選擇控制層128的性質，例如組成分、厚度，以減小在導電墊130中的晶粒尺寸。控制層128的厚度可在約2埃和5奈米之間的範圍內。
在一些實施方式中，控制層128包含控制元素、以及在阻障層126中的元素。例如，當阻障層126包括第一金屬元素和氮時，控制層128可包括氮、第一金屬元素、以及作為控制元素的氧。在一些實施方式中，第一金屬元素在阻障層126中和在控制層128中可具有不同的濃度。
第5A圖是示意圖，示出根據本揭示內容的多個實施方式的控制層128的組成分的選擇。在第5A圖中，在三角形中的區域表示包括元素M、N、和O的不同化合物MxNyOz的多種組成分。三角形的每個頂點M、N、O分別地代表100%元素M的組成分、100%元素N的組成分、以及100%元素O的組成分。元素M可以是金屬元素，例如Ta、Ti、W、或其它合適的元素。N代表氮。O代表氧。在一些實施方式中，控制層128具有組成分MxNyOz，其中在陰影區域502中選擇x、y、z。在一些實施方式中，控制層128包括組成分MxNyOz，其中y＞x或z＞x，這意味著例如氧的控制元素的原子比率高於M元素的原子濃度和氮的原子濃度二者。在一些實施方式中，控制層128包括組成分MxNyOz，其中z＞x，控制元素(例如氧)的原子比率高於M元素的原子濃度。
在一些實施方式中，形成控制層128經由在阻障層126的頂表面126s上沉積新的膜。在一些實施方式中，沉積阻障層126和控制層128可使用兩個不同的處理腔室。在一些實施方式中，阻障層126和控制層128可在相同的腔室中連續地或在分別的階段中形成。例如，阻障層126可首先在例如物理氣相沉積腔室的處理腔室中沉積至期望的厚度。經由添加和改變處理氣體和/或條件，控制層128在相同的處理腔室中沉積。例如，經由增加用於控制元素的氣體源並減少用於沉積阻障層126的氣體源，控制層128可在相同的物理氣相沉積腔室中形成。
在一些實施方式中，形成控制層128可經由將控制元素添加至阻障層126的上部。例如，形成控制層128經由使用合適的氧化劑(例如臭氧)來氧化阻障層126的上部。
在一些實施方式中，形成控制層128可經由將阻障層126暴露於空氣，以允許金屬氮化物的一部分氧化。如在第5B圖中所示，首先沉積具有頂表面126s’的阻障層126’，如在操作250中所描述。阻障層126’的厚度大於在製造的半導體裝置中的阻障層126。在阻障層126’的沉積之後，將半導體裝置100從處理系統中移除並暴露於空氣持續一段時間。在空氣中的氧將阻障層126’的上部氧化，形成控制層128。在空氣暴露之後，形成具有組成分MxNyOz的控制層128，具有頂表面128s。在一些實施方式中，將阻障層126’暴露於空氣，持續的時間在5秒至約60分鐘之間的範圍內。在一些實施方式中，在室溫執行空氣暴露。在空氣暴露之後，金屬氮化物阻障層被減少至頂表面126s的層級。定義在介於頂表面126s和頂表面128s之間的控制層128可具有在10奈米和20奈米之間的範圍內的厚度。在一些實施方式中，控制層128的厚度相對於阻障層126’的厚度之比率可在0.01和0.5之間的範圍內。
在習知的技術中，在阻障層上導電墊層的形成之前，移除暴露於空氣之後在阻障層上所形成的含氧的層，目的在於防止經由含氧的層所導致的電阻增加。與習知的技術不同，本揭示內容的多個實施方式包括阻障層(例如金屬氮化物阻障層)的空氣暴露的操作，以在阻障層上形成含氧的控制層。含氧的控制層提供了與隨後的導電墊的結晶失配，減小了在導電墊中的晶粒尺寸。
在操作270中，導電墊層130’沉積在控制層128上，如在第4F圖中所示。導電墊層130’形成在控制層128的頂表面128s上。導電墊層130’可包括導電材料，例如鋁、銅、鉭、矽、或合金。在一些實施方式中，導電墊層130’可以是鋁銅合金(AlCu)層、鋁(Al)層、包含鋁並提供令人滿意的導電性的其它導電材料。形成導電墊層130’可使用物理氣相沉積製程、濺射、蒸發、原子層沉積製程、或另一種合適的沉積製程。在一些實施方式中，沉積導電墊層130’在約350℃和約400℃之間的範圍內的溫度，以達到期望的晶粒尺寸。在一些實施方式中，導電墊層130’的厚度在從約100奈米至約5000奈米的範圍內。
根據本揭示內容的導電墊層130’具有減小的晶粒尺寸。導電墊層130’的晶粒尺寸在界面層處開始是小的，並且逐漸地增大。具體地，在控制層128的頂表面128s上形成界面層，此界面層具有10奈米至400奈米之間的範圍內的晶粒尺寸。在界面層上隨後形成的主體層具有在300奈米至1200奈米之間的範圍內的晶粒尺寸。
在操作280中，將導電墊層130’圖案化，以形成導電墊結構120，如在第4G圖至第4H圖中所示。可在導電墊層130’上形成遮罩層136。在一些實施方式中，遮罩層136可包括合適的材料，例如SiON、SiN、SiC、SiOC、旋塗玻璃(spin-on glass, SOG)、或其組合。光阻劑層138沉積在遮罩層136上，並使用合適的光微影技術進行圖案化，如在第4G圖中所示。使用圖案化的光阻劑層138以將遮罩層136圖案化。然後，使用一或多種合適的蝕刻製程，將在遮罩層136中的圖案轉移到導電墊層130’、控制層128、和阻障層126，從而導致了在頂部導電特徵110T上的導電墊結構120，如在第4H圖中所示。
在導電墊結構120中的導電墊130不太可能導致擠壓缺陷，因為減小的晶粒尺寸和/或逐漸地增大晶粒尺寸分佈。在一些實施方式中，可經由在控制層128中産生控制元素的濃度峰來達到減小的晶粒尺寸。
第6圖是在第4H圖中標記為6的區域內跨過阻障層126、控制層128、和導電墊130的各種元素的示意性濃度分佈。在第6圖中，x軸代表跨過各層的位置，y軸表示在原子比率的元素的濃度。曲線C1表示跨過這些層的第一元素的原子濃度。在一些實施方式中，第一元素是鉭、鈦、鎢、或適合用於阻障層中的其它元素。曲線C2表示跨過這些層的第二元素的原子濃度。第二元素可以是鋁、銅、鉭、矽、或任何導電材料。曲線C3表示跨過這些層的第三元素的原子濃度。第三元素可以是氧，或者任何適合於改變在控制層中的晶體結構的元素。如在第6圖中所示，第一元素的第一濃度峰P1位在阻障層126中，第二元素的第二濃度峰P2位在導電墊130中，並且第三元素的第三濃度峰P3位在介於第一濃度峰P1和第二濃度峰P2之間。在一些實施方式中，第三濃度峰P3位在控制層128中。第三元素的峰濃度低於第一元素的峰濃度，亦即P1＞P3。第三元素的峰濃度也低於第二元素的峰濃度，亦即P2＞P3。在一些實施方式中，第三元素(亦即，控制元素)的峰濃度P3可在原子比率在約35%和約70%之間的範圍內，例如約50%。低於35%原子比率的控制元素的峰濃度可能不足以減小在導電墊130中的晶粒尺寸。大於70%的控制元素的峰濃度可能增加控制層128的電阻，而不會在晶粒尺寸減小方面提供附加益處。
在操作290中，在導電墊結構120的形成之後，可在其上形成導電性連接特徵146用於進一步連接，如在第4I圖至第4K圖中所示。在導電墊結構120上形成蝕刻停止層140和鈍化層142，如在第4I圖中所示。蝕刻停止層140可包括SiNx、SiCxNy、AlNx、AlOx、AOxNy、SiOx、SiCx、SiOxCy、或其它合適的材料。在一些實施方式中，鈍化層142可包括有機的絕緣材料，例如聚醯亞胺、環氧樹脂、或另一種合適的絕緣材料。在其它的實施方式中，鈍化層142可包括無機的絕緣材料，例如矽氧化物、矽氮化物、矽氧氮化物、或合適的低介電常數介電材料。
然後穿過鈍化層142和蝕刻停止層140形成開口144，以暴露在導電墊結構120中的導電墊130的一部分，如在第4J圖中所示。
然後在鈍化層142的開口144中形成導電性連接特徵146。導電性連接特徵146與導電墊結構120接觸，如在第4K圖中所示。導電性連接特徵146可以是如在第4K圖中所示的焊球，或者導電凸塊、導電柱、或接合導線。導電墊結構120通過導電性連接特徵146而電性耦合到外部電路，用於在介於外部電路和具有導電墊結構120的半導體裝置100之間傳輸電性信號。導電性連接特徵146可由鋁、銅、金、銀、其合金、其組合、或另一種合適的導電材料所製成。形成導電性連接特徵146可使用蒸發、濺射、電鍍、或印刷製程。
如以上所討論的內容，根據本揭示內容的多個實施方式的控制層可形成在互連結構之內，例如在互連結構106的較上層級上，以防止擠壓缺陷。第7圖示意性地繪示了根據本揭示內容的一些實施方式的互連結構106a的截面視圖。除了一或多個較上層級的金屬間介電質層108包括設置在介於阻障層126和導電特徵110a之間的控制層128之外，互連結構106a類似於在第1圖中所討論的互連結構106。阻障層126和控制層128如以上所討論的內容。導電特徵110a可以是由與較下層級的導電特徵110不同的材料形成的導電線。在一些實施方式中，在較下的金屬間介電質層級處的導電特徵110可由銅所形成，而在較上的金屬間介電質層級處的導電特徵110a由含鋁的材料所形成，例如鋁或鋁銅合金。在一些實施方式中，在較上層級的金屬間介電質層中的導電特徵112可由鎢所形成。在一些實施方式中，導電特徵110和導電特徵112可包括阻障類型材料，作為與金屬間介電質層108和/或彼此的界面處的襯墊。因為導電特徵110a從控制層128形成，所以導電特徵110a具有減小的晶粒尺寸和逐漸增大的晶粒尺寸，因此，在隨後的熱處理期間膨脹較少。
第8圖是根據本揭示內容的多個實施方式用於半導體裝置的互連結構的製造的方法800的流程圖。形成互連結構106a可使用方法800。第9A圖至第9H圖示意性地繪示了根據本揭示內容的實施方式的製造互連結構106a的各個階段。第9A圖至第9H圖是互連結構106a的示意性部分截面視圖。
在操作810中，在互連結構106a中形成一或多個較下層級的金屬間介電質層108，如在第9A圖中所示。多重層級的導電特徵110和112形成在互連結構106a中的多個金屬間介電質層108中。導電特徵110可以是導電線，並且導電特徵112可以是導電導孔。在頂部層級上的導電特徵112被暴露以與在接著的層級的金屬間介電質層中的導電特徵連接。在一些實施方式中，導電特徵112可以是含鎢的導體。
在操作820中，沉積低介電常數介電層114，用於接著的層級的金屬間介電質形成，如在第9B圖中所示。在一些實施方式中，可首先沉積蝕刻停止層，例如蝕刻停止層116，並且在蝕刻停止層116上沉積低介電常數介電層114。
在操作830中，蝕刻低介電常數介電層114和蝕刻停止層116，以暴露導電特徵112，如在第9C圖中所示。形成開口110o，以暴露導電特徵112。開口110o具有底部，此底部由導電特徵112的頂表面112ts、較下層級的頂表面114ts的一部分、以及低介電常數介電層114的側壁和蝕刻停止層116的側壁所定義。
在操作840中，阻障層126沉積在暴露的表面上方，如在第9D圖中所示。形成阻障層126可基本上類似於在操作250中所形成的阻障層。阻障層126保形地形成在暴露的頂表面112ts、114ts、低介電常數介電層114的暴露的表面、和蝕刻停止層116的暴露的表面上。在一些實施方式中，阻障層126包括一或多種阻障材料，例如Ta、TaN、Ti、TiN、WN、或類似者。在一些實施方式中，阻障層126包括第一金屬元素的氮化物，例如鉭、鈦、鎢、或其它合適的元素。沉積阻障層126可經由任何合適的製程，例如物理氣相沉積(PVD)製程、濺射、蒸發、原子層沉積(ALD)製程、或另一種合適的沉積製程。阻障層126可具有在約10奈米和約200奈米之間的範圍內的厚度。
在操作850中，在阻障層126上形成控制層128，如在第9E圖中所示。形成控制層128可基本上類似於在操作260中所形成的控制層128。控制層128可保形地形成在阻障層126上。控制層128包括具有晶體結構的組成分，此晶體結構與隨後形成的導電墊130的晶體結構失配。在一些實施方式中，可根據導電特徵110a的組成分來選擇控制層128的性質，例如組成分、厚度，以減小在導電墊130中的晶粒尺寸。控制層128的厚度可在約2埃和5奈米之間的範圍內。在一些實施方式中，控制層128包括組成分MxNyOz，其中y＞x或z＞x。在一些實施方式中，控制層128包括組成分MxNyOz，其中z＞x。
在操作860中，導電層110’沉積在控制層128上，如在第9F圖至第9G圖中所示。導電層110’形成在控制層128的頂表面128s上。導電層110’可包括導電材料，例如鋁、銅、鉭、矽、或合金。在一些實施方式中，導電層110’可以是鋁銅合金(AlCu)層、鋁(Al)層、或由包含鋁並提供令人滿意的導電性的其它導電材料所製成。形成導電墊層130’可使用物理氣相沉積(PVD)製程、濺射、蒸發、原子層沉積(ALD)製程、或其它合適的沉積製程。在一些實施方式中，沉積導電層110’在約350℃和約400℃之間的範圍內的溫度，以達到期望的晶粒尺寸。在一些實施方式中，執行例如化學機械研磨的平坦化製程，以移除多餘的材料並形成導電特徵110a，如在第9G圖中所示。
可重複操作810至860，以形成另一個金屬間介電質層級，以減少在那個金屬間介電質層級中導電特徵的擠壓缺陷。在第9H圖中，兩個金屬間介電質層級包括從控制層128形成的導電特徵110a。每當導電特徵的擠壓可能是問題時，控制層128可形成在介於阻障層和導電特徵之間。
本文所描述的各個實施方式或實施例提供了優於現有技術的多重優點。根據本揭示內容的控制層減小了含金屬的層的晶粒尺寸，因此減少了擠壓缺陷並提高了産量。可使用控制層，以在互連結構上方形成導電墊。也可在互連結構之內使用控制層。
應理解，並非所有優點都必須在本文中討論，並非所有的實施方式或實施例都需要特定的優點，其它的實施方式或實施例可提供不同的優點。
本揭示內容的一些實施方式提供了一種半導體裝置。半導體裝置包含在基板上的互連結構，其中互連結構包含頂部導電層；以及在互連結構上的導電墊結構，其中導電墊結構包含：在頂部導電層上的阻障層，其中阻障層包含第一元素；在阻障層上的控制層；和在控制層上的導電墊，其中導電墊包含第二元素，其中控制層包含第一元素和第三元素，第一元素的第一濃度峰位在阻障層中，第二元素的第二濃度峰位在導電墊中，第三元素的第三濃度峰位在控制層之內，並且第三濃度峰低於第一濃度峰和第二濃度峰。
本揭示內容的一些實施方式提供了一種半導體裝置。半導體裝置包括具有複數個電子組件的基板；在複數個電子組件上方的第一介電層；嵌入在第一介電層中的第一導電特徵；在第一導電特徵上的阻障層，其中阻障層包含第一金屬元素和氮，並且具有第一厚度；在阻障層上的控制層，其中控制層具有第二厚度，並且第二厚度相對於第一厚度的比率在0.01和0.5之間的範圍內；以及在控制層上的第二導電特徵，其中第二導電特徵包含第二金屬元素，其中控制層包含第一金屬元素、氮、和第三元素，並且第三元素在控制層中具有比起第一金屬元素一較高的濃度。
本揭示內容的一些實施方式提供了一種方法。此方法包含在基板上方形成互連結構，其中互連結構包含頂部導電層；在頂部導電層上沉積阻障層，其中阻障層包含第一元素；在阻障層上形成控制層；以及在控制層上沉積導電墊層，其中導電墊層包含第二元素；和將導電墊層、控制層、和阻障層圖案化，以形成導電墊結構；其中阻障層包括第一元素的第一濃度峰，導電墊層包括第二元素的第二濃度峰，控制層包含第一元素和第三元素，第三元素的第三濃度峰位在控制層之內，並且第三濃度峰低於第一濃度峰和第二濃度峰。
以上概述了數個實施方式的多個特徵，以便本領域技術人員可較佳地理解本揭示內容的多個態樣。本領域的技術人員應理解，他們可能容易地使用本揭示內容，作為其它製程和結構之設計或修改的基礎，以實現與在此介紹的實施方式的相同的目的，和/或達到相同的優點。本領域技術人員亦應理解，與這些均等的建構不脫離本揭示內容的精神和範圍，並且他們可進行各種改變、替換、和變更，而不脫離本揭示內容的精神和範圍。
100:半導體裝置 102:基板 104:電子組件 106:互連結構 106a:互連結構 106ts:頂表面 108:金屬間介電質層 110:導電特徵 110a:導電特徵 110’:導電層 110o:開口 110T:頂部導電特徵 110ts:頂表面 112:導電特徵 112ts:頂表面 114:低介電常數介電層 114ts:頂表面 116:蝕刻停止層 118:阻障層 120:導電墊結構 122:蝕刻停止層 124:鈍化層 126:阻障層 126’:阻障層 126s:頂表面 126s’:頂表面 128:控制層 128s:頂表面 130:導電墊 130’:導電墊層 130i:界面層 130b:主體層 132:光阻劑層 134:開口 134’:開口 134”:開口 136:遮罩層 138:光阻劑層 140:蝕刻停止層 142:鈍化層 144:開口 146:導電性連接特徵 200:方法 210:操作 220:操作 230:操作 240:操作 250:操作 260:操作 270:操作 280:操作 290:操作 2B:區域 502:陰影區域 6:區域 800:方法 810:操作 820:操作 830:操作 840:操作 850:操作 860:操作 C1:曲線 C2:曲線 C3:曲線 O:氧 P1:第一濃度峰 P2:第二濃度峰 P3:第三濃度峰 M:元素 N:氮 T1:厚度 T2:厚度 T3:組合厚度 T4:厚度 T5:厚度 T6:組合厚度
本揭示內容的多個態樣可由以下的詳細描述並且與所附圖式一起閱讀，得到最佳的理解。注意的是，根據產業中的標準做法，各個特徵並未按比例繪製。事實上，為了討論的清楚起見，可任意地增加或減少各個特徵的尺寸。 第1圖是根據本揭示內容的一些實施方式的半導體裝置的示意性截面視圖。 第2A圖至第2B圖示意性地繪示了根據本揭示內容的一些實施方式的導電墊結構。 第3圖是根據本揭示內容的多個實施方式的方法的流程圖，用於導電墊結構的製造。 第4A圖至第4K圖示意性地繪示了根據本揭示內容的多個實施方式的製造導電墊結構的各個階段。 第5A圖是示出根據本揭示內容的控制層的組成分選擇的示意圖。 第5B圖是示意視圖，示出根據本揭示內容的實施方式的形成控制層的製程。 第6圖是示意的曲線圖，示出了根據本揭示內容的多個實施方式在導電墊結構中的多個濃度峰。 第7圖示意性地繪示了根據本揭示內容的多個實施方式的互連結構。 第8圖是根據本揭示內容的多個實施方式的方法的流程圖，此方法用於互連結構的製造。 第9A圖至第9H圖示意性地繪示了根據本揭示內容的多個實施方式的製造互連結構的各個階段。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
110T:頂部導電特徵
126:阻障層
128:控制層
130i:界面層
130b:主體層
T1:厚度
T2:厚度
T3:組合厚度
T4:厚度
T5:厚度
T6:組合厚度

Claims (20)

  1. 一種半導體裝置，包含： 一互連結構，在一基板上，其中該互連結構包含一頂部導電層；以及 一導電墊結構，在該互連結構上，其中該導電墊結構包含： 一阻障層，在該頂部導電層上，其中該阻障層包含一第一元素； 一控制層，在該阻障層上；和 一導電墊，在該控制層上，其中該導電墊包含一第二元素， 其中該控制層包含該第一元素和一第三元素，該第一元素的一第一濃度峰位在該阻障層中，該第二元素的一第二濃度峰位在該導電墊中，該第三元素的一第三濃度峰位在該控制層之內，並且該第三濃度峰低於該第一濃度峰和該第二濃度峰。
  2. 如請求項1所述之半導體裝置，其中，該第一元素是鉭、鈦、和鎢中的一者，該第二元素是鋁、銅、和鉭中的一者，並且該第三元素是氧。
  3. 如請求項2所述之半導體裝置，其中該控制層還包含氮。
  4. 如請求項1所述之半導體裝置，其中該阻障層具有一第一厚度，該控制層具有一第二厚度，並且該第二厚度相對於該第一厚度的一比率在0.01和0.5之間的範圍內。
  5. 如請求項4所述之半導體裝置，其中，該第一厚度在10奈米和200奈米之間的範圍內。
  6. 如請求項5所述之半導體裝置，其中該控制層具有組成分MxNyOz，M表示第一元素，N表示氮，O表示氧，x、y、z是數字，並且z大於x。
  7. 如請求項6所述之半導體裝置，其中，該第三濃度峰在約35%和約70%之間的範圍內。
  8. 如請求項4所述之半導體裝置，其中該導電墊包括與該控制層接觸的一界面層，並且在該界面層中的一晶粒尺寸在約10奈米和約400奈米之間的範圍內。
  9. 一種半導體裝置，包含： 一基板，具有複數個電子組件； 一第一介電層，在所述複數個電子組件上方； 一第一導電特徵，嵌入在該第一介電層中； 一阻障層，在該第一導電特徵上，其中該阻障層包含一第一金屬元素和氮，並且具有一第一厚度； 一控制層，在該阻障層上，其中該控制層具有一第二厚度，並且該第二厚度相對於該第一厚度的一比率在0.01和0.5之間的範圍內；以及 一第二導電特徵，在該控制層上，其中該第二導電特徵包含一第二金屬元素， 其中該控制層包含該第一金屬元素、氮、和一第三元素，並且該第三元素在該控制層中具有比起該第一金屬元素一較高的濃度。
  10. 如請求項9所述之半導體裝置，還包含一第二介電層，其中該第二導電特徵設置在該第二介電層中的一開口中，並且該阻障層與該第二介電層接觸。
  11. 如請求項10所述之半導體裝置，其中，該第二介電層是在該基板上的一互連結構中的一金屬間介電質(IMD)層。
  12. 如請求項10所述之半導體裝置，其中該第二介電層是在該基板上的一互連結構上方的一鈍化層，並且該第一導電特徵是該互連結構的一頂部導電特徵。
  13. 如請求項9所述之半導體裝置，其中該第二導電特徵包括與該控制層接觸的一界面層、以及與該界面層接觸的一主體層，該界面層具有在10奈米和400奈米之間的範圍內的一第一晶粒尺寸，並且該主體層具有在300奈米和1200奈米之間的範圍內的一第二晶粒尺寸。
  14. 如請求項13所述之半導體裝置，其中該第二導電特徵具有一第三厚度，該界面層具有一第四厚度，並且該第四厚度相對於該第三厚度的一比率在0.01和0.1之間的範圍內。
  15. 如請求項10所述之半導體裝置，其中該第一金屬元素的一第一濃度峰位在該阻障層中，該第二金屬元素的一第二濃度峰位在該第二導電特徵中，該第三元素的一第三濃度峰位在該控制層之內，並且該第三濃度峰低於該第一濃度峰和該第二濃度峰。
  16. 一種製造半導體裝置的方法，包含： 在一基板上方形成一互連結構，其中該互連結構包含一頂部導電層； 在該頂部導電層上沉積一阻障層，其中該阻障層包含一第一元素； 在該阻障層上形成一控制層； 在該控制層上沉積一導電墊層，其中該導電墊層包含一第二元素；以及 將該導電墊層、該控制層、和該阻障層圖案化，以形成一導電墊結構； 其中該阻障層包括該第一元素的一第一濃度峰，該導電墊層包括該第二元素的一第二濃度峰，該控制層包含該第一元素和一第三元素，該第三元素的一第三濃度峰位在該控制層之內，並且該第三濃度峰低於該第一濃度峰和該第二濃度峰。
  17. 如請求項16所述之製造半導體裝置的方法，其中形成該控制層包含添加該第三元素到該阻障層的一上部。
  18. 如請求項17所述之製造半導體裝置的方法，其中該第三元素是氧，並且添加該第三元素包含將該阻障層暴露於空氣。
  19. 如請求項18所述之製造半導體裝置的方法，其中該阻障層具有一第一厚度，該控制層具有一第二厚度，並且該第二厚度相對於該第一厚度的一比率在0.01和0.5之間的範圍內。
  20. 如請求項16所述之製造半導體裝置的方法，其中沉積該阻障層包含沉積該第一元素的氮化物層，並且該第一元素是鉭、鈦、和鎢中的一者，該第二元素是鋁、銅、和鉭中的一者，並且該第三元素是氧。
TW111138962A 2021-12-30 2022-10-14 半導體裝置及其製造方法 TWI847305B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163295469P 2021-12-30 2021-12-30
US63/295,469 2021-12-30
US17/745,890 2022-05-17
US17/745,890 US20230215802A1 (en) 2021-12-30 2022-05-17 Conductive structures and methods of fabrication thereof

Publications (2)

Publication Number Publication Date
TW202341394A true TW202341394A (zh) 2023-10-16
TWI847305B TWI847305B (zh) 2024-07-01

Family

ID=

Also Published As

Publication number Publication date
US20230215802A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US8816491B2 (en) Stacked integrated chips and methods of fabrication thereof
US10522391B2 (en) Method and apparatus for back end of line semiconductor device processing
US20200006183A1 (en) Multi-Layer Passivation Structure and Method
TW201727959A (zh) 半導體結構及製造其之方法
CN111261584B (zh) 形成半导体器件的方法及半导体器件
US20220367355A1 (en) Methods for Reducing Dual Damascene Distortion
US10276634B2 (en) Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US11456211B2 (en) Method of forming interconnect structure
US20230387000A1 (en) Functional Component Within Interconnect Structure of Semiconductor Device and Method of Forming Same
TWI715211B (zh) 半導體元件及其形成方法
CN113851422A (zh) 半导体结构及其形成方法
US20230275048A1 (en) Semiconductor device and method of forming the same
US20220415817A1 (en) Semiconductor structure and manufacturing methods thereof
TW202341394A (zh) 半導體裝置及其製造方法
US20230352395A1 (en) Semiconductor structure and method for forming the same
TWI766665B (zh) 半導體結構及其製造方法
US20220415785A1 (en) Interconnect Structure of Semiconductor Device and Method of Forming Same
CN110970392B (zh) 半导体器件和形成半导体器件的方法
US20230395488A1 (en) Passive Device Structure
TW202114234A (zh) 電容裝置及電容結構與其形成方法
TW202418408A (zh) 半導體結構及其形成方法
CN114765152A (zh) 半导体结构及其形成方法
TW202236669A (zh) 半導體元件、積體電路及其製造方法
CN117542827A (zh) 半导体结构及其形成方法
KR20230086509A (ko) 반도체 장치, 반도체 패키지, 및 반도체 장치의 제조 방법