CN117542827A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN117542827A
CN117542827A CN202311006889.XA CN202311006889A CN117542827A CN 117542827 A CN117542827 A CN 117542827A CN 202311006889 A CN202311006889 A CN 202311006889A CN 117542827 A CN117542827 A CN 117542827A
Authority
CN
China
Prior art keywords
layer
contact
passivation
metal
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311006889.XA
Other languages
English (en)
Inventor
郑家峰
连刚逸
赖佳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/184,480 external-priority patent/US20240088074A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN117542827A publication Critical patent/CN117542827A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据本申请的实施例，提供了半导体结构及其形成方法。根据本公开的实施例的半导体结构包括在介电层中的金属部件、在介电层和金属部件上方的钝化结构、在钝化结构上方的接触焊盘以及延伸穿过钝化结构以及与金属部件和接触焊盘接触的多个接触通孔，其中，金属部件包括第一厚度，其中，接触焊盘包括大于第一厚度的第二厚度。

Description

半导体结构及其形成方法
技术领域
本申请的实施例涉及半导体结构及其形成方法。
背景技术
再分布层(RDL)包括至少一个金属层以再分布集成电路(IC)芯片的输入/输出(I/O)焊盘。因此，RDL层中的金属部件可以位于互连结构和焊料凸块之间。很多努力都致力于加强和保护RDL中的金属部件免受焊料凸块处产生的应力的损坏。
发明内容
根据本申请的一个实施例，提供了一种半导体结构，包括：金属部件，在介电层中；钝化结构，在介电层和金属部件上方；接触焊盘，在钝化结构上方；以及多个接触通孔，延伸穿过钝化结构并与金属部件和接触焊盘接触，其中，金属部件包括第一厚度，其中，接触焊盘包括大于第一厚度的第二厚度。
根据本申请的另一个实施例，提供了一种半导体结构，包括：金属部件，在介电层中；钝化结构，在介电层和金属部件上方；接触焊盘，在钝化结构上方；多个接触通孔，延伸穿过钝化结构并且与金属部件和接触焊盘接触；保护层，沿着接触焊盘的侧壁设置；顶部钝化层，设置在接触焊盘、钝化结构与保护层上方；聚合物层，设置在顶部钝化层上方；以及导电柱，延伸穿过聚合物层和顶部钝化层以接触接触焊盘。
根据本申请的又一个实施例，提供了一种用于形成半导体结构的方法，包括：提供工件，工件包括：金属部件，以及钝化结构，在金属部件上方。形成半导体结构的方法还包括：形成穿过钝化结构以暴露金属部件的多个通孔开口；在工件和多个通孔开口上方沉积晶种层；在晶种层上方沉积第一光刻胶层；图案化第一光刻胶层以在多个通孔开口上方的第一光刻胶层中形成焊盘开口，其中焊盘开口底切图案化的第一光刻胶层；在焊盘开口和多个通孔开口上方沉积导电层；去除图案化的第一光刻胶层，以在多个通孔开口中形成多个接触通孔，并且在多个接触通孔上方形成与多个接触通孔接触的接触焊盘；以及沿着接触焊盘的侧壁形成保护层。
本申请的实施例涉及厚再分布层部件。
附图说明
当结合附图一起阅读时，从以下详细描述中可以最好地理解本公开。值得注意的是，根据行业的标准惯例，各个部件并未按比例绘制并且仅用于说明目的。实际上，为了讨论的清晰，可以任意增加或减小各个部件的尺寸。
图1是根据本公开的各个方面的用于制造半导体结构的方法的流程图。
图2-图23是根据本公开的实施例的在图1中的方法中的制造的各个阶段的工件的局部截面图。
图24-图27示出了根据本公开的实施例的可以使用图1中的方法制造的替代半导体结构。
具体实施方式
以下公开提供了许多用于实现所提供主题的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在进行限制。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括其中第一部件和第二部件直接接触形成的实施例，并且也可以包括其中在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可以在各个实例中重复参考数字和/或字母。这种重复是为了简单和清楚的目的，这种重复本身并不指示所讨论的各种实施例和/或配置之间的关系。
为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图中所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在涵盖器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
另外，当用“约”、“近似”等描述数值或数值范围时，该术语旨在涵盖在合理范围内的数值，考虑如本领域的普通技术人员中的一个所理解的在制造期间固有地出现的变化。例如，基于与制造具有与该数值相关联的特性的部件相关联的已知制造公差，数值或数值范围涵盖包括所描述的数值的合理范围，诸如在所描述的数值的+/-图10％内。例如，材料层具有“约5nm”的厚度，“约5nm”可以涵盖从4.25nm至5.75nm的尺寸范围，其中本领域的普通技术人员已知与沉积该材料层相关联的制造公差为+/-15％。更进一步地，本公开可以在各个示例中重复参考数字和/或字母。这种重复是为了简单和清楚的目的，这种重复本身并不指示所讨论的各种实施例和/或配置之间的关系。
在集成电路(IC)制造中，再分布层(RDL)是指管芯上方的附加金属层，用于将管芯中器件的输入/输出(I/O)焊盘移动到不同位置，以改善访问或连接。在一些情况下，IO焊盘是RDL的部分并且设置在上面的焊料部件和下面的接触通孔之间延伸穿过钝化结构。接触通孔可以落在互连结构的顶部金属层上。已经观察到，焊料部件周围产生的应力可能导致该垂直堆叠结构附近或周围的缺陷。
本公开提供了一种半导体结构以防止或减少RDL接触部件周围的缺陷或故障。在一个方面，本公开的RDL接触部件比互连结构的顶部金属层厚得多以减小施加在下面的接触通孔和钝化结构上的应力。RDL接触部件还可以包括更宽的基底以分布应力。在另一方面，RDL接触部件的侧壁衬有高密度保护层以防止RDL接触部件的坍塌。在又一方面，本公开的RDL接触部件通过一个以上的接触通孔电耦合到互连结构的顶部金属层。尽管使用了阻挡层，电迁移仍然威胁着接触通孔的完整性。额外的过多的接触通孔对于确保电连接是必要的。在另一方面，钝化结构包括金属-绝缘体-金属(MIM)结构。MIM结构夹在两层由氮化硅形成的钝化层之间，以为MIM结构提供更好的保护。
现在将参考附图更详细地描述本公开的各个方面。就此而言，图1是示出根据本公开的实施例的用于制造半导体结构的方法100的流程图。方法100仅是示例，并不旨在将本公开限制于方法100中明确说明的内容。可以在方法100之前、期间和之后提供额外的步骤，并且对于该方法的另外的实施例，可以替换、消除或移动本文描述的一些步骤。为了简单起见，本文并未详细描述所有步骤。在下面结合图2-图24描述方法100，图2-图24是图1中的方法100的不同制造阶段的工件200的局部截面图。因为工件200将被制造成半导体结构，所以根据上下文的需要工件200在本文中可以称为半导体结构200。在整个本公开中，相同的附图标记表示相同的部件，除非另有明确说明。
参照图1和图2，方法100包括方框102，其中提供工件200。工件200包括已经在其上形成的各个层。工件200包括衬底202，其可以由硅(Si)或者诸如锗(Ge)或硅锗(SiGe)的其它半导体材料制成。在一些实施例中，衬底202可以包括化合物半导体，诸如碳化硅(SiC)、磷化硅(SiP)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)、锑化铟(InSb)、氧化锌(ZnO)、硒化锌(ZnSe)、硫化锌(ZnS)、碲化锌(ZnTe)、硒化镉(CdSe)、硫化镉(CdS)和/或碲化镉(CdTe))；合金半导体，诸如硅锗(SiGe)、碳化硅磷(SiPC)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)和/或磷砷化镓铟(GaInAsP)；其他III-V族材料；其他II-V族材料；或其组合。或者，衬底202是绝缘体上半导体衬底，诸如绝缘体上硅(SOI)衬底或绝缘体上锗(GeOI)衬底。在一些实施例中，衬底202可以包括外延层，例如覆盖在体半导体衬底上的外延层。可以在衬底202中或衬底202上形成各种微电子元件，诸如晶体管元件，晶体管元件包括源极/漏极部件、栅极结构、栅极间隔件、源极/漏极接触件、栅极接触件、包括浅沟槽隔离(STI)的隔离结构、或任何其他合适的元件。形成在衬底202上的晶体管可以包括多栅极器件，诸如鳍式场效应晶体管(FinFET)或多桥沟道(MBC)晶体管。FinFET具有在不止一侧被栅极包裹的升高的沟道(例如，栅极包裹从衬底延伸的半导体材料的“鳍”的顶部和侧壁)。MBC晶体管具有可以部分地或完全地围绕沟道区域延伸的栅极结构，以在两侧或更多侧提供对沟道区域的访问。由于其栅极结构围绕沟道区域，MBC晶体管也可以称为环绕栅极晶体管(SGT)或全环(GAA)晶体管。由于沟道区的形状，MBC晶体管也可称为纳米线晶体管、纳米片晶体管或纳米棒晶体管。
工件200还包括互连结构210。互连结构210也可以称为多层互连(MLI)结构并且形成在衬底202上方。互连结构210可以包括多个图案化的介电层以及在工件200的各种微电子元件之间提供互连(例如，布线)的导电层。虽然互连结构210可以包括八(8)到十六(16)层金属层，但是它的厚度仍然可以显着小于衬底202的厚度。多个图案化的介电层可以称为金属间介电(IMD)层并且可以包括氧化硅或k值(介电常数)小于氧化硅的k值(介电常数)的低k介电材料，氧化硅的k值(介电常数)约为4。在一些实施例中，低k介电材料包括诸如SiOCH的多孔有机硅酸盐薄膜、正硅酸乙酯(TEOS)氧化物、未掺杂硅酸盐玻璃、诸如硼磷硅酸盐玻璃(BPSG)的掺杂的氧化硅、熔融石英玻璃(FSG)、磷硅酸盐玻璃(PSG)、氟掺杂的二氧化硅、碳掺杂的二氧化硅、多孔二氧化硅、多孔碳掺杂的二氧化硅、碳氮化硅(SiCN)、碳氮氧化硅(SiOCN)、基于旋涂硅的聚合物电介质或它们的组合。互连结构210中的导电层可以包括接触件、通孔或金属线。
如图2所示，工件200可以包括设置在互连结构210上的蚀刻停止层(ESL)240。ESL240可以包括碳氮化硅(SiCN)、碳氧化硅(SiOC)、碳化硅(SiC)、碳氮氧化硅(SiOCN)或氮化硅(SiN)或它们的组合。工件200还包括设置在ESL 240上的第一介电层250。在一些实施例中，第一介电层250包括未掺杂的石英玻璃(USG)或氧化硅。在一些实施例中，第一介电层250的厚度为约800至约1000nm。
仍然参考图2，工件200包括在第一介电层250中的一个或多个顶部金属接触件(诸如253、254和255)。尽管顶部金属接触件253、顶部金属接触件254和顶部金属接触件255不是工件200中的最顶部接触部件，它们被称为顶部金属(TM)接触件，因为它们是互连结构210的最顶部金属接触件。顶部金属接触件253、顶部金属接触件254和顶部金属接触件255中的每个可以包括阻挡层2050和金属填充层。在一些实施例中，阻挡层2050包括氮化钛(TiN)、钽(Ta)、钛(Ti)、氮化钽(TaN)、合适的金属、合适的金属氮化物或其组合。在一些实施例中，金属填充层包括金属或金属合金，诸如铜(Cu)、钴(Co)、镍(Ni)、铝(Al)、钨(W)、钌(Ru)、钛(Ti)或其组合。在所描绘的实施例中，顶部金属接触件253、顶部金属接触件254和顶部金属接触件255由铜(Cu)形成。
参考图1和图3，方法100包括方框104，其中在顶部金属接触件253、顶部金属接触件254和顶部金属接触件255上方沉积第二介电层256和第一钝化层258。在一些实施例中，第二介电层256为约65nm至约85nm厚。第二介电层256可以包括碳氮化硅(SiCN)、氮化硅(SiN)和/或可以保护顶部金属接触件253、顶部金属接触件254和顶部金属接触件255不被氧化的其他合适的材料。第二介电层256可以使用化学气相沉积(CVD)来沉积。此外，在方框104处，在第二介电层256上方沉积第一钝化层258。第一钝化层258可以包括氮化硅并且可以使用等离子增强CVD(PECVD)来沉积第一钝化层258。用于形成第一钝化层258的气态前驱体可以包括氨气(NH3)、硅烷(SiH4)和氮气(N2)。在一些实施方案中，第一钝化层258可以在介于约375℃与约425℃之间的工艺温度和介于约2.6Torr与约3.0Torr之间的工艺压力下沉积。与使用旋涂或可流动CVD沉积的含氧化硅的材料相比，第一钝化层258中的氮化硅具有更大的密度并且可以更好地保护上面的MIM结构260(将在下面描述)免受应力相关的缺陷。在一些示例中，第一钝化层258具有在约5000nm和约15000nm之间的厚度。
参考图1和图4-图8，方法100包括方框106，其中在第一钝化层258上方形成金属-绝缘体-金属(MIM)结构260(如图8所示)。如图4-图8所示，形成MIM结构260涉及多个工艺，包括用于形成和图案化底部导体板层262、中间导体板层266和顶部导体板层269的那些。首先参考图4，在第一钝化层258上形成图案化的底部导体板层262。形成底部导体板层262本身可以涉及多个工艺，诸如沉积、光刻、显影和/或蚀刻等。底部导体板层262可以经过表面处理，诸如使用一氧化二氮(N2O)气体的侧壁钝化。现在参考图5，在底部导体板层262上形成第一绝缘体层264。在实施例中，沉积第一绝缘体层264以在工件200的顶表面上方具有大体上均匀的厚度(例如，在底部导体板层262的顶表面和侧壁表面上具有大约相同的厚度)。接着参考图6，在第一绝缘体层264上形成图案化的中间导体板层266。中间导体板层266可以以与底部导体板层262的形成方式类似的方式形成，但是中间导体板层266的图案可以不同于底部导体板层262的图案。现在参考图7，在中间导体板层266上形成第二绝缘体层268。在实施例中，沉积第二绝缘体层268以在工件200的顶表面上方具有大体上均匀的厚度(例如，在中间导体板层266的顶表面和侧壁表面上具有大约相同的厚度)。参考图8，在第二绝缘体层268上形成图案化的顶部导体板层269。顶部导体板层269可以以与中间导体板层266或底部导体板层262的形成方式类似的方式形成，但是顶部导体板层269的图案可以不同于中间导体板层266的图案或底部导体板层262的图案。
如图8所示，MIM结构260包括多个金属层，包括底部导体板层262、中间导体板层266和顶部导体板层269，它们用作电容器的金属板。MIM结构260还包括多个绝缘体层，包括设置在底部导体板层262和中间导体板层266之间的第一绝缘体层264，以及设置在中间导体板层266和顶部导体板层269之间的第二绝缘体层268。MIM结构260用于实现一个或多个电容器，这些电容器可以连接到诸如晶体管的其他电子元件。多层MIM结构260允许电容器在垂直和横向两个方向上紧密封装在一起，从而减少用于实现电容器所需的横向空间量。结果，MIM结构260可以提供超高密度电容器并且可以被称为MIM电容器。
在一些实施例中，为了增加电容值，第一绝缘体层264和/或第二绝缘体层268使用k值大于氧化硅的k值的高k介电材料。第一绝缘体层264和第二绝缘体层268可以相对较薄以增加电容值但保持最小厚度以避免MIM结构260中的电容器的潜在击穿。此外，为了优化电容器性能，在一些实施例中，第一绝缘体层264(或第二绝缘体层268)为三层结构，从下到上包括第一氧化锆(ZrO2)层、氧化铝(Al2O3)层和第二氧化锆(ZrO2)层。
虽然图中描绘的MIM结构260包括三个导体板层，但是MIM结构260可以包括额外的导体板。例如，MIM结构260可以包括四(4)、五(5)、六(6)或七(7)个导体板层。与本公开中描述的MIM结构260一样，相邻的导体板通过至少一个绝缘体层彼此间隔开并且彼此绝缘。
应当注意，本公开的方法和结构可应用于不包括MIM结构260的结构。例如，图24示出了半导体结构200，其中第一钝化层258、MIM结构260，以及第二钝化层267被替换为钝化层259，其可以包括氧化硅、氮化硅或合适的介电材料。
参考图1和图9，方法100包括方框108，其中在MIM结构260上方沉积第二钝化层267。在一些实施例中，第二钝化层267可以在形成工艺、工艺条件、前体和厚度方面类似于第一钝化层258。为此，为简洁起见省略了第二钝化层267的详细描述。在一些实施例中，第二钝化层267的沉积之后是CMP工艺以提供平坦的顶表面。如图9所示，MIM结构260沿Z方向夹在第一钝化层258和第二钝化层267之间。第一钝化层258和第二钝化层267可以具有相同的成分。在一些实施例中，第二介电层256、第一钝化层258、MIM结构260和第二钝化层267可以统称为第一钝化结构270。第一钝化层258和第二钝化层267保护MIM结构260免受由于应力或裂纹传播造成的损坏。
参考图1和图10，方法100包括方框110，其中形成多个通孔开口(诸如通孔开口271A、通孔开口271B、通孔开口272A、通孔开口272B、通孔开口273A和通孔开口273B)以从上到下穿透第二钝化层267、MIM结构260、第一钝化层258和第二介电层256。在图10所示的一些实施例中，形成两个通孔开口以暴露单个顶部金属接触件。例如，通孔开口271A和通孔开口271B延伸穿过第一钝化结构270以暴露顶部金属接触件253；通孔开口272A和通孔开口272B延伸穿过第一钝化结构270以暴露顶部金属接触件254；以及通孔开口273A和通孔开口273B延伸穿过第一钝化结构270以暴露顶部金属接触件255。根据本公开，通孔开口271A和通孔开口271B是位置相似的一对，通孔开口272A和通孔开口272B是位置相似的一对，以及通孔开口273A和通孔开口273B是位置相似的一对。在一些实施例中，执行诸如反应离子蚀刻(RIE)的干法蚀刻工艺以形成开口271、开口272和开口273。根据应用，每个开口的侧壁可以暴露MIM结构260的不同导体板层。多个通孔开口(诸如通孔开口271A、通孔开口271B、通孔开口272A、通孔开口272B和通孔开口273)可以使用干法蚀刻形成，干法蚀刻诸如反应离子蚀刻(RIE)。在一些实施例中，多个通孔开口的形成可以包括使用氧气、含氧气体、氢气、含氟气体(例如，CF4、SF6、NF3、BF3、CH2F2、CHF3、CH3F、C4H8、C4F6和/或C2F6)、含碳气体(例如，CO、CH4和/或C3H8)、含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBr3)、含碘气体、其他合适的气体和/或等离子体、和/或它们的组合。
参考图1和图11，方法100包括方框112，其中在工件200上方形成阻挡层274和晶种层275。在一些实施例中，阻挡层274可以包括钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钽(Ta)、氮化钨(WN)，并且晶种层275可以包括铜(Cu)。阻挡层274防止或减少铜的电迁移或氧扩散到铜中。如图11所示，阻挡层274和晶种层275两者可以共形地沉积在第二钝化层267上方并且使用合适的沉积技术沉积到通孔开口271A、通孔开口271B、通孔开口272A、通孔开口272B、通孔开口273A和通孔开口273B中，合适的沉积技术诸如原子层沉积(ALD)、物理气相沉积(PVD)或化学气相沉积(CVD)。
参考图1和图11-图14，方法100包括方框114，其中在通孔开口271A、通孔开口271B、通孔开口272A、通孔开口272B、通孔开口273A和通孔开口273B中形成接触通孔并且在通孔开口上方形成接触焊盘294、接触焊盘296和接触焊盘298。方框114处的操作可以包括在工件200上方沉积第一光刻胶层276(如图11所示)，图案化第一光刻胶层276以形成由光刻胶部件限定的焊盘开口(如图12所示)，在通孔开口和焊盘开口上方沉积金属填充层292(如图13所示)，并且去除光刻胶部件(如图14所示)。现在参考图11，可以使用旋涂在工件200上方毯式沉积第一光刻胶层276。然后参考图12，使用光刻技术以图案化第一光刻胶层276以形成第一光刻胶部件276(为便于参考使用相同的附图标记)，其限定第一焊盘开口278、第二焊盘开口280、和第三焊盘开口282。如图12所示，第一焊盘开口278与通孔开口271A和通孔开口271B流体连通，这暴露了顶部金属接触件253。第二焊盘开口280与通孔开口272A和通孔开口272B流体连通，这暴露了顶部金属接触件254。第三焊盘开口282与通孔开口273A和通孔开口273B流体连通，这暴露了顶部金属接触件255。
为了形成具有较宽基底部分的接触焊盘以防止应力引起的损坏，第一焊盘开口278、第二焊盘开口280和第三焊盘开口282中的每个底切第一光刻胶部件276。在一个示例工艺中，如图11所示的第一光刻胶层276为负性光刻胶。在曝光期间，第一光刻胶层276的上部部分受到更强烈的照射，并且具有更高的交联程度，而第一光刻胶层276的下部部分受到的较少的照射，并且具有较低的交联程度。在随后的显影期间，显影剂更快地去除下部部分以形成图12所示的底切290。其他布置是可能的并且第一光刻胶层276在其他布置中可以是正性光刻胶。
然后参考图13。在形成底切290之后，使用合适的沉积技术(诸如电镀)在晶种层275上沉积金属填充层292。金属填充层292可以包括铜(Cu)、铝(Al)或其合金。在所描绘的实施例中，金属填充层292由铜(Cu)形成。如图13所示，金属填充层292被允许填充通孔开口271A、通孔开口271B、通孔开口272A、通孔开口272B、通孔开口273A和通孔开口273B以及填充第一焊盘开口278、第二焊盘开口280和第三焊盘开口282。在沉积金属填充层292之后，平坦化工件200以去除多余的金属填充层292并且提供平坦的顶表面。金属填充层292也填充底切290。
参考图14，然后选择性地去除第一光刻胶部件276以形成第一接触焊盘294、第二接触焊盘296和第三接触焊盘298。另外，第一接触通孔2942和第二接触通孔2944形成在第一接触焊盘294下方且与第一接触焊盘294接触；第三接触通孔2962和第四接触通孔2964形成在第二接触焊盘296下方并与第二接触焊盘296接触；以及第五接触通孔2982和第六接触通孔2984形成在第三接触焊盘298下方并与第三接触焊盘298接触。因为每个接触焊盘和下面的多个接触通孔是在相同的金属填充沉积工艺中形成的，如图13所示，它们是连续结构。由于形成图12所示的底切290，第一接触焊盘294、第二接触焊盘296和第三接触焊盘298中的每个都具有沿X方向的较宽基底部分。在图14所示的一些实施例中，去除光刻胶部件还可以去除相邻焊盘部件之间的晶种层275，留下阻挡层274。
参考图1和图15，方法100包括方框116，其中在工件200上方形成保护层300，包括在接触焊盘和阻挡层274上方形成保护层300。在图15所示的实施例中，保护层300可以包括氮化硅，并且可以使用PECVD在工件200上方共形地沉积，包括在接触焊盘的顶表面和侧壁上方以及在阻挡层274上方共形地沉积。虽然第一钝化层258、第二钝化层267和保护层300均包括氮化硅并且均使用PECVD形成，但是保护层300的密度大于第一钝化层258和第二钝化层267中的密度。为了实现更高密度的保护层300，在保护层300的沉积期间施加更高的射频(RF)功率。在一些情况下，用于沉积保护层300的RF功率是用于沉积第一钝化层258和第二钝化层267的RF功率的大约1.4倍到大约1.6倍。例如，当用于沉积第一钝化层258和第二钝化层267的RF功率在约80W和约100W之间时，用于沉积保护层300的RF功率在约100W和约160W之间。此外，为了实现更大的密度，用于形成保护层300的气态前驱体(其可以包括氨气(NH3)、硅烷(SiH4)和氮气(N2))的流动速率可以比用于沉积第一钝化层258和第二钝化层267的流动速率大3％至约10％。在一些实施方式中，保护层300可以在约375℃和约425℃之间的工艺温度下和在约2.6Torr和约3.0Torr之间的工艺压力下沉积。在一些示例中，保护层300具有在约2nm和约2000nm之间的厚度。在一些情况下，保护层300的密度是第一钝化层258和第二钝化层267的密度的约2.5倍至约5倍。换言之，保护层300的密度与第一钝化层258和第二钝化层267的密度的比率可以在约2.5和约5之间。可以观察到，致密的保护层300可以对接触焊盘施加压缩应力，从而防止它们在来自上面的焊料部件的压力下坍塌。
参考图1和图16，方法100包括方框118，其中执行回蚀刻。如图16所示，回蚀刻可以去除沉积在面向顶部的表面上的保护层300，面向顶部的表面诸如接触焊盘(包括第一接触焊盘294、第二接触焊盘296和第三接触焊盘298)的顶表面和阻挡层274的顶表面，从而形成侧壁保护层302。在图25所示的一些可选实施例中，沉积在接触焊盘顶表面上的保护层300仅被减薄但没有被完全去除。在那些替代实施例中，侧壁保护层302在接触焊盘的顶表面上方延伸。
同样如图16所示，利用保护层300保护接触焊盘(包括第一接触焊盘294、第二接触焊盘296和第三接触焊盘298)的侧壁，可以执行回蚀刻以去除接触焊盘之间的阻挡层274。阻挡层274由导电材料形成并且可能导致短路或不期望的电连接。在方框118处的回蚀刻去除或至少切断接触焊盘之间的阻挡层274以防止短路或不期望的电连接。
因为阻挡层274和保护层300都可以包括氮化物(例如，阻挡层274可以包括氮化钽并且保护层300可以包括氮化硅)，所以方框118处的回蚀刻可以包括对金属氮化物和氮化硅具有选择性的化学物质。在一些实施方案中，方框118处的回蚀刻可以包括使用氮气(N2)、氧气(O2)、氢气(H2)、含氟气体(例如，CF4、SF6、NF3、BF3、CH2F2、CHF3、CH3F、C4H8、C4F6和/或C2F6)、含碳气体(例如，CO、CH4和/或C3H8)、含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBr3)、含碘气体、其他合适的气体和/或等离子体、和/或它们的组合的干法蚀刻工艺。
参考图1、图17和图18，方法100包括方框120，其中在工件200上方形成第二钝化结构315。在一些实施例中，第二钝化结构315包括第三钝化层312和聚合物层314。在一些实施例中，第三钝化层312包括氮化硅(SiN)，可以通过CVD、PECVD或合适的方法形成。在一些实施方案中，第三钝化层312可以形成为约25nm与约200nm之间的厚度。然后在第三钝化层312上方形成聚合物层314。在一些实施例中，聚合物层314可以包括聚酰亚胺并且可以使用旋涂来沉积。如图17所示，在工件200上方形成第三钝化层312，包括在侧壁保护层302、接触焊盘(包括第一接触焊盘294、第二接触焊盘296和第三接触焊盘298)和第二钝化层267的上方形成第三钝化层312。在图18所示的实施例中，第三钝化层312与第二钝化层267、阻挡层274的侧壁、晶种层275的侧壁、侧壁保护层302接触，沿着上部接触焊盘的侧壁和接触焊盘(包括第一接触焊盘294、第二接触焊盘296和第三接触焊盘298)的顶表面设置。
在一些实施例中，第三钝化层312可以在形成工艺、工艺条件、前体和厚度方面类似于第一钝化层258。在一些示例中，保护层300的密度是第三钝化层312的密度的约2.5倍至约5倍。换言之，保护层300的密度与第三钝化层312的密度的比率可以在约2.5和约5之间。
参考图1和图19-图23，方法100包括方框122，其中在接触焊盘上方形成凸块部件。在方框122的操作可以包括形成穿过第二钝化结构315的焊盘通道开口(如图19所示)、沉积阻挡层322和晶种层323(如图20所示)、形成图案化的第二光刻胶层324(如图21所示)、形成铜柱和焊料部件(如图22所示)、执行回蚀刻以去除阻挡层322和晶种层323的不期望的部分(如图23所示)，以及回流焊接部件(如图23所示)。
参考图19，穿过第二钝化结构315形成焊盘通道开口316、焊盘通道开口318和焊盘通道开口320以分别暴露第一接触焊盘294、第二接触焊盘296和第三接触焊盘298。在一些实施例中，可以执行干法蚀刻工艺以蚀刻穿过聚合物层314和第三钝化层312。示例干法蚀刻工艺可以包括使用氢气(H2)、含氟气体(例如，CF4、SF6、NF3、BF3、CH2F2、CHF3、CH3F、C4H8、C4F6和/或C2F6)、含碳气体(例如，CO、CH4和/或C3H8)、含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBr3)、含碘气体。如图19所示，因为聚合物层314的蚀刻速率大于第三钝化层312的蚀刻速率，所以焊盘通道开口316、焊盘通道开口318和焊盘通道开口320中的每个在聚合物层314中具有较宽的开口并且在第三钝化层312中具有较窄的开口。
参考图20，阻挡层322可以包括钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钽(Ta)、氮化钨(WN)，并且晶种层323可以包括铜(Cu)。阻挡层322防止或减少铜的电迁移或者氧扩散到铜中。如图20所示，阻挡层322和晶种层323两者可以共形地沉积在焊盘通道开口316、焊盘通道开口318和焊盘通道开口320上方，包括沉积在第一接触焊盘294、第二接触焊盘296和第三接触焊盘298的暴露部分上。可以使用合适的沉积技术沉积阻挡层322和晶种层323，合适的沉积技术诸如原子层沉积(ALD)、物理气相沉积(PVD)或化学气相沉积(CVD)。
参考图21，在工件200上方形成图案化的第二光刻胶层324以限定待形成的铜柱和焊料部件的边界。在示例工艺中，使用旋涂在工件200上方毯式沉积第二光刻胶层。如图21所示，使用光刻技术来图案化第二光刻胶层324以在焊盘通道开口316、焊盘通道开口318和焊盘通道开口320周围形成光刻胶部件。
参考图22，铜柱326、铜柱328和铜柱330以及焊料部件334、焊料部件336和焊料部件338形成在焊盘通道开口上方，同时被图案化的光刻胶层324限制。在一些实施例中，铜柱326、铜柱328和铜柱330可以包括铜(Cu)、钴(Co)、镍(Ni)或其组合，并且可以使用电镀在暴露的晶种层323上沉积。在沉积铜柱326、铜柱328和铜柱330之后，焊料部件334、焊料部件336和焊料部件338分别沉积在铜柱326、铜柱328和铜柱330中的每个上方。在一些实施例中，在沉积焊料部件334、焊料部件336和焊料部件338之后，图案化的第二光刻胶层324的顶表面仍然高于焊料部件334、焊料部件336和焊料部件338的顶表面。即图案化的第二光刻胶层324仍然分隔铜柱326、铜柱328和铜柱330以及沉积在其上的焊料部件334、焊料部件336和焊料部件338。在一些实施方式中，焊料部件334、焊料部件336和焊料部件338可以包括镍(Ni)、锡(Sn)、锡铅(SnPb)、金(Au)、银(Ag)、钯(Pd)、铟(In)、镍钯金(NiPdAu)、镍金(NiAu)、SnAg、SnPb、SnAgCu或其他合适的金属合金。在沉积铜柱326、铜柱328和铜柱330以及焊料部件334、焊料部件336和焊料部件338之后，通过请求或选择性蚀刻去除图案化的第二光刻胶层324。
参考图23，为了去除电耦合铜柱326、铜柱328和铜柱330的多余的阻挡层322和晶种层323，对工件200执行回蚀刻。在一些实施方式中，在方框122处的回蚀刻可以包括使用氮气(N2)、氧气(O2)、氢气(H2)、含氟气体(例如，CF4、SF6、NF3、BF3、CH2F2、CHF3、CH3F、C4H8、C4F6和/或C2F6)、含碳气体(例如，CO、CH4和/或C3H8)、含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBr3)、含碘气体、其他合适的气体和/或等离子体、和/或它们的组合的干法蚀刻工艺。在回蚀刻之后，回流焊料部件334、焊料部件336和焊料部件338以形成凸块状形状。
仍然参考图23。观察到，接触焊盘必须比顶部金属接触件厚以防止损坏MIM结构260和顶部金属接触件。在所描述的实施例中，沿着Z方向，顶部金属接触件253、顶部金属接触件254和顶部金属接触件255具有第一厚度T1并且接触焊盘294、接触焊盘296和接触焊盘298具有第二厚度T2。第二厚度T2介于第一厚度T1的约5倍至约10倍之间。这个范围不是无价值的。已经观察到，当第二厚度T2小于第一厚度T1的5倍时，MIM结构260和/或顶部金属接触件容易受到由焊料部件处的应力引起的损坏。当第二厚度T2大于第一厚度T1的10倍时，额外的厚度不再有助于接触焊盘的应力分布功能。为了提供足够的空间用于形成封装或底部填充，铜柱326、铜柱328和铜柱330倾向于具有大于第二厚度T2的第三厚度T3。如图24所示，铜柱326、铜柱328和铜柱330的第三厚度T3是从铜柱各自的底表面到其各自的顶表面测量的。在一些实施例中，第三厚度T3是第二厚度T2的约1.5倍至约4倍。
图24示出了替代实施例，其中半导体结构200不包括MIM结构260。如图24所示，第一钝化层258、MIM结构260和第二钝化层267被替换为钝化层259。钝化层259可以包括氧化硅或氮化硅。在一个实施例中，钝化层259包括氧化硅。
图25示出了替代实施例，其中侧壁保护层302的部分延伸到接触焊盘294、接触焊盘296和接触焊盘298的顶表面。与图23中所示的半导体结构200相比，图25中的侧壁保护层302经受侵蚀性较小的回蚀刻工艺，使得侧壁保护层302的部分在接触焊盘294、接触焊盘296和接触焊盘298的顶表面上方连续地延伸。由于回蚀刻工艺的性质，侧壁保护层302在顶表面上方的部分比侧壁保护层302沿着接触焊盘294、接触焊盘294和接触焊盘298的侧壁延伸的部分薄。
图26示出了另一个替代实施例，其中侧壁保护层包括多层侧壁保护层304。在所描绘的实施例中，多层侧壁保护层304包括内层306和外层308。内层306和外层308两者在沉积工艺和密度方面类似于保护层300。外层308覆盖内层306的顶表面。内层306和外层308均未在接触焊盘294、接触焊盘296和接触焊盘298的顶表面上方延伸。在示例工艺中，用于内层306的介电层共形地沉积在接触焊盘294、接触焊盘296和接触焊盘298的上方，并且经受类似于上述方框118处的操作的回蚀刻工艺以去除在接触焊盘的顶表面上方的内层306。在内层的回蚀刻之后，用于外层308的介电层共形地沉积在接触焊盘294、接触焊盘296和接触焊盘298上方，并且经受类似于上述方框118处的操作的回蚀刻工艺。因为在内层306的回蚀刻期间已经去除了接触焊盘之间的阻挡层274和晶种层275，所以外层308的回蚀刻可以侵蚀性较小，留下被外层308覆盖的接触焊盘的顶表面。因此，外层308的顶表面308T高于内层306的顶表面306T。此外由回蚀刻工艺产生的内层306的顶表面现在被外层308覆盖。
图27示出了又一个替代实施例，其中侧壁保护层包括多层侧壁保护层304。在所描述的实施例中，多层侧壁保护层304包括内层306和外层308。内层306和外层308两者在沉积工艺和密度方面类似于保护层300。外层308覆盖内层306的顶表面并且外层308的部分保持设置在接触焊盘294、接触焊盘296和接触焊盘298的顶表面上方。在示例工艺中，用于内层306的介电层使用与方法100的方框116处描述的工艺类似的工艺，共形地沉积在接触焊盘294、接触焊盘296和接触焊盘298上方，并且经受与方法100的方框118处的操作类似的回蚀刻工艺，以去除接触焊盘的顶表面上方的内层306。在内层306的回蚀刻之后，用于外层308的介电层共形地沉积在接触焊盘294、接触焊盘296和接触焊盘298上方并且经受与上述方框118处的操作类似的回蚀刻工艺。因为在内层306的回蚀刻期间已经去除了接触焊盘之间的阻挡层274和晶种层275，所以外层308的回蚀刻可以侵蚀性较小，留下被外层308覆盖的接触焊盘的顶表面。因此，外层308的顶表面308T高于内层306的顶表面306T。此外，由回蚀刻工艺产生的内层306的顶表面现在被外层308覆盖。
本公开的一方面涉及半导体结构。半导体结构包括在介电层中的金属部件、在介电层和金属部件上方的钝化结构、在钝化结构上方的接触焊盘以及延伸穿过钝化结构并且与金属部件和接触焊盘接触的多个接触通孔。金属部件包括第一厚度，并且接触焊盘包括大于第一厚度的第二厚度。
在一些实施例中，钝化结构包括第一钝化层、设置在第一钝化层上方并且与第一钝化层接触的金属-绝缘体-金属(MIM)电容器，以及设置在MIM电容器上方并且与MIM电容器接触的第二钝化层。在一些实施方式中，MIM电容器包括由多个绝缘体层交错的多个导电板，并且多个接触通孔延伸穿过多个导电板中的至少一个。在一些情况下，第一钝化层和第二钝化层包括氮化硅。在一些实施例中，半导体结构还包括沿着接触焊盘的侧壁设置的保护层。保护层包括设置在接触焊盘的侧壁上的内层和设置在内层上的外层。外层与内层和接触焊盘的侧壁接触。在一些实施例中，外层的最高表面高于内层的最高表面。在一些实施例中，内层和外层包括氮化硅。在一些实施方式中，第二厚度与第一厚度的比率在约5和约10之间。
本公开的另一方面涉及一种半导体结构。半导体结构包括在介电层中的金属部件、在介电层和金属部件上方的钝化结构、在钝化结构上方的接触焊盘、延伸穿过钝化结构并且与金属部件和接触焊盘接触的多个接触通孔、沿着接触焊盘的侧壁设置的保护层、设置在接触焊盘、钝化结构和保护层上方的顶部钝化层、设置在顶部钝化层上方的聚合物层以及延伸穿过的聚合物层和顶部钝化层以接触接触焊盘的导电柱。
在一些实施例中，顶部钝化层和保护层包括氮化硅，顶部钝化层具有第一密度，并且保护层具有大于第一密度的第二密度。在一些实施例中，第二密度与第一密度的比率在约2.5和约5之间。在一些实施例中，顶部钝化层的厚度在约5μm和约15μm之间，并且保护层的厚度在约2nm和约2000nm之间。在一些情况下，钝化结构包括第一钝化层、设置在第一钝化层上方并且与第一钝化层接触的金属-绝缘体-金属(MIM)电容器，以及设置在MIM电容器上方并且与MIM电容器接触的第二钝化层。在一些实施方式中，第一钝化层、第二钝化层和保护层包括氮化硅，第一钝化层和第二钝化层具有第一密度，并且保护层具有大于第一密度的第二密度。在一些实施例中，第二密度与第一密度的比率在约2.5和约5之间。
本公开的又一方面涉及一种方法。该方法包括提供工件，工件包括金属部件和在金属部件上方的钝化结构，形成穿过钝化结构以暴露金属部件的多个通孔开口，在工件和多个通孔开口上方沉积晶种层，在晶种层上方沉积第一光刻胶层，图案化第一光刻胶层以在多个通孔开口上方的第一光刻胶层中形成焊盘开口，以底切图案化的第一光刻胶层，在焊盘开口和多个通孔开口上方沉积导电层，去除图案化的第一光刻胶层，以在多个通孔中形成多个接触通孔，并且在多个接触通孔上方形成与多个接触通孔接触的接触焊盘，以及沿着接触焊盘的侧壁形成保护层。
在一些实施例中，该方法还包括在沉积第一光刻胶层之前，在工件和多个通孔开口上方沉积阻挡层，以及在阻挡层上方沉积晶种层。在一些实施例中，形成保护层包括在接触焊盘上方沉积内保护层，回蚀刻沉积的内保护层，在沉积的内保护层的回蚀刻之后，在内保护层上方沉积外保护层，以及回蚀刻沉积的外保护层。在一些实施方式中，内保护层和外保护层包括氮化硅。在一些实施方式中，钝化结构包括第一钝化层、设置在第一钝化层上方并且与第一钝化层接触的金属-绝缘体-金属(MIM)电容器，以及设置在MIM电容器上方并且与MIM电容器接触的第二钝化层。第一钝化层、第二钝化层以及保护层包括氮化硅。第一钝化层和第二钝化层具有第一密度，并且保护层具有大于第一密度的第二密度。
根据本申请的又一个实施例，提供了一种用于形成半导体结构的方法，包括：提供工件，工件包括：金属部件，以及钝化结构，在金属部件上方。形成半导体结构的方法还包括：形成穿过钝化结构以暴露金属部件的多个通孔开口；在工件和多个通孔开口上方沉积晶种层；在晶种层上方沉积第一光刻胶层；图案化第一光刻胶层以在多个通孔开口上方的第一光刻胶层中形成焊盘开口，其中焊盘开口底切图案化的第一光刻胶层；在焊盘开口和多个通孔开口上方沉积导电层；去除图案化的第一光刻胶层，以在多个通孔开口中形成多个接触通孔，并且在多个接触通孔上方形成与多个接触通孔接触的接触焊盘；以及沿着接触焊盘的侧壁形成保护层。
在一些实施例中，用于形成半导体结构的方法还包括：在沉积第一光刻胶层之前，在工件和多个通孔开口上方沉积阻挡层；以及在阻挡层上方沉积晶种层。
在一些实施例中，其中，形成保护层包括：在接触焊盘上方沉积内保护层；回蚀刻沉积的内保护层；在沉积的内保护层的回蚀刻之后，在内保护层上方沉积外保护层；以及回蚀刻沉积的外保护层。
在一些实施例中，其中，内保护层和外保护层包括氮化硅。
在一些实施例中，其中，钝化结构包括：第一钝化层，金属-绝缘体-金属电容器，设置在第一钝化层上方并且与第一钝化层接触，以及第二钝化层，设置在金属-绝缘体-金属电容器上方并且与金属-绝缘体-金属电容器接触，以及其中，第一钝化层、第二钝化层和保护层包括氮化硅，其中，第一钝化层和第二钝化层具有第一密度，其中，保护层具有大于第一密度的第二密度。
前面公开概述了若干实施例的部件，使得本领域的普通人员可以更好地理解本公开的方面。本领域的普通技术人员应该理解，它们可以容易地使用本公开作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域的普通技术人员也应该意识到，这种等同配置不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体结构，包括：
金属部件，在介电层中；
钝化结构，在所述介电层和所述金属部件上方；
接触焊盘，在所述钝化结构上方；以及
多个接触通孔，延伸穿过所述钝化结构并与所述金属部件和所述接触焊盘接触，
其中，所述金属部件包括第一厚度，
其中，所述接触焊盘包括大于所述第一厚度的第二厚度。
2.根据权利要求1所述的半导体结构，其中，所述钝化结构包括：
第一钝化层；
金属-绝缘体-金属电容器，设置在所述第一钝化层上方并且与所述第一钝化层接触；以及
第二钝化层，设置在所述金属-绝缘体-金属电容器上方并且与所述金属-绝缘体-金属电容器接触。
3.根据权利要求1所述的半导体结构，
其中，所述金属-绝缘体-金属电容器包括由多个绝缘体层交错的多个导电板，
其中，所述多个接触通孔延伸穿过所述多个导电板中的至少一个。
4.根据权利要求2所述的半导体结构，其中，所述第一钝化层和所述第二钝化层包括氮化硅。
5.根据权利要求1所述的半导体结构，还包括：
保护层，沿着所述接触焊盘的侧壁设置，其中，所述保护层包括：
内层，设置在所述接触焊盘的侧壁上，以及
外层，设置在所述内层上，其中所述外层与所述内层和所述接触焊盘的侧壁接触。
6.根据权利要求5所述的半导体结构，其中，所述外层的最高表面高于所述内层的最高表面。
7.根据权利要求5所述的半导体结构，其中，所述内层与所述外层包括氮化硅。
8.根据权利要求1所述的半导体结构，其中所述第二厚度与所述第一厚度的比率在约5和约10之间。
9.一种半导体结构，包括：
金属部件，在介电层中；
钝化结构，在所述介电层和所述金属部件上方；
接触焊盘，在所述钝化结构上方；
多个接触通孔，延伸穿过所述钝化结构并且与所述金属部件和所述接触焊盘接触；
保护层，沿着所述接触焊盘的侧壁设置；
顶部钝化层，设置在所述接触焊盘、所述钝化结构与所述保护层上方；
聚合物层，设置在所述顶部钝化层上方；以及
导电柱，延伸穿过所述聚合物层和所述顶部钝化层以接触所述接触焊盘。
10.一种用于形成半导体结构的方法，包括：
提供工件，所述工件包括：
金属部件，以及
钝化结构，在所述金属部件上方；
形成穿过所述钝化结构以暴露所述金属部件的多个通孔开口；
在所述工件和所述多个通孔开口上方沉积晶种层；
在所述晶种层上方沉积第一光刻胶层；
图案化所述第一光刻胶层以在所述多个通孔开口上方的所述第一光刻胶层中形成焊盘开口，其中所述焊盘开口底切所述图案化的第一光刻胶层；在所述焊盘开口和所述多个通孔开口上方沉积导电层；
去除所述图案化的第一光刻胶层，以在所述多个通孔开口中形成多个接触通孔，并且在所述多个接触通孔上方形成与所述多个接触通孔接触的接触焊盘；以及
沿着所述接触焊盘的侧壁形成保护层。
CN202311006889.XA 2022-09-09 2023-08-10 半导体结构及其形成方法 Pending CN117542827A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63/405,105 2022-09-09
US18/184,480 US20240088074A1 (en) 2022-09-09 2023-03-15 Thick redistribution layer features
US18/184,480 2023-03-15

Publications (1)

Publication Number Publication Date
CN117542827A true CN117542827A (zh) 2024-02-09

Family

ID=89792556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311006889.XA Pending CN117542827A (zh) 2022-09-09 2023-08-10 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN117542827A (zh)

Similar Documents

Publication Publication Date Title
CN109427746B (zh) 具有内连结构的装置及其制造方法
US9824922B1 (en) Method of forming interconnect structures by self-aligned approach
US11271112B2 (en) Method for forming fin field effect transistor (FINFET) device structure with conductive layer between gate and gate contact
US10056258B2 (en) Self-aligned double spacer patterning process
KR101979481B1 (ko) 금속-절연체-금속 구조물 및 그 형성 방법
TWI807289B (zh) 封裝裝置及其形成方法
US20220157751A1 (en) Bond pad with enhanced reliability
CN112786553A (zh) 半导体元件
CN112687645A (zh) 具有位在接合垫侧壁上的间隙子的半导体元件及制备方法
US11527476B2 (en) Interconnect structure of semiconductor device
US9754881B2 (en) Designed-based interconnect structure in semiconductor structure
CN112786554A (zh) 半导体元件
TWI752643B (zh) 半導體元件、半導體封裝體及形成半導體元件的方法
US11967550B2 (en) Semiconductor structure with via extending across adjacent conductive lines and method of forming the same
CN117542827A (zh) 半导体结构及其形成方法
US20240088074A1 (en) Thick redistribution layer features
TWI776577B (zh) 半導體結構及其形成方法
US20230352395A1 (en) Semiconductor structure and method for forming the same
US20220415785A1 (en) Interconnect Structure of Semiconductor Device and Method of Forming Same
CN221008947U (zh) 半导体结构
CN220569675U (zh) 半导体结构
US20230215802A1 (en) Conductive structures and methods of fabrication thereof
US20240113011A1 (en) Semiconductor Structures And Methods Of Forming The Same
US20240088204A1 (en) Metal-Insulator-Metal Capacitors And Methods Of Forming The Same
US20220352328A1 (en) Disposable Hard Mask for Interconnect Formation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination