CN220569675U - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN220569675U
CN220569675U CN202321381667.1U CN202321381667U CN220569675U CN 220569675 U CN220569675 U CN 220569675U CN 202321381667 U CN202321381667 U CN 202321381667U CN 220569675 U CN220569675 U CN 220569675U
Authority
CN
China
Prior art keywords
layer
conductive layer
metal
insulator
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321381667.1U
Other languages
English (en)
Inventor
黄耀德
郑咏世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220569675U publication Critical patent/CN220569675U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构，包括位于第一介电层中的第一下接触特征、位于第一介电层上的蚀刻停止层、形成于蚀刻停止层之上的金属绝缘体金属(MIM)电容器、形成于金属绝缘体金属电容器之上的第二介电层、延伸穿过第二介电层及金属绝缘体金属电容器并与第一下接触特征电性耦接的第一接触通孔、以及位于第一接触通孔之上并与第一接触通孔电性耦接的第一上接触特征，其中金属绝缘体金属电容器的底板与蚀刻停止层直接接触。

Description

半导体结构
技术领域
本公开实施例涉及一种半导体结构及其形成方法，尤其涉及一种包括金属绝缘体金属电容器的半导体结构及其形成方法。
背景技术
半导体集成电路(integrated circuit,IC)产业经历了快速成长。集成电路材料及设计的技术进步产生了一代又一代的集成电路，其中每一代都具有比上一代更小且更复杂的电路。然而，这些进步增加了加工和制造集成电路的复杂性，要实现这些进步，需要在集成电路加工和制造方向取得类似的发展。在集成电路演进过程中，功能密度(即每个芯片区域的互连装置数量)普遍增加，而几何尺寸(即可以使用工艺创造的最小构件)则减小。
随着集成电路装置几何尺寸的减小，需要大表面积的无源装置被移动到后道工序(back-end-of-line,BEOL)结构。金属绝缘体金属(Metal-Insulator-Metal,MIM)电容器是此类无源装置的示例之一。典型的金属绝缘体金属电容器包括多个导体板层，这些导体板层通过多个绝缘体层彼此绝缘。尽管现有的金属绝缘体金属电容器通常足以满足其预期目的，但它们仍无法在各个方面都令人满意。
实用新型内容
本公开的目的在于提出一种半导体结构，以解决上述至少一个问题。
本公开实施例提供一种半导体结构，包括：第一下接触特征，位于第一介电层中；蚀刻停止层，位于第一介电层上；金属绝缘体金属(MIM)电容器，形成于蚀刻停止层之上，其中金属绝缘体金属电容器的底板(bottom plate)与蚀刻停止层直接接触；第二介电层，位于金属绝缘体金属电容器之上；第一接触通孔，延伸穿过第二介电层及金属绝缘体金属电容器，并电性耦接到第一下接触特征；以及第一上接触特征，位于第一接触通孔之上，并电性耦接到第一接触通孔。
根据本公开其中的一个实施方式，该金属绝缘体金属电容器包括：该底板，直接位于该蚀刻停止层上；一第一绝缘体层，位于该底板之上；一中间板，位于该第一绝缘体层之上；一第二绝缘体层，位于该中间板之上；以及一顶板，位于该第二绝缘体层之上。
根据本公开其中的一个实施方式，该第一上接触特征延伸穿过该顶板、该第二绝缘体层、该第一绝缘体层、该底板及该蚀刻停止层。
根据本公开其中的一个实施方式，还包括：一第二下接触特征，位于该第一介电层中，并沿一第一方向与该第一下接触特征间隔开；一导电层，直接位于该蚀刻停止层上，并沿该第一方向与该底板间隔开；一第二接触通孔，贯穿该中间板及该导电层，并电性耦接到该第二下接触特征；以及一第二上接触特征，位于该第二接触通孔之上，并电性耦接到该第二接触通孔。
根据本公开其中的一个实施方式，还包括：一第三下接触特征，位于该第一介电层中，并沿一第一方向与该第一下接触特征间隔开；一第三接触通孔，延伸穿过该第二介电层及该蚀刻停止层，并电性耦接到该第三下接触特征；以及一第三上接触特征，位于该第三接触通孔之上，并电性耦接到该第三接触通孔。
本公开实施例提供一种半导体结构，包括：第一金属线及第二金属线，位于第一介电层中；蚀刻停止层，设置于第一介电层上，并与第一金属线及第二金属线直接接触；第一导电层，设置于蚀刻停止层上，并直接位于第一金属线之上；第二导电层，设置于蚀刻停止层上，并直接位于第二金属线之上，其中第二导电层的顶表面与第一导电层的顶表面共平面；第三导电层，设置于第一导电层之上，并与第一导电层及第二导电层垂直重叠；第四导电层，设置于第三导电层之上，并与第二导电层垂直重叠；第一导电特征，电性耦接到第一金属线，并延伸穿过第三导电层、第一导电层及蚀刻停止层；以及第二导电特征，电性耦接到第二金属线，并延伸穿过第四导电层、第二导电层及蚀刻停止层。
根据本公开其中的一个实施方式，该第二导电层的一部分直接设置于该第二金属线之上，且该第二导电层的一部分直接设置于该第一介电层之上。
根据本公开其中的一个实施方式，还包括：一第三金属线，位于该第一介电层中，并沿一第一方向与该第二金属线间隔开；以及一第三导电特征，电性耦接到该第三金属线，而不贯穿该第一导电层、该第二导电层、该第三导电层及该第四导电层。
根据本公开其中的一个实施方式，该第三金属线沿垂直于该第一方向的一第二方向纵向延伸并具有一第一长度，其中该第一长度大于该第二金属线沿该第二方向的一长度。
根据本公开其中的一个实施方式，还包括：一第五导电层，设置于该第四导电层之上；以及一第六导电层，设置于该第五导电层之上，其中该第一导电特征进一步延伸穿过该第五导电层，且该第二导电特征进一步延伸穿过该第六导电层。
附图说明
根据以下的详细说明并配合所附附图以更好地了解本公开实施例的概念。应注意的是，根据本产业的标准惯例，附图中的各种特征未必按照比例绘制。事实上，可能任意地放大或缩小各种特征的尺寸，以做清楚的说明。
图1是根据本公开的各个方面，制造一装置结构的一方法的流程图。
图2至图14是根据本公开的各个方面，在图1的方法中的各个制造阶段期间的一工件的局部剖视图。
图15绘出根据本公开的各个方面，图14中所示的工具的局部顶视图。
图16是根据本公开的各个方面，一替代工件的局部剖视图。
附图标记如下：
100:方法
102,104,106,108,110,112,114,116,118,120,122,124,126,128:方块
200,200’:工件/装置结构
202:基板
210:(多层)互连结构
220:碳化物层
230:氧化物层
240:第一蚀刻停止层
250:第一介电层
253,254,255:下接触特征
256:第二蚀刻停止层
262:第一导电层
262a:导电特征/虚设板层
262b:导电特征/第一导体板层
264:第一绝缘体层
266:第二导体板层
268:第二绝缘体层
270:第三导体板层
272:开口
274,274’:金属绝缘体金属(MIM)电容器
276:第二介电层
278,279,280:开口
278’,279’,280’:开口
281,282,283:上接触特征
281a,282a,283a:接触通孔部分
281b,282b,283b:金属线部分
292:第三绝缘体层
294:第四导体层
296:第四绝缘体层
298:第五导体层
L1,L2:长度
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本公开实施例的不同特征。在本公开所述的各种范例中可重复使用参考符号及/或字母。这些重复是为了简洁及清楚的目的，本身并不表示所公开的各种实施例及/或配置之间有任何关系。此外，以下叙述构件及配置的特定范例，以简化本公开实施例的说明。当然，这些特定的范例仅为示范并非用以限定本公开实施例。举例而言，在以下的叙述中提及第一特征形成于第二特征上或上方，即表示其可包括第一特征与第二特征是直接接触的实施例，亦可包括有附加特征形成于第一特征与第二特征之间，而使第一特征与第二特征可能未直接接触的实施例。此外，本公开可以在各种范例中重复符号及/或字母。这种重复是为了简单和清楚的目的，且其本身并不限定所述的各种实施例及/或配置之间的关系。
此外，在本文中可使用空间相关用语，例如“在…下方”、“下方”、“较低的”、“在…上方”、“较高的”及类似的用语，以便于描述附图中示出的一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用语意欲包括使用中或操作中的装置的不同方位。设备可能被转向不同方位(旋转90度或其他方位)，且在此使用的空间相关用词也可依此做同样的解释。
再者，当用“大约”、“近似”等描述一个数字或一个数字范围时，此用语旨在涵盖考虑到本领域普通技术人员所理解的制造过程中固有出现的变化的合理范围内的数字。举例来说，数字的数量或范围涵盖所描述的数字的合理范围，例如在所描述的数字的+/–10％内，基于与制造具有此数字相关的特性的特征相关联的已知制造公差。例如，具有“约5纳米(nm)”厚度的材料层可涵盖从4.25纳米到5.75纳米的尺寸范围，其中与沉积材料层相关联的制造公差被本领域普通技术人员已知的为+/–15％。更进一步地，本公开可在各种范例中重复参考符号及/或字母。这种重复是为了简单和清楚的目的，且其本身并不限定所述的各种实施例及/或配置之间的关系。
金属绝缘体金属(Metal-Insulator-Metal,MIM)电容器已广泛应用于功能电路中，例如混合信号电路、模拟电路、射频(radio frequency,RF)电路、动态随机存取存储器(dynamic random-access memories,DRAMs)、嵌入式动态随机存取存储器及逻辑运算电路。在系统单芯片(system-on-chip,SOC)应用中，用于不同功能电路的不同电容器可整合在同一芯片上以用于不同目的。举例来说，在混合信号电路中，电容器可用作去耦电容及高频噪声滤波器。对于动态随机存取存储器和嵌入式动态随机存取存储器电路，电容器可用作存储器储存，而对于射频电路，电容器可用于振荡器和相移网络中以实现耦合及/或旁路的目的。对于微处理器，电容器可用于去耦(decoupling)。
顾名思义，金属绝缘体金属电容器包括交错的金属层和绝缘体层的夹层结构。示例金属绝缘体金属电容器包括多个导体板层，每个导体板层通过绝缘体层与相邻的导体板层绝缘。可形成第一类型的接触通孔(vias)以电性耦接到金属绝缘体金属电容器的导体板层，并可形成第二类型的接触通孔以电性耦接到设置于金属绝缘体金属电容器下方的接触特征。导体板层和接触特征可具有不同的组成，因此蚀刻剂可以不同的蚀刻速率蚀刻导体板层和接触特征。在一些现有技术中，为了形成这些接触通孔，一些实施例可能需要在金属绝缘体金属电容器的每个导体板层上形成蚀刻停止层以促进这些接触通孔的形成。
本公开提供一种简化金属绝缘体金属电容器和接触通孔的形成的方法。在一实施例中，一种装置结构包括位于第一介电层中的下接触特征、位于第一介电层上的蚀刻停止层、以及形成于蚀刻停止层之上的金属绝缘体金属(MIM)电容器。金属绝缘体金属电容器的底板与蚀刻停止层直接接触。装置结构还包括位于金属绝缘体金属电容器之上的第二介电层、延伸穿过第二介电层及金属绝缘体金属电容器并与下接触特征电性耦接的接触通孔、以及位于接触通孔之上并与接触通孔电性耦接的上接触特征。代替在金属绝缘体金属电容器的导体板层上设置蚀刻停止层并直接在导体板层上形成接触通孔，形成贯穿导体板层的接触通孔可以有利地简化制造工艺。在一些实施例中，可以降低装置结构的寄生电容。
现在将参考附图更详细地描述本公开的各个方面。就这一点而言，图1是示出根据本公开的实施例的用于制造一装置结构的一方法100的流程图。方法100仅仅是一示例，并不旨在将本公开限制于方法100中所明确说明的内容。可以在方法100之前、期间和之后提供附加步骤，并且对于方法的附加实施例，可以替换、消除或移动所述的一些步骤。为了简单起见，本文并未详细描述所有步骤。下面结合图2至图16对方法100进行描述，它们是根据方法100的实施例的处于不同制造阶段的一工件的局部剖视图或顶视图。由于工件200将在制造工艺结束时被制造成一装置结构，因此工件200也可以根据上下文需要被称为装置结构200或装置结构200’。此外，在通篇本申请中，除非另有说明，否则相似的参考浮号标示相似的特征。
参见图1和图2，方法100包括方块102，其中提供一工件200。工件200包括已经在其上形成的各个层。工件200包括一基板202，其可以由硅或其他半导体材料制成，例如锗。基板202也可以包含例如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体。在一些实施例中，基板202可以包含例如硅锗、碳化硅锗、磷化镓砷或磷化镓铟的合金半导体。在一些实施例中，基板202可以包括一外延层，例如覆盖于一体型(bulk)半导体之上的外延层。可以在基板202中或基板202上形成各种微电子构件，例如晶体管构件，包括源极/漏极特征、栅极特征、栅极间隔物、源极/漏极接触、栅极接触、包括浅沟槽隔离(shallow trench isolation,STI)的隔离结构或任何其他合适的构件。源极/漏极特征可以单独或共同地指一源极或一漏极，视上下文而定。形成于基板202的晶体管可以是平面装置或多栅极装置。多栅极装置包括，例如，鳍状场效应晶体管(fin-like field effect transistors,FinFETs)或多桥通道(multi-bridge-channel,MBC)晶体管。鳍状场效应晶体管具有在不只一侧被栅极包围的抬升(elevated)通道(例如，栅极包围从基板延伸的半导体材料”鳍状物(fin)”的顶部和侧壁)。多桥通道晶体管具有可以部分或完全围绕通道区域的栅极结构，以在两侧或更多侧提供对通道区域的通路(access)。由于其栅极结构围绕通道区域，多桥通道晶体管也可称为环绕栅极晶体管(surrounding gate transistor,SGT)或栅极全环(gate-all-around,GAA)晶体管。
工件200还包括一多层互连(multi-layered interconnect,MLI)结构210，其提供工件200的各种微电子构件之间的互连(例如，布线)。多层互连结构210也可以称为互连结构210。多层互连结构210可以包括多个金属层或金属化层。在一些情况下，多层互连结构210可以包括八(8)至十四(14)个金属层。每个金属层包括嵌入一金属间介电(intermetaldielectric,IMD)层中的多个导电构件。导电构件可包括接触(contact)、通孔或金属线。金属间介电层可以是氧化硅或含氧化硅的材料，其中硅以各种合适的形式存在。作为示例，金属间介电层包含氧化硅或k值(介电常数)小于氧化硅的k值(约为3.9)的低介电常数介电材料。在一些实施例中，低介电常数介电材料包含多孔有机硅酸盐薄膜，例如SiOCH、四乙基正硅酸盐(tetraethylorthosilicate,TEOS)氧化物、未掺杂的硅酸盐玻璃、掺杂的氧化硅，例如硼磷硅酸盐玻璃(borophosphosilicate glass,BPSG)、熔融石英玻璃(fused silicaglass,FSG)、磷硅酸盐玻璃(phosphosilicate glass,PSG)、掺氟二氧化硅、掺碳二氧化硅、多孔二氧化硅、多孔掺碳二氧化硅、碳氮化硅(SiCN)、碳氮氧化硅(SiOCN)、旋涂硅基聚合物电介质或其组合。
在一实施例中，一碳化物层220沉积于多层互连结构210上。沉积工艺包括化学气相沉积(chemical vapor deposition,CVD)、物理气相沉积(physical vapor deposition,PVD)、原子层沉积(atomic layer deposition,ALD)或其组合。碳化物层220可使用任何合适类型的碳化物材料，例如碳化硅(SiC)。
在一实施例中，一氧化物层230沉积于碳化物层220上。可以使用用于氧化物层230的任何合适的沉积工艺，包括化学气相沉积、可流动式化学气相沉积(flowable CVD,FCVD)、旋涂、物理气相沉积、原子层沉积或其组合。在一些实施例中，氧化物层230包含未掺杂的氧化硅。
在一实施例中，一第一蚀刻停止层(etch stop layer,ESL)240沉积于氧化物层230上。第一蚀刻停止层240可包含碳氮化硅(SiCN)、碳氧化硅(SiOC)、碳化硅(SiC)、碳氮氧化硅(SiOCN)、氮化硅(SiN)或其组合，并可通过化学气相沉积、物理气相沉积、原子层沉积或其组合形成。
一第一介电层250可沉积于第一蚀刻停止层240上。第一介电层250的组成(composition)可类似于氧化物层230的组成。在一些实施例中，第一介电层250包含未掺杂的石英玻璃(undoped silica glass,USG)或氧化硅。可使用化学气相沉积、可流动式化学气相沉积(FCVD)、旋涂、物理气相沉积、原子层沉积或其组合来沉积第一介电层250。在一些实施例中，第一介电层250可以是约800纳米到约1000纳米厚。
工件200还包括形成于第一介电层250中的多个下接触特征(例如，下接触特征253、下接触特征254及下接触特征255)。在一些实施例中，根据不同的设计要求，下接触特征253可以是虚设(dummy)接触特征或功能性(functional)接触特征，且下接触特征254可以是虚设接触特征或功能性接触特征。下接触特征的形成可以包括图案化第一介电层250以形成沟槽，以及在沟槽中沉积阻挡层(未单独标记)及金属填充层(未单独标记)。在一些实施例中，阻挡层可以包含氮化钛或氮化钽，并可使用物理气相沉积、化学气相沉积、有机金属化学气相沉积(metalorganic CVD,MOCVD)或合适的方法共形地沉积。在一实施例中，阻挡层可以包含氮化钽。金属填充层可以包含铜(Cu)，并可使用电镀或化学镀来沉积。在沉积阻挡层及金属填充层之后，可以执行例如化学机械平坦化(chemical mechanicalplanarization,CMP)工艺的平坦化工艺以去除多余的阻挡层及金属填充层，以形成下接触特征253、254及255。尽管下接触特征253、254及255设置于上接触特征(例如，图14中所示的上接触特征281、上接触特征282及上接触特征283)下方，但下接触特征253、254及255有时被称为顶部金属(top metal,TM)接触。
参见图1和图3，方法100包括方块104，其中在工件200之上形成一第二蚀刻停止层256。在一实施例中，第二蚀刻停止层256包含碳化硅(SiC)、氮化铝、其组合或其他可以保护下接触特征253、254及255不被氧化的合适的材料。第二蚀刻停止层256可以使用化学气相沉积、等离子体辅助化学气相沉积或合适的方法沉积，并可具有约110纳米与约130纳米之间的厚度。在本实施例中，第二蚀刻停止层256与下接触特征253、254及255的顶表面直接接触。
参见图1和图4，方法100包括方块106，其中直接在第二蚀刻停止层256上形成一第一导电层262。可以使用物理气相沉积、化学气相沉积或有机金属化学气相沉积将第一导电层262沉积在第二蚀刻停止层256上。在一些实施例中，第一导电层262可以包含过渡金属或过渡金属氮化物。举例来说，第一导电层262可以包含钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)。在一实施例中，第一导电层262可以包含氮化钽(TaN)。在一些替代实施例中，第一导电层262可以包含铜(Cu)、钴(Co)、镍(Ni)、钨(W)或铝(Al)。沉积的第一导电层262可以覆盖工件200的整个顶表面。
参见图1和图5，方法100包括方块108，其中图案化第一导电层262以形成直接在下接触特征253之上的导电特征262a和直接在下接触特征254之上的导电特征262b。图案化可以包括在第一导电层262之上沉积一硬掩模层、在硬掩模层之上形成一光刻胶层、使用光光刻工艺图案化光刻胶层、使用图案化的光刻胶层作为蚀刻掩模来蚀刻硬掩模层、接着使用图案化的硬掩模层为蚀刻掩模来蚀刻第一导电层262。由于导电特征262a及导电特征262b是通过图案化第一导电层262而形成的，因此导电特征262a及导电特征262b是同时形成且由相同的组成形成。在一实施例中，导电特征262b与下接触特征254部分地(partially)垂直重叠，并与设置于下接触特征253与下接触特征254之间的第一介电层250的一部分部分地垂直重叠。举例来说，如图5中的虚线所示，导电特征262b的侧壁表面偏离于下接触特征254的侧壁表面。在一实施例中，导电特征262a沿X方向的宽度小于导电特征262b沿X方向的宽度。在本实施例中，导电特征262a可称为虚设板(dummy plate)层262a，而导电特征262b可称为金属绝缘体金属电容器结构的第一导体板层262b。
参见图1和图6，方法100包括方块110，其中在工件200之上沉积一第一绝缘体层264。如图6所示，在第一导电层262被图案化以形成虚设板层262a及第一导体板层262b之后，沉积第一绝缘体层264。在一实施例中，第一绝缘体层264是共形地沉积以在工件200的顶表面之上具有大致均匀的厚度(例如，在第一导体板层262b的顶表面和侧壁表面上具有大致相同的厚度)。可以使用化学气相沉积、原子层沉积或合适的沉积方法来沉积第一绝缘体层264。第一绝缘体层264可以是高介电常数介电层，并可包含氧化铪、氧化铝、氧化锆、氧化钛、氧化钽或其组合。第一绝缘体层264可以是单层结构或多层结构。在本实施例中，第一绝缘体层264包括直接形成于虚设板层262a上的第一部分、直接形成于第一导体板层262b上的第二部分、形成于虚设板层262a与第一导体板层262b之间的第三部分、以及直接形成于第二蚀刻停止层256上并直接位于下接触特征255之上的第四部分。
参见图1和图7，方法100包括方块112，其中在第一绝缘体层264上形成一第二导体板层266。第二导体板层266可以由类似于第一导体板层262b的形成的方法形成。举例来说，可以沉积第二导电层以覆盖工件200的整个顶表面，接着图案化第二导电层以形成第二导体板层266。在一些实施例中，第二导体板层266可以包含过渡金属或过渡金属氮化物。举例来说，第二导体板层266可以包含钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)。在一实施例中，第二导体板层266包含氮化钽(TaN)。在一些替代实施例中，第二导体板层266可以包含铜(Cu)、钴(Co)、镍(Ni)、钨(W)或铝(Al)。在本实施例中，第二导体板层266与第一导体板层262b垂直重叠，并直接设置于下接触特征253及虚设板层262a之上。另外，第二导体板层266与下接触特征254之间没有垂直重叠。
参见图1和图8，方法100包括方块114，其中在工件200之上形成一第二绝缘体层268。在一实施例中，第二绝缘体层268是共形地沉积以在工件200的顶表面之上具有大致均匀的厚度(例如，在第二导体板层266的顶表面和侧壁表面上具有大致相同的厚度)。可以使用化学气相沉积、原子层沉积或合适的沉积方法来沉积第二绝缘体层268。第二绝缘体层268可以包含氧化铪、氧化铝、氧化锆、氧化钛、氧化钽或其组合。在本实施例中，如图8所示，第二绝缘体层268包括直接设置于第二导体板层266上的第一部分和直接设置于第一绝缘体层264上的第二部分。第二绝缘体层268的第二部分包括直接设置于下接触特征254之上的部分和直接设置于下接触特征255之上的部分。
参见图1和图9，方法100包括方块116，其中在第二绝缘体层268上形成一第三导体板层270。第三导体板层270可以由类似于第二导体板层266或第一导体板层262b的形成的方法形成。举例来说，可以沉积第三导电层以覆盖工件200的整个顶表面，接着图案化第三导电层以形成第三导体板层270。在一些实施例中，可以使用物理气相沉积、化学气相沉积或有机金属化学气相沉积将第三导体板层270沉积于第二绝缘体层268之上。在一些实施例中，第三导体板层270可以包含过渡金属或过渡金属氮化物。举例来说，第三导体板层270可以包含钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)。在一实施例中，第三导体板层270包含氮化钽(TaN)。在一些替代实施例中，第三导体板层270可以包含铜(Cu)、钴(Co)、镍(Ni)、钨(W)或铝(Al)。在本实施例中，第三导体板层270与第一导体板层262b及第二导体板层266垂直重叠。第三导体板层270直接设置于下接触特征254之上，且不与虚设板层262a及下接触特征253垂直重叠。在图9所示的实施例中，第三导体板层270的顶表面的最低部分高于第二绝缘体层268的顶表面的最高部分，如图9中的虚线所示。
参见图1和图10，方法100包括方块118，其中去除第一绝缘体层264和第二绝缘体层268的直接设置于下接触特征255之上的部分。在本实施例中，在形成第三导体板层270之后，同时使用图案化的掩模薄膜(未示出)作为蚀刻掩模，执行蚀刻工艺以去除直接设置于下接触特征255之上的第一绝缘体层264和第二绝缘体层268的部分，以形成开口272。开口272暴露出第二蚀刻停止层256的部分。在本实施例中，图案化的掩模薄膜暴露出第三导体板层270的部分，且第三导体板层270的此部分也通过蚀刻工艺去除。
在部分地去除第一绝缘体层264和第二绝缘体层268之后，金属绝缘体金属(MIM)电容器274的结构也完成。如图10所示，金属绝缘体金属电容器274包括多个导电层，包括第一导体板层262b、第二导体板层266及第三导体板层270，它们都用作板(plates)。金属绝缘体金属电容器274还包括多个绝缘体层，包括设置于第一导体板层262b与第二导体板层266之间的第一绝缘体层264，以及设置于第二导体板层266与第三导体板层270之间的第二绝缘体层268。金属绝缘体金属电容器274可以实现为一或多个电容器，其可连接到其他电子构件，例如晶体管。在蚀刻工艺之后，第三导体板层270的侧壁表面与第一导体板层262b的侧壁表面、第一绝缘体层264的侧壁表面及第二绝缘体层268的侧壁表面对齐。在一些实施例中，第一绝缘体层264和第二绝缘体层268可以由高介电常数介电材料形成。部分地去除高介电常数的第一绝缘体层264及第二绝缘体层268可以有利地降低图14中的工件200的最终结构的寄生电容(例如，接触通孔部分282a与接触通孔部分283a之间的寄生电容)。
虽然本公开中描述的金属绝缘体金属电容器274包括三个导体板层，但是根据本公开的金属绝缘体金属电容器也可以包括多于3个导体板层，例如4、5、6或甚至更多个导体板层。相邻的导体板层通过类似于第一绝缘体层264和第二绝缘体层268的绝缘体层彼此绝缘。图16示出一替代工件200’，其包括具有五个导体板层的一金属绝缘体金属电容器274’。工件200’的细节将参考图16更详细地描述。
参见图1和图11，方法100包括方块120，其中在金属绝缘体金属电容器274之上沉积一第二介电层276。第二介电层276的组成和形成可以类似于多层互连结构210中的金属间介电层的组成和形成。举例来说，第二介电层276可以包含氧化硅、含氧化硅的材料或任何合适的低介电常数介电材料。如图11所示，金属绝缘体金属电容器274夹在第二介电层276与第二蚀刻停止层256之间。第二介电层276的厚度大于第二蚀刻停止层256的厚度。在一些实施例中，第二介电层276为单层结构。在一些其他实施例中，第二介电层276可以是多层结构。举例来说，第二介电层276包括形成于第二氧化物层上的第一氧化物层。
参见图1和图12，方法100包括方块122，其中形成开口278、开口279及开口280以贯穿第二介电层276和金属绝缘体金属电容器274的数个层。可以对工件200执行一或多个蚀刻工艺，直到第二蚀刻停止层256暴露出来。一或多个蚀刻工艺可以以大于蚀刻第二蚀刻停止层256的蚀刻速率来蚀刻第二介电层276和金属绝缘体金属电容器274的数个层。如图12所示，开口278延伸穿过第二绝缘体层268、第二导体板层266、第一绝缘体层264及虚设板层262a。开口279延伸穿过第三导体板层270、第二绝缘体层268、第一绝缘体层264及第一导体板层262b。也就是说，第二导体板层266的侧壁暴露于开口278中，且第一体板层262b和第三导体板层270的侧壁暴露于开口279中。开口280不延伸穿过金属绝缘体金属电容器274的任何层且不与金属绝缘体金属电容器274直接接触。
参见图1和图13，方法100包括方块124，其中开口278、279及280垂直延伸以贯穿第二蚀刻停止层256，并暴露下接触特征253、254及255。延伸的开口278、279及280可称为开口278’、开口279’及开口280’。在一些实施例中，可以使用湿蚀刻工艺选择性地蚀刻第二蚀刻停止层256以延伸开口278、279及280。
参见图1和图14，方法100包括方块126，其中分别在开口278’、279’及280’中形成上接触特征281、上接触特征282及上接触特征283。如图14所示，上接触特征281、282及283中的每一者都包括接触通孔部分(例如，接触通孔部分281a、接触通孔部分282a、接触通孔部分283a)和设置于接触通孔部分之上的金属线部分(例如，金属线部分281b、金属线部分282b、金属线部分283b)。尽管由不同的图案表示，但是接触通孔部分和金属线部分可以具有相同的组成。所述接触通孔部分提供垂直电性连接，而所述金属线部分沿Y方向纵向延伸。上接触特征281包括接触通孔部分281a和金属线部分281b。上接触特征282包括接触通孔部分282a和金属线部分282b。上接触特征283包括接触通孔部分283a和金属线部分283b。在一些实施例中，上接触特征281、282及283各自可包括阻挡层和位于阻挡层之上的金属填充层。阻挡层可以包含氮化钛(TiN)、氮化钽((TaN)或另一种金属氮化物。金属填充层可以由铜(Cu)、铝(Al)或其合金形成。
金属线部分281b、282b及283b可以是一重分布层(redistribution layer,RDL)的部分，以重新路由(reroute)上层与下层之间的接合连接。接触通孔部分281a、282a及283a各自可以贯穿金属绝缘体金属电容器274或第二介电层276的不同区域。接触通孔部分281a电性耦接到第二导体板层266及虚设板层262a的侧壁和下接触特征253的顶表面，但与第一导体板层262b和第三导体板层270电性绝缘。接触通孔部分282a电性耦接到第一导体板层262b、第三导体板层270及下接触特征254，但与第二导体板层266电性绝缘。接触通孔部分283a可以电性耦接到下接触特征255的逻辑接触通孔，但与金属绝缘体金属电容器274的功能性部分电性绝缘。也就是说，接触通孔部分283a与第一导体板层262b、第二导体板层266及第三导体板层270中的任一者电性绝缘。
在工件200的操作期间，可以将第一电压施加到金属线部分283b，并可将第二电压施加到下接触特征255。第二电压不同于第一电压，使得电流将在金属线部分283b与下接触特征255之间流动。也就是说，金属线部分283b及下接触特征255均为功能性导电特征。然而，在金属绝缘体金属电容器274的操作期间，可以将第三电压施加到金属线部分281b或下接触特征253以向第二导体板层266提供电压，并可以将第四电压施加到金属线部分282b或下接触特征254以向第一导体板层262b和第三导体板层270提供电压。也就是说，在金属线部分281b与下接触特征253之间没有电流，且在金属线部分282b与下接触特征254之间没有电流。在一些实施例中，第三电压可以施加到金属线部分281b，且下接触特征253可称为虚设导电特征；或者第三电压可以施加到下接触特征253，且金属线部分281b可称为虚设导电特征。在一些实施例中，第四电压可以施加到金属线部分282b，且下接触特征254可称为虚设接触特征；或者第四电压可以施加到下接触特征254，且金属线部分282b可称为虚设导电特征。
图15示出图14中所示的工件200的局部顶视图。由于下接触特征254可以是虚设接触特征，且下接触特征255可以是电性耦接到其他导电特征的功能性接触特征，所以沿着Y方向，下接触特征255的长度L2大于下接触特征254的长度L1。举例来说，长度L2与长度L1的比值可以大于2。在一些实施例中，下接触特征254的长度L1可以大致等于接触通孔部分282a的直径以为接触通孔部分282a提供足够的着陆(landing)。
参见图1，方法100还包括方块128。其中可以执行进一步的工艺。这些进一步的工艺可以包括在第二介电层276之上形成一或多个钝化层、形成穿过一或多个钝化层的开口以暴露金属线部分281b、282b及283b、沉积一或多个聚合物材料层、图案化一或多个聚合物材料层、沉积凸块下冶金(或凸块下金属化(under-bump-metallization,UBM))层、沉积含铜凸块层、沉积盖(cap)层、沉积焊料层及/或回焊焊料层。这些进一步的工艺形成用于连接到外部电路的接触结构。
在上述实施例中，金属绝缘体金属电容器274包括与两个绝缘体层交错的三个导体层。在一些其他实施方式中，金属绝缘体金属电容器可以包括三个以上的导体层以提供更高的电容。举例来说，图16示出包括具有五个导体层的金属绝缘体金属电容器274’的工件200’。更具体地来说，金属绝缘体金属电容器274’不仅包括第一导体板层262b、第二导体板层266及第三导体板层270和第一绝缘体层264及第二绝缘体层268，还包括形成于第三导体板层270上的图案化的第三绝缘体层292、形成于图案化的第三绝缘体层292上的图案化的第四导体层294、形成于图案化的第四导体层294上的图案化的第四绝缘体层296以及形成于图案化的第四绝缘体层296上的图案化的第五导体层298。通过堆叠更多个绝缘体层和导体层，可以增加金属绝缘体金属电容器的总电容。在本实施例中，上接触特征281进一步电性耦接到图案化的第四导体层294，且上接触特征282进一步电性耦接到图案化的第五导体层298。在一些其他实施例中，可形成一或多个上接触特征以电性耦接到图案化的第四导体层294或图案化的第五导体层298。
本公开提供了许多不同的实施例。本文中公开了半导体结构及其制造方法。在一个示例性方面，本公开涉及一种半导体结构。所述半导体结构包括：第一下接触特征，位于第一介电层中；蚀刻停止层，位于第一介电层上；金属绝缘体金属(MIM)电容器，形成于蚀刻停止层之上，其中金属绝缘体金属电容器的底板(bottom plate)与蚀刻停止层直接接触；第二介电层，位于金属绝缘体金属电容器之上；第一接触通孔，延伸穿过第二介电层及金属绝缘体金属电容器，并电性耦接到第一下接触特征；以及第一上接触特征，位于第一接触通孔之上，并电性耦接到第一接触通孔。
在一些实施例中，蚀刻停止层可以包含碳化硅或氮化铝。在一些实施例中，第一下接触特征及第一上接触特征可以包含铜(Cu)。在一些实施例中，金属绝缘体金属电容器可以包括：底板，直接位于蚀刻停止层上；第一绝缘体层，位于底板之上；中间板(middleplate)，位于第一绝缘体层之上；第二绝缘体层，位于中间板之上；以及顶板(top plate)，位于第二绝缘体层之上。在一些实施例中，第一上接触特征可以延伸穿过顶板、第二绝缘体层、第一绝缘体层、底板及蚀刻停止层。在一些实施例中，所述半导体结构还可以包括：第二下接触特征，位于第一介电层中，并沿第一方向与第一下接触特征间隔开；导电层，直接位于蚀刻停止层上，并沿第一方向与底板间隔开；第二接触通孔，贯穿中间板及导电层，并电性耦接到第二下接触特征；以及第二上接触特征，位于第二接触通孔之上，并电性耦接到第二接触通孔。在一些实施例中，导电层与底板可以具有相同的组成及相同的厚度。在一些实施例中，所述半导体结构还可以包括：第三下接触特征，位于第一介电层中，并沿第一方向与第一下接触特征间隔开；第三接触通孔，延伸穿过第二介电层及蚀刻停止层，并电性耦接到第三下接触特征；以及第三上接触特征，位于第三接触通孔之上，并电性耦接到第三接触通孔。
在另一示例性方面，本公开涉及一种半导体结构。所述半导体结构包括：第一金属线及第二金属线，位于第一介电层中；蚀刻停止层，设置于第一介电层上，并与第一金属线及第二金属线直接接触；第一导电层，设置于蚀刻停止层上，并直接位于第一金属线之上；第二导电层，设置于蚀刻停止层上，并直接位于第二金属线之上，其中第二导电层的顶表面与第一导电层的顶表面共平面；第三导电层，设置于第一导电层之上，并与第一导电层及第二导电层垂直重叠；第四导电层，设置于第三导电层之上，并与第二导电层垂直重叠；第一导电特征，电性耦接到第一金属线，并延伸穿过第三导电层、第一导电层及蚀刻停止层；以及第二导电特征，电性耦接到第二金属线，并延伸穿过第四导电层、第二导电层及蚀刻停止层。
在一些实施例中，所述半导体结构还可以包括：绝缘体层，垂直设置于第二导电层与第三导电层之间，其中绝缘体层包含高介电常数介电材料。在一些实施例中，第二导电层的一部分可以直接设置于第二金属线之上，且第二导电层的一部分可以直接设置于第一介电层之上。在一些实施例中，所述半导体结构还可以包括：第三金属线，位于第一介电层中，并沿第一方向与第二金属线间隔开；以及第三导电特征，电性耦接到第三金属线，而不贯穿第一导电层、第二导电层、第三导电层及第四导电层。在一些实施例中，第三金属线可以沿垂直于第一方向的第二方向纵向延伸并具有第一长度，其中第一长度可以大于第二金属线沿第二方向的长度。在一些实施例中，所述半导体结构还可以包括：第五导电层，设置于第四导电层之上；以及第六导电层，设置于第五导电层之上，其中第一导电特征可以进一步延伸穿过第五导电层，且第二导电特征可以进一步延伸穿过第六导电层。在一些实施例中，蚀刻停止层可以包含碳化硅或氮化铝。
在另一示例性方面，本公开涉及一种形成半导体结构的方法。所述方法包括：提供工件，其包括：第一介电层；以及第一下接触特征、第二下接触特征及第三下接触特征，位于第一介电层中。所述方法还包括：直接在第一介电层上沉积蚀刻停止层；在蚀刻停止层之上形成金属绝缘层金属电容器，金属绝缘层金属电容器包括直接位于蚀刻停止层上的底板；在金属绝缘层金属电容器之上形成第二介电层；贯穿金属绝缘层金属电容器的多层形成第一接触通孔以电性耦接到第一下接触特征；以及贯穿金属绝缘层金属电容器的多层形成第二接触通孔以电性耦接到第二下接触特征。
在一些实施例中，形成金属绝缘层金属电容器可以包括：直接在该蚀刻停止层上沉积一第一导电层；图案化第一导电层以形成直接位于第一下接触特征之上的导电特征及直接位于第二下接触特征之上的底板；在工件之上沉积第一绝缘体层；在第一绝缘体层之上形成中间板，中间板与第一下接触特征垂直重叠；在工件之上沉积第二绝缘体层；以及在第二绝缘体层形成顶板，顶板与第二下接触特征垂直重叠。在一些实施例中，形成第一接触通孔及第二接触通孔可以包括：执行第一蚀刻工艺以形成延伸穿过中间板及导电特征并停止在蚀刻停止层上的第一通孔开口，以及延伸穿过顶板及底板并停止在蚀刻停止层上的第二通孔开口；执行第二蚀刻工艺以延伸第一通孔开口及第二通孔开口，从而暴露第一下接触特征及第二下接触特征；在延伸的第一通孔开口中形成第一接触通孔；以及在延伸的第二通孔开口中形成第二接触通孔。在一些实施例中，工件还可以包括：第三下接触特征，形成于第一介电层中，并沿第一方向与第二下接触特征间隔开，其中顶板不与第三下接触特征垂直重叠。在一些实施例中，所述方法还可以包括：在形成顶板之后，执行蚀刻工艺以去除直接位于第三下接触特征之上的第二绝缘体层及第一绝缘体层的部分；以及形成贯穿第二介电层并与第三下接触特征直接接触的第三接触通孔。
以上概述了许多实施例的特征，使本公开所属技术领域中技术人员可以更加理解本公开的各实施例。本公开所属技术领域中技术人员应可理解，可以本公开实施例为基础轻易地设计或改变其他工艺及结构，以实现与在此介绍的实施例相同的目的及/或达到与在此介绍的实施例相同的优点。本公开所属技术领域中技术人员也应了解，这些相等的结构并未背离本公开的精神与范围。在不背离随附权利要求的精神与范围的前提下，可对本公开实施例进行各种改变、置换及变动。

Claims (10)

1.一种半导体结构，其特征在于，包括：
一第一下接触特征，位于一第一介电层中；
一蚀刻停止层，位于该第一介电层上；
一金属绝缘体金属电容器，形成于该蚀刻停止层之上，其中该金属绝缘体金属电容器的一底板与该蚀刻停止层直接接触；
一第二介电层，位于该金属绝缘体金属电容器之上；
一第一接触通孔，延伸穿过该第二介电层及该金属绝缘体金属电容器，并电性耦接到该第一下接触特征；以及
一第一上接触特征，位于该第一接触通孔之上，并电性耦接到该第一接触通孔。
2.如权利要求1所述的半导体结构，其特征在于，该金属绝缘体金属电容器包括：
该底板，直接位于该蚀刻停止层上；
一第一绝缘体层，位于该底板之上；
一中间板，位于该第一绝缘体层之上；
一第二绝缘体层，位于该中间板之上；以及
一顶板，位于该第二绝缘体层之上。
3.如权利要求2所述的半导体结构，其特征在于，该第一上接触特征延伸穿过该顶板、该第二绝缘体层、该第一绝缘体层、该底板及该蚀刻停止层。
4.如权利要求2所述的半导体结构，其特征在于，还包括：
一第二下接触特征，位于该第一介电层中，并沿一第一方向与该第一下接触特征间隔开；
一导电层，直接位于该蚀刻停止层上，并沿该第一方向与该底板间隔开；
一第二接触通孔，贯穿该中间板及该导电层，并电性耦接到该第二下接触特征；以及
一第二上接触特征，位于该第二接触通孔之上，并电性耦接到该第二接触通孔。
5.如权利要求2所述的半导体结构，其特征在于，还包括：
一第三下接触特征，位于该第一介电层中，并沿一第一方向与该第一下接触特征间隔开；
一第三接触通孔，延伸穿过该第二介电层及该蚀刻停止层，并电性耦接到该第三下接触特征；以及
一第三上接触特征，位于该第三接触通孔之上，并电性耦接到该第三接触通孔。
6.一种半导体结构，其特征在于，包括：
一第一金属线及一第二金属线，位于一第一介电层中；
一蚀刻停止层，设置于该第一介电层上，并与该第一金属线及该第二金属线直接接触；
一第一导电层，设置于该蚀刻停止层上，并直接位于该第一金属线之上；
一第二导电层，设置于该蚀刻停止层上，并直接位于该第二金属线之上，其中该第二导电层的一顶表面与该第一导电层的一顶表面共平面；
一第三导电层，设置于该第一导电层之上，并与该第一导电层及该第二导电层垂直重叠；
一第四导电层，设置于该第三导电层之上，并与该第二导电层垂直重叠；
一第一导电特征，电性耦接到该第一金属线，并延伸穿过该第三导电层、该第一导电层及该蚀刻停止层；以及
一第二导电特征，电性耦接到该第二金属线，并延伸穿过该第四导电层、该第二导电层及该蚀刻停止层。
7.如权利要求6所述的半导体结构，其特征在于，该第二导电层的一部分直接设置于该第二金属线之上，且该第二导电层的一部分直接设置于该第一介电层之上。
8.如权利要求6所述的半导体结构，其特征在于，还包括：
一第三金属线，位于该第一介电层中，并沿一第一方向与该第二金属线间隔开；以及
一第三导电特征，电性耦接到该第三金属线，而不贯穿该第一导电层、该第二导电层、该第三导电层及该第四导电层。
9.如权利要求8所述的半导体结构，其特征在于，该第三金属线沿垂直于该第一方向的一第二方向纵向延伸并具有一第一长度，其中该第一长度大于该第二金属线沿该第二方向的一长度。
10.如权利要求6所述的半导体结构，其特征在于，还包括：
一第五导电层，设置于该第四导电层之上；以及
一第六导电层，设置于该第五导电层之上，其中该第一导电特征进一步延伸穿过该第五导电层，且该第二导电特征进一步延伸穿过该第六导电层。
CN202321381667.1U 2022-06-03 2023-06-01 半导体结构 Active CN220569675U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/832,443 US20230395488A1 (en) 2022-06-03 2022-06-03 Passive Device Structure
US17/832,443 2022-06-03

Publications (1)

Publication Number Publication Date
CN220569675U true CN220569675U (zh) 2024-03-08

Family

ID=88977108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321381667.1U Active CN220569675U (zh) 2022-06-03 2023-06-01 半导体结构

Country Status (2)

Country Link
US (1) US20230395488A1 (zh)
CN (1) CN220569675U (zh)

Also Published As

Publication number Publication date
US20230395488A1 (en) 2023-12-07
TW202412241A (zh) 2024-03-16

Similar Documents

Publication Publication Date Title
US10373905B2 (en) Integrating metal-insulator-metal capacitors with air gap process flow
US11842959B2 (en) Metal-Insulator-Metal structure
US11855132B2 (en) Multilayer capacitor electrode
US20240274653A1 (en) Metal-insulator-metal structure
US20220367605A1 (en) Method of forming a stress reduction structure for metal-insulator-metal capacitors
US20240088204A1 (en) Metal-Insulator-Metal Capacitors And Methods Of Forming The Same
US20230395487A1 (en) Semiconductor Structures And Methods Of Forming The Same
CN220569675U (zh) 半导体结构
US11532695B2 (en) Stress reduction structure for metal-insulator-metal capacitors
TWI854591B (zh) 半導體結構及其形成方法
US12027574B2 (en) Resistor structure
US20230352395A1 (en) Semiconductor structure and method for forming the same
US20230352396A1 (en) Dummy Metal-Insulator-Metal Structures Within Vias
CN117320540A (zh) 半导体结构及其制造方法
TWI769503B (zh) 電容裝置及電容結構與其形成方法
US20230360946A1 (en) Method for forming semiconductor structure
US20230317631A1 (en) Passive device structure stress reduction
CN116648133A (zh) 半导体器件、金属-绝缘体-金属电容器结构及形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant