TW202341365A - 具有增強保護的堆疊式多晶片結構 - Google Patents

具有增強保護的堆疊式多晶片結構 Download PDF

Info

Publication number
TW202341365A
TW202341365A TW111146759A TW111146759A TW202341365A TW 202341365 A TW202341365 A TW 202341365A TW 111146759 A TW111146759 A TW 111146759A TW 111146759 A TW111146759 A TW 111146759A TW 202341365 A TW202341365 A TW 202341365A
Authority
TW
Taiwan
Prior art keywords
contact surface
conductive
clip
semiconductor
chip
Prior art date
Application number
TW111146759A
Other languages
English (en)
Inventor
江挽瀾
蔣銘泰
李君達
Original Assignee
美商威世通用半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商威世通用半導體公司 filed Critical 美商威世通用半導體公司
Publication of TW202341365A publication Critical patent/TW202341365A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種具有電子組件次組合件之堆疊式多晶片電子組合件，該電子組件次組合件具有包括以堆疊式配置組裝之導電頂部夾片、第一及第二半導體晶片以及導電底部夾片的組件。焊料層位於呈堆疊式配置之組件的面對接觸表面之間。一旦焊接在一起，此形成電子組件次組合件。聚合物層在導電頂部夾片與導電底部夾片之間延伸，囊封第一及第二半導體晶片之側面及焊料層。此聚合物層保護及/或密封暴露晶片表面以抑制來自其他製程之機械損壞，且保護晶片鈍化表面免受可自其他組裝製程引入的離子污染。封裝由模製化合物形成以囊封電子組件次組合件及聚合物層，其中來自導電頂部及底部夾片之引線延伸至主體的外部。

Description

具有增強保護的堆疊式多晶片結構
本申請案係關於電子組件之領域，尤其關於暫態電壓抑制（transient-voltage-suppression，TVS）及齊納裝置（Zener device），且更尤其關於配置於單一封裝中的堆疊式晶片，其用於各種應用中，諸如汽車、電信基地台及5G基地台應用中之高突增功率TVS；電車、混合車及充電站應用中之高電壓TVS；以及汽車、電車、混合車、充電站、機器人及其他應用中之低鉗位TVS。
諸如TVS二極體之電子組件係用於多個應用中以保護其他半導體組件免受高電壓暫變。齊納二極體亦為已知的且常用於電壓調節、突波抑制器及各種其他應用。
此等以及其他電子組件可形成為PCB應用之表面安裝式裝置。在本文中，主動晶片組件係位於封裝中，由合適的聚合物模製而成，且引線自晶片延伸出封裝到達其底部表面以用於連接至PCB。
某些應用在PCB上具有有限空間，因此亦已知具有多晶片封裝，其中例如兩個或更多個TVS晶片堆疊於彼此的頂部上且晶片的接觸表面焊接在一起且焊接至適當引線。此允許較高容量及/或較高功率組件封裝成較小佔據面積，最終使得PCB上所需的空間較小，從而允許尺寸得以減小或在保持同樣尺寸的同時添加其他特徵/組件。
對於具有位於封裝中之堆疊式晶片的此類應用，需要提供經改良之服務中可靠性。
提供一種具有電子組件次組合件之堆疊式多晶片電子組合件。電子組件次組合件包括組件，這些組件包括導電頂部夾片，其具有底部接觸表面及引線；至少第一半導體晶片及第二半導體晶片，其各自具有頂部接觸表面及底部接觸表面；以及導電底部夾片，其具有頂部接觸表面及引線，其中此等組件以堆疊式配置組裝。至少第一半導體晶片及第二半導體晶片可以係例如TVS、齊納或其他電子裝置。焊料層係位於呈堆疊式配置之組件之接觸表面中的面對表面之間。在僅具有第一半導體晶片及第二半導體晶片之具體實例中，焊料層係位於（a）導電底部夾片之頂部接觸表面與第一半導體晶片之底部接觸表面之間；（b）第一半導體晶片之頂部接觸表面與第二半導體晶片之底部接觸表面之間；及（c）第二半導體晶片之頂部接觸表面與導電頂部夾片之底部接觸表面之間，從而將組件電連接在一起。一旦焊接在一起，此形成電子組件次組合件。提供聚合物層，其在導電頂部夾片與導電底部夾片之間延伸，囊封第一半導體晶片及第二半導體晶片之側面及位於其間之焊料層。此聚合物層充當保護層，從而保護及/或密封經暴露之晶片表面以抑制來自後續製程（諸如用以形成封裝的模製化合物施加製程）之任何機械損壞，以及保護晶片鈍化表面免受可自連續組裝製程引入的任何離子污染。主體（或封裝）係由模製化合物形成，以囊封電子組件次組合件及聚合物層。來自導電頂部及底部夾片之引線的至少一部分延伸至該主體的外部。
在一個具體實例中，聚合物層圍繞導電頂部夾片之底部接觸表面及導電底部夾片之頂部接觸表面延伸。
在另一具體實例中，導電頂部夾片之底部接觸表面包括形成晶片接觸區域之突出部分，且導電底部夾片之頂部接觸表面包括形成晶片接觸區域之突出部分，且聚合物層包圍此等突出部分之邊緣。由於突出部分之側面提供了聚合物層可黏附的接觸區域，故此提供了更穩固的構造。
在一個較佳配置中，聚合物層包含聚醯亞胺矽。然而，亦可使用其他聚合物。亦可能使用具有或不具有填充劑之不同聚合物，以便針對特定應用達成所需熱膨脹係數。
在一個較佳配置中，模製化合物係環氧樹脂模製化合物。然而，可使用具有或不具有填充劑之其他聚合材料。
在一較佳配置中，來自導電頂部夾片及導電底部夾片之引線中的延伸至主體之外部之部分包括沿著主體之底部表面延伸之各別端部部分。此對於PCB應用係較佳的。然而，對於其他應用，引線不必沿著公共表面延伸。
在另一具體實例中，在堆疊式配置中以銅棒形式提供額外組件，銅棒位於以下至少一者處：導電頂部夾片之底部接觸表面與第二半導體晶片之頂部接觸表面之間、這些半導體晶片中之相鄰半導體晶片的接觸表面之間或第一半導體晶片之底部接觸表面與導電底部夾片之頂部接觸表面之間。此處，焊料層位於接觸表面中之各者與銅棒之間，以便提供堆疊式組件與銅棒之間的導電接觸。
多晶片堆疊式電子組合件可包括各種封裝中之TVS及/或齊納裝置及其他表面安裝或軸向引線裝置。電子組件次組合件可以包含組件，這些組件包括兩個或更多個晶片或位於導電頂部與底部夾片之間的具有位於其間之銅棒的晶片。銅棒為TVS突波能力增強提供吸熱貯庫以及保護晶片邊緣免於機械衝擊損害。
多晶片堆疊式電子組合件具有許多應用。對於作為TVS或齊納裝置的晶片，潛在應用包括高突增功率TVS、高電壓TVS、低鉗位TVS、不對稱電壓TVS或只是為了快速滿足堆疊式晶片組合的電壓目標。亦可將此類多晶片堆疊式電子組合件應用於其他功率整流器應用。
在另一態樣中，提供一種組裝堆疊式多晶片電子組合件之方法。該方法包括用組件以堆疊式配置組裝電子組件次組合件，這些組件包括：導電底部夾片，其具有頂部接觸表面及引線；至少第一半導體晶片及第二半導體晶片，其各自具有頂部接觸表面與底部接觸表面；導電頂部夾片，其具有底部接觸表面及引線；以及在呈堆疊式配置之組件之接觸表面中的面對表面之間施加焊料層。為提供對所暴露之晶片表面之增強保護，該方法進一步包括在導電頂部夾片與導電底部夾片之間施加聚合物層，囊封第一半導體晶片及第二半導體晶片之側面及位於其間之焊料層。此外，該方法包括由模製化合物模製主體，該模製化合物囊封電子組件次組合件及聚合物層，其中來自導電頂部夾片及導電底部夾片之引線的至少一部分延伸至主體的外部。較佳地，以習知方式進行主體之模製。
對於僅具有第一半導體晶片及第二半導體晶片作為主動組件之電子組件次組合件，焊料層之施加包括在（a）導電底部夾片之頂部接觸表面與第一半導體晶片之底部接觸表面之間；（b）第一半導體晶片之頂部接觸表面與第二半導體晶片之底部接觸表面之間；及（c）第二半導體晶片之頂部接觸表面與導電頂部夾片之底部接觸表面之間施加焊料層。
在另一態樣中，提供一種具有電子組件次組合件之堆疊式多晶片電子組合件，電子組件次組合件具有包括以下各者之組件：至少第一半導體晶片及第二半導體晶片，其各自具有頂部接觸表面及底部接觸表面；以及焊料層，其位於呈堆疊式配置之組件之接觸表面中的面對表面之間。聚合物層囊封至少第一半導體晶片及第二半導體晶片之側面以及位於其間之該焊料層。
在一個具體實例中，組件進一步包括位於以下至少一者處的銅棒：第二半導體晶片之頂部接觸表面上、這些半導體晶片中之相鄰半導體晶片的接觸表面之間或第一半導體晶片之底部接觸表面上。此處，焊料層位於接觸表面中之各者與銅棒之間。
某些術語用於以下描述僅為方便起見且不具限制性。用詞「右（right）」、「左（left）」、「頂（top）」及「底（bottom）」表示圖式中所提及之方向。除非另有特定說明，否則如在申請專利範圍中及本說明書之相對應的部分中所使用的用詞「一（a）」及「一個（one）」經定義為包括一或多個所提及的項目。此術語包括以上特定提及之用詞、其衍生詞及具有類似含義之用詞。片語「至少一者」後接兩個或更多個項目的清單，諸如「A、B或C」，意謂A、B或C中之任何個別一者以及其任何組合。可注意，一些圖式以部分透明的方式展示，僅出於解釋、說明及演示的目的，且並不意欲指示元件自身在其最終製造形式中為透明的。
參看圖1及2，展示堆疊式多晶片電子組合件10之第一具體實例。圖1係展示一個組態之橫截面圖，而圖2係對應於堆疊式多晶片電子組合件10之第一具體實例之實際橫截面樣品的視圖。
堆疊式多晶片電子組合件10包括具有堆疊在一起之若干組件的電子組件次組合件12。此等組件包括：導電底部夾片或襯墊20，其具有頂部接觸表面20a及引線22；至少第一半導體晶片30及第二半導體晶片32，其各自具有頂部接觸表面30a、32a及底部接觸表面30b、32b；以及導電頂部夾片40，其具有底部接觸表面40b及引線42。此等組件係堆疊在一起。導電底部夾片20及導電頂部夾片40較佳由銅或銅合金製成。然而，可使用其他導電材料。第一半導體晶片30及第二半導體晶片32可以係例如TVS、齊納或其他電子裝置。雖然第一半導體晶片30及第二半導體晶片32展示於電子組合件10之第一具體實例中，但可提供額外半導體晶片，如下文中進一步詳細解釋。
以上組件形成串聯配置，且焊料層50位於呈堆疊式配置之此等組件的接觸表面20a、30b；30a、32b；及32a、40b中之面對表面之間。在僅存在第一半導體晶片30及第二半導體晶片32之電子組合件10的第一具體實例中，焊料層50係位於（a）導電底部夾片20之頂部接觸表面20a與此第一半導體晶片30之底部接觸表面30b之間；（b）第一半導體晶片30之頂部接觸表面30a與第二半導體晶片32之底部接觸表面32b之間；及（c）第二半導體晶片32之頂部接觸表面32a與導電頂部夾片40之底部接觸表面40b之間。
為了添加保護層以保護及/或密封經暴露之晶片表面以抑制來自進一步處理的機械損壞，諸如電子組件次組合件12周圍的主體或封裝54之模製步驟，以及保護晶片鈍化表面免受任何離子污染，提供聚合物層52，其在頂部導電夾片40與底部導電夾片20之間延伸，囊封第一半導體晶片30及第二半導體晶片32之側面30c、32c以及位於其間之焊料層50之邊緣。在電子組合件10之第一具體實例中，此聚合物層52圍繞導電頂部夾片40之底部接觸表面40b及導電夾片20之頂部接觸表面20a延伸，以便囊封第一半導體晶片30及第二半導體晶片32之側面30c、32c以及焊料層50之邊緣。此處，為了提供更穩固構造，導電頂部夾片40之底部接觸表面40b可包括形成晶片接觸區域之突出部分44（展示於圖1中），且導電底部夾片20之頂部接觸表面20a可包括形成晶片接觸區域之突出部分24（展示於圖1中），且聚合物層52包圍突出部分24、44之邊緣24c、44c，如圖1中所示。替代地，如圖2中所展示，可省略此等突出部分24、44，且聚合物層可僅自導電頂部夾片40之接觸表面40b的邊緣延伸至導電底部夾片20之頂部接觸表面20a的邊緣。
在一個較佳具體實例中，聚合物層包含聚醯亞胺矽。其他聚合物亦可與或不與諸如陶瓷填充劑之填充材料一起使用，以便視特定應用而定達成所需黏附特性以及所需熱膨脹係數。
仍參看圖1及2，主體54由模製化合物形成，該模製化合物囊封電子組件次組合件12及聚合物層52，其中來自導電底部夾片20及導電頂部夾片40的引線22、42之至少一部分延伸至主體54的外部。如圖1中所展示，來自導電底部夾片20及導電頂部夾片40之引線22、42的延伸至主體54的外部之部分包括沿著主體54之底部表面延伸的各別端部部分22c、42c。此對於表面安裝電子組合件10有用，然而，對於其他類型之電子組合件，引線22、42可自主體之側面直接延伸出來。
在較佳具體實例中，模製化合物係環氧樹脂模製化合物。然而，可使用具有或不具有填充劑之其他聚合材料。
現參看圖3，展示堆疊式多晶片電子組合件10'之第二具體實例。電子組合件10'之第二具體實例類似於上文所述之電子組合件10之第一具體實例。然而，在此情況下，電子組件次組合件12'的組件包括兩個額外半導體晶片34、36，其位於呈堆疊式配置之第一半導體晶片30與第二半導體晶片32之間。此等兩個額外半導體晶片34、36各自具有頂部接觸表面34a、36a以及底部接觸表面34b、36b。另外，電子組件次組合件12'之組件進一步包括銅棒60，其位於以下至少一者處：頂部導電夾片40之底部接觸表面40b與第二半導體晶片32之頂部接觸表面32a之間；半導體晶片30、32、34、36中之相鄰半導體晶片的接觸表面30a、34b；34a、36b；36a、32b之間，或第一半導體晶片30之底部接觸表面30b與導電底部夾片20之頂部接觸表面20a之間。在所例示之具體實例中，銅棒60係位於此等位置中之各者中；然而，此並非必需的且銅棒60可位於僅部分這些位置中。例如，銅棒60可僅位於頂部導電夾片40之底部接觸表面40b與第二半導體晶片32之頂部接觸表面32a之間及第一半導體晶片30之底部接觸表面30b與導電底部夾片20之頂部接觸表面20a之間。銅棒60之側面60c延伸至少遠至半導體晶片30、32、34、36之側面30c、32c、34c、36c，以便保護半導體晶片30、32、34、36之側面30c、32c、34c、36c免於機械衝擊損害。此處，焊料層50係位於底部導電夾片20、半導體晶片30、32、34、36、頂部導電夾片40之接觸表面中之各者與銅棒60之面對接觸表面之間。
仍參看圖3，在此情況下，聚合物層52'圍繞頂部導電夾片40之底部接觸表面40b及底部導電夾片20之頂部接觸表面20a延伸，且囊封半導體晶片30、32、34、36之側面30c、32c、34c、36c以及銅棒60之側面60c及焊料層50之邊緣。
主體54'由模製化合物形成，該模製化合物囊封電子組件次組合件12'及聚合物層52'，其中來自導電底部夾片20及導電頂部夾片40的引線22、42之至少一部分延伸至主體54'的外部。
參看圖4，展示堆疊式多晶片電子組合件10"之第三具體實例。電子組合件10"之此第三具體實例類似於第二具體實例10'，且包括電子組件次組合件12"，該電子組件次組合件以與上述電子組件次組合件12'相同的方式形成。然而，在此具體實例中，聚合物層52"分別包圍底部導電夾片20及頂部導電夾片40之突出部分24、44的邊緣24c、44c。此配置為聚合物層52"與導電夾片20、40提供更多的接觸面積，從而提供更穩固的配置。
主體54"由模製化合物形成，該模製化合物囊封電子組件次組合件12"及聚合物層52"，其中來自導電底部夾片20及導電頂部夾片40的引線22、42之至少一部分延伸至主體54"的外部。
現參看圖5，展示電子組件次組合件112，其類似於上述電子組件次組合件12'，除了單獨的導體附件不作為呈堆疊式配置之組件的一部分提供。次組合件112可以整合至離散封裝中或整合至模組中，或具有類似於或不同於如上文所述之在稍後製造步驟中附接之導電夾片20、40的導體。此處，電子組件次組合件112包括如上文所論述之半導體晶片30、32、34、36（儘管可使用更少或更多半導體晶片），以及位於以下至少一者處之銅棒60：第二半導體晶片32之頂部接觸表面32a上、半導體晶片30、32、34、36中之相鄰半導體晶片的接觸表面30a、34b；34a、36b；36a、32b之間、或在第一半導體晶片30之底部接觸表面30b上。在所例示之具體實例中，銅棒60係位於此等位置中之各者中；然而，此並非必需的且銅棒60可位於僅部分這些位置中。例如，銅棒60可僅位於第二半導體晶片32之頂部接觸表面32a及第一半導體晶片30之底部接觸表面30b上。替代地，銅棒可省略。
銅棒60之側面60c延伸至少遠至半導體晶片30、32、34、36之側面30c、32c、34c、36c，以便保護半導體晶片30、32、34、36之側面30c、32c、34c、36c免於機械衝擊損害。此處，焊料層50係位於半導體晶片30、32、34、36之接觸表面中之各者與銅棒60之面對接觸表面之間。
仍參看圖5，在此情況下，聚合物層152囊封半導體晶片30、32、34、36之側面30c、32c、34c、36c，以及銅棒60之側面60c及焊料層50之邊緣。熟習此項技術者將認識到，電子組件次組合件12、12'、12"、112中之半導體晶片30、32、34、36之數目可變化，且例如5個半導體晶片、6個半導體晶片或更多個半導體晶片可提供於電子組件次組合件中，且視特定應用而定，使用銅棒60係視情況選用的。
另外，儘管所揭示之具體實例中之聚合物層52、52'、52"、152囊封半導體晶片30、32、34、36之所有側面以及焊料層50之邊緣及銅棒60之側面60c（若存在於電子組件次組合件12、12'、12"中），但若聚合物層施加於小於所有的側面及邊緣，則仍可達成本發明之部分益處。
現參看圖6，提供組裝堆疊式多晶片電子組合件10、10'、10"之方法。該方法包括用組件20、30、32、34、36、60及40（以及視情況選用的60）以堆疊式配置組裝電子組件次組合件12、12'、12"。這些組件包括：導電底部夾片20，其具有頂部接觸面20a及引線22；以及至少第一半導體晶片30及第二半導體晶片32（儘管可提供額外半導體晶片34、36等），其各自具有頂部接觸表面30a、32a、34a、36a及底部接觸表面30b、32b、34b、36b；以及導電頂部夾片40，其具有底部接觸面40b及引線42。此展示於圖6中之72處。此等組件以堆疊式配置來配置。
如74處所提及，焊料層50施加在呈堆疊式配置之組件之接觸表面中的面對表面之間以形成電子組件次組合件12、12'、12"。
為了提供更穩固的組合件來保護暴露之表面及抑制來自進一步處理之機械損壞以及保護晶片鈍化表面免受可自連續組裝製程引入之任何離子污染，聚合物層52、52'、52"係施加於導電頂部夾片40與導電底部夾片20之間，囊封第一半導體晶片30及第二半導體晶片32之側面30c、32c以及任何額外半導體晶片34、36之側面34c、36c以及位於其間之焊料層50的邊緣。此在圖6中在76處指示。銅棒60之側面60c若存在亦經囊封。聚合物層52、52'可圍繞頂部導電夾片40之底部接觸表面40b及導電底部夾片20之頂部接觸表面延伸，如例如圖2及3中所展示，或可以圍繞底部導電夾片及頂部導電夾片20、40之突出部分24、44的邊緣24c、44c延伸，如圖1及圖4中所展示，以便提供更大的表面面積用於與導電底部夾片20及導電頂部夾片40接觸。
如在78處所指示，該方法進一步包括由模製化合物模製主體54、54'、54"，該模製化合物囊封電子組件次組合件12、12'、12"及聚合物層，其中來自導電頂部夾片40及導電底部夾片20之引線22、42的至少一部分延伸至主體54的外部。
該方法可進一步包括電子組件次組合件12'、12"之組裝，包括將銅棒60定位在以下至少一者處：頂部導電夾片40之底部接觸表面40b與第二半導體晶片32之頂部接觸表面32a之間、半導體晶片30、32（以及任何額外半導體晶片34、36）中之相鄰半導體晶片的接觸表面32b、36a；36b、34a；34b、30a之間或第一半導體晶片30之底部接觸表面30b與底部導電夾片20之頂部接觸表面20a之間。該方法將隨後包括在面對接觸表面中之各者與銅棒60之間施加焊料層50。
圖5中所展示之電子組件次組合件112之製造可以與上述步驟72、74及76相似之方式進行，而無呈堆疊式配置之導電夾片20、40。
應瞭解，前述內容僅藉助於說明而非藉助於任何限制來呈現。經考慮，可在不脫離本發明之精神及範圍之情況下對所描述具體實例進行各種替代及修改。在對本發明進行如此詳細描述之後，應瞭解且對於一般熟習此項技術者而言將顯而易見的係，可在不更改本發明概念及其中具體實現之原理的情況下作出許多實體改變，這些實體改變中之僅幾個例示於本發明之詳細描述中。亦應瞭解，僅併有較佳具體實例之部分的眾多具體實例係可能的，關於彼等部分，這些具體實例並不更改本發明概念及其中具體實現之原理。因此，將本發明具體實例及視情況選用之組態在所有方面視為例示性及/或說明性的而非限制性的，本發明之範圍由隨附申請專利範圍而非由前述描述指示，且因此，在這些申請專利範圍之意義及等效範圍內出現的此具體實例之所有替代具體實例及變化均涵蓋於其中。
10:堆疊式多晶片電子組合件 10':堆疊式多晶片電子組合件 10":堆疊式多晶片電子組合件 12:電子組件次組合件 12':電子組件次組合件 12":電子組件次組合件 20:導電底部夾片或襯墊 20a:頂部接觸表面 22:引線 22c:端部部分 24:突出部分 24c:邊緣 30:第一半導體晶片 30a:頂部接觸表面 30b:底部接觸表面 30c:側面 32:第二半導體晶片 32a:頂部接觸表面 32b:底部接觸表面 32c:側面 34:額外半導體晶片 34a:頂部接觸表面 34b:底部接觸表面 34c:側面 36:額外半導體晶片 36a:頂部接觸表面 36b:底部接觸表面 36c:側面 40:導電頂部夾片 40b:底部接觸表面 42:引線 42c:端部部分 44:突出部分 44c:邊緣 50:焊料層 52:聚合物層 52':聚合物層 52":聚合物層 54:主體或封裝 54':主體 54":主體 60:銅棒 60c:側面 72:步驟 74:步驟 76:步驟 78:步驟 112:電子組件次組合件 152:聚合物層
本發明之前述態樣及許多伴隨優勢將變得更加易於瞭解，此係由於當結合隨附圖式時，參看以下詳細描述，這些態樣及優勢變得更好理解，在隨附圖式中：
[圖1]係堆疊式多晶片電子組合件之第一具體實例的橫截面圖。
[圖2]係對應於根據圖1之樣品的橫截面圖。
[圖3]係堆疊式多晶片電子組合件之第二具體實例的橫截面圖。
[圖4]係堆疊式多晶片電子組合件之第三具體實例的橫截面圖。
[圖5]係具有若干堆疊式電子組件及保護電子組件之側面之聚合物層的電子組件次組合件之橫截面圖。
[圖6]係展示組裝堆疊式多晶片電子組合件之方法的流程圖。
10:堆疊式多晶片電子組合件
12:電子組件次組合件
20:導電底部夾片或襯墊
20a:頂部接觸表面
22:引線
22c:端部部分
24:突出部分
24c:邊緣
30:第一半導體晶片
30a:頂部接觸表面
30b:底部接觸表面
30c:側面
32:第二半導體晶片
32a:頂部接觸表面
32b:底部接觸表面
32c:側面
40:導電頂部夾片
40b:底部接觸表面
42:引線
42c:端部部分
44:突出部分
44c:邊緣
50:焊料層
52:聚合物層
54:主體或封裝

Claims (19)

  1. 一種堆疊式多晶片電子組合件，其包含： 電子組件次組合件，其具有包括以下各者之組件： 導電底部夾片，其具有頂部接觸表面及引線， 至少第一半導體晶片及第二半導體晶片，各自具有頂部接觸表面及底部接觸表面，以及 導電頂部夾片，其具有底部接觸表面及引線，配置成堆疊式配置； 焊料層，其位於呈該堆疊式配置之這些組件之這些接觸表面中的面對表面之間； 聚合物層，其在該導電頂部夾片與該導電底部夾片之間延伸，囊封該第一半導體晶片及該第二半導體晶片之側面及位於其間之這些焊料層；及 主體，其由模製化合物形成，囊封該電子組件次組合件及該聚合物層，其中來自該導電底部夾片及該導電頂部夾片之這些引線的至少一部分延伸至該主體的外部。
  2. 如請求項1之堆疊式多晶片電子組合件，其中僅存在第一半導體晶片及第二半導體晶片，且這些焊料層位於（a）該導電底部夾片之該頂部接觸表面與該第一半導體晶片之該底部接觸表面之間；（b）該第一半導體晶片之該頂部接觸表面與該第二半導體晶片之該底部接觸表面之間；及（c）該第二半導體晶片之該頂部接觸表面與該導電頂部夾片之該底部接觸表面之間。
  3. 如請求項1之堆疊式多晶片電子組合件，其中該聚合物層圍繞該導電頂部夾片之該底部接觸表面及該導電底部夾片之該頂部接觸表面延伸。
  4. 如請求項3之堆疊式多晶片電子組合件，其中該導電頂部夾片之該底部接觸表面包括形成晶片接觸區域之突出部分，且該導電底部夾片之該頂部接觸表面包括形成晶片接觸區域之突出部分，且該聚合物層包圍這些突出部分之邊緣。
  5. 如請求項1之堆疊式多晶片電子組合件，其中該聚合物層包含聚醯亞胺矽。
  6. 如請求項1之堆疊式多晶片電子組合件，其中該模製化合物係環氧樹脂模製化合物。
  7. 如請求項1之堆疊式多晶片電子組合件，其中來自該導電頂部夾片及該導電底部夾片之這些引線中延伸至該主體之外部的這些部分包括沿著該主體之底部表面延伸之各別端部部分。
  8. 如請求項1之堆疊式多晶片電子組合件，其中這些組件進一步包括： 銅棒，其位於以下至少一者處：該導電頂部夾片之該底部接觸表面與該第二半導體晶片之該頂部接觸表面之間、這些半導體晶片中之相鄰半導體晶片的這些接觸表面之間或該第一半導體晶片之該底部接觸表面與該導電底部夾片之該頂部接觸表面之間；且 其中這些焊料層位於這些接觸表面中之各者與這些銅棒之間。
  9. 一種組裝堆疊式多晶片電子組合件之方法，該方法包含： 用組件以堆疊式配置組裝電子組件次組合件，這些組件包括：導電底部夾片，其具有頂部接觸表面及引線；至少第一半導體晶片及第二半導體晶片，其各自具有頂部接觸表面與底部接觸表面；及導電頂部夾片，其具有底部接觸表面及引線；以及在呈該堆疊式配置之這些組件之這些接觸表面中的面對表面之間施加焊料層； 在該導電頂部夾片與該導電底部夾片之間施加聚合物層，囊封該第一半導體晶片及該第二半導體晶片之側面及位於其間之這些焊料層；及 由模製化合物模製主體，該模製化合物囊封該電子組件次組合件及該聚合物層，其中來自該導電頂部夾片及該導電底部夾片之這些引線的至少一部分延伸至該主體的外部。
  10. 如請求項9之方法，其中至少該第一半導體晶片及該第二半導體晶片僅包括該第一半導體晶片及該第二半導體晶片，且這些焊料層之該施加包括在（a）該導電底部夾片之該頂部接觸表面與該第一半導體晶片之該底部接觸表面之間；（b）該第一半導體晶片之該頂部接觸表面與該第二半導體晶片之該底部接觸表面之間，及（c）該第二半導體晶片之該頂部接觸表面與該導電頂部夾片之該底部接觸表面之間施加焊料層。
  11. 如請求項9之方法，其中該聚合物層圍繞該導電頂部夾片之該底部接觸表面及該導電底部夾片之該頂部接觸表面延伸。
  12. 如請求項9之方法，其中該導電頂部夾片之該底部接觸表面包含形成晶片接觸區域的突出部分，且該導電底部夾片的該頂部接觸表面包含形成晶片接觸區域的突出部分，且該方法進一步包含包圍這些突出部分的邊緣的該聚合物層。
  13. 如請求項9之方法，其中該聚合物層包含聚醯亞胺矽。
  14. 如請求項9之方法，其中該模製化合物係環氧樹脂模製化合物。
  15. 如請求項9之方法，其中來自該導電頂部夾片及該導電底部夾片的這些引線中延伸至該主體之外部之這些部分包括沿著該主體之底部表面延伸之各別端部部分。
  16. 如請求項9之方法，其進一步包含： 該電子組件次組合件之組裝進一步包括將銅棒定位在以下至少一者處：該導電頂部夾片之該底部接觸表面與該第二半導體晶片之該頂部接觸表面之間、這些半導體晶片中之相鄰半導體晶片的這些接觸表面之間或該第一半導體晶片之該底部接觸表面與該導電底部夾片之該頂部接觸表面之間；並且 這些焊料層之施加包含在這些接觸表面中之各者與這些銅棒之間施加這些焊料層。
  17. 一種堆疊式多晶片電子組合件，其包含： 電子組件次組合件，其具有包括以下各者之組件： 至少第一半導體晶片及第二半導體晶片，各自具有頂部接觸表面及底部接觸表面，以及 焊料層，其位於呈堆疊式配置之這些組件之這些接觸表面中的面對表面之間； 聚合物層，其囊封至少該第一半導體晶片及該第二半導體晶片之側面以及位於其間之該焊料層。
  18. 如請求項17之堆疊式多晶片電子組合件，其中這些組件進一步包括位於以下至少一者處的銅棒：該第二半導體晶片之該頂部接觸表面上、這些半導體晶片中之相鄰半導體晶片之這些接觸表面之間或該第一半導體晶片之該底部接觸表面上；且  其中這些焊料層位於這些接觸表面中之各者與這些銅棒之間。
  19. 如請求項17之堆疊式多晶片電子組合件，其中該聚合物層包含聚醯亞胺矽。
TW111146759A 2021-12-10 2022-12-06 具有增強保護的堆疊式多晶片結構 TW202341365A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US21/62765 2021-12-10
PCT/US2021/062765 WO2023107117A1 (en) 2021-12-10 2021-12-10 Stacked multi-chip structure with enhanced protection

Publications (1)

Publication Number Publication Date
TW202341365A true TW202341365A (zh) 2023-10-16

Family

ID=86731001

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111146759A TW202341365A (zh) 2021-12-10 2022-12-06 具有增強保護的堆疊式多晶片結構

Country Status (2)

Country Link
TW (1) TW202341365A (zh)
WO (1) WO2023107117A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI364802B (en) * 2007-09-14 2012-05-21 Chipmos Technologies Inc Method for fabricating multi-chip stacked package
US8426256B2 (en) * 2009-03-20 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming stacked-die packages
US8492884B2 (en) * 2010-06-07 2013-07-23 Linear Technology Corporation Stacked interposer leadframes
TWI469312B (zh) * 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
CN202749371U (zh) * 2012-09-27 2013-02-20 淄博晨启电子有限公司 一种叠加式瞬态抑制二极管
CN211788976U (zh) * 2020-05-29 2020-10-27 乐山无线电股份有限公司 一种tss与双向tvs合封贴片二极管

Also Published As

Publication number Publication date
WO2023107117A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US10014280B2 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US20060202313A1 (en) High performance chip scale leadframe with t-shape die pad and method of manufacturing package
CN107799505A (zh) 半导体封装件及其制造方法
US20090146272A1 (en) Electronic device
KR20080013864A (ko) 하나의 집적 회로를 다른 집적 회로 상에 적층하기 위한구조
US8766430B2 (en) Semiconductor modules and methods of formation thereof
US9147600B2 (en) Packages for multiple semiconductor chips
WO2017166157A1 (en) Three dimensional fully molded power electronics module for high power applications and the method thereof
JP7158392B2 (ja) パワー半導体モジュール
US20220319948A1 (en) Double-sided coolable semiconductor package
CN108695286B (zh) 具有经由间隔颗粒与载体连接的构件的封装体
US7868430B2 (en) Semiconductor device
US20220199502A1 (en) Multiple substrate package systems and related methods
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
US20130256920A1 (en) Semiconductor device
TW202341365A (zh) 具有增強保護的堆疊式多晶片結構
US9209152B2 (en) Molding material and method for packaging semiconductor chips
CA2017080C (en) Semiconductor device package structure
CN108987352B (zh) 具有连接在载体层级处的部件的封装
CN108735614B (zh) 半导体装置及半导体装置的制造方法
CN106971981B (zh) 半导体封装、半导体装置及制造半导体封装的方法
US20240186199A1 (en) Semiconductor power module and method for manufacturing a semiconductor power module
TWI784778B (zh) 二極體封裝結構及方法
JP2024515109A (ja) 半導体パワーモジュール、ならびに半導体パワーモジュールおよび半導体パワーデバイスを製造するための方法
US11217504B2 (en) Semiconductor package with passive electrical component and method for the production thereof