TW202341121A - 半導體裝置及其製造方法以及包含其之顯示驅動設備 - Google Patents

半導體裝置及其製造方法以及包含其之顯示驅動設備 Download PDF

Info

Publication number
TW202341121A
TW202341121A TW111150345A TW111150345A TW202341121A TW 202341121 A TW202341121 A TW 202341121A TW 111150345 A TW111150345 A TW 111150345A TW 111150345 A TW111150345 A TW 111150345A TW 202341121 A TW202341121 A TW 202341121A
Authority
TW
Taiwan
Prior art keywords
voltage
well
source
gate
boost
Prior art date
Application number
TW111150345A
Other languages
English (en)
Inventor
崔基埈
Original Assignee
南韓商Ｌｘ半導體科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｌｘ半導體科技有限公司 filed Critical 南韓商Ｌｘ半導體科技有限公司
Publication of TW202341121A publication Critical patent/TW202341121A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

根據本揭露一方面的半導體裝置包括：第一裝置用於經由第一端接收第一位準電壓，當閘極端施加閘極電壓時，透過第二端輸出第一輸出電壓；升壓裝置用於從第一端接收第二位準電壓，當第一輸出電壓作為閘極電壓透過閘極端輸入時，輸出高於第一輸出電壓的第二輸出電壓；以及第二裝置用於經由第一端接收第三位準電壓，當第二輸出電壓作為閘極電壓透過閘極端輸入時，輸出第三輸出電壓，其中第二輸出電壓大於第二裝置的閾值電壓。

Description

半導體裝置及其製造方法以及包含其之顯示驅動設備
本揭露相關於一種半導體裝置、半導體裝置的製造方法以及包含半導體裝置的顯示驅動設備。
隨著半導體工業快速地成長，多個世代的半導體被生產，每個世代的半導體裝置具有比前一代更小且更複雜的電路。在積體電路的演進過程中，功能密度（例如，單位晶片面積上相互連接的裝置數量）逐漸地增加，但是幾何尺寸（例如，使用製造過程可以產生的最小構件或線路）已經被減小。縮小這個幾何尺寸的過程具有優點，因為可以提高生產效率並降低相關成本，但其限制在於，加工和製造半導體裝置的複雜度會增加。
本揭露旨在提供一種半導體裝置，即使低電壓裝置輸出到中電壓裝置的電壓小於中電壓裝置的閾值電壓，仍能穩定驅動中電壓裝置，以及一種製造所述半導體裝置的方法和包括所述半導體裝置的顯示驅動設備。
此外，本揭露旨在提供一種能夠降低包括低電壓裝置和中電壓裝置的半導體裝置的製造成本的半導體裝置、製造所述半導體裝置的方法，以及包括所述半導體裝置的顯示驅動設備。
根據本揭露的一個方面，一種半導體裝置包括：第一裝置用於透過第一端接收第一位準電壓，並在閘極電壓透過閘極端被施加時透過第二端輸出第一輸出電壓；升壓裝置用於透過第一端接收第二位準電壓，並在第一輸出電壓作為閘極電壓透過閘極端被施加時，輸出比第一輸出電壓具有一更高數值的第二輸出電壓；第二裝置用於透過第一端接收第三位準電壓，並在第二輸出電壓作為閘極電壓透過閘極端被施加時，輸出第三輸出電壓，其中第二輸出電壓為大於第二裝置的閾值電壓的數值。
根據本揭露的另一方面，一種製造半導體裝置的方法包括：在基板中形成第一裝置的第一井、升壓裝置的升壓井和第二裝置的第二井；在基板中形成第一裝置的源極-汲極區域、升壓裝置的源極-汲極區域和第二裝置的源極-汲極區域；以及在基板上形成第一裝置的閘極結構、升壓裝置的閘極結構和第二裝置的閘極結構，其中，第一井係使用第一井光罩和第二井光罩形成，第二井係使用第三井光罩和第四井光罩形成，而升壓井係使用第一井光罩和第二井光罩或使用第三井光罩和第四井光罩形成。
根據本發明又另一方面的顯示驅動設備，用於接收影像資料並通過顯示面板輸出影像資料，包括：閂鎖電路用於採樣並輸出影像資料；以及位準移位電路用於將從閂鎖電路輸出的影像資料的電壓位準升壓並輸出至預定位準，其中閂鎖電路包括第一裝置以及第二裝置，所述第一裝置用於透過第一端接收第一位準電壓，並在閘極電壓透過閘極端被施加時透過第二端輸出第一輸出電壓；位準移位電路包括升壓裝置，所述升壓裝置用於透過第一端接收第二位準電壓，並在將第一輸出電壓作為閘極電壓透過閘極端被施加時輸出比第一輸出電壓具有更高數值的第二輸出電壓；所述第二裝置用於為透過第一端接收第三位準電壓，並在將施加第二輸出電壓作為閘極電壓透過閘極端被施加時，輸出第三輸出電壓，並且第二輸出電壓的數值大於第二裝置的閾值電壓。
在說明書中，相同的參考數字在整個說明書中均指示實質上相同的元件。在以下的描述中，如果與本發明的基本配置無關，則可能省略對於本發明已被熟知的配置和功能的詳細描述。在本說明書中所描述的術語應理解如下。
本揭露的優點和特點，以及實現它們的方法，將在與附圖結合詳細描述的實施例中顯而易見。然而，本揭露不限於以下將要說明的實施例，並可以以用不同形式實施。所述實施例僅用於完全地揭露本揭露並完全傳達給本揭露的範圍中具有通常知識者，而本揭露僅由被揭露的請求項所定義。
由於在圖示中所描述的形狀、尺寸、比例、角度、數量等用於說明本揭露實施例僅為示範性質，因此本公開不僅限於所示物件。同一參考數字表示說明書中的相同組件。此外，在本揭露的說明書中，當判定相關已知技術的詳細描述可能會混淆本揭露的原理時，將省略其詳細描述。
在本說明書中，當使用「包括」、「包含」、「具有」、「具備」、「由......構成」等詞語時，除非使用「僅」一詞，否則其他組件均可以添加。在表示一個組件的單數形式的情況下，除非明確說明否則，它還包括複數形式。
在組件的解釋中，即使沒有單獨的明確描述，也會解釋為包含誤差範圍。
在描述時間關係時，例如，當使用「之後」、「接著」、「然後」、「之前」等詞語描述時間先後關係時，除非「馬上」或「直接」被使用，也可能包含非連續的情況。
「第一」、「第二」等用於描述各種組件，但這些組件並不受這些術語的限制。這些術語僅用於區分一個組件與另一個組件。因此，下面要提到的第一組件也可能在本揭露的技術精神中成為第二組件。
應理解「至少一個」一詞包括從一個或多個相關物件中選擇的所有可能組合。例如，「第一物件、第二物件和第三物件中的至少一項」的含義可能是從第一物件、第二物件和第三物件中的兩個或多個提出的所有物件的組合，以及第一物件、第二物件或第三物件的每一者。
本揭露的多個實施例的特點可部分或全部地互相結合或組合在一起，技術上可以進行各種互鎖和驅動，而這些實施例可以獨立實施，或可以在相關聯的關係中一起實施。
以下將參考圖1描述一種包括顯示驅動設備的顯示設備之實施例。圖1係繪示應用根據本揭露一個實施例的顯示驅動設備的顯示設備的視圖。
根據本揭露的顯示設備（50）包括：顯示面板（60）、電源供應單元（65）、外部系統（80）及顯示驅動設備（10）。
顯示面板（60）可以是有機發光面板，其中形成了有機發光裝置，也可以是液晶面板，其中形成了液晶。也就是說，所有目前使用的類型的面板都可以作為應用於本揭露的顯示面板（60）。因此，根據本發明的顯示設備也可以是有機發光顯示設備、液晶顯示設備和其他各種類型的顯示設備。然而，為了方便描述，以下將以液晶顯示設備作為本揭露的例子進行描述。
當顯示面板（60）是液晶面板時，多條資料線（DL1至DLd）以及與多條資料線（DL1至DLd）相交的多條閘極線（GL1至GLg）在顯示面板（60）的下方基板上形成，而像素被設置在透過資料線（DL1至DLd）和閘極線（GL1至GLg）的交錯結構形成的矩陣中。在像素中，薄膜電晶體（TFT）被形成在資料線（DL1至DLd）和閘極線（GL1至GLg）的相交部分。此外，在下方基板上形成了多個像素電極，用於在像素中充入資料電壓，以及用於驅動與像素電極一起充填在液晶層中的液晶的共用電極。
在顯示面板（60）的上方基板上形成黑色矩陣（BM）和濾色器。液晶填充在下方基板和上方基板之間。
本發明所應用的顯示面板（60）的液晶模式可以是任何類型的液晶模式，以及扭曲向列（TN）模式、垂直配向（VA）模式、面內切換（IPS）模式、邊緣電場效應切換（FFS）模式。此外，根據本揭露的顯示設備（50）可以以任何形式實現，例如穿透式液晶顯示設備、半穿透式液晶顯示設備、反射式液晶顯示設備等。
顯示面板（60）基於從顯示驅動設備（10）輸出的閘極訊號和源極訊號顯示影像。
電源供應單元（65）安裝在主板（90）上，以供應用於驅動顯示面板（60）、顯示驅動設備（10）以及外部系統（80）的電壓。在這種情況下，除了電源供應單元（65）外，還可以在主板（90）上安裝各種電路裝置。
電源供應單元（65）產生與顯示驅動設備（10）中各電路的驅動電壓相對應的電壓，並將被產生的電壓供應給各電路。在這種情況下，顯示驅動設備（10）中各電路的驅動電壓可包括第一位準電壓、第二位準電壓和第三位準電壓。第一位準電壓是指低電壓，第二位準電壓可為高於低電壓的電壓，而第三位準電壓是指中電壓。例如，第一位準電壓可以是0.9伏特到1.1伏特，第二位準電壓可以是1.1伏特到1.3伏特，而第三位準電壓可以是7伏特到9伏特。
更進一步，電源供應單元（65）供應用於驅動顯示面板（60）的電壓至顯示面板（60），使得顯示面板（60）可以運行。
顯示驅動設備（10）可包括用於控制輸入到閘極線（GL1至GLg）的訊號的閘極驅動電路（120）、用於控制輸入到資料線（DL1至DLd）的訊號的資料驅動電路（130），以及用於控制閘極驅動電路（120）和資料驅動電路（130）的時序控制電路（110）。
在這種情況下，雖然圖1繪示顯示驅動設備（10）安裝在顯示面板（60）上，但這只是一個例子，且顯示驅動設備（10）也可以與顯示面板（60）分離，並透過另外的板安裝。
此外，構成顯示驅動設備（10）的時序控制電路（110）、閘極驅動電路（120）以及資料驅動電路（130）可以如圖1所示一樣配置成單一晶片封裝，但也可以獨立配置。
以下將參考圖2詳細描述根據本揭露實施例的顯示驅動設備。圖2係繪示根據本揭露一個實施例的構成顯示驅動設備的各個電路。
如圖2所示，時序控制電路（110）向閘極驅動電路（120）供應閘極控制訊號（GCS）以控制閘極驅動電路（120），並向資料驅動電路（130）提供資料控制訊號（DCS）以控制資料驅動電路（130）。具體來說，時序控制電路（110）從外部系統（80）接收第一影像資料和時序訊號。時序控制電路（110）根據時序訊號產生閘極控制訊號（GCS）以控制閘極驅動電路（120）及資料控制訊號（DCS）以控制資料驅動電路（130）。
在一個實施例中，閘極控制訊號（GCS）可包括閘極起始脈衝（GSP）、閘極移位時脈（GSC）、閘極輸出致能訊號（GOE）等，而資料控制訊號（DCS）可包括源極起始脈衝（SSP）、源級採樣時脈（SSC）、源極輸出致能訊號（SOE）等。
時序控制電路（110）將閘極控制訊號（GCS）傳送到閘極驅動電路（120）傳並將資料控制訊號（DCS）傳送到資料驅動電路（130）。
時序控制電路（110）將從外部系統（80）接收到的第一影像資料進行排序。具體來說，時序控制電路（110）透過排序第一影像資料以符合顯示面板（60）的結構和特性來產生第二影像資料。時序控制電路（110）將第二影像資料傳輸給資料驅動電路（130）。
閘極驅動電路（120）根據時序控制電路（110）產生的時序訊號，將與資料驅動電路（130）產生的源極訊號同步的閘極訊號輸出到閘極線。具體而言，閘極驅動電路（120）根據時序控制電路（110）產生的閘極起始脈衝、閘極移位時脈和閘極輸出致能訊號將與源極訊號同步的閘極訊號輸出到閘極線。
閘極驅動電路（120）包含閘極移位暫存器電路、閘極位準移位電路等。在這種情況下，閘極移位暫存器電路可以透過面板內閘極（GIP）製程直接形成於顯示面板（60）的下方基板上。在這種情況下，閘極驅動電路（120）透過面板內閘極製程向形成於下方基板上的閘極移位暫存器電路提供閘極起始脈衝和閘極移位時脈訊號。
資料驅動電路（130）根據時序控制電路（110）產生的時序訊號，將第二影像資料轉換為源極訊號。具體來說，資料驅動電路（130）根據源極起始脈衝、源極採樣時脈和源極輸出致能訊號將第二影像資料轉換為源極訊號。資料驅動電路（130）在每個水平週期中將一水平線的源極訊號輸出到資料線，其中在每一個水平週期中閘極訊號被供應到閘極線。
在這種情況下，資料驅動電路（130）可以從伽瑪電壓產生單元（未繪示）接收伽瑪電壓，並使用伽瑪電壓將第二影像資料轉換為源極訊號。為此，如圖2所示，資料驅動電路（130）包括移位暫存器電路（210）、閂鎖電路（220）、位準移位電路（230）、數位類比轉換器電路（240）和輸出緩衝電路（250）。
移位暫存器電路（210）從時序控制電路（110）接收源極起始脈衝和源極採樣時脈，並根據源極採樣時脈依序移位源極起始脈衝以輸出採樣訊號。移位暫存器電路（210）將採樣訊號傳輸到閂鎖電路（220）。
閂鎖電路（220）根據採樣訊號，以預定的單元依序採樣和鎖存第二影像資料。所述閂鎖電路（220）將鎖存的第二影像資料傳輸到位準移位電路（230）。
位準移位電路（230）放大被鎖存的第二影像資料的位準。具體而言，位準移位電路（230）將第二影像資料的位準放大到可驅動數位類比轉換器電路（240）的位準。位準移位電路（230）將位準被放大的第二影像資料傳輸給數位類比轉換器電路（240）。
數位類比轉換器電路（240）將第二影像資料轉換為類比訊號的源極訊號。數位類比轉換器電路（240）將源極訊號傳輸到輸出緩衝電路（250）。
輸出緩衝電路（250）將源極訊號輸出到資料線。具體來說，輸出緩衝電路（250）根據時序控制電路（110）產生的源極輸出致能訊號緩衝源極訊號，並將源極訊號輸出到資料線。
根據本揭露的一個實施例，移位暫存器電路（210）和閂鎖電路（220）接收第一位準電壓作為驅動電壓，所述第一位準電壓為上述的低電壓，及位準移位電路（230）接收第三位準電壓作為驅動電壓，所述第三位準電壓為上述中電壓。換句話說，由於移位暫存器電路（210）和閂鎖電路（220）包括接收第一位準電壓（LV VDD）作為驅動電壓的低電壓裝置（LV Device），所述第一位準電壓為低電壓，及位準移位電路（230）包括接收第三位準電壓（MV VDD）作為驅動電壓的中電壓裝置（MV Device），所述第三位準電壓為中電壓，根據本揭露的一個實施例的顯示驅動設備（10）可以包括低電壓裝置（LV Device）和中電壓裝置（MV Device）的半導體裝置。
當低電壓裝置（LV Device）和中電壓裝置（MV Device）的幾何尺寸縮小時，可能會出現低電壓裝置（LV Device）和中電壓裝置（MV Device）的特性變化的問題。例如，當低電壓裝置（LV Device）和中電壓裝置（MV Device）的幾何尺寸縮小時，由於從低電壓裝置（LV Device）輸出到中電壓裝置（MV Device）的閘極端的輸出電壓（LV_Out）減少，而中電壓裝置（MV Device）的閾值電壓（Vth_MV）增加，可能會出現中電壓裝置（MV Device）無法運作的問題。
為了避免這個問題，根據本揭露的一個實施例，顯示驅動設備（10）的位準移位電路（230）更包括升壓裝置（Boost Device），所述升壓裝置會升壓從低電壓裝置（LV Device）輸出的輸出電壓（LV_Out）。
當低電壓裝置（LV Device）的輸出電壓（LV_Out）被輸入時，升壓裝置（Boost Device）會升壓輸出電壓（LV_Out），並供應升壓後的輸出電壓（LV_Out）至中電壓裝置（MV Device）的閘極端。因此，即使由於低電壓裝置（LV Device）和中電壓裝置（MV Device）的幾何尺寸減小而導致低電壓裝置（LV Device）的輸出電壓（LV_Out）降至中電壓裝置（MV Device）的閾值電壓以下，中電壓裝置（MV Device）也能穩定運行。
具體來說，為了確保中電壓裝置（MV Device）的穩定運行，升壓裝置（Boost Device）可以將從低電壓裝置（LV Device）輸出的輸出電壓（LV_Out）升壓至中電壓裝置（MV Device）的閾值電壓（Vth_MV）或更高的電壓，並將輸出電壓（LV_Out）供應到中電壓裝置（MV Device）。
以下，將參照圖3和圖4，說明本揭露的一實施例的半導體裝置。
圖3係繪示根據本揭露一個實施例的半導體裝置的部分電路圖。
請參考圖3，根據本揭露的一個實施例的半導體裝置包括低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）。
低電壓裝置（LV Device）透過第一端（D）接收第一位準電壓（LV VDD），並根據施加至第二端（G）的閘極電壓透過第三端（S）輸出第一輸出電壓（LV_Out）。在這種情況下，根據本揭露的一個實施例，低電壓裝置（LV Device）的第一輸出電壓（LV_Out）可以是小於或等於中電壓裝置（MV Device）的閾值電壓（Vth_MV），並大於或等於升壓裝置（Boost Device）的閾值電壓（Vth_Boost）的數值。例如，第一輸出電壓（LV_Out）可為小於或等於0.9伏特的值。
升壓裝置（Boost Device）透過第一端（D）接收第二位準電壓（Boost VDD），並根據被施加至第二端（G）作為閘極電壓的低電壓裝置（LV Device）的第一輸出電壓，透過第三端（S）輸出第二位準電壓（Boost VDD）。在這種情況下，第二位準電壓（Boost VDD）可為大於第一位準電壓（LV VDD）且小於第三位準電壓（MV VDD）的數值。
根據本發明的一個實施例，第二位準電壓（Boost VDD）和第二輸出電壓（Boost_Out）的數值均大於第一位準電壓（LV VDD）、第一輸出電壓（LV_Out）和中電壓裝置（MV Device）的閾值電壓（Vth_MV），且小於第三位準電壓（MV_VDD）。
例如，第二位準電壓（Boost VDD）和第二輸出電壓（Boost_Out）可以為1.1 V到1.3 V的數值，中電壓裝置（MV Device）的閾值電壓（Vth_MV）可為小於或等於1.0 V的數值，而第三位準電壓（MV VDD）可為7 V到9 V的數值。此外，升壓裝置（Boost Device）的閾值電壓（Vth_Boost）可為小於第一輸出電壓（LV_Out）的數值。因此，由於升壓裝置（Boost Device）將第二輸出電壓（Boost_Out）作為閘極電壓供應給中電壓裝置（MV_Device）的第一端（G），因此即使當低電壓裝置（LV_Device）的第一輸出電壓（LV_Out）小於中電壓裝置（MV_Device）的閾值電壓（Vth_MV）的時候，中電壓裝置（MV_Device）也可以被穩定地驅動，其中所述第二輸出電壓（Boost_Out）具有大於第一輸出電壓（LV_Out）和中電壓裝置（MV_Device）的閾值電壓（Vth_MV）的數值。
中電壓裝置（MV Device）透過第二端（S）接收第三位準電壓（MV VDD），並根據輸入至第一端（G）作為閘極電壓的升壓裝置（Boost Device）的第二輸出電壓（Boost_Out）透過第三端（D）輸出第三輸出電壓（MV_Out）。在這種情況下，第三輸出電壓（MV_Out）可具有比第一輸出電壓（LV_Out）和第二輸出電壓（Boost_Out）更大的數值。例如，第三輸出電壓（MV_Out）可為從7伏特到9伏特。同時，第三位準電壓（MV VDD）可具有比第一位準電壓（LV VDD）和第二位準電壓（Boost VDD）更大的數值。
以下，將參考圖4說明根據本揭露一個實施例的半導體裝置的結構。圖4係繪示根據本揭露一個實施例的半導體裝置的截面圖。
如圖4所示，根據本揭露的低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）可以堆疊在基板（1000）中或在基板（1000）上方。
基板（1000）可以包含一種元素（單元素）半導體、化合物半導體或合金半導體。在一個實施例中，元素（單元素）半導體可以由矽、鍺及/或其他適當材料構成，化合物半導體可以由碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦及/或其他適當材料構成，而合金半導體可以由矽鍺、磷化砷鎵、砷化鋁銦、鋁砷化鎵、砷化銦鎵、磷化銦鎵、磷砷化鎵銦及/或其他適當材料構成。
基板（1000）可以由具有均一構成的單層材料形成。或者，基板（1000）可以包括適合製造積體電路（IC）裝置的類似或不同構成的多層材料。例如，基板（1000）可為矽上絕緣體（silicon-on-insulator, SOI），所述矽上絕緣體具有形成在矽氧化物層上的矽層。或者，基板（1000）可以包括導電層、半導體層、介電層、其他層或前述的組合。
基板（1000）包括位於基板（1000）內或基板（1000）上的多種摻雜區域。摻雜區域根據設計要求可摻入n型摻入物，如磷或砷，及/或p型摻入物，如硼或BF2。此外，摻雜區域可直接形成於基板（1000）上、在p-井結構中、在n井結構中、在雙井結構中或在隆起結構中形成。摻雜區域可以藉由移植摻雜原子、原位摻雜外延生長（in-situ doped epitaxial growth）及/或其他適當的技術來形成。
例如，基板（1000）可以包括深度n井（DNW）、低電壓井（LV well）、中電壓井（MV well）及升壓井（Boost well）。深度n井（DNW）是位於對應於低電壓裝置（LV Device）和中電壓裝置（MV Device）的區域中且摻雜有n型摻入物的區域。低電壓井（LV well）和中電壓井（MV well）是在深度n井（DNW）中摻雜有n型摻入物或p型摻入物的區域。
基板（1000）包含位於基板（1000）中的分離結構（710），用於電性分離裝置。為此，每個分離結構（710）可位於兩個裝置之間。
例如，如圖4所示，分離結構（710）可位於低電壓裝置（LV Device）和升壓裝置（Boost Device）之間，以使低電壓裝置（LV Device）和升壓裝置（Boost Device）彼此電性分離。此外，分離結構（710）可位於升壓裝置（Boost Device）和中電壓裝置（MV Device）之間，以使升壓裝置（Boost Device）和中電壓裝置（MV Device）彼此電性分離。此外，雖然圖式中未表示，分離結構（710）還可位於低電壓裝置（LV Device）和中電壓裝置（MV Device）之間，以使低電壓裝置（LV Device）和中電壓裝置（MV Device）彼此電性分離。
分離結構（170）可包含淺溝槽分離結構（shallow trench isolation, STI）。
分離結構（710）可包括與基板（1000）不同的介電材料。例如，分離結構（710）可為矽氧化物、矽氮化物、碳化矽、氧化碳矽、氧化氮矽、其他適合的介電材料或前述任意組合，或可由包含前述的介電材料構成。
層間介電層（Interlayer Dielectric Layer, ILD）位於基板（1000）上。例如，層間介電層（ILD）可為或包含二氧化矽、低K介電材料、極低K介電材料、其他合適的介電材料或任意組合。然而，本揭露並不限於此，層間介電層（ILD）可具有多層堆疊的結構，且每層可以由具有不同介電常數的材料構成。
低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）分別包括位於基板1000中的井（低電壓井、升壓井和中電壓井）。具體而言，低電壓裝置（LV Device）包括低電壓井（LV well）、升壓裝置（Boost Device）包括升壓井（Boost well），中電壓裝置（MV Device）包括中電壓井（MV well）。如上所述，低電壓井（LV well）、升壓井（Boost well）和中電壓井（MV well）可為掺有n型摻入物或p型摻入物的區域。
每個低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）都包括位於基板（1000）中的源極-汲極區域（S/D）。每個源極-汲極區域（S/D）可相鄰於分離結構（710），並且可位於在平面上有閘極結構（300、400及500）夾在其之間的位置。
基板（1000）的至少一部分可被以第一掺雜類型掺雜，而源極-汲極區域（S/D）可被以第二掺雜類型掺雜，並形成在被以第一掺雜類型掺雜的基板（1000）的區域內。在這種情況下，源極-汲極區域（S/D）可包括被高度掺雜的區域。例如，第一掺雜類型可為p型，而第二掺雜類型可為n型，或者相反。
低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）分別包含位於基板（1000）上的閘極結構（300、400及500）。閘極結構（300、400及500）位於低電壓裝置（LV Device）和中電壓裝置（MV Device）的源極-汲極區域（S/D）之間。閘極結構（300、400及500）可分別包括閘極介電層（310、410和510）和閘極電極（320、420和520）。
閘極介電層（310、410、510）可為或包含氧化物（例如，矽氧化物）、氮化物（例如，矽氮化物）、高K介電材料等。當透過高K金屬閘極（HKMG）過程將閘極介電層（310、410和510）堆疊時，閘極介電層（310、410和510）可包括高K介電材料。例如，閘極介電層的每一層（310、410和510）可包括由鉿氧化物、鑭氧化物、其他適當的材料或其組合而構成的介電材料。此外，閘極介電層（310、410和510）中的每一層可具有多層堆疊的結構，每層可由具有不同介電常數的材料構成。
閘極電極（320、420和520）分別堆疊在閘極介電層（310、410和510）上。每個閘極電極（320、420、520）可為或包括例如氮化鈦、氮化鉭、鈦、鉭、鎢、鋁、銅、另一種適當的導電金屬材料或以上的任意組合。或者，每個閘極電極（320、420、520）可為或包括多晶矽、本質多晶矽、摻雜多晶矽或以上的任意組合。此外，每個閘極電極（320、420和520)可以具有多層疊放的結構，每層可以由不同的導電金屬材料組成。
此外，雖然未表示，但每個閘極結構（300、400和500）可更包括擴散阻隔層或工作函數層。擴散阻隔層可以由氮化鈦（TiN）形成，其可以掺雜（或未掺雜）矽。工作函數層可以決定每個閘極的工作函數，並且可包括至少一個層或由不同材料形成的多個層。
雖然圖4繪示低電壓裝置（LV Device）、升壓裝置（Boost Device）及中電壓裝置（MV Device）分別包含透過閘極後製程（gate last process）堆疊的閘極結構（300、400和500），但本揭露不限於此，且低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）可分別透過閘極優先製程（gate first process）堆疊的閘極結構。
作為另一個例子，一些低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）可包括透過閘極後製程堆疊的閘極結構，而其他裝置可包括透過閘極優先製程堆疊的閘極結構。
此外，雖未在圖中表示，每個低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）可包括接觸結構，用於與另一個裝置進行電路連接。接觸結構可位於基板（1000）上的層間介電層（ILD）中，並可與低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）的閘極結構（300、400和500）或源極-汲極區域（S/D）直接接觸，以與前述電性連接。此接觸結構可包括銅、鋁、鎢等材料中的一種或多種。
以下將參考圖5至圖6D，說明根據本揭露的一個實施例的半導體裝置製造方法。
圖5係繪示根據本揭露一個實施例的半導體裝置的製造過程的流程圖，而圖6A至圖6D係根據本揭露一個實施例繪示的半導體裝置的製造過程的視圖。
請參考圖5，首先在基板（1000）中形成深度n井（DNW），然後在深度n井（DNW）中對應於低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）的區域中形成井（s501）。具體來說，如圖6A所示，基板（1000）中被摻入n型摻入物以在基板（1000）中形成深度n井（DNW），並且在深度n井（DNW）中對應於低電壓裝置（LV Device）和升壓裝置（Boost Device）的區域中形成使用n型摻入物或p型摻入物摻入的低電壓井（LV well）和中電壓井（MV well）。
在此情況下，儘管未在圖中表示，但低電壓裝置（LV Device）的低電壓井（LV well）和中電壓裝置（MV Device）的中電壓井（MV well）可以透過使用光罩的離子注入製程形成。在一個實施例中，低電壓裝置（LV Device）的低電壓井（LV well）和中電壓裝置（MV Device）的中電壓井（MV well）可以透過使用不同的光罩進行離子注入製程形成。例如，低電壓裝置（LV Device）的低電壓井（LV well）可以透過對各摻雜類型使用第一和第二井光罩進行離子注入製程形成，而中電壓裝置（MV Device）的中電壓井（MV well）可以透過對各摻雜類型使用第三和第四井光罩進行離子注入製程形成。
根據本揭露的一個實施例，升壓裝置（Boost Device）的升壓井（Boost well）可以透過使用第一和第二井光罩或第三和第四井光罩的離子注入製程來形成。也就是說，根據本揭露的一個實施例，可以使用第一和第二井光罩來形成低電壓井（LV well）和升壓井（Boost well）…，或者可以使用第三和第四井光罩來形成升壓井（Boost well）和中電壓井（MV well）。因此，低電壓井（LV well）和升壓井（Boost well）可以由相同的材料構成，或者升壓井（Boost well）和中電壓井（MV well）可以由相同的材料構成。具體而言，低電壓井（LV well）和升壓井（Boost well）可被以相同的摻雜類型摻雜，並且具有實質相同的濃度。或者，升壓井（Boost well）和中電壓井（MV well）可被以相同的摻雜類型摻雜，並且具有實質相同的濃度。
根據本發明的一個實施例，由於使用用於形成低電壓井（LV well）和中電壓井（MV well）的井光罩形成升壓裝置（Boost Device）的升壓井（Boost well），因此無需使用額外的井光罩，可以降低半導體裝置的製造成本。
接著，在基板（1000）中對應到低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）的區域中形成源極-汲極區域（S/D）（s502）。具體來說，如圖6B所示，透過對對應基板1000的低電壓裝置（LV Device）和升壓裝置（Boost Device）的區域進行n型或p型摻雜以形成源極-汲極區域（S/D）。在此情況下，雖然未在圖中表示，低電壓裝置（LV Device）的源極-汲極區域（S/D）以及中電壓裝置（MV Device）的源極-汲極區域（S/D）可以透過使用光罩的離子注入製程來形成。
在一個實施例中，低電壓裝置（LV Device）的源極-汲極區域（S/D）和中電壓裝置（MV Device）的源極-汲極區域（S/D）可以透過使用不同的光罩進行離子注入製程來形成。例如，如圖6B所示，低電壓裝置（LV Device）的源極-汲極區域（S/D）可以透過使用每種摻雜類型的第一和第二源極-汲極光罩進行離子注入製程來形成，且如圖6C所示，中電壓裝置（MV Device）的中電壓井（MV well）可以透過使用每種摻雜類型的第三和第四源極-汲極光罩進行離子注入製程來形成。
根據本揭露的一個實施例，升壓裝置（Boost Device）的源極-汲極區域（S/D）對於各個摻雜類型可以透過使用第一和第二源極-汲極光罩（source-drain masks）來進行離子注入的方式來形成。也就是說，根據本揭露的一個實施例，低電壓裝置（LV Device）的源極-汲極區域（S/D）和升壓裝置（Boost Device）的源極-汲極區域（S/D）可以使用第一和第二源極-汲極光罩來形成，而中電壓裝置（MV Device）的源極-汲極區域（S/D）可以使用第三和第四源極-汲極光罩來形成。因此，低電壓裝置（LV Device）的源極-汲極區域（S/D）和升壓裝置（Boost Device）的源極-汲極區域（S/D）可以由相同材料構成。例如，低電壓裝置（LV Device）的源極-汲極區域（S/D）和升壓裝置（Boost Device）的源極-汲極區域（S/D）可以使用相同的摻雜類型進行摻雜，並且可以具有實質相同的濃度。
圖6B和6C繪示在形成低電壓裝置（LV Device）的源極-汲極區域（S/D）和升壓裝置（Boost Device）的源極-汲極區域（S/D）之後，形成了中電壓裝置（MV Device）的源極-汲極區域（S/D），但本揭露的實施例不限於此，且低電壓裝置（LV Device）的源極-汲極區域（S/D）和升壓裝置（Boost Device）的源極-汲極區域（S/D）也可以在形成中電壓裝置（MV Device）的源極-汲極區域（S/D）之後形成。
更進一步，為了將裝置電性分離，分離結構（710）可以在基板（1000）中形成。例如，如圖6B和6C所示，分離結構（710）可位於低電壓裝置（LV Device）和升壓裝置（Boost Device）之間，以電性分離低電壓裝置（LV Device）和升壓裝置（Boost Device）。此外，分離結構（710）可位於中電壓裝置（MV Device）和升壓裝置（Boost Device）之間，以使升壓裝置（Boost Device）和中電壓裝置（MV Device）彼此電性分離。此外，雖然圖式中未繪示，分離結構（710）可位於低電壓裝置（LV Device）和中電壓裝置（MV Device）之間，以使低電壓裝置（LV Device）和中電壓裝置（MV Device）彼此電性分離。
根據本揭露的一個實施例，由於升壓裝置（Boost Device）的源極-汲極區域（S/D）可以使用用於形成低電壓裝置（LV Device）的源極-汲極區域（S/D）的第一源極-汲極光罩和第二源極-汲極光罩來形成，因此不需要另外的光罩來形成升壓裝置（Boost Device）的源極-汲極區域（S/D），半導體裝置的製造成本可以被降低。
接下來，如圖6D所示，閘極介電層（310、410和510）在基板（1000）對應到低壓裝置（LV Device）、升壓裝置 （Boost Device）和中電壓裝置（MV Device）的區域上分別堆疊（s503）。在一個實施例中，閘極介電層（310、410和510）可以分別使用不同的光罩在基板（1000）對應到低壓裝置（LV Device）、升壓裝置 （Boost Device）和中電壓裝置（MV Device）的區域上形成。也就是說，低壓裝置（LV Device）的閘極介電層（310）可以使用第一介電光罩形成，升壓裝置（Boost Device）的閘極介電層（410）可以使用第二介電光罩形成，中電壓裝置（MV Device）的閘極介電層（510）可以使用第三介電光罩形成。在這種情況下，閘極介電層（310、410和510）可以在閘極介電層材料被施加後進行圖案化形成，但本揭露的實施例並不限於此，閘極介電層（310、410和510）可以透過氧化過程形成。
此外，如圖6D所示，在形成閘極介電層（310、410和510）之前或之後，可在對應於低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）的基板（1000）區域上形成層間介電層（ILD）。然而，本揭露的實施例並不限於此。
隨後，當閘極電極（320、420和520）分別堆疊在基板（1000）對應於低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）的區域上時（s504），具有圖4中所示結構的半導體裝置被形成。此後，雖然未在圖中表示，層間介電層（ILD）和閘極電極（320、420和520）的上表面可以透過化學機械平整化（chemical mechanical planarization, CMP）過程來平坦化。
雖然圖5到6D繪示低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）分別包括經由閘極後製程堆疊的閘極結構（300、400和500），但本揭露不限於此，低電壓裝置（LV Device）、升壓裝置 （Boost Device）和中電壓裝置（MV Device）可以分別包括經由閘極優先製程堆疊的閘極結構，且可替代地，低電壓裝置（LV Device）、升壓裝置（Boost Device）和中電壓裝置（MV Device）中的一些可包括經由閘極後製程堆疊的閘極結構，而其他則可包括經由閘極優先製程疊堆疊的閘極結構。
根據本揭露的一個實施例，由於升壓裝置（Boost Device）輸出的第二輸出電壓（Boost_Out）比低電壓裝置（LV Device）的第一輸出電壓（LV_Out）和中電壓裝置（MV_Device）的閾值電壓（Vth_MV）的值更大，並且第二輸出電壓（Boost_Out）被輸出到中電壓裝置（MV Device）的閘極端，因此當低電壓裝置（LV_Device）的第一輸出電壓（LV_Out）的值小於中電壓裝置（MV_Device）的閾值電壓（Vth_MV）時，仍可驅動中電壓裝置（MV_Device）。
更進一步，根據本揭露的一個實施例，由於升壓裝置（Boost Device）的升壓井（Boost well）可以使用形成低電壓井（LV well）或中電壓井（MV well）的井光罩來形成，而升壓裝置（Boost Device）的源極-汲極區域（S/D）可以使用用於形成低電壓裝置（LV Device）的源極-汲極區域（S/D）的第一源極-汲極光罩和第二源極-汲極光罩來形成，因此不需要額外的光罩，半導體裝置的製造成本可以被降低。
根據本揭露，由於半導體裝置進一步包括升壓裝置，所述升壓裝置將從低電壓裝置輸出的輸出電壓提升至高於中電壓裝置的閾值電壓的數值，並將輸出電壓施加於中電壓裝置的閘極端，因此具有使中電壓裝置即使在低電壓裝置的輸出電壓小於中電壓裝置的閾值電壓時仍能夠被穩定驅動的功效。
此外，根據本揭露，由於升壓裝置的井可以使用用於形成低電壓裝置的井或中電壓裝置的井的井光罩形成，因此不需要另外的光罩形成升壓裝置的井，具有降低半導體裝置的製造成本的效果。
此外，根據本揭露，由於可以使用用於形成低電壓裝置的源極-汲極區域的光罩來形成升壓裝置的源極-汲極區域，因此不需要另外的光罩來形成升壓裝置的源極-汲極區域，可以降低半導體裝置的製造成本。
本領域的具有通常知識者可以理解，本揭露可以在不改變技術精神或實質特徵的情況下以其他具體形式實施。
因此，上述所述的實施例應被理解為是示範性的，而非限制性的。此外，本揭露的範圍將由附在後面的請求項所表示，而不是上述詳細描述，並且所有可能從請求項及其等效物的含義和範圍中衍生的形式上的變化或修改都應該被理解為在本揭露的範圍內。
10:驅動設備 50:顯示設備 60:顯示面板 65:電源供應單元 80:外部系統 90:主板 110:時序控制電路 120:閘極驅動電路 130:資料驅動電路 GL,GL1,GLg:閘極線 DL,DL1,DLd:資料線 DCS:資料控制訊號 210:移位暫存器電路 220:閂鎖電路 230:位準移位電路 240:數位類比轉換器 250:輸出緩衝電路 G:第二端 D:第一端 S:第三端 LV VDD:第一位準電壓 LV Device:低電壓裝置 LV_Out:第一輸出電壓 Vth_Boost:閾值電壓 Boost Device:升壓裝置 Boost VDD:第二位準電壓 MV VDD:第三位準電壓 MV Device:中電壓裝置 MV_Out:第三輸出電壓 Vth_MV:閾值電壓 300:閘極結構 310:閘極介電層 320:閘極電極 400:閘極結構 410:閘極介電層 420:閘極電極 500:閘極結構 510:閘極介電層 520:閘極電極 S/D:源極-汲極區域 ILD:層間介電層 DNW:深度n井 1000:基板 LV well:低電壓井 Boost well:升壓井 MV well:中電壓井 710:分離結構
隨附的圖式被包含在並構成本申請的一部分，用於提供本申請的內容進一步的理解。圖式展示了本申請的實施例，並與說明書一起用於解釋本申請的原理。在圖式中： 圖1係繪示應用根據本揭露一個實施例的顯示驅動設備的顯示設備的視圖； 圖2係繪示根據本揭露一個實施例的構成顯示驅動設備的各個電路的視圖； 圖3係繪示根據本揭露一個實施例的半導體裝置的部分電路圖； 圖4係繪示根據本揭露一個實施例的半導體裝置的截面圖； 圖5係繪示根據本揭露一個實施例的半導體裝置的製造過程的流程圖；以及 圖6A至圖6D係根據本揭露一個實施例繪示的半導體裝置的製造過程的視圖。
10:驅動設備
50:顯示設備
60:顯示面板
65:電源供應單元
80:外部系統
90:主板
110:時序控制電路
120:閘極驅動電路
130:資料驅動電路
GL1,GLg:閘極線
DL1,DLd:資料線

Claims (18)

  1. 一種半導體裝置，包含：一第一裝置，用於透過一第一端接收一第一位準電壓，並在一閘極電壓透過一閘極端被施加時透過一第二端輸出一第一輸出電壓；一升壓裝置，用於透過一第一端接收一第二位準電壓，並在該第一輸出電壓作為一閘極電壓透過一閘極端被施加時，輸出比該第一輸出電壓具有一更高數值的一第二輸出電壓；以及一第二裝置，用於透過一第一端接收一第三位準電壓，並在該第二輸出電壓作為一閘極電壓透過一閘極端被施加時，輸出一第三輸出電壓，其中，該第二輸出電壓為大於該第二裝置的一閾值電壓的數值。
  2. 如請求項1所述的半導體裝置，其中該第二位準電壓大於該第一位準電壓而且小於該第三位準電壓。
  3. 如請求項1所述的半導體裝置，其中該第一輸出電壓大於該升壓裝置的一閾值電壓。
  4. 如請求項1所述的半導體裝置，其中：該第一裝置、該升壓裝置及該第二裝置的每一者包含位在一基板中的井；以及該升壓裝置的該井由該第一裝置的該井及該第二裝置的該井的任一者的相同材料所構成。
  5. 如請求項4所述的半導體裝置，其中該升壓裝置的該井與該第一裝置的該井係以相同的摻雜類型摻雜並具有相同的摻雜濃度，或與該第二裝置的該井係以相同的摻雜類型摻雜並具有相同的摻雜濃度。
  6. 如請求項1所述的半導體裝置，其中：該第一裝置、該升壓裝置及該第二裝置的每一者包含位於一基板中的一源極-汲極區域；以及該升壓裝置的該源極-汲極區域由與該第一裝置的該源極-汲極區域相同的材料構成。
  7. 如請求項6所述的半導體裝置，其中該升壓裝置的該源極-汲極區域被使用與該第一裝置的該源極-汲極區域相同的摻雜類型摻雜並具有與該第一裝置的該源極-汲極區域相同的摻雜濃度。
  8. 如請求項1所述的半導體裝置，更包含：一第一分離結構，在一基板中形成於該第一裝置及該升壓裝置之間以分離該第一裝置及該升壓裝置；以及一第二分離結構，在該基板中形成於該升壓裝置及該第二裝置之間以分離該升壓裝置及該第二裝置。
  9. 一種半導體裝置的製造方法，包含：在一基板中形成一第一裝置的一第一井、一升壓裝置的一升壓井以及一第二裝置的一第二井；在該基板中形成該第一裝置的一源極-汲極區域、該升壓裝置的一源極-汲極區域以及該第二裝置的一源極-汲極區域；以及在該基板上形成該第一裝置的一閘極結構、該升壓裝置的一閘極結構以及該第二裝置的一閘極結構，其中，該第一井係使用一第一井光罩及一第二井光罩形成，該第二井係使用一第三井光罩及一第四井光罩形成，以及該升壓井係使用該第一井光罩及該第二井光罩形成或者使用該第三井光罩及該第四井光罩形成。
  10. 如請求項9所述的半導體裝置的製造方法，其中：該第一裝置的該源極-汲極區域係使用一第一源極-汲極光罩以及一第二源極-汲極光罩形成；該第二裝置的該源極-汲極區域係使用一第三源極-汲極光罩以及一第四源極-汲極光罩形成；以及該升壓裝置的該源極-汲極區域係使用該第一源極-汲極光罩以及該第二源極-汲極光罩形成或使用該第三源極-汲極光罩以及該第四源極-汲極光罩形成。
  11. 一種顯示驅動設備，用於接收影像資料及透過一顯示面板輸出該影像資料，該顯示驅動設備包含：一閂鎖電路，用於採樣及輸出該影像資料；以及一位準移位電路，用於將從該閂鎖電路輸出的該影像資料的一電壓位準升壓並輸出至一預定位準，其中該閂鎖電路包含一第一裝置，該第一裝置用於透過一第一端接收一第一位準電壓，並在一閘極電壓透過一閘極端被施加時透過一第二端輸出一第一輸出電壓，該位準移位器包含一升壓裝置以及一第二裝置，該升壓裝置用於透過一第一端接收一第二位準電壓，並在將該第一輸出電壓作為一閘極電壓透過一閘極端被施加時輸出比該第一輸出電壓具有一更高數值的一第二輸出電壓，該第二裝置用於透過一第一端接收一第三位準電壓，並在該第二輸出電壓作為一閘極電壓透過一閘極端被施加時輸出一第三輸出電壓，並且該第二輸出電壓的數值大於該第二裝置的一閾值電壓。
  12. 如請求項11所述的顯示驅動設備，更包含一移位暫存器電路，用於產生用於採樣該影像資料的一採樣訊號並輸出該採樣訊號至該閂鎖電路，其中該移位暫存器包含該第一裝置。
  13. 如請求項11所述的顯示驅動設備，其中該第二位準電壓大於該第一位準電壓且小於該第三位準電壓。
  14. 如請求項11所述的顯示驅動設備，其中該第一輸出電壓大於該升壓裝置的一閾值電壓。
  15. 如請求項11所述的顯示驅動設備，其中：該第一裝置、該升壓裝置以及該第二裝置的每一者包含位於一基板中的一井；以及該升壓裝置的該井由與該第一裝置的該井及該第二裝置的該井的任一者的相同材料構成。
  16. 如請求項15所述的顯示驅動設備，其中該升壓裝置的該井與該第一裝置的該井係以相同的摻雜類型摻雜並具有與該第一裝置的該井相同的摻雜濃度，或者與該第二裝置的該井係以相同的摻雜類型摻雜並具有與該第二裝置的該井相同的摻雜濃度。
  17. 如請求項11所述的顯示驅動設備，其中：該第一裝置、該升壓裝置以及該第二裝置的每一者包含位於一基板中的一源極-汲極區域；以及該升壓裝置的該源極-汲極區域由與該第一裝置的該源極-汲極區域相同的材料所構成。
  18. 如請求項17所述的顯示驅動設備，更包含：一第一分離結構，在該基板中形成於該第一裝置及該升壓裝置之間以分離該第一裝置及該升壓裝置；以及一第二分離結構，在該基板中形成於該升壓裝置及該第二裝置之間以分離該升壓裝置及該第二裝置。
TW111150345A 2021-12-28 2022-12-28 半導體裝置及其製造方法以及包含其之顯示驅動設備 TW202341121A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210189391A KR20230099939A (ko) 2021-12-28 2021-12-28 저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치
KR10-2021-0189391 2021-12-28

Publications (1)

Publication Number Publication Date
TW202341121A true TW202341121A (zh) 2023-10-16

Family

ID=86999950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111150345A TW202341121A (zh) 2021-12-28 2022-12-28 半導體裝置及其製造方法以及包含其之顯示驅動設備

Country Status (3)

Country Link
KR (1) KR20230099939A (zh)
TW (1) TW202341121A (zh)
WO (1) WO2023128559A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419828B (en) * 1997-02-26 2001-01-21 Toshiba Corp Semiconductor integrated circuit
KR20020084570A (ko) * 2001-05-03 2002-11-09 오리온전기 주식회사 플라즈마 디스플레이 패널의 구동회로 등의 고전압 출력단회로
KR100800482B1 (ko) * 2006-08-25 2008-02-04 삼성전자주식회사 부스팅 회로를 구비하는 레벨 쉬프터
KR101788459B1 (ko) * 2016-07-11 2017-10-20 매그나칩 반도체 유한회사 디스플레이 드라이버 ic 구조물
KR20210080869A (ko) * 2019-12-23 2021-07-01 주식회사 실리콘웍스 드라이버 ic 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
WO2023128559A1 (ko) 2023-07-06
KR20230099939A (ko) 2023-07-05

Similar Documents

Publication Publication Date Title
US8035169B2 (en) Semiconductor device with suppressed crystal defects in active areas
JP6807725B2 (ja) 半導体装置、表示パネル、及び電子機器
DE112011100756B4 (de) Impulssignal-Ausgangsschaltung und Schieberegister
US9502531B2 (en) Semiconductor device having fin-type field effect transistor and method of manufacturing the same
JP6232031B2 (ja) 半導体装置の作製方法
US20180233507A1 (en) Semiconductor device including transistors having different threshold voltages
JP2024025827A (ja) 半導体装置
DE112011100749B4 (de) Impulssignal-Ausgangsschaltung und Schieberegister
US10700212B2 (en) Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
US10490142B2 (en) Semiconductor device, display device, and electronic device
US20160315085A1 (en) Semiconductor device
JP7354219B2 (ja) 半導体装置
US9998119B2 (en) Semiconductor device, electronic component, and electronic device
JP2021170665A (ja) 半導体装置
CN107086248B (zh) 半导体器件及其制造方法
TW202341121A (zh) 半導體裝置及其製造方法以及包含其之顯示驅動設備
US20240072069A1 (en) Semiconductor device including first and second middle-voltage elements, display driving device including the same, and method for manufacturing the semiconductor device
CN117637764A (zh) 半导体装置、包括其的显示装置及制造半导体装置的方法
US9825033B2 (en) Semiconductor devices and methods of manufacturing the same
KR20240031015A (ko) 제1 및 제2 중전압 소자를 포함하는 반도체 장치, 이를 포함하는 디스플레이 구동장치, 및 반도체 장치의 제조 방법
US20110117709A1 (en) Semiconductor device fabricating method
JP6884915B2 (ja) 半導体装置
JP6757610B2 (ja) 半導体装置
CN116193864A (zh) 半导体装置
CN115004377A (zh) 具有带有升高源极/漏极的凹槽式沟道晶体管的存储器外围电路及其形成方法