KR20230099939A - 저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치 - Google Patents

저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치 Download PDF

Info

Publication number
KR20230099939A
KR20230099939A KR1020210189391A KR20210189391A KR20230099939A KR 20230099939 A KR20230099939 A KR 20230099939A KR 1020210189391 A KR1020210189391 A KR 1020210189391A KR 20210189391 A KR20210189391 A KR 20210189391A KR 20230099939 A KR20230099939 A KR 20230099939A
Authority
KR
South Korea
Prior art keywords
voltage
well
boost
source
drain region
Prior art date
Application number
KR1020210189391A
Other languages
English (en)
Inventor
최기준
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020210189391A priority Critical patent/KR20230099939A/ko
Priority to PCT/KR2022/021400 priority patent/WO2023128559A1/ko
Priority to TW111150345A priority patent/TW202341121A/zh
Publication of KR20230099939A publication Critical patent/KR20230099939A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 일 실시예에 따르면 게이트 전압에 따라 제1 레벨 전압을 입력 받아 제1 출력 전압을 출력하는 저전압 소자; 상기 제1 출력 전압에 따라 제2 레벨 전압을 입력 받아 제2 출력 전압을 출력하는 부스트 소자; 및 상기 제2 출력 전압에 따라 제3 레벨 전압을 입력 받아 제3 출력 전압을 출력하는 중전압 소자;를 포함하고, 상기 제2 출력 전압은 상기 제1 출력 전압 및 상기 중전압 소자의 문턱 전압보다 큰 값인 것을 특징으로 한다.

Description

저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치{Semiconductor Including Low Voltage Device and Middle Voltage Device, Method of Fabricating thereof And Appartus for Driving Diplay Panel Including the Semiconductor}
본 명세서는 저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치에 관한 것이다.
반도체 산업이 급격하게 성장함에 따라, 각 세대가 이전 세대보다 더 작고 더 복잡한 회로들을 갖는 반도체 디바이스들의 세대들을 양산해 왔다. 집적 회로(integrated circuit; IC) 진화의 과정에서, 기능적 밀도(즉, 칩 면적당 상호연결된 디바이스들의 개수)는 일반적으로 증가되어 온 반면, 기하학적 사이즈[즉, 제조 프로세스를 사용하여 생성될 수 있는 가장 작은 구성요소(component)(또는 라인)]는 감소되어 왔다. 이러한 스케일링 다운 프로세스는 일반적으로, 생산 효율성을 증가시키고 관련 비용을 낮춤으로써 이익들을 제공한다. 그러나 이 이점들은 또한 반도체 디바이스들을 프로세싱하고 제조하는 것의 복잡성을 증가시켜 왔다.
본 발명은 소자 특성을 확보하고 제조 비용 절감을 위한 저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치를 제공하는 것을 그 기술적 과제로 한다.
본 발명의 일 실시예에 따르면 게이트 전압에 따라 제1 레벨 전압을 입력 받아 제1 출력 전압을 출력하는 저전압 소자; 상기 제1 출력 전압에 따라 제2 레벨 전압을 입력 받아 제2 출력 전압을 출력하는 부스트 소자; 및 상기 제2 출력 전압에 따라 제3 레벨 전압을 입력 받아 제3 출력 전압을 출력하는 중전압 소자;를 포함하고, 상기 제2 출력 전압은 상기 제1 출력 전압 및 상기 중전압 소자의 문턱 전압보다 큰 값인 것을 특징으로 한다.
본 발명에 따른 반도체 소자는 각 소자에서 요구하는 특성을 구현하고, 반도체 소자의 제조 비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 구동장치가 적용되는 디스플레이 장치를 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 구동장치를 구성하는 각 회로들을 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 일부 회로도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조 공정의 플로우 차트이다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 반도체 소자의 제조 공정을 나타내는 도면이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 디스플레이 구동장치를 포함하는 디스플레이 장치에 대해 상세히 설명한다. 도 1은 본 발명의 일 실시예에 따른 디스플레이 구동장치가 적용되는 디스플레이 장치를 보여주는 도면이다.
본 발명에 따른 디스플레이 장치(50)는 디스플레이 패널(60), 전원공급부(65), 외부 시스템(80)를 포함한다. 또한, 본 발명에 따른 디스플레이 장치(50)는 디스플레이 구동장치(10)를 포함한다.
디스플레이 패널(60)은 유기발광소자가 형성되어 있는 유기발광패널이 될 수도 있으며, 액정이 형성되어 있는 액정패널이 될 수도 있다. 즉, 본 발명에 적용되는 디스플레이 패널(60)은 현재 이용되고 있는 모든 종류의 패널이 적용될 수 있다. 따라서, 본 발명에 따른 디스플레이 장치도, 유기발광디스플레이 장치, 액정디스플레이 장치 및 그 이외의 다양한 종류의 디스플레이 장치가 될 수 있다. 그러나, 이하에서는 설명의 편의상, 액정디스플레이 장치가 본 발명의 일예로서 설명된다.
디스플레이 패널(60)이 액정패널인 경우, 디스플레이 패널(60)의 하부 유리기판에는, 다수의 데이터라인들(DL1 내지 DLd), 데이터라인들과 교차되는 다수의 게이트라인들(GL1 내지 GLg), 데이터라인들과 게이트라인들의 교차부들에 형성되는 다수의 박막트랜지스터(TFT: Thin FilmTransistor)들, 픽셀에 데이터전압을 충전시키기 위한 다수의 픽셀전극(화소전극)들 및 픽셀전극과 함께 액정층에 충전된 액정을 구동하기 위한 공통전극이 형성되며, 데이터라인들과 게이트라인들의 교차 구조에 의해 픽셀들이 매트릭스 형태로 배치된다.
디스플레이 패널(60)의 상부 유리기판에는 블랙매트릭스(BM)와 컬러필터가 형성된다. 하부 유리기판과 상부 유리기판 사이에는 액정이 충전된다.
본 발명에 적용되는 디스플레이 패널(60)의 액정모드는 TN 모드, VA 모드, IPS 모드 FFS 모드뿐만 아니라, 어떠한 종류의 액정모드도 가능하다. 또한, 본 발명에 따른 디스플레이 장치(50)는 투과형 액정디스플레이 장치, 반투과형 액정디스플레이 장치, 반사형 액정디스플레이 장치 등 어떠한 형태로도 구현될 수 있다.
디스플레이 패널(60)은 디스플레이 구동장치(10)로부터 출력되는 게이트 신호와 소스 신호에 대응하여 영상을 디스플레이 한다.
전원공급부(65)는 메인보드(90)에 실장되어 디스플레이 패널(60), 디스플레이 구동장치(10), 및 외부시스템(80)을 구동하기 위한 전압을 공급한다. 이때, 메인보드(90)에는 전원공급부(65)외에 각종 회로소자들이 실장될 수 있다.
전원공급부(65)는 디스플레이 구동장치(10)에 포함된 각 회로들의 구동전압에 따라 전압을 생성하고, 각 회로로 전압을 공급한다. 이때, 디스플레이 구동장치(10)의 각 회로들의 구동전압은 제1 레벨 전압, 제2 레벨 전압, 및 제3 레벨 전압을 포함할 수 있다. 제1 레벨 전압은 저전압(Low Voltage)을 의미하고, 제2 레벨 전압은 저전압(Low voltage)보다 큰 전압일 수 있으며, 제3 레벨 전압은 중전압(Middle Voltage)을 의미하며, 제4 레벨 전압은 고전압(High Voltage)을 의미한다. 예를 들어, 제1 레벨 전압은 0.9V 내지 1.8V일 수 있고, 제2 레벨 전압은 1.1V 내지 1.3V일 수 있고, 제3 레벨 전압은 7V 내지 9V일 수 있으며, 제4 레벨 전압은 25V일 수 있다.
또한, 전원공급부(65)는 디스플레이 패널(10)로 디스플레이 패널(10)의 구동을 위한 전원을 공급하여 디스플레이 패널(10)이 동작할 수 있도록 한다.
디스플레이 구동장치(10)는 디스플레이 패널(60)에 형성되어 있는 게이트 구동회로(120)와 데이터 구동회로(130)를 제어하기 위한 타이밍 제어회로(110), 게이트라인으로 입력되는 신호들을 제어하기 위한 게이트 구동회로(120), 디스플레이 패널(60)에 형성되어 있는 데이터라인으로 입력되는 신호들을 제어하기 위한 데이터 구동회로(130)로 구성될 수 있다.
이때, 도 1에서 디스플레이 구동장치(10)는 디스플레이 패널(60)에 실장된 것으로 도시하였으나, 이는 하나의 예일뿐, 디스플레이 패널(60)과 구분되어 별도의 보드를 통해 실장될 수도 있을 것이다.
또한, 디스플레이 구동장치(10)를 구성하는 타이밍 제어회로(110), 게이트 구동회로(120), 및 데이터 구동회로(130)는 도 1에 도시된 바와 같이, 하나의 칩 패키지로 구성될 수도 있으나, 개별적으로 구성될 수도 있다.
이하, 도 2를 참조하여 본 발명의 일 실시예에 따른 디스플레이 구동장치에 대해 상세히 설명한다. 도 2는 본 발명의 일 실시예에 따른 디스플레이 구동장치를 구성하는 각 회로들을 보여주는 도면이다.
도 2에 도시된 바와 같이 타이밍 제어회로(110)는 게이트 구동부(120)에 게이트 제어신호(GCS)를 공급하여 게이트 구동회로(120)를 제어한다. 구체적으로, 타이밍 제어회로(110)는 외부시스템(80)로부터 제1 영상데이터 및 타이밍 신호들을 수신한다. 타이밍 제어회로(110)는 타이밍 신호에 따라 게이트 구동회로(120)를 제어하기 위한 게이트 제어신호(GCS)를 생성하고, 데이터 구동회로(130)를 제어하기 위한 데이터 제어신호(DCS)를 생성한다.
일 실시예에 있어서, 타이밍 제어회로(110)는 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 시프트 클럭(Gate Shift Clock; GSC), 및 게이트 출력 인에블 신호(Gate Output Enable; GOE) 등을 포함하는 게이트 제어신호(GCS)를 생성한다.
일 실시예에 있어서, 타이밍 제어회로(110)는 타이밍 컨트롤러(242)는 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SSC), 및 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 데이터 제어신호(DCS)를 생성한다.
타이밍 제어회로(110)는 게이트 제어신호(GCS)를 게이트 구동회로(120)로 전달하고, 데이터 제어신호(DCS)를 데이터 구동회로(130)로 전달한다.
타이밍 제어회로(110)는 외부시스템(80)으로부터 수신된 제1 영상데이터를 정렬한다. 구체적으로, 타이밍 제어회로(110)는 디스플레이 패널(60)의 구조 및 특성에 맞도록 제1 영상데이터를 정렬하여 제2 영상데이터를 생성한다.
타이밍 제어회로(110)는 제2 영상데이터를 데이터 구동회로(130)로 전달한다.
게이트 구동회로(120)는 데이터 구동회로(130)에 의해 생성된 소스 신호들과 동기되는 게이트 신호를 타이밍 제어회로(110)에 의해 생성된 타이밍 신호에 따라 게이트 라인으로 출력한다. 구체적으로, 게이트 구동회로(120)는 타이밍 제어회로(110)에 의해 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호에 따라 소스신호들과 동기되는 게이트 신호를 게이트 라인으로 출력한다.
게이트 구동회로(120)는 게이트 시프트 레지스터(Shift Register) 회로, 게이트 레벨 시프터(Level Shifter) 회로 등을 포함한다. 이때, 게이트 시프트 레지스터 회로는 GIP(Gate In Panel) 공정으로 디스플레이 패널(60)의 TFT 어레이 기판 상에 직접 형성될 수 있다. 이러한 경우, 게이트 구동회로(120)는 게이트 스타트 펄스와 게이트 시프트 클럭신호를 TFT 어레이 기판에 GIP로 형성된 게이트 시프트 레지스터 회로로 공급한다.
데이터 구동회로(130)는 타이밍 제어회로(110)에 의해 생성된 타이밍 신호에 따라 제2 영상데이터를 소스신호로 변환한다. 구체적으로 데이터 구동회로(130)는 소스 스타트 펄스, 소스 샘플링 클럭, 및 소스 출력 인에이블 신호에 따라 제2 영상데이터를 소스신호로 변환한다. 데이터 구동회로(130)는 게이트 라인에 게이트 신호가 공급되는 1수평기간마다 1수평라인분의 소스신호를 데이터라인들로 출력한다.
이때, 데이터 구동회로(130)는 감마전압 발생부(미도시)로부터 감마전압을 공급받고, 감마전압을 이용하여 제2 영상데이터를 소스신호로 변환시킬 수 있다. 이를 위해, 데이터 구동회로(130)는 도 2에 도시된 바와 같이 시프트 레지스터(Shift Register) 회로(210), 래치(Latch) 회로(220), 레벨 시프터(Level Shifter) 회로(230), 디지털 아날로그 컨버터(Digital Analog Converter) 회로(240), 및 출력버퍼(Buffer) 회로(250)를 포함한다.
시프트 레지스터 회로(210)는 타이밍 제어회로(110)로부터 소스 스타트 펄스 및 소스 샘플링 클럭을 수신하고, 소스 스타트 펄스를 소스 샘플링 클럭에 따라 순차적으로 시프트시켜 샘플링 신호를 출력한다. 시프트 레지스터 회로(210)는 샘플링 신호를 래치 회로(220)로 전달한다.
래치 회로(220)는 제2 영상 데이터를 샘플링 신호에 따라 일정단위씩 순차적으로 샘플링하여 래치한다. 래치 회로(220)는 래치한 제2 영상 데이터를 레벨 시프터 회로(230)로 전달한다.
레벨 시프터 회로(230)는 래치된 제2 영상데이터의 레벨을 증폭시킨다. 구체적으로 레벨 시프터 회로(230)는 제2 영상데이터의 레벨을 디지털 아날로그 컨버터 회로(240)가 구동할 수 있는 레벨로 증폭시킨다. 레벨 시프터 회로(230)는 레벨이 증폭된 제2 영상데이터를 디지털 아날로그 컨버터 회로(240)로 전달한다.
디지털 아날로그 컨버터 회로(240)는 제2 영상데이터를 아날로그 신호인 소스 신호로 변환한다. 디지털 아날로그 컨버터 회로(240)는 아날로그 신호로 변환된 소스 신호를 출력버퍼 회로(250)로 전달한다.
출력버퍼 회로(250)는 소스 신호를 데이터 라인으로 출력한다. 구체적으로 출력버퍼 회로(250)는 타이밍 제어회로(110)에 의해 생성된 소스 출력 인에이블 신호에 따라 소스 신호를 버퍼링하여 데이터 라인에 출력한다.
본 발명의 일 실시예에 따르면, 시프터 레지스터 회로(210) 및 래치 회로(220)는 전술한 저전압(Low Voltage)인 제1 레벨 전압을 입력 받고, 레벨 시프터 회로(230)는 전술한 중전압(Middle Voltage)인 제2 레벨 전압을 입력 받을 수 있다. 다시 말해서, 시프터 레지스터 회로(210) 및 래치 회로(220)는 저전압(Low Voltage)인 제1 레벨 전압(LV VDD)을 입력 받는 저전압 소자(LV Device)를 포함하고, 레벨 시프터 회로(230)는 중전압(Middle Voltage)인 제2 레벨 전압(MV VDD)을 입력 받는 중전압 소자(MV Device)를 포함하여, 본 발명의 일 실시예에 따른 디스플레이 구동장치(10)는 저전압 소자(LV Device) 및 중전압 소자(MV Device)를 포함하는 반도체 소자를 포함할 수 있다.
이러한 반도체 소자의 기하학적 크기가 작아짐에 따라, 반도체 소자를 구성하는 저전압 소자(LV Device) 및 중전압 소자(MV Device)의 소자 특성이 변동될 수 있다. 예를 들어, 저전압 소자(LV Device) 및 중전압 소자(MV Device)의 기하학적 크기가 감소함에 따라, 저전압 소자(LV Device)의 출력 전압(LV_Out)이 감소하고, 중전압 소자(MV Device)의 문턱 전압(Vth)이 증가할 수 있다.
본 발명의 일 실시예에 따른 반도체 소자는 저전압 소자(LV Device)의 출력 전압(LV_Out)을 승압하여 중전압 소자(MV Device)의 게이트 전압으로 공급하는 부스트 소자(Boost Device)를 포함한다.
이하, 도 3 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 반도체 소자에 대해 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 일부 회로도이고, 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 단면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자는 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)를 포함한다.
저전압 소자(LV Device)는 제1 레벨 전압(LV VDD)을 입력 받아 게이트 전압(G)에 따라 제1 출력 전압(LV_Out)을 출력한다. 이때, 본 발명의 일 실시예에 따르면, 저전압 소자(LV Device)의 제1 출력 전압(LV_Out)은 중전압 소자 문턱 전압(Vth_MV) 이하이고, 부스트 소자 문턱 전압(Vth_Boost) 이상의 값일 수 있다. 예를 들어, 제1 출력 전압(LV_Out)은 0.9V 이하의 값일 수 있다.
부스트 소자(Boost Device)는 제1 레벨 전압(LV VDD)보다 크고, 제3 레벨 전압(MV VDD)보다 작은 제2 레벨 전압(Boost VDD)을 입력 받아, 게이트 전압(G)으로 입력 받는 저전압 소자(LV Device)의 출력 전압(LV_Out)에 따라 제2 출력 전압(Boost_Out)을 출력한다.
본 발명의 일 실시예에 따르면, 제2 레벨 전압(Boost VDD) 및 제2 출력 전압(Boost_Out)은 제1 레벨 전압(LV VDD), 제1 출력 전압(LV_Out) 및 중전압 소자(MV Device)의 문턱 전압(Vth)보다 크고 제3 레벨 전압(MV_VDD)보다 작은 값이다. 예를 들어, 제2 레벨 전압(Boost VDD)제2 출력 전압(Boost_Out)은 1.1V 이상 1.3V 이하의 값이고, 중전압 소자(MV Device)의 문턱 전압(Vth_MV)은 1.0V 이하의 값이고, 제3 레벨 전압(MV VDD)은 7V 이상 9V 이하의 값일 수 있다. 또한, 부스트 소자(Boost Device)의 문턱 전압(Vth_Boost)은 제1 출력 전압(LV_Out)보다 작은 값일 수 있다. 이에 따라, 부스트 소자(Boost Device)가 제1 출력 전압(LV_Out) 및 중전압 소자(MV_Device)의 문턱 전압(Vth_MV)보다 큰 제2 출력 전압(Boost_Out)을 중전압 소자(MV Device)의 게이트 전압(G)으로 공급하기 때문에, 저전압 소자(LV_Device)의 제1 출력 전압(LV_Out)이 중전압 소자(MV Device)의 문턱 전압(Vth_MV)보다 작은 값을 갖더라도 중전압 소자(MV_Device)를 안정적으로 구동할 수 있다.
중전압 소자(MV Device)는 전술한 바와 같이, 제1 레벨 전압(LV VDD) 및 제2 레벨 전압(Boost VDD)보다 큰 제3 레벨 전압(MV VDD)을 입력 받고, 게이트 전압(G)으로 입력되는 부스트 소자(Boost Device)의 제2 출력 전압(Boost_Out)에 따라 제3 출력 전압(MV_Out)을 출력한다. 이때, 제3 출력 전압(MV_Out)은 제1 출력 전압(LV_Out) 및 제2 출력 전압(MV_Out)보다 큰 값을 가질 수 있다. 예를 들어, 제3 출력 전압(MV_Out)은 7V 이상 9V 이하의 값을 가질 수 있다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자는 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)를 포함한다. 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)는 기판(1000) 내에 또는 기판(1000) 상에 적층될 수 있다.
기판(1000)은 실리콘, 게르마늄, 및/또는 다른 적합한 재료들과 같은 원소(단일 원소) 반도체, 실리콘 탄화물(silicon carbide), 갈륨 비소, 갈륨 인화물, 인듐 인화물, 인듐 비소, 인듐 안티몬화물(indium antimonide), 및/또는 다른 적합한 재료들과 같은 화합물 반도체; SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, GaInAsP, 및/또는 다른 적합한 재료들과 같은 합금 반도체를 포함할 수 있다. 기판(1000)은 균일한 조성을 갖는 단일층 재료일 수 있다. 또는, 기판(1000)은 IC 디바이스 제조용으로 적합한 유사하거나 상이한 조성들을 갖는 다중 재료층들을 포함할 수 있다. 예를 들어, 기판(1000)은 실리콘 산화물층 상에 형성된 실리콘층을 갖는 실리콘 온 절연체(silicon-on-insulator; SOI)일 수 있다. 또는, 기판(1000)은 전도성층, 반도체층, 유전체층, 다른 층들, 또는 이들의 조합들을 포함할 수 있다.
기판(1000)은 기판(1000) 내에 또는 상에 위치하는 다양한 도핑된 영역들을 포함한다. 도핑된 영역들은, 설계 요건에 따라, 인 또는 비소와 같은 n형 도펀트(n-type dopant)들, 및/또는 붕소 또는 BF2와 같은 p형 도펀트(p-type dopant)들로 도핑될 수 있다. 또한, 도핑 영역들은, 기판(1000) 바로 위에, p웰 구조물(p-well structure) 내에, n웰 구조물(n-well structure) 내에, 이중웰 구조물(dual-well structure) 내에, 또는 융기된 구조물 내에 형성될 수 있다. 도핑된 영역들은, 도펀트 원자들의 주입, 인시추 도핑되는 에피택셜 성장(in-situ doped epitaxial growth), 및/또는 다른 적합한 기술들에 의해 형성될 수 있다. 예를 들어, 기판(1000)은 저전압 소자(LV Device) 및 중전압 소자(MV Device)에 위치하고 n타입으로 도핑된 깊은 n웰 영역(DNW), 깊은 n웰 영역(DNW) 내에 n타입 또는 p타입으로 도핑된 저전압 웰(LV well) 및 중전압 웰(MV well), n타입 또는 p타입으로 도핑된 고전압 웰(HV well) 및 고전압 웰(HV well) 내에 n타입 또는 p타입으로 도핑된 드리프트 영역(331,332)을 포함할 수 있다.
기판(1000)은 소자들을 전기적으로 분리시키기 위해 기판(1000) 내에 위치하는 격리 구조물(710)을 포함한다. 이를 위해, 격리 구조물(710)은 각 소자들 사이에 위치할 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 저전압 소자(LV Device)와 중전압 소자(MV Device) 사이 또는 중전압 소자(MV Device)와 고전압 소자(HV Device) 사이에 위치하여 저전압 소자(LV Device), 중전압 소자(MV Device) 및 고전압 소자(HV Device)를 전기적으로 분리할 수 있다.
격리 구조물(710)은 얕은 트렌치 격리(shallow trench isolation, STI) 구조물을 포함할 수 있다.
격리 구조물(710)은 기판(1000)과는 상이한 유전체 물질을 포함할 수 있다. 예를 들어, 격리 구조물(710)은 실리콘 이산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산화탄화물, 실리콘 산화질화물, 다른 적합한 유전체 물질, 또는 이들의 임의의 조합일 수 있거나 이를 포함하는 유전체로 구성될 수 있다.
층간 유전층(Interlayer Dielectric, ILD)은 기판(1000) 상에 위치한다. 이때, 층간 유전층(ILD)은, 예를 들어, 층간 유전층(ILD)은 실리콘 이산화물, 로우 k (low-k) 유전체 물질, 극도의 로우 k 유전체 물질, 다른 적합한 유전체 물질, 또는 이들의 임의의 조합일 수 있거나 이를 포함할 수 있다. 다만 이에 한정되는 것은 아니며, 층간 유전층(ILD)은 복수의 층이 적층된 구조로 구성될 수 있으며, 각 층은 서로 다른 유전율을 갖는 물질로 구성될 수 있다.
본 발명의 일 실시예예 따른 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device) 각각은 웰 영역(LV well, Boost well, MV well), 소스 드레인 영역(S/D) 및 게이트 구조물(300,400,500)을 포함한다.
저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device) 각각은 기판(1000) 내에 위치하는 웰 영역(LV well, Boost well, MV well)을 포함한다. 구체적으로, 저전압 소자(LV Device)는 저전압 웰(LV well)을 포함하고, 부스트 소자(Boost well)는 부스트 웰(Boost well)을 포함하고, 중전압 소자(MV well)는 중전압 웰(MV well)을 포함한다. 저전압 웰(LV well), 부스트 웰(Boost well) 및 중전압 웰(MV well)은 전술한 바와 같이, n형 도펀트 또는 p형 도펀트에 의해 도핑된 영역일 수 있다.
저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device) 각각은 기판(1000) 내에 위치하는 소스 드레인 영역(S/D)을 포함한다. 소스 드레인 영역(S/D)은 각각 격리 구조물(710)과 인접하여 위치할 수 있으며, 각 게이트 구조물(300,400,500)을 사이에 두고 위치할 수 있다.
기판(1000)이 제1 도핑 타입으로 도핑되고, 소스 드레인 영역(S/D)은 제1 도핑 타입과 상이한 제2 도핑 타입으로 도핑되어 고농도 도핑 영역(highly doped regions)을 포함할 수 있다. 예를 들어, 제1 도핑 타입은 p 타입일 수도 있고, 제2 도핑 타입은 n 타입일 수 있으며, 또는 그 반대일 수 있다.
저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device) 각각은 기판(1000) 상에 위치하는 게이트 구조물(300,400,500)을 포함한다. 게이트 구조물(300,400,500)은 저전압 소자(LV Device) 및 중전압 소자(MV Device) 각각의 소스 드레인 영역(S/D) 사이에 위치하며, 게이트 유전체층(310,410,510) 및 게이트 전극(320,420,520)을 포함할 수 있다.
게이트 유전체층(310,410,510)은 산화물(예를 들어, 실리콘 산화물), 질화물(예를 들어, 실리콘 질화물) 및 하이-k(high-k) 유전체 물질 등일 수 있거나 이를 포함할 수 있다. 하이-k 게이트 공정(High k metal gate, HKMG)을 통해 게이트 유전체층(310,410,510)이 적층되는 경우, 게이트 유전체층(310,410,510)은 하이-k(high-k) 유전체 물질일 수 있다. 예를 들어, 하프늄 산화물, 란타늄 산화물, 다른 적합한 재료들, 또는 이들의 조합들로 구성된 유전체 재료를 포함할 수 있다. 또한, 게이트 유전체층(310,410,510)은 복수의 층이 적층된 구조로 구성될 수 있으며, 각 층은 서로 다른 유전율을 갖는 물질로 구성될 수 있다.
게이트 전극(320,420,520)은 게이트 유전체층(310,410,510) 상에 적층된다. 게이트 전극(320,420,520)은 예를 들어, 티타늄 질화물, 탄탈룸 질화물, 티타늄, 탄탈룸, 텅스텐, 알루미늄, 구리, 다른 적합한 도전성 금속 물질, 또는 이들의 임의의 조합일 수 있거나 이를 포함할 수 있다. 또는, 게이트 전극(320,420,520)은 폴리실리콘, 진성 폴리실리콘, 도핑된 폴리실리콘 또는 이들의 임의의 조합일 수 있거나 이를 포함할 수 있다. 또한, 게이트 전극(320,420,520)은 복수의 층이 적층된 구조로 구성될 수 있으며, 각 층은 서로 다른 도전성 금속 물질로 구성될 수 있다.
또한, 도시되지 않았지만, 게이트 구조물(300,400,500)은 확산 배리어(diffusion barrier)층 또는 일함수(work-function)층을 더 포함할 수 있다. 확산 배리어층은, 실리콘으로 도핑될 수 있는 (또는 도핑되지 않을 수 있는) TiN(titanium nitride)로 형성될 수 있다. 일함수층은 개별적인 게이트의 일함수를 결정하고, 적어도 하나의 층, 또는 상이한 재료들로 형성되는 복수의 층들을 포함할 수 있다.
도 4에서 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)가 게이트 라스트(gate last) 공정을 통해 적층된 게이트 구조물(100,200,300)을 포함하는 것으로 도시하고 있으나, 이에 한정되지 않으며, 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)는 게이트 퍼스트(gate first) 공정에 의해 적층된 게이트 구조물을 포함할 수도 있으며, 또는 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device) 중 적어도 하나는 게이트 라스트 공정에 의해 적층된 게이트 구조물을 포함하고, 나머지는 게이트 퍼스트 공정에 의해 적층된 게이트 구조물을 포함할 수도 있다.
또한, 도면에 도시되지 않았으나, 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)는 각각 다른 소자와의 전기적 회로 연결을 위해 컨택 구조를 포함할 수 있다. 컨택 구조는 기판(1000) 상의 층간 유전층(ILD) 내에 위치할 수 있으며, 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)의 게이트 구조(300,400,500) 또는 소스/드레인 영역(S/D)과 직접 접촉하여 전기적으로 연결될 수 있다. 이러한 컨택 구조는 구리, 알루미늄, 텅스텐 등 중 하나 이상을 포함할 수 있다.
도 4 내지 도 6d를 참조하여 본 발명의 일 실시예에 따른 반도체 소자의 제조방법에 대해 상세히 설명한다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 단면도이고, 도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조 공정의 플로우 차트이고, 도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 반도체 소자의 제조 공정을 나타내는 도면이다.
도 5를 참조하면, 우선, 기판(1000)의 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)에 웰(well)을 형성한다(s501). 구체적으로, 도 6a에 도시된 바와 같이, 기판(1000)의 저전압 소자(LV Device) 및 부스트 소자(Boost Device)에 n타입 또는 p타입으로 도핑된 저전압 웰(LV well) 및 중전압 웰(MV well)을 형성한다. 이때, 도시되지 않았지만, 저전압 소자(LV Device)의 저전압 웰(LV well) 및 중전압 소자(MV Device)의 중전압 웰(MV well)은 마스크를 이용하는 이온 주입 공정을 통해 형성될 수 있다. 특히, 저전압 소자(LV Device)의 저전압 웰(LV well) 및 중전압 소자(MV Device)의 중전압 웰(MV well)은 각각 다른 마스크를 이용하는 이온 주입 공정을 통해 형성될 수 있다. 예를 들어, 저전압 소자(LV Device)의 저전압 웰(LV well)은 각 도핑 타입에 대해 제1 및 제2 웰 마스크를 이용하는 이온 주입 공정을 통해 형성되고, 중전압 소자(MV Device)의 중전압 웰(MV well)은 각 도핑 타입에 대해 제3 및 제4 웰 마스크를 이용하는 이온 주입 공정을 통해 형성될 수 있다.
본 발명의 일 실시예에 따르면, 부스트 소자(Boost Device)의 부스트 웰(Boost well)은 제1 및 제2 웰 마스크, 또는, 제3 및 제4 웰 마스크를 이용하는 이온 주입 공정을 통해 형성될 수 있다. 즉, 본 발명의 일 실시예에 따르면, 제1 및 제2 웰 마스크를 이용하여 저전압 웰(LV well) 및 부스트 웰(Boost well)을 형성하거나, 제3 및 제4 웰 마스크를 이용하여 부스트 웰(Boost well) 및 중전압 웰(MV well)을 형성할 수 있다. 이에 따라, 저전압 웰(LV well) 및 부스트 웰(Boost well)은 동일한 물질로 구성될 수 있고 또는 부스트 웰(Boost well) 및 중전압 웰(MV well)은 동일한 물질로 구성될 수 있다. 구체적으로, 저전압 웰(LV well) 및 부스트 웰(Boost well)은 동일한 도핑 타입 및 실질적으로 동일한 농도로 도핑될 수 있다. 또는 부스트 웰(Boost well) 및 중전압 웰(MV well)은 동일한 도핑 타입으로 도핑되어 실질적으로 동일한 농도를 가질 수 있다.
본 발명의 일 실시예에 따르면, 부스트 소자(Boost Device)의 부스트 웰(Boost well)은 저전압 웰(LV well) 또는 중전압 웰(MV_well)을 형성하기 위한 웰 마스크를 이용하여 형성되어 별도의 마스크를 필요로 하지 않기 때문에, 반도체 소자의 제조 비용을 절감할 수 있다.
이후, 기판(1000)의 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)에 소스 드레인 영역(S/D)을 형성한다(s502). 구체적으로, 도 6b에 도시된 바와 같이, 기판(1000)의 저전압 소자(LV Device) 및 부스트 소자(Boost Device)에 n타입 또는 p타입으로 도핑하여 소스 드레인 영역(S/D)을 형성한다. 이때, 도시되지 않았지만, 저전압 소자(LV Device)의 소스 드레인 영역(S/D) 및 중전압 소자(MV Device)의 소스 드레인 영역(S/D)은 마스크를 이용하는 이온 주입 공정을 통해 형성될 수 있다. 특히, 저전압 소자(LV Device)의 소스 드레인 영역(S/D) 및 중전압 소자(MV Device)의 소스 드레인 영역(S/D)은 각각 다른 마스크를 이용하는 이온 주입 공정을 통해 형성될 수 있다. 예를 들어, 도 저전압 소자(LV Device)의 소스 드레인 영역(S/D)은 각 도핑 타입에 대해 제1 및 제2 S/D 마스크를 이용하는 이온 주입 공정을 통해, 6b에 도시된 바와 같이, 형성되고, 중전압 소자(MV Device)의 중전압 웰(MV well)은 각 도핑 타입에 대해 제3 및 제4 S/D 마스크를 이용하는 이온 주입 공정을 통해, 도 6c에 도시된 바와 같이, 형성될 수 있다.
본 발명의 일 실시예에 따르면, 부스트 소자(Boost Device)의 소스 드레인 영역(S/D)은 각 도핑 타입에 대한 제1 및 제2 S/D 마스크를 이용하는 이온 주입 공정을 통해 형성될 수 있다. 즉, 본 발명의 일 실시예에 따르면, 제1 및 제2 S/D 마스크를 이용하여 저전압 소자(LV Device)의 소스 드레인 영역(S/D) 및 부스트 소자(Boost Device)의 소스 드레인 영역(S/D)이 형성되고, 제3 및 제4 S/D 마스크를 이용하여 중전압 소자(MV Device)의 소스 드레인 영역(S/D)이 형성될 수 있다. 이에 따라, 저전압 소자(LV Device)의 소스 드레인 영역(S/D) 및 부스트 소자(Boost Device)의 소스 드레인 영역(S/D)은 동일한 물질로 구성될 수 있다. 예를 들어, 저전압 소자(LV Device)의 소스 드레인 영역(S/D) 및 부스트 소자(Boost Device)의 소스 드레인 영역(S/D)은 동일한 도핑 타입으로 도핑되어 실질적으로 동일한 농도를 가질 수 있다.
도 6b 및 도 6c에는 저전압 소자(LV Device)의 소스 드레인 영역(S/D) 및 부스트 소자(Boost Device)의 소스 드레인 영역(S/D)이 형성된 후, 중전압 소자(MV Device)의 소스 드레인 영역(S/D)이 형성되는 것으로 도시되어 있으나, 본 발명의 실시예에는 이에 한정되지 않으며, 중전압 소자(MV Device)의 소스 드레인 영역(S/D)이 형성된 후 저전압 소자(LV Device)의 소스 드레인 영역(S/D) 및 부스트 소자(Boost Device)의 소스 드레인 영역(S/D)이 형성될 수 있다.
또한, 소자들을 전기적으로 분리시키기 위해 기판(1000) 내에 위치하는 격리 구조물(710)이 형성될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 격리 구조물(710)은 저전압 소자(LV Device)와 중전압 소자(MV Device) 사이, 저전압 소자(LV Device)와 부스트 소자(Boost Device) 사이 및 중전압 소자(MV Device)와 부스트 소자(Boost Device) 사이에 위치하여 저전압 소자(LV Device), 중전압 소자(MV Device) 및 고전압 소자(HV Device)를 전기적으로 분리할 수 있다.
본 발명의 일 실시예에 따르면, 부스트 소자(Boost Device)의 소스 드레인 영역(S/D)이 저전압 소자(LV Device)의 소스 드레인 영역(S/D)을 형성하기 위한 제1 S/D 마스크 및 제2 S/D 마스크를 이용하여 형성되어 별도의 마스크를 필요로 하지 않기 때문에, 반도체 소자의 제조 비용을 절감할 수 있다.
이후, 도 6d에 도시된 바와 같이, 기판(1000)의 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)에 각각 게이트 유전체층(310,410,510)이 적층된다(s503). 구체적으로, 서로 다른 마스크를 이용하여 기판(1000)의 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)의 각 게이트 유전체층(310,410,510)을 형성한다. 즉, 제1 유전체 마스크를 이용하여 저전압 소자(LV Device)의 게이트 유전체층(310)을 형성하고, 제2 유전체 마스크를 이용하여 부스트 소자(Boost Device)의 게이트 유전체층(410)을 형성하고, 제3 유전체 마스크를 이용하여 중전압 소자(MV Device)의 게이트 유전체층(510)을 형성할 수 있다. 이때, 게이트 유전체층(310,410,510)은 게이트 유전체층 재료가 도포된 후 패터닝되어 형성될 수 있으며, 본 발명의 실시예에는 이에 한정되지 않으며, 산화 공정을 통해 게이트 유전체층(310,410,510)이 형성될 수도 있다.
또한, 게이트 유전체층(310,410,510)이 형성되기 전 또는 후에 기판(1000)의 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)에 층간 유전체층(ILD)이 형성될 수 있다. 다만, 본 발명의 실시예가 이에 한정되는 것은 아니다.
이후, 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)에 게이트 전극(320,420,520)을 적층한다(s504). 이후, 도시되지 않았지만, 화학 기계적 평탄화(Chemical Mechanical Planarization) 공정을 통해 층간 유전체층(ILD) 및 게이트 전극(320,420,520)의 상면을 평탄화할 수 있다.
도 5 내지 도 6d에서 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)가 게이트 라스트(gate last) 공정을 통해 적층된 게이트 구조물(100,200,300)을 포함하는 것으로 도시하고 있으나, 이에 한정되지 않으며, 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device)는 게이트 퍼스트(gate first) 공정에 의해 적층된 게이트 구조물을 포함할 수도 있으며, 또는 저전압 소자(LV Device), 부스트 소자(Boost Device) 및 중전압 소자(MV Device) 중 적어도 하나는 게이트 라스트 공정에 의해 적층된 게이트 구조물을 포함하고, 나머지는 게이트 퍼스트 공정에 의해 적층된 게이트 구조물을 포함할 수도 있다.
본 발명의 일 실시예에 따르면, 부스트 소자(Boost Device)가 제1 출력 전압(LV_Out) 및 중전압 소자(MV_Device)의 문턱 전압(Vth_MV)보다 큰 값의 제2 출력 전압(Boost_Out)을 중전압 소자(MV Device)의 게이트 전극으로 출력하기 때문에, 저전압 소자(LV_Device)의 제1 출력 전압(LV_Out)이 중전압 소자(MV Device)의 문턱 전압(Vth_MV)보다 작은 값을 갖더라도 중전압 소자(MV_Device)를 구동할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 부스트 소자(Boost Device)의 부스트 웰(Boost well)을 저전압 웰(LV well) 또는 중전압 웰(MV_well)을 형성하기 위한 웰 마스크를 이용하여 형성하고, 본 발명의 일 실시예에 따르면, 부스트 소자(Boost Device)의 소스 드레인 영역(S/D)을 저전압 소자(LV Device)의 소스 드레인 영역(S/D)을 형성하기 위한 제1 S/D 마스크 및 제2 S/D 마스크를 이용하여 형성하기 때문에 별도의 마스크를 필요로 하지 않아 반도체 소자의 제조 비용을 절감할 수 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
또한, 본 명세서에 설명되어 있는 방법들은 적어도 부분적으로, 하나 이상의 컴퓨터 프로그램 또는 구성요소를 사용하여 구현될 수 있다.　 이 구성요소는 휘발성 및 비휘발성 메모리를 포함하는 컴퓨터로 판독 가능한 매체 또는 기계 판독 가능한 매체를 통해 일련의 컴퓨터 지시어들로서 제공될 수 있다. 상기 지시어들은 소프트웨어 또는 펌웨어로서 제공될 수 있으며, 전체적 또는 부분적으로, ASICs, FPGAs, DSPs, 또는 그 밖의 다른 유사 소자와 같은 하드웨어 구성에 구현될 수도 있다. 상기 지시어들은 하나 이상의 프로세서 또는 다른 하드웨어 구성에 의해 실행되도록 구성될 수 있는데, 상기 프로세서 또는 다른 하드웨어 구성은 상기 일련의 컴퓨터 지시어들을 실행할 때 본 명세서에 개시된 방법들 및 절차들의 모두 또는 일부를 수행하거나 수행할 수 있도록 한다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
LV Device: 저전압 소자 Boost Device: 부스트 소자
MV Device: 중전압 소자

Claims (18)

  1. 게이트 전압에 따라 제1 레벨 전압을 입력 받아 제1 출력 전압을 출력하는 저전압 소자;
    게이트 전압으로 입력되는 상기 제1 출력 전압에 따라 제2 레벨 전압을 입력 받아 제2 출력 전압을 출력하는 부스트 소자; 및
    게이트 전압으로 입력되는 상기 제2 출력 전압에 따라 제3 레벨 전압을 입력 받아 제3 출력 전압을 출력하는 중전압 소자;를 포함하고,
    상기 제2 출력 전압은 상기 제1 출력 전압 및 상기 중전압 소자의 문턱 전압보다 큰 값인 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서,
    상기 제2 레벨 전압은 상기 제1 레벨 전압보다 크고 상기 제3 레벨 전압보다 작은 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서,
    상기 제1 출력 전압은 상기 부스트 소자의 문턱 전압보다 큰 것을 특징으로 하는 반도체 소자.
  4. 제1항에 있어서,
    상기 저전압 소자는 기판 내에 위치하는 저전압 웰, 소스 드레인 영역 및 게이트 구조물을 포함하고,
    상기 부스트 소자는 상기 기판 내에 위치하는 부스트 웰, 소스 드레인 영역 및 게이트 구조물을 포함하고,
    상기 중전압 소자는 상기 기판 내에 위치하는 중전압 웰, 소스 드레인 영역 및 게이트 구조물을 포함하는 것을 특징으로 하는 반도체 소자.
  5. 제4항에 있어서,
    상기 부스트 웰은 상기 저전압 웰과 실질적으로 동일한 물질로 구성되거나, 상기 중전압 웰과 실질적으로 동일한 물질로 구성되는 것을 특징으로 하는 반도체 소자.
  6. 제5항에 있어서,
    상기 부스트 웰은 상기 저전압 웰과 동일한 도핑 타입으로 도핑되어 실질적으로 동일한 도핑 농도를 갖거나, 상기 중전압 웰과 동일한 도핑 타입으로 도핑되어 실질적으로 동일한 도핑 농도를 갖는 것을 특징으로 하는 반도체 소자.
  7. 제4항에 있어서,
    상기 부스트 소자의 소스 드레인 영역은 상기 저전압 소자의 소스 드레인 영역과 실질적으로 동일한 물질로 구성되는 것을 특징으로 하는 반도체 소자.
  8. 제5항에 있어서,
    상기 부스트 소자의 소스 드레인 영역은 상기 저전압 소자의 소스 드레인 영역과 동일한 도핑 타입으로 도핑되어 실질적으로 동일한 도핑 농도를 갖는 것을 특징으로 하는 반도체 소자.
  9. 저전압 소자의 저전압 웰, 부스트 소자의 부스트 웰 및 중전압 소자의 중전압 웰을 형성하는 단계;
    상기 저전압 소자의 소스 드레인 영역, 부스트 소자의 소스 드레인 영역 및 중전압 소자의 소스 드레인 영역을 형성하는 단계; 및
    상기 저전압 소자의 게이트 구조물, 상기 부스트 소자의 게이트 구조물 및 상기 중전압 소자의 게이트 구조물을 형성하는 단계;를 포함하고,
    상기 저전압 웰은 제1 웰 마스크 및 제2 웰 마스크를 이용하여 형성하고, 상기 중전압 웰은 제3 웰 마스크 및 제4 웰 마스크를 이용하여 형성하고, 상기 부스트 웰은 상기 제1 및 제2 웰 마스크, 또는, 제3 및 제4 웰 마스크를 이용하여 도핑하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 저전압 소자의 소스 드레인 영역은 제1 S/D 마스크 및 제2 S/D 마스크를 이용하여 형성하고, 상기 중전압 소자의 소스 드레인 영역은 제3 S/D 마스크 및 제4 S/D 마스크를 이용하여 형성하고, 상기 부스트 소자의 소스 드레인 영역은 상기 제1 및 제2 S/D 마스크, 또는, 제3 및 제4 S/D 마스크를 이용하여 도핑 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 게이트 전압에 따라 제1 레벨 전압을 입력 받아 제1 출력 전압을 출력하는 저전압 소자;
    상기 제1 출력 전압에 따라 제2 레벨 전압을 입력 받아 제2 출력 전압을 출력하는 부스트 소자; 및
    상기 제2 출력 전압에 따라 제3 레벨 전압을 입력 받아 제3 출력 전압을 출력하는 중전압 소자;를 포함하고,
    상기 제2 출력 전압은 상기 제1 출력 전압 및 상기 중전압 소자의 문턱 전압보다 큰 값인 것을 특징으로 하는 디스플레이 구동장치.
  12. 제11항에 있어서,
    상기 제2 레벨 전압은 상기 제1 레벨 전압보다 크고 상기 제3 레벨 전압보다 작은 것을 특징으로 하는 디스플레이 구동장치.
  13. 제11항에 있어서,
    상기 제1 출력 전압은 상기 부스트 소자의 문턱 전압보다 큰 것을 특징으로 하는 디스플레이 구동장치.
  14. 제11항에 있어서,
    상기 저전압 소자는 기판 내에 위치하는 저전압 웰, 소스 드레인 영역 및 게이트 구조물을 포함하고,
    상기 부스트 소자는 상기 기판 내에 위치하는 부스트 웰, 소스 드레인 영역 및 게이트 구조물을 포함하고,
    상기 중전압 소자는 상기 기판 내에 위치하는 중전압 웰, 소스 드레인 영역 및 게이트 구조물을 포함하는 것을 특징으로 하는 디스플레이 구동장치.
  15. 제14항에 있어서,
    상기 부스트 웰은 상기 저전압 웰과 실질적으로 동일한 물질로 구성되거나, 상기 중전압 웰과 실질적으로 동일한 물질로 구성되는 것을 특징으로 하는 디스플레이 구동장치.
  16. 제15항에 있어서,
    상기 부스트 웰은 상기 저전압 웰과 동일한 도핑 타입으로 도핑되어 실질적으로 동일한 도핑 농도를 갖거나, 상기 중전압 웰과 동일한 도핑 타입으로 도핑되어 실질적으로 동일한 도핑 농도를 갖는 것을 특징으로 하는 디스플레이 구동장치.
  17. 제14항에 있어서,
    상기 부스트 소자의 소스 드레인 영역은 상기 저전압 소자의 소스 드레인 영역과 실질적으로 동일한 물질로 구성되는 것을 특징으로 하는 디스플레이 구동장치.
  18. 제15항에 있어서,
    상기 부스트 소자의 소스 드레인 영역은 상기 저전압 소자의 소스 드레인 영역과 동일한 도핑 타입으로 도핑되어 실질적으로 동일한 도핑 농도를 갖는 것을 특징으로 하는 디스플레이 구동장치.
KR1020210189391A 2021-12-28 2021-12-28 저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치 KR20230099939A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210189391A KR20230099939A (ko) 2021-12-28 2021-12-28 저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치
PCT/KR2022/021400 WO2023128559A1 (ko) 2021-12-28 2022-12-27 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치
TW111150345A TW202341121A (zh) 2021-12-28 2022-12-28 半導體裝置及其製造方法以及包含其之顯示驅動設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210189391A KR20230099939A (ko) 2021-12-28 2021-12-28 저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치

Publications (1)

Publication Number Publication Date
KR20230099939A true KR20230099939A (ko) 2023-07-05

Family

ID=86999950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210189391A KR20230099939A (ko) 2021-12-28 2021-12-28 저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치

Country Status (3)

Country Link
KR (1) KR20230099939A (ko)
TW (1) TW202341121A (ko)
WO (1) WO2023128559A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419828B (en) * 1997-02-26 2001-01-21 Toshiba Corp Semiconductor integrated circuit
KR20020084570A (ko) * 2001-05-03 2002-11-09 오리온전기 주식회사 플라즈마 디스플레이 패널의 구동회로 등의 고전압 출력단회로
KR100800482B1 (ko) * 2006-08-25 2008-02-04 삼성전자주식회사 부스팅 회로를 구비하는 레벨 쉬프터
KR101788459B1 (ko) * 2016-07-11 2017-10-20 매그나칩 반도체 유한회사 디스플레이 드라이버 ic 구조물
KR20210080869A (ko) * 2019-12-23 2021-07-01 주식회사 실리콘웍스 드라이버 ic 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
WO2023128559A1 (ko) 2023-07-06
TW202341121A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
US20200335528A1 (en) Displays With Silicon and Semiconducting Oxide Thin-Film Transistors
US8169039B2 (en) Semiconductor device
US10564494B2 (en) Array substrate circuit, array substrate, and display device
CN107611166B (zh) 用于显示驱动器ic结构的半导体器件
CN103715196A (zh) 一种阵列基板及其制作方法、显示装置
JPWO2006131986A1 (ja) 半導体装置、半導体システム、および半導体装置の製造方法
US20180174647A1 (en) Semiconductor Device, Display Panel, and Electronic Device
US10177157B2 (en) Transistor structure having multiple n-type and/or p-type elongated regions intersecting under common gate
US10490142B2 (en) Semiconductor device, display device, and electronic device
US9412738B2 (en) Semiconductor device
CN105304675B (zh) 有机发光显示面板和制造其的方法
US9954057B2 (en) Semiconductor device and method of manufacturing the same
US20170053930A1 (en) Semiconductor device having a metal oxide metal (mom) capacitor and a plurality of series capacitors and method for forming
US9455273B2 (en) Semiconductor device
KR20230099939A (ko) 저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치
US20040222423A1 (en) TFT with body contacts
US20230275195A1 (en) Display device
US20240072069A1 (en) Semiconductor device including first and second middle-voltage elements, display driving device including the same, and method for manufacturing the semiconductor device
KR20240031015A (ko) 제1 및 제2 중전압 소자를 포함하는 반도체 장치, 이를 포함하는 디스플레이 구동장치, 및 반도체 장치의 제조 방법
CN117637764A (zh) 半导体装置、包括其的显示装置及制造半导体装置的方法
TW202412353A (zh) 半導體裝置及其製造方法以及顯示裝置
CN102647175A (zh) 微处理器装置以及选择基底偏压的方法
KR102223206B1 (ko) 반도체 장치 및 그 제조 방법
US20080093700A1 (en) Semiconductor device and method for operating the same
US9825033B2 (en) Semiconductor devices and methods of manufacturing the same