TW202335233A - 具有對準標記的半導體元件 - Google Patents

具有對準標記的半導體元件 Download PDF

Info

Publication number
TW202335233A
TW202335233A TW111117520A TW111117520A TW202335233A TW 202335233 A TW202335233 A TW 202335233A TW 111117520 A TW111117520 A TW 111117520A TW 111117520 A TW111117520 A TW 111117520A TW 202335233 A TW202335233 A TW 202335233A
Authority
TW
Taiwan
Prior art keywords
layer
alignment marks
alignment mark
physical
alignment
Prior art date
Application number
TW111117520A
Other languages
English (en)
Other versions
TWI803313B (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/677,358 external-priority patent/US12094834B2/en
Priority claimed from US17/676,999 external-priority patent/US12094833B2/en
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI803313B publication Critical patent/TWI803313B/zh
Publication of TW202335233A publication Critical patent/TW202335233A/zh

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申請揭露一種半導體元件。該半導體元件包括一第一次組實體對準標記,設置於一基底上並包括:一第一層對準標記,設置於該基底上,以及一第二層對準標記,設置於該第一次組實體對準標記的該第一層對準標記之上並與之偏離;以及一第一次組間隔對準標記,設置於該基底上,與該第一次組實體對準標記遠離,並包括:一第一層對準標記,設置於該基底上並與該第一次組實體對準標記的該第一層對準標記遠離,以及一第二層對準標記,設置於該第一次組間隔對準標記的該第一層對準標記之上並與之偏離。該第一次組實體對準標記及該第一次組間隔對準標記包括一種螢光材料。

Description

具有對準標記的半導體元件
本申請案主張第17/676,999及17/677,358號專利申請案之優先權(即優先權日為「2022年2月22日」),其內容以全文引用之方式併入本文中。
本揭露關於一種半導體元件及該半導體元件的製備方法。特別是有關於一種具有對準標記的半導體元件及其製備方法。
半導體元件用於各種電子應用,如個人電腦、行動電話、數位相機及其他電子裝置。半導體元件的尺寸正在不斷縮小,以滿足日益增長的計算能力的需求。然而,在縮小尺寸的過程中出現各種問題,而且這種問題在不斷增加。因此,在實現提高品質、產量、性能及可靠性以及降低複雜性方面仍然存在挑戰。
上文之「先前技術」說明僅係提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種半導體元件,包括設置於一基底上的一第一次組實體對準標記以及一第一次組間隔對準標記。該第一次組實體對準標記包括:設置於該基底上的該第一次組實體對準標記的一第一層對準標記,以及設置於該第一次組實體對準標記的該第一層對準標記之上並與之偏離的該第一次組實體對準標記的一第二層對準標記。該第一次組間隔對準標記與該第一次組實體對準標記遠離,包括:設置於該基底上並與該第一次組實體對準標記的該第一層對準標記遠離的該第一次組間隔對準標記的一第一層對準標記,以及設置於該第一次組間隔對準標記的該第一層對準標記之上並與之偏離的該第一次組間隔對準標記的一第二層對準標記。該第一次組實體對準標記及該第一次組間隔對準標記包括一種螢光材料。
本揭露的另一個方面提供一種半導體元件,包括設置於一基底上的一第一導電層以及設置於該第一絕緣層上的一第二導電層;一第一次組實體對準標記,包括:設置於該第一導電層中的該第一次組實體對準標記的一第一層對準標記,以及設置於該第二導電層中並與該第一次組實體對準標記的該第一層對準標記偏離的該第一次組實體對準標記的一第二層對準標記;以及一第一次組間隔對準標記,包括:設置於該第一導電層中並與該第一次組實體對準標記的該第一層對準標記遠離的該第一次組間隔對準標記的一第一層對準標記,以及設置於該第二導電層中並與該第一次組間隔對準標記的該第一層對準標記偏離的該第一次組間隔對準標記的一第二層對準標記。該第一次組實體對準標記及該第一次組間隔對準標記包括一種螢光材料。
本揭露的另一個方面提供一種半導體元件的製備方法,該製作方法包括:提供一基底;在該基底上形成一第一次組實體對準標記及一第一次組間隔對準標記,並且相互遠離。該第一次組實體對準標記包括形成在該基底上的該第一次組實體對準標記的一第一層對準標記,以及形成在該第一次組實體對準標記的該第一層對準標記之上並與之偏離的該第一次組實體對準標記的一第二層對準標記。該第一次組間隔對準標記包括形成在該基底上並與該第一次組實體對準標記的該第一層對準標記遠離的該第一次組間隔對準標記的一第一層對準標記,以及形成在該第一次組間隔對準標記的該第一層對準標記之上並與之偏離的該第一次組間隔對準標記的一第二層對準標記。該第一次組實體對準標記及該第一次組間隔對準標記包括一種螢光材料。
由於本揭露的半導體元件的設計,包括螢光材料的對準標記111、113、115、117、121、123、125、127、131、133、135、137、141、143、145、147、211、213、215、217、221、223、225、227、231、233、235、237、241、243、245、247可以在晶圓製程期間中改善光學識別。因此,半導體元件1A的產量可得到改善。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
下面的揭露內容提供許多不同的實施方式,或實例,用於實現所提供主題的不同特徵。為了簡化本揭露內容,下面描述了元件及安排的具體例子。當然,這些只是例子,並不表示具有限制性。例如,在接下來的描述中,第一特徵在第二特徵上的形成可以包括第一及第二特徵直接接觸形成的實施方式,也可以包括第一與第二特徵之間可以形成附加特徵的實施方式,因此使第一及第二特徵可以不直接接觸。此外,本揭露內容可能會在各實施方式中重複參考數字及/或字母。這種重複是為了簡單明瞭,其本身並不決定所討論的各種實施方式及/或配置之間的關係。
應該理解的是,儘管這裡用語第一、第二等來描述各種元素,但這些元素不應受到這些用語的限制。除非另有說明,這些用語僅用於區分一個元素與另一個元素。因此,例如,下面討論的第一要素、第一元件或第一部分可以稱為第二要素、第二元件或第二部分,而不偏離本揭露內容的教導。
除非上下文另有說明,本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時,使用的用語如”相同"、"相等"、"平面”或”共面",不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施,而是指在可能發生的、例如由於製造過程而發生的可接受的變化範圍內,包括幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。用語”實質上”在這裡可以用來反映此含義。例如,被描述為”實質上相同"、"實質上相等”或”實質上平面”的項目可以是完全相同、相等或平面的,也可以是在可接受的變化範圍內相同、相等或平面的,例如由於製造過程而可能發生的變化。
圖1是俯視圖,例示本揭露一個實施例之半導體元件1A。圖2是沿圖1的線A-A’及線B-B’的剖視圖。圖3是沿圖1的線C-C’及線D-D’的剖視圖。
參照圖1至圖3,半導體元件1A可以包括基底301,第一絕緣層311,第二絕緣層313,第三絕緣層315,第四絕緣層317,第一組實體對準標記100-1,第二組實體對準標記100-2,第一組間隔對準標記200-1,及第二組間隔對準標記200-2。
參照圖1至圖3,基底301可以包括完全由至少一種半導體材料組成的塊狀半導體基底、複數個元件單元(為清晰起見未顯示)、複數個介電層(為清晰起見未顯示)及複數導電特徵(為清晰起見未顯示)。該塊狀半導體基底可以包含,例如,一元素(elementary)半導體,如矽或鍺;一化合物半導體,如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦,或其他III-V族化合物半導體或II-VI族化合物半導體;或其組合。在一些實施例中,基底301可以包括一絕緣體上的半導體結構,該結構從下到上包括一處理基底、一絕緣體層及一最上面的半導體材料層。該處理基底及該最上面的半導體材料層可以包含與上述塊狀半導體基底相同的材料。該絕緣體層可以是一結晶或非結晶的介電材料,如氧化物及/或氮化物。
複個介電層可以形成在該塊狀半導體基底或該最上面的半導體材料層上,並覆蓋該複數個元件單元。在一些實施例中,該複數個介電層可包含,例如,氧化矽、硼磷酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、一低k(介電常數)介電材料等,或其組合。該低k介電材料的介電常數可以小於3.0或甚至小於2.5。在一些實施例中,該低k介電材料的介電常數可以小於2.0。
該複數個導電特徵可以包括一互連層及一導電通孔。該互連層可以相互分開,並可以沿Z方向水平設置於該複數個介電層中。該導電通孔可以沿Z方向連接相鄰的互連層,以及相鄰的元件單元及互連層。在一些實施例中,該導電通孔可改善散熱,並可提供結構支援。在一些實施例中,該複數個導電特徵可包含,例如,鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。
在一些實施例中,該複數個元件單元及該複數個導電特徵可以共同配置基底301中的一功能單元。在本揭露內容的描述中,該功能單元一般是指與功能相關的電路,其經劃分為一獨立的單元。在一些實施例中,該功能單元可以是典型的高度複雜的電路,如處理器內核、記憶體控制器或加速器單元。在其他一些實施例中,該功能單元的複雜性及功能可以更複雜或更不複雜。
參照圖1至圖3,第一絕緣層311可以設置於基底301上,第二絕緣層313可以設置於第一絕緣層311上,第三絕緣層315可以設置於第二絕緣層313上,第四絕緣層317可以設置於第三絕緣層315上。第一絕緣層311、第二絕緣層313、第三絕緣層315、第四絕緣層317可以包含,例如,氧化矽、硼磷酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、低k介電材料等或其組合。在一些實施例中,第一絕緣層311、第二絕緣層313、第三絕緣層315及第四絕緣層317可以是基底301的複數個介電層的一部分。
參照圖1至圖3,第一組實體對準標記100-1可以包括第一次組實體對準標記110及第二次組實體對準標記120。第一次組實體對準標記110可以包括第一層對準標記111、第二層對準標記113、第三層對準標記115及第四層對準標記117。
參照圖1至圖3,在一些實施例中,第一層對準標記111在俯視視角下可以是線狀。第一層對準標記111可以沿Y方向延伸。第一層對準標記111可以設置於第一絕緣層311中及基底301上。
從剖面上看,第二層對準標記113可以設置於第二絕緣層313中,並可以偏離第一層對準標記111。換言之,第二層對準標記113可能不在第一層對準標記111的正上方。從俯視角度看,第二層對準標記113可以是線狀。第二層對準標記113可沿Y方向延伸,並可沿X方向與第一層對準標記111分開。
從剖面上看,第三層對準標記115可以設置於第三絕緣層315中,並可以偏離第二層對準標記113。換言之,第三層對準標記115可能不在第二層對準標記113的正上方。從俯視角度看,第三層對準標記115可以是線狀。第三層對準標記115可沿Y方向延伸,並可沿X方向與第二層對準標記113分開。第二層對準標記113可設置於第一層對準標記111與第三層對準標記115之間。
從剖面上看,第四層對準標記117可以設置於第四絕緣層317中,並可以偏離第三層對準標記115。換言之,第四層對準標記117可能不在第三層對準標記115的正上方。從俯視角度看,第四層對準標記117可以是線狀。第四層對準標記117可沿Y方向延伸,並可沿X方向與第三層對準標記115分開。第三層對準標記115可設置於第二層對準標記113與第四層對準標記117之間。
在一些實施例中,第一層對準標記111、第二層對準標記113、第三層對準標記115及第四層對準標記117可以沿Y方向相互對齊。
在一些實施例中,在俯視視角下,第一層對準標記111的長度L1及第一層對準標記111的寬度W1可能不同。例如,第一層對準標記111的長度L1可以大於第一層對準標記111的寬度W1。在一些實施例中,第一層對準標記111的長度L1及第一層對準標記111的寬度W1可以實質上相同。
在一些實施例中,第二層對準標記113、第三層對準標記115、第四層對準標記117的長度可以與第一層對準標記111的長度L1實質上相同。在一些實施例中,第二層對準標記113、第三層對準標記115、第四層對準標記117的長度可以與第一層對準標記111的長度L1不同。例如,第二層對準標記113的長度L2可以與第一層對準標記111的長度L1相同或不同。
在一些實施例中,第二層對準標記113、第三層對準標記115、第四層對準標記117的寬度可以與第一層對準標記111的寬度W1實質上相同。在一些實施例中,第二層對準標記113、第三層對準標記115、第四層對準標記117的寬度可以與第一層對準標記111的寬度W1不同。例如,第二層對準標記113的寬度W2可以與第一層對準標記111的寬度W1相同或不同。
在一些實施例中,在俯視視角下,第一層對準標記111的寬度W1及第一層對準標記111與第二層對準標記113之間的距離D1可能不同。例如,第一層對準標記111的寬度W1可以大於第一層對準標記111與第二層對準標記113之間的距離D1。在一些實施例中,第一層對準標記111的寬度W1及第一層對準標記111與第二層對準標記113之間的距離D1可以實質上相同。
在一些實施例中,在俯視視角下,對準標記111、113、115、117之間的距離D1、D2、D3可以實質上相同。在一些實施例中,對準標記111、113、115、117之間的距離D1、D2、D3可以不同。例如,第一層對準標記111與第二層對準標記113之間的距離D1可以大於或小於第二層對準標記113與第三層對準標記115之間的距離D2。
在一些實施例中,第一層對準標記111、第二層對準標記113、第三層對準標記115及第四層對準標記117可以包括一種螢光材料。在一些實施例中,該螢光材料可以是偶氮苯。包括螢光材料的對準標記111、113、115、117可以改善晶圓製程期間的光學識別。
參照圖1至圖3,第二次組實體對準標記120可以包括第一層對準標記121、第二層對準標記123、第三層對準標記125及第四層對準標記127。
參照圖1至圖3,在一些實施例中,第一層對準標記121在俯視視角下可以是線狀。第一層對準標記121可沿Y方向延伸。第二層對準標記113可沿X方向與第三層對準標記115對齊,並沿Y方向與第三層對準標記115分開。
從剖面上看,第二層對準標記123可以設置於第二絕緣層313中,並且可以偏離第一層對準標記121。換言之,第二層對準標記123可能不在第一層對準標記121的正上方。在俯視視角下,第二層對準標記123可以是線狀。第二層對準標記123可沿Y方向延伸,並可沿X方向與第一層對準標記121分開。第二層對準標記123可以沿X方向與第四層對準標記117對齊並且沿Y方向與第四層對準標記117分開。
從剖面上看,第三層對準標記125可以設置於第三絕緣層315中,並且可以偏離第二層對準標記123。換言之,第三層對準標記125可能不在第二層對準標記123的正上方。在俯視視角下,第三層對準標記125可以是線狀。第三層對準標記125可沿Y方向延伸,並可沿X方向與第一層對準標記121遠離。第三層對準標記125可以沿X方向與第一層對準標記111對齊並且沿Y方向與第一層對準標記111分開。
從剖面上看,第四層對準標記127可以設置於第四絕緣層317中,並可以偏離第三層對準標記125。換言之,第四層對準標記127可能不在第三層對準標記125的正上方。從俯視角度看,第四層對準標記127可以是線狀。第四層對準標記127可以沿Y方向延伸,並且可以沿X方向與第三層對準標記125分開。例如,第四層對準標記127可以設置於第一層對準標記121與第三層對準標記125之間。又例如,第四層對準標記127可以沿X方向與第二層對準標記113對齊,第四層對準標記127可以沿Y方向與第二層對準標記113分開。
在一些實施例中,第一層對準標記121、第二層對準標記123、第三層對準標記125及第四層對準標記127可以沿Y方向相互對齊。
在一些實施例中,第一層對準標記121的寬度W3及第一層對準標記111的寬度W1可以實質上相同。在一些實施例中,第一層對準標記121的寬度W3及第一層對準標記111的寬度W1可以實質上相同。在一些實施例中,第一層對準標記121的長度L3及第一層對準標記111的長度L1可以實質上相同。在一些實施例中,第一層對準標記121的長度L3及第一層對準標記111的長度L1可以不同。
在一些實施例中,第二層對準標記123、第三層對準標記125、第四層對準標記127的長度可以與第一層對準標記121的長度L3實質上相同。在一些實施例中,第二層對準標記123、第三層對準標記125、第四層對準標記127的長度可以與第一層對準標記121的長度L3不同。在一些實施例中,第二層對準標記123、第三層對準標記125、第四層對準標記127的寬度可以與第一層對準標記121的寬度W3實質上相同。在一些實施例中,第二層對準標記123、第三層對準標記125、第四層對準標記127的寬度可以與第一層對準標記121的寬度W3不同。
在一些實施例中,第一層對準標記111的長度L1及第三層對準標記115與第一層對準標記121之間的距離G1可以實質上相同。在一些實施例中,第一層對準標記111的長度L1及第三層對準標記115與第一層對準標記121之間的距離G1可以不同。例如,第一層對準標記111的長度L1可以大於第三層對準標記115與第一層對準標記121之間的距離G1。
在一些實施例中,第一層對準標記111的寬度W1及第三層對準標記115與第一層對準標記121之間的距離G1可以實質上相同。在一些實施例中,第一層對準標記111的寬度W1及第三層對準標記115與第一層對準標記121之間的距離G1可以不同。例如,第一層對準標記111的寬度W1可以大於第三層對準標記115與第一層對準標記121之間的距離G1。
在一些實施例中,第一層對準標記121、第二層對準標記123、第三層對準標記125及第四層對準標記127可以包括一種螢光材料。在一些實施例中,該螢光材料可以是偶氮苯。包括螢光材料的對準標記121、123、125、127可以改善晶圓製程期間的光學識別。
參照圖1至圖3,在一些實施例中,第一組間隔對準標記200-1可以根據第一對稱軸S1以第一組實體對準標記100-1的鏡像方式設置。第一組間隔對準標記200-1可以包括第一次組間隔對準標記210及第二次組間隔對準標記220。第一次組間隔對準標記210及第一次組實體對準標記110可以根據第一對稱軸S1以鏡像的方式設置。第二次組間隔對準標記220及第二次組實體對準標記120可以根據第一對稱軸S1以鏡像的方式設置。
詳細地說,第一次組間隔對準標記210可以包括第一層對準標記211、第二層對準標記213、第三層對準標記215及第四層對準標記217。第一層對準標記211及第一層對準標記111可以根據第一對稱軸S1以鏡像的方式設置。第二層對準標記213及第二層對準標記113可以根據第一對稱軸S1以鏡像的方式設置。第三層對準標記215及第三層對準標記115可以根據第一對稱軸S1以鏡像的方式設置。第四層對準標記217及第四層對準標記117可以根據第一對稱軸S1以鏡像的方式設置。
類似地,第二次組間隔對準標記220可包括第一層對準標記221、第二層對準標記223、第三層對準標記225及第四層對準標記227。第一層對準標記221、第二層對準標記223、第三層對準標記225及第四層對準標記227可以依照第一層對準標記121、第二層對準標記123、第三層對準標記125及第四層對準標記127的鏡像方式根據第一對稱軸S1分別及相應地配置。
參照圖1至圖3,在一些實施例中,第二組實體對準標記100-2可以根據第二對稱軸S2以第一組實體對準標記100-1的鏡像方式設置。第二組實體對準標記100-2可以包括第三次組實體對準標記130及第四次組實體對準標記140。第三次組實體對準標記130及第一次組實體對準標記110可以根據第二對稱軸S2以鏡像的方式設置。第四次組實體對準標記140及第二次組實體對準標記120可以根據第二對稱軸S2以鏡像的方式設置。
詳細地說,第三次組實體對準標記130可以包括第一層對準標記131、第二層對準標記133、第三層對準標記135及第四層對準標記137。第一層對準標記131及第一層對準標記111可以根據第二對稱軸S2以鏡像的方式設置。第二層對準標記133及第二層對準標記113可以根據第二對稱軸S2以鏡像的方式設置。第三層對準標記135及第三層對準標記115可以根據第二對稱軸S2以鏡像的方式設置。第四層對準標記137及第四層對準標記117可以根據第二對稱軸S2以鏡像方式設置。
類似地,第四次組實體對準標記140的可以包括第一層對準標記141、第二層對準標記143、第三層對準標記145及第四層對準標記147。第一層對準標記141、第二層對準標記143、第三層對準標記145及第四層對準標記147可以依照第一層對準標記121、第二層對準標記123、第三層對準標記125及第四層對準標記127的鏡像方式根據第一對稱軸S1分別及相應地配置。
參照圖1至圖3,在一些實施例中,第二組間隔對準標記200-2可以根據第一對稱軸S1以第二組實體對準標記100-2的鏡像方式設置,或者第二組間隔對準標記200-2可以根據第三對稱軸S3以第一組間隔對準標記200-1的鏡像方式設置。第二組間隔對準標記200-2可以包括第三次組間隔對準標記230及第四次組間隔對準標記240。第三次組間隔對準標記230及第三次組實體對準標記130可以根據第一對稱軸S1以鏡像的方式設置。第四次組間隔對準標記240及第四次組實體對準標記140可以根據第一對稱軸S1以鏡像的方式設置。
類似地,第三次組間隔對準標記230可以包括第一層對準標記231、第二層對準標記233、第三層對準標記235及第四層對準標記237。第一層對準標記231、第二層對準標記233、第三層對準標記235及第四層對準標記237可以依照第一層對準標記131、第二層對準標記133、第三層對準標記135及第四層對準標記137的鏡像方式根據第一對稱軸S1分別及相應地配置。
類似地,第四次組間隔對準標記240可以包括第一層對準標記241、第二層對準標記243、第三層對準標記245及第四層對準標記247。第一層對準標記241、第二層對準標記243、第三層對準標記245及第四層對準標記247可以依照第一層對準標記141、第二層對準標記143、第三層對準標記145及第四層對準標記147的鏡像方式根據第一對稱軸S1分別及相應地配置。
第一層對準標記131、141、211、221、231、241,第二層對準標記133、143、213、223、233、243,第三層對準標記135、145、215、225、235、245,以及第四層對準標記137、147、217、227、237、247可以包括一種螢光材料。在一些實施例中,該螢光材料可以是偶氮苯。包括螢光材料的對準標記131、141、211、221、231、241、133、143、213、223、233、243、135、145、215、225、235、245、137、147、217、227、237、247可以改善晶圓製程期間的光學識別。
圖4是俯視圖,例示本揭露另一個實施例之半導體元件1B。圖5是沿圖4的線A-A’及線B-B’的剖視圖。圖6是沿圖4的線C-C'及線D-D'的剖視圖。
參照圖4至圖6,半導體元件1B可包括第一導電層321、第二導電層323、第三導電層325、第四導電層327、第一組實體對準標記100-1、第二組實體對準標記100-2、第一組間隔對準標記200-1、第二組間隔對準標記200-2、第一底部襯墊411、第二底部襯墊413、第三底部襯墊415,第四底部襯墊417、第一頂部襯墊421、第二頂部襯墊423、第三頂部襯墊425、及第四頂部襯墊427。
基底301可具有類似於圖1至圖3所示的結構,其描述在此不再重複。第一導電層321、第二導電層323、第三導電層325及第四導電層327可以依次堆疊在基底301上。第一導電層321、第二導電層323、第三導電層325及第四頂部襯墊427可以包含,例如,鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物、金屬氮化物、過渡金屬鋁化物或其組合。在一些實施例中,第一導電層321、第二導電層323、第三導電層325及第四頂部襯墊427可以是基底301的導電特徵的一部分。在一些實施例中,導電層321、323、325、327可與基底301的複數個元件單元電耦合,但不限於此。在一些實施例中,導電層321、323、325、327可經配置為一測試電路。
參照圖4至圖6,第一組實體對準標記100-1、第二組實體對準標記100-2、第一組間隔對準標記200-1及第二組間隔對準標記200-2可以用類似於圖1至圖3中所示的方式設置。不同的是,第一層對準標記111、121、131、141、211、221、231、241可以設置於第一導電層321中,第二層對準標記113、123、133、143、213、223、233、243可以設置於第二導電層323中,第三層對準標記115、125、135、145、215、225、235、245可以設置於第三導電層325中,第四層對準標記117、127、137、147、217、227、237、247可以設置於第四導電層327中。
參照圖4至圖6,第一底部襯墊411可以設置於第二導電層323與第一導電層321之間、第一層對準標記111、121、131、141、211、221、231、241與第一導電層321之間以及第一層對準標記111、121、131、141、211、221、231、241與基底301之間。第一頂部襯墊421可以設置於第一底部襯墊411與第二導電層323之間以及第一層對準標記111、121、131、141、211、221、231、241與第二導電層323之間。第二底部襯墊413、第三底部襯墊415及第四底部襯墊417可以用類似於第一底部襯墊411的方式設置,其描述在此不再重複。第二頂部襯墊423、第三頂部襯墊425及第四頂部襯墊427可以用類似於第一頂部襯墊421的方式設置,其描述在此不再重複。
在一些實施例中,第一底部襯墊411、第二底部襯墊413、第二底部襯墊413及第四底部襯墊417可以包含,例如,氧化矽、氮化矽、氮氧化矽(silicon oxynitride)、氮化矽氧化物等或其組合。在一些實施例中,第一頂部襯墊421、第二頂部襯墊423、第三頂部襯墊425及第四頂部襯墊427可以包含,例如,氧化矽、氮化矽、氮氧化矽、氮化矽氧化物等或其組合。底部襯墊411、413、415、417及頂部襯墊421、423、425、427可以做為一阻障層,以防止對準標記中的螢光材料擴散而污染相鄰的元件單元。
應該注意的是,圖5及圖6中完全覆蓋導電層321、323、325、327的底部襯墊411、413、415、417僅是為說明目的,導電層321、323、325、327的一些部分可以曝露,以與其他導電特徵進行電耦合。
圖7是流程圖,例示本揭露一個實施例之半導體元件1A的製備方法10。圖8是俯視圖,例示本揭露一個實施例之中間半導體元件。圖9是沿圖8的線A-A’及線B-B’的剖視圖,例示本揭露一個實施例之半導體元件1A的部分製備流程。圖10是沿圖8的線C-C’及線D-D’的剖視圖,例示本揭露一個實施例之半導體元件1A的部分製備流程。
參照圖7至圖10,在步驟S11,可以提供基底301,在基底301上形成第一絕緣層311,並在第一絕緣層311中形成複數個溝槽TR1、TR2、TR3、TR4。
參照圖8至圖10,在基底301上的第一絕緣層311的製作技術可以包含,例如,化學氣相沉積或其他適用的沉積製程。在第一絕緣層311中的複數個溝槽TR1、TR2、TR3、TR4的製作技術可以包含微影製程及後續蝕刻製程。基底301的部分可以透過複數個溝槽TR1、TR2、TR3、TR4曝露。
圖11是俯視圖,例示本揭露一個實施例之中間半導體元件。圖12是沿圖11的線A-A’及線B-B’的剖視圖,例示本揭露一個實施例之半導體元件1A的部分製備流程。圖13是沿圖11的線C-C’及線D-D’的剖視圖,例示本揭露一個實施例之半導體元件1A的部分製備流程。
參照圖7及圖11至圖13,在步驟S13,可以在複數個溝槽TR1、TR2、TR3、TR4中形成第一層對準標記111、121、131、141、211、221、231、241。
參照圖11至圖13,可以沉積一絕緣層(未顯示)以完全填充複數個溝槽TR1、TR2、TR3、TR4。該絕緣層可包括一螢光材料。在一些實施例中,該螢光材料可以是偶氮苯。在一些實施例中,該絕緣層的製作技術可以包含,例如,化學氣相沉積法。可以執行一平坦化製程,例如化學機械研磨,直到第一絕緣層311的頂面曝露,以去除多餘的材料,為後續處理步驟提供一個實質上平坦的表面,並同時形成第一層對準標記111、121、131、141、211、221、231、241。
圖14是俯視圖,例示本揭露一個實施例之中間半導體元件。圖15是沿圖14的線A-A’及線B-B’的剖視圖,例示本揭露一個實施例之半導體元件1A的部分製備流程。圖16是沿圖14的線C-C’及線D-D’的剖視圖,例示本揭露一個實施例之半導體元件1A的部分製備流程。
參照圖7及圖14至圖16,在步驟S15,可以在第一絕緣層311上形成第二絕緣層313,並且可以在第二絕緣層313中形成第二層對準標記113、123、133、143、213、223、233、243。
參照圖14至圖16,第二絕緣層313可以具有與第一絕緣層311相似的結構,並且可以用與第一絕緣層311相似的程序形成,在此不重複描述。第二層對準標記113、123、133、143、213、223、233、243可以用類似於第一層對準標記111、121、131、141、211、221、231、241的程序形成,其描述在此不再重複。
圖17是俯視圖,例示本揭露一個實施例之中間半導體元件。圖18是沿圖17的線A-A’及線B-B’的剖視圖,例示本揭露一個實施例之半導體元件1A的部分製備流程。圖19是沿圖17的線C-C’及線D-D’的剖視圖,例示本揭露一個實施例之半導體元件1A的部分製備流程。
參照圖7及圖17至圖19,在步驟S17,可以在第二絕緣層313上形成第三絕緣層315,並且可以在第三絕緣層315中形成第三層對準標記115、125、135、145、215、225、235、245。
參照圖17至圖19,第三絕緣層315可以具有與第一絕緣層311類似的結構,並且可以用與第一絕緣層311類似的程序形成,其描述在此不再重複。第三層對準標記115、125、135、145、215、225、235、245可以用類似於第一層對準標記111、121、131、141、211、221、231、241的程序形成,其描述在此不再重複。
圖20是俯視圖,例示本揭露一個實施例之中間半導體元件。圖21是沿圖20的線A-A’及線B-B’的剖視圖,例示本揭露一個實施例之半導體元件1A的部分製備流程。圖22是沿圖20的線C-C’及線D-D’的剖視圖,例示本揭露一個實施例之半導體元件1A的部分製備流程。
參照圖7及圖20至圖22,在步驟S19,可以在第三絕緣層315上形成第四絕緣層317,並且可以在第四絕緣層317中形成第四層對準標記117、127、137、147、217、227、237、247。
參照圖20至圖22,第四絕緣層317可具有與第一絕緣層311類似的結構,並可採用與第一絕緣層311類似的程序形成,其描述在此不再重複。第四層對準標記117、127、137、147、217、227、237、247可以用類似於第一層對準標記111、121、131、141、211、221、231、241的程序形成,其描述在此不再重複。
圖23是流程圖,例示本揭露另一個實施例之半導體元件1B的製備方法20。圖24是俯視圖,例示本揭露另一個實施例之中間半導體元件。圖25是沿圖24的線A-A’及線B-B’的剖視圖,例示本揭露另一個實施例之半導體元件1B的部分製備流程。圖26是沿圖24的線C-C’及線D-D’的剖視圖,例示本揭露另一個實施例之半導體元件1B的部分製備流程。
參照圖23至圖26,在步驟S21,可以提供基底301,在基底301上形成第一導電層321,在第一導電層321中形成複數個溝槽TR1、TR2、TR3、TR4,並且在複數個溝槽TR1、TR2、TR3、TR4中及第一導電層321上共形地形成第一底部襯墊411。
參照圖24至圖26,基底301可以用類似於圖8至圖10中說明的程序形成,其描述在此不再重複。一層第一材料(未顯示)可以在基底301上形成。在一些實施例中,第一材料可以是,例如,鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物、金屬氮化物、過渡金屬鋁化物,或其組合。第一材料層的製作技術可以包含,例如,物理氣相沉積、濺鍍、化學氣相沉積或其他適用的沉積製程。接下來,第一材料層的圖案化技術可包含微影製程及後續蝕刻製程,以形成複數個溝槽TR1、TR2、TR3、TR4。
參照圖24至圖26,第一頂部襯墊421的製作技術可以包含,例如,原子層沉積法。一般來說,原子層沉積是在一預定的製程條件下,將兩種(或多種)不同的源氣體逐一交替供應到一製程物件上(例如,第一導電層321及複數個溝槽TR1、TR2、TR3、TR4),因此使化學物種在單個原子層程度上被吸附到該製程物件上,並透過表面反應沉積到該製程物件上。例如,第一及第二源氣交替地供給該製程物件,使其沿表面流動,因此使第一源氣中含有的分子吸附到表面,第二源氣中含有的分子與源自第一源氣的吸附分子反應,形成單分子層厚度的薄膜。上述製程步驟反復進行,因此可以在該製程物件上形成高品質的薄膜。
圖27是俯視圖,例示本揭露另一個實施例之中間半導體元件。圖28是沿圖27的線A-A’及線B-B’的剖視圖,例示本揭露另一個實施例之半導體元件1B的部分製備流程。圖29是沿圖27的線C-C’及線D-D’的剖視圖,例示本揭露另一個實施例之半導體元件1B的部分製備流程。圖30是沿圖27的線A-A’及線B-B’的剖視圖,例示本揭露另一個實施例之半導體元件1B的部分製備流程。圖31是沿圖27的線C-C’及線D-D’的剖視圖,例示本揭露另一個實施例之半導體元件1B的部分製備流程。
參照圖23及圖27至圖31,在步驟S23,可在複數個溝槽TR1、TR2、TR3、TR4中形成第一層對準標記111、121、131、141、211、221、231、241,並在第一底部襯墊411及第一層對準標記111、121、131、141、211、221、231、241上共形地形成第一頂部襯墊421。
參照圖27至圖29,第一層對準標記111、121、131、141、211、221、231、241可以在複數個溝槽TR1、TR2、TR3、TR4及第一底部襯墊411上形成,其程序類似於圖11至圖13所示,其描述在此不再重複。
參照圖30及圖31,第一頂部襯墊421的製作技術可以包含,例如,原子層沉積,其程序與第一底部襯墊411相似,其描述在此不再重複。
圖32是俯視圖,例示本揭露另一個實施例之中間半導體元件。圖33是沿圖32的線A-A’及線B-B’的剖視圖,例示本揭露另一個實施例之半導體元件1B的部分製備流程。圖34是沿圖32的線C-C’及線D-D’的剖視圖,例示本揭露另一個實施例之半導體元件1B的部分製備流程。
參照圖23及圖32至圖34,在步驟S25,第二層對準標記113、123、133、143、213、223、233、243,第三層對準標記115、125、135、145、215、225、235、245,以及第四層對準標記117、127、137、147、217、227、237、247可以在第一導電層321上依次形成。
參照圖32至圖34,第二導電層323可以在第一導電層321上形成,複數個溝槽(未示出)可以在第二導電層323中形成,第二底部襯墊413可以共形地在第二導電層323上及該複數個溝槽中形成,第二層對準標記113、123、133、143、213、223、233、243可以在該複數個溝槽中形成,第二頂部襯墊423可以在第二底部襯墊413上及第二層對準標記113、123、133、143、213、223、233、243上共形地形成,其程序類似於圖24至圖31中所示的程序,在此不再重複其描述。
同樣,第三導電層325、第三底部襯墊415、第三層對準標記115、125、135、145、215、225、235、245及第三頂部襯墊425可以用類似於圖24至圖31所示的程序形成,在此不再重複描述。
同樣,第四導電層327、第四底部襯墊417、第四層對準標記117、127、137、147、217、227、237、247及第四頂部襯墊427可以用類似於圖24至圖31所示的程序形成,其描述在此不再重複。
本揭露的一個方面提供一種半導體元件,包括設置於一基底上的一第一次組實體對準標記以及一第一次組間隔對準標記。該第一次組實體對準標記包括:設置於該基底上的該第一次組實體對準標記的一第一層對準標記,以及設置於該第一次組實體對準標記的該第一層對準標記之上並與之偏離的該第一次組實體對準標記的一第二層對準標記。該第一次組間隔對準標記與該第一次組實體對準標記遠離,包括:設置於該基底上並與該第一次組實體對準標記的該第一層對準標記遠離的該第一次組間隔對準標記的一第一層對準標記,以及設置於該第一次組間隔對準標記的該第一層對準標記之上並與之偏離的該第一次組間隔對準標記的一第二層對準標記。該第一次組實體對準標記及該第一次組間隔對準標記包括一種螢光材料。
本揭露的另一個方面提供一種半導體元件,包括設置於一基底上的一第一導電層以及設置於該第一絕緣層上的一第二導電層;一第一次組實體對準標記,包括:設置於該第一導電層中的該第一次組實體對準標記的一第一層對準標記,以及設置於該第二導電層中並與該第一次組實體對準標記的該第一層對準標記偏離的該第一次組實體對準標記的一第二層對準標記;以及一第一次組間隔對準標記,包括:設置於該第一導電層中並與該第一次組實體對準標記的該第一層對準標記遠離的該第一次組間隔對準標記的一第一層對準標記,以及設置於該第二導電層中並與該第一次組間隔對準標記的該第一層對準標記偏離的該第一次組間隔對準標記的一第二層對準標記。該第一次組實體對準標記及該第一次組間隔對準標記包括一種螢光材料。
本揭露的另一個方面提供一種半導體元件的製備方法,該製作方法包括:提供一基底;在該基底上形成一第一次組實體對準標記及一第一次組間隔對準標記,並且相互遠離。該第一次組實體對準標記包括形成在該基底上的該第一次組實體對準標記的一第一層對準標記,以及形成在該第一次組實體對準標記的該第一層對準標記之上並與之偏離的該第一次組實體對準標記的一第二層對準標記。該第一次組間隔對準標記包括形成在該基底上並與該第一次組實體對準標記的該第一層對準標記遠離的該第一次組間隔對準標記的一第一層對準標記,以及形成在該第一次組間隔對準標記的該第一層對準標記之上並與之偏離的該第一次組間隔對準標記的一第二層對準標記。該第一次組實體對準標記及該第一次組間隔對準標記包括一種螢光材料。
由於本揭露的半導體元件的設計,包括螢光材料的對準標記111、113、115、117、121、123、125、127、131、133、135、137、141、143、145、147、211、213、215、217、221、223、225、227、231、233、235、237、241、243、245、247可以在晶圓製程期間改善光學識別。因此,半導體元件1A的產量可得到改善。
雖然已詳述本揭露及其優點,然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。
再者,本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
1A:半導體元件 1B:半導體元件 10:製備方法 20:製備方法 110:第一次組實體對準標記 100-1:第一組實體對準標記 100-2:第二組實體對準標記 111:第一層對準標記 113:第二層對準標記 115:第三層對準標記 117:第四層對準標記 120:第二次組實體對準標記 121:第一層對準標記 123:第二層對準標記 125:第三層對準標記 127:第四層對準標記 130:第三次組實體對準標記 131:第一層對準標記 133:第二層對準標記 135:第三層對準標記 137:第四層對準標記 140:第四次組實體對準標記 141:第一層對準標記 143:第二層對準標記 145:第三層對準標記 147:第四層對準標記 200-1:第一組間隔對準標記 200-2:第二組間隔對準標記 210:第一次組間隔對準標記 211:第一層對準標記 213:第二層對準標記 215:第三層對準標記 217:第四層對準標記 220:第二次組間隔對準標記 221:第一層對準標記 223:第二層對準標記 225:第三層對準標記 227:第四層對準標記 230:第三次組間隔對準標記 231:第一層對準標記 233:第二層對準標記 235:第三層對準標記 237:第四層對準標記 240:第四次組間隔對準標記 241:第一層對準標記 243:第二層對準標記 245:第三層對準標記 247:第四層對準標記 301:基底 311:第一絕緣層 313:第二絕緣層 315:第三絕緣層 317:第四絕緣層 321:第一導電層 323:第二導電層 325:第三導電層 327:第四導電層 411:第一底部襯墊 413:第二底部襯墊 415:第三底部襯墊 417:第四底部襯墊 421:第一頂部襯墊 423:第二頂部襯墊 425:第三頂部襯墊 427:第四頂部襯墊 A-A':線 B-B':線 C-C':線 D-D':線 D1:距離 D2:距離 D3:距離 G1:距離 L1:長度 L2:長度 L3:長度 S1:第一對稱軸 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S2:第二對稱軸 S21:步驟 S23:步驟 S25:步驟 S3:第三對稱軸 TR1:溝槽 TR2:溝槽 TR3:溝槽 TR4:溝槽 W1:寬度 W2:寬度 W3:寬度 X:方向 Y:方向 Z:方向
參閱實施方式與申請專利範圍合併考量圖式時,可得以更全面了解本申請案之揭示內容,圖式中相同的元件符號係指相同的元件。 圖1是俯視圖,例示本揭露一個實施例之半導體元件。 圖2及圖3是沿圖1的線A-A’、線B-B’、線C-C’及線D-D’的剖視圖。 圖4是俯視圖,例示本揭露另一個實施例之半導體元件。 圖5及圖6是沿圖4的線A-A’、線B-B’、線C-C’及線D-D’的剖視圖。 圖7是流程圖,例示本揭露一個實施例之半導體元件的製備方法。 圖8是俯視圖,例示本揭露一個實施例之中間半導體元件。 圖9及圖10是沿圖8的線A-A’、線B-B’、線C-C’及線D-D’的剖視圖,例示本揭露一個實施例之半導體元件的部分製備流程。 圖11是俯視圖,例示本揭露一個實施例之中間半導體元件。 圖12及圖13是沿圖11的線A-A’、線B-B’、線C-C’及線D-D’的剖視圖,例示本揭露一個實施例之半導體元件的部分製備流程。 圖14是俯視圖,例示本揭露一個實施例之中間半導體元件。 圖15及圖16是沿圖14的線A-A’、線B-B’、線C-C’及線D-D’的剖視圖,例示本揭露一個實施例之半導體元件的部分製備流程。 圖17是俯視圖,例示本揭露一個實施例之中間半導體元件。 圖18及圖19是沿圖17的線A-A’、線B-B’、線C-C’及線D-D’的剖視圖,例示本揭露一個實施例之半導體元件的部分製備流程。 圖20是俯視圖,例示本揭露一個實施例之中間半導體元件。 圖21及圖22是沿圖20的線A-A’、線B-B’、線C-C’及線D-D’的剖視圖,例示本揭露一個實施例之半導體元件的部分製備流程。 圖23是流程圖,例示本揭露另一個實施例之半導體元件的製備方法。 圖24是俯視圖,例示本揭露另一個實施例之中間半導體元件。 圖25及圖26是沿圖24的線A-A’、線B-B’、線C-C’及線D-D’的剖視圖,例示本揭露另一個實施例之半導體元件的部分製備流程。 圖27是俯視圖,例示本揭露另一個實施例之中間半導體元件。 圖28至圖31是沿圖27的線A-A’、線B-B’、線C-C’及線D-D’的剖視圖,例示本揭露另一個實施例之半導體元件的部分製備流程。 圖32是俯視圖,例示本揭露另一個實施例之中間半導體元件。 圖33及圖34是沿圖32的線A-A’、線B-B’、線C-C’及線D-D’的剖視圖,例示本揭露另一個實施例之半導體元件的部分製備流程。
1A:半導體元件
110:第一次組實體對準標記
100-1:第一組實體對準標記
100-2:第二組實體對準標記
111:第一層對準標記
113:第二層對準標記
115:第三層對準標記
117:第四層對準標記
120:第二次組實體對準標記
121:第一層對準標記
123:第二層對準標記
125:第三層對準標記
127:第四層對準標記
130:第三次組實體對準標記
131:第一層對準標記
133:第二層對準標記
135:第三層對準標記
137:第四層對準標記
140:第四次組實體對準標記
141:第一層對準標記
143:第二層對準標記
145:第三層對準標記
147:第四層對準標記
200-1:第一組間隔對準標記
200-2:第二組間隔對準標記
210:第一次組間隔對準標記
211:第一層對準標記
213:第二層對準標記
215:第三層對準標記
217:第四層對準標記
220:第二次組間隔對準標記
221:第一層對準標記
223:第二層對準標記
225:第三層對準標記
227:第四層對準標記
230:第三次組間隔對準標記
231:第一層對準標記
233:第二層對準標記
235:第三層對準標記
237:第四層對準標記
240:第四次組間隔對準標記
241:第一層對準標記
243:第二層對準標記
245:第三層對準標記
247:第四層對準標記
A-A':線
B-B':線
D1:距離
D2:距離
D3:距離
G1:距離
L1:長度
L2:長度
L3:長度
S1:第一對稱軸
S2:第二對稱軸
S3:第三對稱軸
W1:寬度
W2:寬度
W3:寬度
X:方向
Y:方向

Claims (17)

  1. 一種半導體元件,包括: 一第一次組實體對準標記,經設置於一基底上,包括: 該第一次組實體對準標記的一第一層對準標記,經設置於該基底上;以及 該第一次組實體對準標記的一第二層對準標記,經設置於該第一次組實體對準標記的該第一層對準標記之上並與之偏離;以及 一第一次組間隔對準標記,經設置於該基底上,並與該第一次組實體對準標記遠離,包括: 該第一次組間隔對準標記的一第一層對準標記,經設置於該基底上,並與該第一次組實體對準標記的該第一層對準標記遠離;以及 該第一次組間隔對準標記的一第二層對準標記,經設置於該第一次組間隔對準標記的該第一層對準標記之上並與之偏離; 其中該第一次組實體對準標記及該第一次組間隔對準標記包括一螢光材料。
  2. 如請求項1所述的半導體元件,其中該螢光材料包括偶氮苯。
  3. 如請求項2所述的半導體元件,其中該第一次組實體對準標記的該第一層對準標記及該第一次組實體對準標記的該第二層對準標記是線狀,分別沿一第一方向延伸,沿垂直於該第一方向的一第二方向相互分開。
  4. 如請求項3所述的半導體元件,其中該第一次組實體對準標記的該第一層對準標記及該第一次組間隔對準標記的該第一層對準標記根據一第一對稱軸以一鏡像方式設置,該第一次組實體對準標記的該第二層對準標記及該第一次組間隔對準標記的該第二層對準標記根據該第一對稱軸以一鏡像方式設置,並且該第一對稱軸沿與該第一方向及該第二方向各自傾斜的一方向延伸。
  5. 如請求項4所述的半導體元件,更包括: 一第一絕緣層,經設置於該基底上,其中該第一次組實體對準標記的一第一層對準標記經設置於該第一絕緣層中;以及 一第二絕緣層,經設置於該第一絕緣層上,其中該第一次組實體對準標記的該第二層對準標記經設置於該第二絕緣層中。
  6. 如請求項5所述的半導體元件,其中該第一次組實體對準標記包括: 該第一次組實體對準標記的一第三層對準標記,經設置於該第一次組實體對準標記的該第二層對準標記之上並與之偏離; 該第一次組實體對準標記的一第四層對準標記,經設置於該第一次組實體對準標記的該第三層對準標記之上並與之偏離; 其中該第一次組實體對準標記的該第三層對準標記在一俯視視角中設置於該第一次組實體對準標記的該第二層對準標記與該第一次組實體對準標記的該第四層對準標記之間。
  7. 如請求項6所述的半導體元件,更包括一第二次組實體對準標記,包括: 該第二次組實體對準標記的一第一層對準標記,經設置於該第一絕緣層中,與該第一次組實體對準標記的該第三層對準標記沿該第二方向對齊,並與該第一次組實體對準標記的該第三層對準標記沿該第一方向遠離; 該第二次組實體對準標記的一第二層對準標記,經設置於該第二絕緣層中,與該第一次組實體對準標記的該第四層對準標記沿該第二方向對齊,並與該第一次組實體對準標記的該第四層對準標記沿該第一方向遠離。
  8. 如請求項6所述的半導體元件,更包括一第三次組實體對準標記,包括: 該第三次組實體對準標記的一第一層對準標記位,經設置於該第一絕緣層中,並與該第一次組實體對準標記的該第一層對準標記分開;以及 該第三次組實體對準標記的一第二層對準標記,經設置於該第二絕緣層中,並與該第三次組實體對準標記的該第一層對準標記沿該第一方向分開。
  9. 如請求項8所述的半導體元件,其中該第三次組實體對準標記的該第一層對準標記及該第一次組實體對準標記的該第一層對準標記根據一第二對稱軸以一鏡像方式設置,該第三次組實體對準標記的該第二層對準標記及該第一次組實體對準標記的該第二層對準標記根據該第二對稱軸以一鏡像方式設置,並且該第二對稱軸與該第一對稱軸垂直。
  10. 如請求項9所述的半導體元件,其中該第一次組實體對準標記的該第一層對準標記的一寬度與該第一次組實體對準標記的該第二層對準標記的一寬度實質上相同。
  11. 如請求項9所述的半導體元件,其中該第一次組實體對準標記的該第一層對準標記的一寬度與該第一次組實體對準標記的該第二層對準標記的一寬度不同。
  12. 如請求項9所述的半導體元件,其中該第一次組實體對準標記的該第一層對準標記的一寬度實質上相同於該第一次組實體對準標記的該第一層對準標記與該第一次組實體對準標記的該第二層對準標記之間的一距離。
  13. 如請求項9所述的半導體元件,其中該第一次組實體對準標記的該第一層對準標記的一寬度不同於該第一次組實體對準標記的該第一層對準標記與該第一次組實體對準標記的該第二層對準標記之間的一距離。
  14. 如請求項9所述的半導體元件,其中該第一次組實體對準標記的該第一層對準標記的一長度與該第一次組實體對準標記的該第二層對準標記的一長度實質上相同。
  15. 如請求項9所述的半導體元件,其中該第一次組實體對準標記的該第一層對準標記的一長度與該第一次組實體對準標記的該第二層對準標記的一長度不同。
  16. 如請求項7所述的半導體元件,其中該第一次組實體對準標記的該第一層對準標記的一長度實質上相同於該第一次組實體對準標記的該第三層對準標記與該第二次組實體對準標記的該第一層對準標記之間的一距離。
  17. 如請求項7所述的半導體元件,其中該第一次組實體對準標記的該第一層對準標記的一長度不同於該第一次組實體對準標記的該第三層對準標記與該第二次組實體對準標記的該第一層對準標記之間的一距離。
TW111117520A 2022-02-22 2022-05-10 具有對準標記的半導體元件 TWI803313B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/677,358 2022-02-22
US17/677,358 US12094834B2 (en) 2022-02-22 2022-02-22 Semiconductor device with alignment marks and method for fabricating the same
US17/676,999 2022-02-22
US17/676,999 US12094833B2 (en) 2022-02-22 2022-02-22 Semiconductor device with alignment marks and method for fabricating the same

Publications (2)

Publication Number Publication Date
TWI803313B TWI803313B (zh) 2023-05-21
TW202335233A true TW202335233A (zh) 2023-09-01

Family

ID=87424592

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111117520A TWI803313B (zh) 2022-02-22 2022-05-10 具有對準標記的半導體元件
TW111117521A TWI809862B (zh) 2022-02-22 2022-05-10 具有對準標記的半導體元件及其製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111117521A TWI809862B (zh) 2022-02-22 2022-05-10 具有對準標記的半導體元件及其製備方法

Country Status (1)

Country Link
TW (2) TWI803313B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
TWI380089B (en) * 2008-12-03 2012-12-21 Au Optronics Corp Method of forming a color filter touch sensing substrate
WO2019186901A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示デバイスの製造方法
JP2021175824A (ja) * 2020-03-13 2021-11-04 大日本印刷株式会社 有機デバイスの製造装置の蒸着室の評価方法、評価方法で用いられる標準マスク装置及び標準基板、標準マスク装置の製造方法、評価方法で評価された蒸着室を備える有機デバイスの製造装置、評価方法で評価された蒸着室において形成された蒸着層を備える有機デバイス、並びに有機デバイスの製造装置の蒸着室のメンテナンス方法

Also Published As

Publication number Publication date
TWI809862B (zh) 2023-07-21
TWI803313B (zh) 2023-05-21
TW202335234A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
TWI777363B (zh) 半導體裝置及其製造方法
CN101814475A (zh) 用于衬底通孔的阻挡结构和方法
US20190371657A1 (en) Self-aligned hard masks with converted liners
TW202324663A (zh) 具有整合對準標記與去耦合特徵的半導體元件及其製備方法
TWI803157B (zh) 具有對準標記的半導體元件及其製備方法
TWI833154B (zh) 具有重分佈結構的半導體元件
TWI786748B (zh) 具有去耦合單元的半導體元件及其製備方法
TWI722931B (zh) 半導體元件及其製備方法
TW202335233A (zh) 具有對準標記的半導體元件
TWI803207B (zh) 具有重分佈結構的半導體元件
US11791328B2 (en) Method for fabricating semiconductor device with integrated decoupling and alignment features
TW202223946A (zh) 具有共享電極之電容器的半導體元件及其製備方法
US12094833B2 (en) Semiconductor device with alignment marks and method for fabricating the same
US12094834B2 (en) Semiconductor device with alignment marks and method for fabricating the same
TWI803321B (zh) 具有去耦合單元的半導體元件及其製造方法
TWI809745B (zh) 具有整合去耦合特徵以及對準特徵的半導體元件
TWI794043B (zh) 具有重分佈結構的半導體元件
TWI799021B (zh) 具有不均勻電極表面的半導體元件的製備方法
TWI786754B (zh) 具有熱釋放層的半導體元件及其製備方法
TWI757204B (zh) 具有中介層的半導體元件及其製備方法
TW202326804A (zh) 具有多堆疊載體結構之半導體元件的製備方法
TW202205591A (zh) 具有多層連接結構的半導體元件及其製備方法
TW202339166A (zh) 具有保護襯墊的半導體元件及其製備方法
TW202201726A (zh) 半導體裝置
TW202339158A (zh) 具有複合導電特徵的半導體元件及其製備方法