TW202333316A - 半導體封裝件之製法及其所用之載板與製法 - Google Patents
半導體封裝件之製法及其所用之載板與製法 Download PDFInfo
- Publication number
- TW202333316A TW202333316A TW111105289A TW111105289A TW202333316A TW 202333316 A TW202333316 A TW 202333316A TW 111105289 A TW111105289 A TW 111105289A TW 111105289 A TW111105289 A TW 111105289A TW 202333316 A TW202333316 A TW 202333316A
- Authority
- TW
- Taiwan
- Prior art keywords
- copper foil
- manufacturing
- semiconductor package
- sintering
- interface
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 130
- 239000011889 copper foil Substances 0.000 claims abstract description 128
- 238000012858 packaging process Methods 0.000 claims abstract description 14
- 238000005245 sintering Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000000149 argon plasma sintering Methods 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 8
- 238000000465 moulding Methods 0.000 description 5
- 239000000084 colloidal system Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一種載板之製法，係先提供一暫時性基材，其包含有一板體、設於該板體上之第一銅箔及設於該第一銅箔上之第二銅箔，再於該第一銅箔與該第二銅箔之交界面之部分區域上形成燒結處，使該第一銅箔與該第二銅箔相互結合，供後續於該第二銅箔上進行半導體封裝製程。
Description
本發明係有關一種半導體製程之暫時性基材，尤指一種半導體封裝件之製法及其所用之載板與製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，係發展出扇出(fan out)型封裝的技術。
圖1A至圖1G係為習知半導體封裝件9之製法之剖視示意圖。
如圖1A所示，提供一暫時性基材1，其包括一板體10、設於該板體10上之厚銅箔11及設於該厚銅箔11上之薄銅箔12，該薄銅箔12係用於電鍍線路之製程，為避免該薄銅箔12因其厚度太薄而易於運送過程中破裂，故將該薄銅箔12靜電吸附(如圖所示之交界面S)於該厚銅箔11上，以增厚銅材結構而強化整體銅箔之結構強度。
如圖1B所示，於該薄銅箔12上定義出封裝區A與移除區B，以於該薄銅箔12之封裝區A之表面上形成阻層13，使該移除區B之表面外露，其中，該
阻層13為乾膜(dry film)，其藉由壓合方式結合於該薄銅箔12之全部表面上，再以曝光及顯影等方式移除該薄銅箔12之部分材質，以露出該移除區B之表面。
如圖1C所示，藉由蝕刻方式移除該移除區B之薄銅箔12之全部材質，且進一步移除該移除區B下方之厚銅箔11之部分材質。
如圖1D所示，剝離移除該阻層13，以外露出該封裝區A，使該封裝區A呈一凸出平台。
如圖1E所示，於該封裝區A及厚銅箔11上進行半導體封裝製程，如置晶作業、佈線作業、模壓(molding)作業等，以形成一半導體封裝件9。
如圖1F所示，沿該封裝區A之邊緣進行切單製程，以移除該半導體封裝件9外圍之材質，其中，該切單製程之切割路徑L係通過該封裝區A。
如圖1G所示，藉由剝離方式分開該厚銅箔11與該薄銅箔12，以移除該板體10，再蝕刻移除該半導體封裝件9下方之薄銅箔12，以獲取該半導體封裝件9。
惟，習知半導體封裝件9之製法中，於該封裝區A上需藉由該阻層13形成一凸出平台，因而需經過多道製程(如圖1B至圖1D所示之製程)，且於配置該阻層13時，需使用多台設備及許多步驟(如圖1B所示之製程)，故於製作該半導體封裝件9前，不僅製程繁瑣而需耗費多時，且於乾膜配置之過程中因需採用不同設備而大幅增加製作該半導體封裝件9之成本。
再者，由於該薄銅箔12與該厚銅箔11之間係採用靜電吸附方式相接合，因而兩者之間的定位性不佳，故當進行半導體封裝製程時，該薄銅箔12容易因外力影響而位移，導致後續置晶作業與佈線作業之佈設精準性不佳。
又，該半導體封裝製程係於凹凸表面(如圖1E所示之封裝區A及厚銅箔11)上進行，而非於平整表面上進行，故於該封裝區A及厚銅箔11上進行模壓作業時，封裝膠體之流動性不易控制，因而容易造成應力分佈不均等問題。
因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明係提供一種載板之製法，係包括：提供一暫時性基材，其包含有一板體、設於該板體上之第一銅箔及設於該第一銅箔上之第二銅箔；以及於該第一銅箔與該第二銅箔之交界面之部分區域上形成燒結處，使該第一銅箔與該第二銅箔相互結合。
前述之載板之製法中，該第一銅箔與該第二銅箔之交界面之其它區域係相互靜電吸附。
前述之載板之製法中，該燒結處係藉由雷射燒結方式形成。
本發明復提供一種載板，係包括：板體；第一銅箔，係設於該板體上；以及第二銅箔，係設於該第一銅箔上，其中，於該第一銅箔與該第二銅箔之交界面之部分區域係形成有燒結處，使該第一銅箔與該第二銅箔相互結合成一體。
前述之載板中，該第一銅箔之厚度係大於該第二銅箔之厚度。
前述之載板中，該第一銅箔與該第二銅箔之交界面之其它區域係相互靜電吸附。
本發明亦提供一種半導體封裝件之製法，係包括：提供一前述之載板；於該第二銅箔上進行半導體封裝製程；移除該燒結處及其上下側之結構，以形成半導體封裝件；以及移除該板體、第一銅箔及第二銅箔。
前述之半導體封裝件之製法中，該第一銅箔與該第二銅箔之交界面之其它區域係相互靜電吸附。
前述之半導體封裝件之製法中，該燒結處係藉由雷射燒結方式形成。
前述之半導體封裝件之製法中，藉由切割方式移除該燒結處及其上下側之結構。
由上可知，本發明之半導體封裝件之製法及其所用之載板與製法，主要藉由該燒結處之設計，使該第一銅箔與該第二銅箔相互結合，因而能大幅簡化該半導體封裝製程之前置作業，且無需配置習知如乾膜之阻層，因而無需採用配置乾膜所需之不同設備，故相較於習知技術，本發明之製法於進行該半導體封裝製程前，不僅製程簡易而省時，且因僅需採用形成該燒結處之機台而可大幅降低製作該半導體封裝件之成本。
再者，由於該第一銅箔與該第二銅箔之間係藉由該燒結處相固接，因而兩者之間的定位性極佳，故相較於習知技術，當進行半導體封裝製程時，該第二銅箔不會因外力影響而位移，因而能有效提升該半導體封裝製程之可靠度。
又，本發明之半導體封裝件之製法因無需製作習知凸出平台，使該半導體封裝製程可於平整表面(即該第二銅箔)上進行，故相較於習知技術，本發明之半導體封裝製程於該第二銅箔上進行模壓作業時，能有效控制封裝膠體之流動性，以利於分散應力，而能避免應力集中等問題。
1,2a:暫時性基材
10,20:板體
11:厚銅箔
12:薄銅箔
13:阻層
2:載板
21:第一銅箔
22:第二銅箔
9:半導體封裝件
9a:半導體封裝體
A:封裝區
B:移除區
E:燒結處
L:切割路徑
S:交界面
t1,t2:厚度
Z:雷射
圖1A至圖1G係為習知半導體封裝件之製法之剖視示意圖。
圖2A至圖2E係為本發明之半導體封裝件之製法之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「下」、「第一」、「第二」、及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A至圖2E係為本發明之半導體封裝件9之製法之剖視示意圖。
如圖2A所示，提供一暫時性基材2a，其包括一板體20、設於該板體20上之第一銅箔21及設於該第一銅箔21上之第二銅箔22，其中，該第一銅箔21之厚度t1係大於該第二銅箔22之厚度t2，且於該第二銅箔22上定義出一封裝區A與一相鄰接該封裝區A之移除區B。
於本實施例中，該第二銅箔22係靜電吸附(如圖所示之交界面S)於該第一銅箔21上。
如圖2B所示，藉由雷射Z燒結該封裝區A之邊緣內部，以於該第一銅箔21與該第二銅箔22之交界面S之部分區域上形成燒結處E，使該第一銅箔21與該第二銅箔22相互結合，俾形成一載板2。
於本實施例中，藉由雷射Z之高溫熔融銅材，使該第一銅箔21與該第二銅箔22相互熔成一體而無交界，以待冷卻固化後，於對應該封裝區A邊緣之交界面S之部分區域形成該燒結處E，而該第一銅箔21與該第二銅箔22之交界面S之其它區域仍相互靜電吸附。
如圖2C所示，於該第二銅箔22之整版面上進行半導體封裝製程，如置晶作業、佈線作業、模壓(molding)作業等，以形成半導體封裝體9a。
如圖2D所示，沿該封裝區A之邊緣進行切單製程，以移除該半導體封裝體9a多餘之結構(如對應位於該移除區B上之結構)，而剩餘之結構(如對應位於該封裝區A上之結構)係作為半導體封裝件9，其中，該切單製程之切割路徑L係通過該燒結處E所形成的標記或邊界，以一併移除該燒結處E及其上下側之結構。
如圖2E所示，由於該第一銅箔21與該第二銅箔22之間已無相互結合之燒結處E，故可藉由剝離方式分開該第一銅箔21與該第二銅箔22，以移除該板體20。之後，以蝕刻方式移除該半導體封裝件9下方之第二銅箔22，以獲取該半導體封裝件9。
因此，本發明之半導體封裝件9之製法中，只需藉由雷射Z進行燒結作業(如圖2B所示)，即可使該第一銅箔21與該第二銅箔22相互結合，因而能大幅簡化該半導體封裝製程之前置作業，且無需配置習知如乾膜之阻層，因而無需採用配置乾膜所需之不同設備，故相較於習知技術，本發明之製法於製作該半
導體封裝件9前，不僅製程簡易而省時，且因僅需採用配合燒結作業之雷射機台而能大幅降低製作該半導體封裝件9之成本。
再者，由於該第一銅箔21與該第二銅箔22之間係採用燒結方式相固接，因而兩者之間的定位性極佳，故相較於習知技術，當進行半導體封裝製程時，該第二銅箔22不會因外力影響而位移，因而能有效保持後續置晶作業與佈線作業之佈設精準性。
又，本發明之半導體封裝件之製法因無需製作習知凸出平台，使該半導體封裝製程可於平整表面(即該第二銅箔22)上進行，故相較於習知技術，本發明於該第二銅箔22上進行模壓作業時，能有效控制封裝膠體之流動性，以利於分散應力，而能避免應力集中等問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:載板
20:板體
21:第一銅箔
22:第二銅箔
A:封裝區
B:移除區
E:燒結處
S:交界面
Z:雷射
Claims (10)
- 一種載板之製法，係包括：提供一暫時性基材，其包含有一板體、設於該板體上之第一銅箔及設於該第一銅箔上之第二銅箔；以及於該第一銅箔與該第二銅箔之交界面之部分區域上形成燒結處，使該第一銅箔與該第二銅箔相互結合。
- 如請求項1所述之載板之製法，其中，該第一銅箔與該第二銅箔之交界面之其它區域係相互靜電吸附。
- 如請求項1所述之載板之製法，其中，該燒結處係藉由雷射燒結方式形成。
- 一種載板，係包括：板體；第一銅箔，係設於該板體上；以及第二銅箔，係設於該第一銅箔上，其中，於該第一銅箔與該第二銅箔之交界面之部分區域係形成有燒結處，使該第一銅箔與該第二銅箔相互結合成一體。
- 如請求項4所述之載板，其中，該第一銅箔之厚度係大於該第二銅箔之厚度。
- 如請求項4所述之載板，其中，該第一銅箔與該第二銅箔之交界面之其它區域係相互靜電吸附。
- 一種半導體封裝件之製法，係包括：提供一如請求項4所述之載板；於該第二銅箔上進行半導體封裝製程；移除該燒結處及其上下側之結構，以形成半導體封裝件；以及移除該板體、第一銅箔及第二銅箔。
- 如請求項7所述之半導體封裝件之製法，其中，該第一銅箔與該第二銅箔之交界面之其它區域係相互靜電吸附。
- 如請求項7所述之半導體封裝件之製法，其中，該燒結處係藉由雷射燒結方式形成。
- 如請求項7所述之半導體封裝件之製法，其中，藉由切割方式移除該燒結處及其上下側之結構。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111105289A TWI781885B (zh) | 2022-02-14 | 2022-02-14 | 半導體封裝件之製法及其所用之載板與製法 |
| CN202210231161.6A CN116631931A (zh) | 2022-02-14 | 2022-03-10 | 半导体封装件的制法及其所用的载板与制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111105289A TWI781885B (zh) | 2022-02-14 | 2022-02-14 | 半導體封裝件之製法及其所用之載板與製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI781885B TWI781885B (zh) | 2022-10-21 |
| TW202333316A true TW202333316A (zh) | 2023-08-16 |
Family
ID=85476008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111105289A TWI781885B (zh) | 2022-02-14 | 2022-02-14 | 半導體封裝件之製法及其所用之載板與製法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116631931A (zh) |
| TW (1) | TWI781885B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014109183A1 (de) * | 2014-07-01 | 2016-01-21 | Infineon Technologies Ag | Verfahren zur Herstellung eines Schaltungsträgers und zum Verbinden eines elektrischen Leiters mit einer Metallisierungsschicht eines Schaltungsträgers |
| EP3302010A1 (en) * | 2016-09-30 | 2018-04-04 | Infineon Technologies AG | Circuit board and method for producing a circuit board |
| DE102018221148A1 (de) * | 2018-12-06 | 2020-06-10 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil |
| CN211792251U (zh) * | 2019-10-24 | 2020-10-27 | 伟创力有限公司 | 微电子封装的嵌入式铜结构 |
-
2022
- 2022-02-14 TW TW111105289A patent/TWI781885B/zh active
- 2022-03-10 CN CN202210231161.6A patent/CN116631931A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN116631931A (zh) | 2023-08-22 |
| TWI781885B (zh) | 2022-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106356340B (zh) | 半导体器件及其制造方法 | |
| TWI500091B (zh) | 封裝一半導體裝置之方法及封裝裝置 | |
| US9502387B2 (en) | Package-on-package structure with through molding via | |
| CN101499445B (zh) | 半导体器件及其制造方法 | |
| US8674514B2 (en) | Wiring board, manufacturing method of the wiring board, and semiconductor package | |
| TWI378519B (zh) | ||
| CN106409688B (zh) | 一种超薄无芯封装基板的加工方法和结构 | |
| JPH0235466B2 (zh) | ||
| TW201803073A (zh) | 電氣互連橋接技術 | |
| TWI594382B (zh) | 電子封裝件及其製法 | |
| CN104966677A (zh) | 扇出型芯片封装器件及其制备方法 | |
| CN107689351A (zh) | 封装结构 | |
| US9245765B2 (en) | Apparatus and method of applying a film to a semiconductor wafer and method of processing a semiconductor wafer | |
| CN107809855A (zh) | 一种类载板的制作方法 | |
| US10770432B2 (en) | ASICS face to face self assembly | |
| JP2004128286A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
| TWI781885B (zh) | 半導體封裝件之製法及其所用之載板與製法 | |
| TWI630665B (zh) | 製作晶片封裝結構之方法 | |
| CN108172561B (zh) | 承载基板与其封装结构，及半导体封装元件的制作方法 | |
| JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
| CN106783642A (zh) | 一种芯片及其封装方法 | |
| TWI541946B (zh) | 半導體封裝件及其製法 | |
| TWI234871B (en) | Substrate for semiconductor package and method for fabricating the same | |
| US20240079287A1 (en) | Method for manufacturing high-heat-dissipation mixed substrate, and semiconductor structure | |
| CN117080087B (zh) | 一种扇出型板级封装方法及扇出型板级封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |