TW202332046A - 半導體裝置結構及其形成方法 - Google Patents

半導體裝置結構及其形成方法 Download PDF

Info

Publication number
TW202332046A
TW202332046A TW111133983A TW111133983A TW202332046A TW 202332046 A TW202332046 A TW 202332046A TW 111133983 A TW111133983 A TW 111133983A TW 111133983 A TW111133983 A TW 111133983A TW 202332046 A TW202332046 A TW 202332046A
Authority
TW
Taiwan
Prior art keywords
layer
epitaxial
epitaxial layer
semiconductor device
device structure
Prior art date
Application number
TW111133983A
Other languages
English (en)
Other versions
TWI832413B (zh
Inventor
林士豪
楊智銓
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202332046A publication Critical patent/TW202332046A/zh
Application granted granted Critical
Publication of TWI832413B publication Critical patent/TWI832413B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體裝置結構包括設置在基板上方的奈米結構。所述結構還包括圍繞奈米結構的閘極結構。所述結構還包括設置在閘極結構的相對側上的內部隔離物。所述結構還包括設置在奈米結構的相對側上的源極/汲極磊晶結構。內部側牆與源極/汲極極磊晶結構之間設置有氣隙。

Description

半導體裝置結構及其形成方法
本發明是關於半導體裝置結構，特別是關於半導體源極/汲極磊晶結構及其形成方法。
半導體裝置用於各種電子應用，例如個人電腦、手機、數位相機和其他電子設備。半導體裝置通常藉由在半導體基板上依次沉積絕緣或層間介電質（ILD）結構、導電層和半導體層材料，並使用微影對各種材料層進行圖案化以在其上形成電路組件和元件來製造。許多積體電路通常在單一半導體晶圓上製造，並且晶圓上的各個晶粒藉由沿劃線（scribe line）在積體電路之間進行切割而被單片化。各個晶粒通常被單獨封裝，例如以多晶圓模組或以其他類型的封裝形式。
最來，為了藉由增加閘極-通道耦合來改進閘極的控制、降低截止狀態電流（OFF-state current）和降低短通道效應（short-channel effect, SCE），已經引入了多閘極裝置。其中一種多閘極裝置為全繞式閘極（gate-all around, GAA）電晶體。全繞式閘極裝置得名於閘極結構，該閘極結構可以在通道區周圍延伸，以在兩個或更多個側面上提供至通道區域的通路。全繞式閘極裝置與傳統的互補式金屬氧化物半導體（complementary metal oxide semiconductor, CMOS）製程兼容。
然而，在奈米線周圍整合製造全繞式閘極部件具有挑戰性。雖然目前採用的方法在許多方面都令人滿意，但仍需要繼續改進。
本案揭露了一種半導體裝置結構，包括：多個奈米結構，形成在基板上方；閘極結構，環繞奈米結構中的每一者；多個內部間隔物，鄰近閘極結構且與奈米結構交錯；以及源極/汲極磊晶結構，與奈米結構的多個側壁直接接觸，其中氣隙形成在內部間隔物中的一者與源極/汲極磊晶結構之間。
本案還揭露了一種半導體裝置結構包括：鰭狀結構，設置在基板上方；多個奈米結構，設置在鰭狀結構上方；閘極結構，包繞奈米結構中的每一者；多個內部間隔物，與奈米結構交錯；多個預層（pre-layer）結構，與奈米結構的多個側壁直接接觸；以及第一磊晶層，設置在預層結構上方，並藉由預層結構與奈米結構的側壁隔開，其中氣隙垂直設置在預層結構中的相鄰兩者之間。
本案更揭露了一種半導體裝置結構的形成方法，包括：藉由交替堆疊的多個第一半導體層與多個第二半導體層在基板上方形成鰭狀結構；在鰭狀結構中形成源極/汲極開口，以露出第一半導體層及第二半導體層的多個側壁；橫向蝕刻第一半導體層，以形成多個內部間隔物開口；在內部間隔物開口中形成多個內部間隔物；在第二半導體層的多個側壁上方形成多個預層結構；在預層結構的多個側壁上形成第一磊晶層，中形成預層結構包括複數次沉積循環及複數次蝕刻循環，使預層結構中的每一者沿垂直方向，藉由氣隙與預層結構中相鄰的一者隔開。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
本文描述了實施例的一些變化。在各個視圖和說明實施例中，相同的圖式符號用於表示相同的元件。應當理解的是，可在所述方法之前、之中和之後提供額外的操作，並且對於所述方法的其他實施例，可以替換或消除所描述的一些操作。
可以藉由任何合適的方法來圖案化以下描述的全繞式閘極（GAA）電晶體結構。例如，可以使用一道或多道微影製程對結構進行圖案化，包括雙重圖案化或多重圖案化製程。一般來說，雙重圖案化或多重圖案化製程結合了微影製程與自對準製程，以創建出例如，比使用單一、直接微影製程所得的節距更小的圖案。例如，在一實施例中，在基板上方形成犧牲層，並使用微影製程對其進行圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。之後去除犧牲層，然後可以使用剩餘的間隔物以圖案化全繞式閘極結構。
在本文中，術語「大約」、「約」、「大抵上」一般是指在給定值或範圍的20%以內，更佳是在10%、5%、或3%、或2%、或1%、或0.5%以內。需要說明的是，這裡的數量是一個實質性的數量，也就是說，即使沒有具體提及「大約」、「約」、「大抵上」等術語，「大約」、「約」、「大抵上」的含義仍然是隱含的。
提供了用於形成半導體裝置結構的實施例。形成半導體裝置結構的方法可以包括在內部間隔物與源極/汲極磊晶結構之間形成氣隙。藉由氣隙，源極/汲極磊晶結構中的摻雜劑可能不會向外擴散。可以提高閾值電壓的均勻性。還可以改善短通道效應（short channel effect）並且可以增強遷移率。此外，可以減小電容並且可以提高裝置性能和速度。
第1圖係根據本揭露的一些實施例，繪示出半導體裝置結構10a的透視圖。半導體裝置結構10a為全繞式閘極（gate all around, GAA）電晶體結構。第2A圖-第2H圖係根據本揭露的一些實施例，繪示出形成半導體裝置結構10a的各階段的剖面圖。第2A圖-第2H圖繪示沿第1圖中剖線2-2擷取的剖面圖。
根據一些實施，提供基板102，如第1圖和第2A圖所示。基板102可以是半導體晶圓，例如矽晶圓。基板102還可以包括其他元素半導體材料、化合物半導體材料及/或合金半導體材料。元素半導體材料的示例可以包括但不限於晶體矽、多晶矽、非晶矽、鍺及/或金剛石。化合物半導體材料的示例可以包括但不限於碳化矽、氮化鎵、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦。合金半導體材料的示例可以包括但不限於SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP。基板102可以包括磊晶層。例如，基板102可以是覆蓋在塊體（bulk）半導體上方的磊晶層。此外，基板102也可以是絕緣體上覆半導體（semiconductor on insulator, SOI）。絕緣體上覆半導體基板可以藉由晶圓接合製程、矽膜轉移製程、氧植入隔離（separation by implantation of oxygen, SIMOX）製程、其他適用方法、或其組合來製造。基板102可以是N型基板。基板102可以是P型基板。
接著，第一半導體層104和第二半導體層106交替堆疊在基板102上方。第一半導體層104和第二半導體層106可以包括Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb或InP。第一半導體層104和第二半導體層106可以由具有不同蝕刻速率的不同材料製成。在一些實施例中，第一半導體層104包括SiGe並且第二半導體層106包括Si。
第一半導體層104和第二半導體層106可以藉由低壓化學氣相沉積（low pressure chemical vapor deposition, LPCVD）製程、磊晶生長製程、其他適用的方法、或其組合來形成。磊晶生長製程可以包括分子束磊晶（molecular beam epitaxy, MBE）、金屬有機化學氣相沉積（metal organic chemical vapor deposition, MOCVD）或氣相磊晶（vapor phase epitaxy, VPE）。
需要說明的是，雖然在第1圖和第2A圖中示出了三層第一半導體層104和三層第二半導體層106，但第一半導體層104及第二半導體層106的數量在此不做限定，可根據性能及製程所需而有所不同。
接著，可以在第一半導體層104和第二半導體層106（未示出）上方形成硬遮罩層並對其進行圖案化。可以使用圖案化的硬遮罩層作為遮罩層而圖案化第一半導體層104和第二半導體層106以形成鰭狀結構108。圖案化製程可以包括微影製程和蝕刻製程。微影製程可以包括光阻塗佈（例如，旋轉塗佈）、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、清洗和乾燥（例如，硬烤）。蝕刻製程可以包括乾式蝕刻製程或濕式蝕刻製程。
根據一些實施例，在形成鰭狀結構108之後，在鰭狀結構108之間的溝槽中形成襯層110，如第1圖所示。襯層110可以保形地形成在基板102、鰭狀結構108、以及覆蓋鰭狀結構的硬遮罩層上方。襯層110可用於保護鰭狀結構108在後續製程（例如退火製程或蝕刻製程）中免受損壞。襯層110可以由氮化矽製成。襯層110可以藉由使用熱氧化、化學氣相沉積製程、原子層沉積（atomic layer deposition, ALD）製程、低壓化學氣相沉積製程、電漿增強化學氣相沉積（plasma enhanced CVD, PECVD）製程、高密度電漿輔助化學氣相沉積（high-density plasma CVD, HDPVCD）製程、流動式化學氣相沉積（flowable CVD, FCVD）製程、其他適用的製程，或其組合來形成。
接著，隔離結構材料112然後可以填充在鰭狀結構108之間的溝槽中的襯層110上方。隔離結構112可以由氧化矽、氮化矽、氮氧化矽、氟摻雜矽酸鹽玻璃（fluoride-doped silicate glass, FSG）、或其他低介電常數介電材料製成。隔離結構112可以藉由諸如化學氣相沉積（chemical vapor deposition, CVD）製程、旋轉塗佈玻璃製程、或其他適用製程的沉積製程來沉積。
接著，可以對隔離結構112和襯層110執行蝕刻製程。蝕刻製程可以用於移除襯層110的頂部和隔離結構112的頂部。如此一來，可露出第一半導體層104和第二半導體層106，並且剩餘的隔離結構112和襯層110可以圍繞鰭狀結構108的基部。剩餘的隔離結構112可以是圍繞鰭狀結構108基部的淺溝槽隔離（shallow trench isolation, STI）結構。隔離結構112可以被配置為用以防止電干擾或串擾。因此，可以在鰭狀結構108之間形成溝槽。
根據一些實施例，接著，偽閘極結構114形成在鰭狀結構108上方且跨過鰭狀結構108，如第1圖和第2A圖所示。偽閘極結構114可以包括偽閘極介電層116和偽閘電極層118。偽閘極介電層116和偽閘電極層118可以藉由以下步驟代替，以形成具有高介電常數介電層和金屬閘電極層的真正的閘極結構。
偽閘極介電層116可以包括氧化矽。氧化矽可以藉由氧化製程（例如，乾式氧化製程或濕式氧化製程）、化學氣相沉積製程、其他適用製程、或其組合來形成。替代地，偽閘極介電層116可以包括高介電常數介電層（例如，介電常數大於3.9），例如氧化鉿（HfO 2）。或者，高介電常數介電質層可以包括其他高介電常數介電質，例如LaO、AlO、ZrO、TiO、Ta 2O 5、Y 2O 3、SrTiO 3、BaTiO 3、BaZrO、HfZrO、HfLaO、HfTaO、HfSiO、HfSiON、HfTiO、LaSiO、AlSiO、（Ba, Sr）TiO 3、Al 2O 3、其他適用的高介電常數介電材料、或其組合。高介電常數介電層可以藉由化學氣相沉積製程（例如，電漿增強化學氣相沉積（plasma enhanced chemical vapor deposition, PECVD）製程、或金屬有機化學氣相沉積（metalorganic chemical vapor deposition, MOCVD）製程）、原子層沉積（atomic layer deposition, ALD）製程（例如，電漿增強原子層沉積（PEALD）製程）、物理氣相沉積（physical vapor deposition, PVD）製程（例如，真空蒸鍍製程或濺鍍製程）、其他適用的製程、或其組合。
偽閘電極層118可以包括多晶矽（poly-Si）、多晶矽鍺（poly-SiGe）、其他適用材料、或其組合。偽閘電極層118可以藉由化學氣相沉積製程（例如，低壓化學氣相沉積製程、或電漿增強化學氣相沉積製程）、物理氣相沉積製程（例如，真空蒸鍍製程、或濺鍍製程）、其他適用製程、或其組合。
之後，可以利用圖案化的光阻層作為遮罩（未示出）對偽閘極介電層116和偽閘電極層118進行蝕刻製程以形成偽閘極結構114。蝕刻製程可以是乾式蝕刻製程或濕式蝕刻製程。偽閘極介電層116和偽閘電極層118可以藉由乾式蝕刻製程蝕刻。乾式蝕刻製程可以包括使用氟基蝕刻劑氣體（fluorine-based etchant gas），例如SF 6、C xF y（其中x和y可以是正整數）、NF 3、或其組合。在蝕刻製程之後，第一半導體層104和第二半導體層106可以在偽閘極結構114的相對側上露出。
接著，在基板102和偽閘極結構114上方沉積保形介電層，然後執行蝕刻製程。根據一些實施例，一對間隔層120形成在偽閘極結構114的相對側壁上，並且源極/汲極開口122形成在相鄰的偽閘極結構114之間，如第1圖和第2A圖所示。間隔層120可以由氧化矽、氮化矽、氮氧化矽及/或介電材料製成。間隔層120可以藉由化學氣相沉積（chemical vapor deposition, CVD）製程、旋塗玻璃製程、或其他適用製程形成。
根據一些實施例，可以在蝕刻製程中移除在偽閘極結構114的相對側上露出的鰭狀結構108的第一半導體層104和第二半導體層106，以形成源極/汲極開口122，如第1圖和第2A圖所示。蝕刻製程可以是乾式蝕刻製程或濕式蝕刻製程。在一些實施例中，鰭狀結構108藉由乾式蝕刻製程蝕刻。乾式蝕刻製程可以包括使用氟基蝕刻劑氣體，例如SF 6、C xF y（其中x和y可以是正整數）、NF 3、或其組合。
接著，根據一些實施例，從源極/汲極開口122橫向蝕刻第一半導體層104以形成凹槽124，如第1圖所示。可以移除第一半導體層104的外部，並且可以保留位於偽閘極結構114或間隔層120下方的第一半導體層104的內部。第一半導體層104的橫向蝕刻可以是乾式蝕刻製程、濕式蝕刻製程或其組合。在橫向蝕刻之後，被蝕刻的第一半導體層104的側壁可能不與第二半導體層106的側壁對齊（aligned）。取決於蝕刻製程，被蝕刻的第一半導體層104可以具有直立的（straight）側壁或彎曲的（curved）側壁。
接著，根據一些實施例，在凹槽124中形成內部間隔物126，如第2A圖和第2B圖所示。根據一些實施例，內部間隔層材料可以保形地沉積在基板102上方和凹槽124中，如第2A圖所示。隨後，可進行回蝕製程以移除多餘的內間隔層材料，保留在凹槽124中的內部間隔物126，如第2B圖所示。內部間隔物126可以在隨後形成的源極/汲極磊晶結構與閘極結構之間提供阻擋。內部間隔物126可以由氧化矽、氮化矽、碳氮化矽（SiCN）、氧化碳氮化矽（SiOCN）、或其組合製成。內部間隔物126可以藉由沉積製程形成。沉積製程可以包括化學氣相沉積製程（例如低壓化學氣相沉積、電漿增強化學氣相沉積、次常壓化學氣相沉積（sub-atmospheric chemical vapor deposition ,SACVD）或流動式化學氣相沉積）、原子層沉積製程、其他適用的方法、或其組合。
根據一些實施例，內部間隔物126的側壁在回蝕製程中被橫向修整（trimmed），如第2B圖所示。因此，內部間隔物126在第二半導體層106下方具有凹陷的（concave）側壁。內部間隔物126可以藉由回蝕製程來修整。回蝕製程可以包括乾式蝕刻製程或濕式蝕刻製程。在一些實施例中，回蝕製程是乾式蝕刻製程。乾式蝕刻製程可以包括使用氟基蝕刻劑氣體，例如SF 6、C xF y（其中x和y可以是正整數）、NF 3、或其組合。如第2B圖所示，內部間隔物126與第二半導體層106交錯。
接著，根據一些實施例，在源極/汲極開口122的底部形成未摻雜層結構130，如第2C圖所示。在一些實施例中，未摻雜層結構130形成在鰭狀結構108旁的基板102上方。未摻雜層結構130可以由諸如矽或SiGe的半導體材料製成。在一些實施例中，未摻雜層結構130由矽製成。未摻雜層結構130可以藉由磊晶沉積未摻雜層材料，並回蝕沉積的未摻雜層材料來形成。可以使用磊晶生長步驟沉積未摻雜層材料，例如金屬有機化學氣相沉積（metalorganic chemical vapor deposition, MOCVD）、金屬有機氣相磊晶（metalorganic vapor phase epitaxy, MOVPE）、電漿增強化學氣相沉積（plasma-enhanced chemical vapor deposition, PECVD）、遠程電漿增強化學氣相沉積（remote plasma-enhanced chemical vapor deposition, RP-CVD）、分子束磊晶（molecular beam epitaxy, MBE）、氫化物氣相磊晶（hydride vapor phase epitaxy, HVPE）、液相磊晶（liquid phase epitaxy, LPE）、氯化物氣相磊晶（chloride vapor phase epitaxy, Cl-VPE）、或任何其他合適的方法。在一些實施例中，未摻雜層結構130由矽烷氣體形成。在一些實施例中，未摻雜層結構130不包括摻雜劑。
接著，根據一些實施例，在第二半導體層106的側壁上方形成預層結構132，如第2D圖所示。可以藉由包括多次沉積循環和多次蝕刻循環的循環沉積及蝕刻製程來形成預層結構132。循環沉積及蝕刻製程可以限制預層結構132的材料和預層結構132的形狀。在一些實施例中，預層結構132具有菱形形狀（diamond shape）。在一些實施例中，形成在相鄰第二半導體層106的側壁上方的預層結構132彼此分隔。在一些實施例中，沉積製程包括使用SiH 4基底材料，並且蝕刻製程包括使用HCl和HF。在一些實施例中，蝕刻製程包括使用HBr、Cl 2和NF 3氣體。循環沉積及蝕刻製程可以在大氣壓下進行。
在一些實施例中，沉積循環或蝕刻循環中的循環次數在約5次循環至約10次循環的範圍。在一些實施例中，在每次循環中，沉積持續時間在約40秒至約50秒的範圍，並且蝕刻持續時間在約40秒至約50秒的範圍。沉積和蝕刻溫度在約700°C至約800°C的範圍。沉積和蝕刻功率可以在約250W至約300W的範圍。預層結構132的厚度取決於形成預層結構132的沉積和蝕刻製程的循環次數、持續時間、溫度和功率。如果沉積循環的次數較多，或者每次沉積循環的持續時間、溫度和功率越大，或者蝕刻的持續時間、溫度和功率越小，預層結構132可以更厚，並且隨後形成的第一磊晶層結構可以更早地合併。因此，後續形成的氣隙可能會太小，閾值電壓的均勻性可能會變差。如果沉積循環的次數較少，或者沉積的持續時間、溫度和功率較小，或者每次蝕刻的持續時間、溫度和功率較大，則預層結構132可以更薄，並且隨後形成的第一磊晶層結構可以較晚合併。如果預層結構132太薄，則後續形成的氣隙可能無法形成，而後續形成的第二磊晶層結構可能與內部間隔物126接觸。藉由預層結構132藉由循環沉積及蝕刻製程形成，可以形成更厚的預層結構132，並且可以在更厚的預層結構132之間形成氣隙。
預層結構132可以是N型或P型預層結構132，並且可以分別以N型或P型摻雜劑原位摻雜。P型預層結構132可以包括SiGe。P型摻雜劑可以是硼、銦或鎵。P型摻雜前驅物可以是乙硼烷（B 2H 6）、三氟化硼（BF 3）、其他p型摻雜前驅物、或其組合。在一些實施例中，P型預層結構132的摻雜劑濃度在約2E20 atoms/cm 3至約7E20 atoms/cm 3的範圍。如果摻雜劑濃度過高，摻雜劑可能向外擴散，導致閾值電壓變化，增加短通道效應，降低載子遷移率。如果摻雜劑濃度過低，所得裝置的寄生電阻（parasitic resistance）可能會增加。
N型預層結構132可以包括Si、SiP或SiC。N型摻雜劑可以是磷或砷。N型摻雜前驅物例如但不限於磷化氫（PH 3）、砷化氫（AsH 3）、其他n型摻雜前驅物、或其組合。在一些實施例中，N型預層結構132的摻雜劑濃度在約5E20 atoms/cm 3至約1E21 atoms/cm 3的範圍。如果摻雜劑濃度大於1E21 atoms/cm 3，摻雜劑可能會向外擴散，導致閾值電壓變化，增加短通道效應，降低遷移率。如果摻雜劑濃度過低，所得裝置的寄生電阻可能會增加。
之後，根據一些實施例，在預層結構132的側壁上方形成第一磊晶層結構134，如第2E圖所示。在一些實施例中，第一磊晶層結構134也形成在源極/汲極開口122底部的未摻雜層結構130上方。第一磊晶層結構134可以包括應變材料（strained material）。應變材料可以藉由磊晶（epi）製程在預層結構132的側壁上生長，以形成第一磊晶層結構134。P型第一磊晶層結構134可以包括SiGe，並且N型第一磊晶層結構134可以包括SiP。。此外，應變材料的晶格常數可以不同於基板102和第二半導體層106的晶格常數。第一磊晶層結構134可以藉由磊晶生長步驟形成，例如金屬有機化學氣相沉積（metalorganic chemical vapor deposition, MOCVD）、金屬有機氣相磊晶（metalorganic vapor phase epitaxy, MOVPE）、電漿增強化學氣相沉積（plasma-enhanced chemical vapor deposition, PECVD）、遠程電漿增強化學氣相沉積（remote plasma-enhanced chemical vapor deposition, RP-CVD）、分子束磊晶（molecular beam epitaxy, MBE）、氫化物氣相磊晶（hydride vapor phase epitaxy, HVPE）、液體相磊晶（liquid phase epitaxy, LPE）、氯化物氣相磊晶（chloride vapor phase epitaxy, Cl-VPE）、或任何其他合適的方法。在一些實施例中，預層結構132藉由循環沉積及蝕刻製程形成，而第一磊晶層結構134藉由磊晶製程形成，無需任何蝕刻步驟。
在一些實施例中，由於（110）方向的磊晶生長速率大於（100）方向的磊晶生長速率，因此形成第一磊晶層結構134的橫向磊晶速率大於形成第一磊晶層結構134的垂直磊晶速率。因此，第一磊晶層結構134可以具有菱形形狀（diamond shape）。由於預層結構132較厚，因此可以在相鄰的第一磊晶層結構134的菱形形狀之間形成氣隙。
在一些實施例中，P型第一磊晶層結構134的摻雜劑濃度在約7E20 atoms/cm 3至約1E21 atoms/cm 3的範圍。在一些實施例中，N型第一磊晶層結構134的摻雜劑濃度在約1E21 atoms/cm 3至約3E21 atoms/cm 3的範圍。如果摻雜劑濃度過高，摻雜劑可能會向外擴散，導致閾值電壓變化，增加短通道效應，降低載子遷移率。如果摻雜劑濃度過低，所得裝置的寄生電阻可能會增加。在一些實施例中，第一磊晶層結構134的摻雜劑濃度大於預層結構132的摻雜劑濃度，並且預層結構132的摻雜劑濃度大於未摻雜層結構130的摻雜劑濃度。如此一來，可以防止摻雜劑向外擴散並且可以降低電阻。
接著，根據一些實施例，使相鄰的第一磊晶層結構134合併，並在內部間隔物126與第一磊晶層結構134之間形成氣隙136，如第2F圖所示。在一些實施例中，氣隙136形成在相鄰的預層結構132之間。在一些實施例中，第一磊晶層結構134在垂直方向上合併。在一些實施例中，相鄰的第一磊晶層結構134彼此接觸。在一些實施例中，內部間隔物126、預層結構132和第一磊晶層結構134暴露於氣隙136中。
在一些實施例中，第一磊晶層結構134也形成在源極/汲極開口122中的未摻雜層結構130上方。在一些實施例中，位於未摻雜層結構130上方的第一磊晶層結構134與位於預層結構132側壁上方之最底部的第一磊晶層結構134接觸，並且氣隙136形成在位於未摻雜層結構130上方的第一磊晶層結構134與位於預層結構132側壁上方之最底部的第一磊晶層結構134之間。
接著，根據一些實施例，在第一磊晶層結構134的頂表面和側壁上方形成第二磊晶層結構138，如第2G圖所示。在一些實施例中，第二磊晶層結構138形成在未摻雜層結構130上方，並填充奈米結構106之間的源極/汲極開口122。形成第二磊晶層結構138的製程可以與用於形成第一磊晶層結構134的製程相同或類似。為簡潔起見，這些製程的描述在此不再贅述。在一些實施例中，第二磊晶層結構138與內部間隔物126隔開。
P型第二磊晶層結構138可以包括SiGe，N型第二磊晶層結構138可以包括SiP。在一些實施例中，P型第二磊晶層結構138的摻雜劑濃度在約1E21 atoms/cm 3至約5E21 atoms/cm 3的範圍。在一些實施例中，N型第二磊晶層結構138的摻雜劑濃度在約3E21 atoms/cm 3至約8E21 atoms/cm 3的範圍。如果摻雜劑濃度大於5E21 atoms/cm 3，摻雜劑可能會向外擴散，導致閾值電壓變化，增加短通道效應，降低載子遷移率。如果摻雜劑濃度小於1E21 atoms/cm 3，則可能難以在第二磊晶層結構138上方形成接觸件結構。在一些實施例中，第二磊晶層結構138的摻雜劑濃度大於第一磊晶層結構134的摻雜劑濃度。第二磊晶層結構138的摻雜濃度越高，後續形成的接觸件結構越容易形成在第二磊晶層結構138上方。如此一來，可以防止摻雜劑向外擴散並降低電阻。能夠更容易地在第二磊晶層結構138上形成接觸件結構。
未摻雜層結構130、預層結構132、第一磊晶層結構134和第二磊晶層結構138可以被稱為源極/汲極磊晶結構139。在一些實施例中，氣隙136形成在內部間隔物126與源極/汲極磊晶結構139之間。氣隙136可以幫助減少摻雜劑從源極/汲極磊晶結構139向外擴散。由於額外摻雜劑擴散到內部間隔物126中，閾值電壓可能會改變。由於額外摻雜劑的量不均勻，裝置的閾值電壓可能會發生變化。此外，氣隙136可有助於降低寄生電容。因此，可以提高設備性能。
應該注意的是，雖然在第2A圖-第2H圖中，僅示出了在奈米結構106的一側上方的源極/汲極磊晶結構139，但源極/汲極磊晶結構139形成在奈米結構106的相對側上方。為簡潔起見，在第2A圖-第2H圖中省略了奈米結構106的另一側上方的源極/汲極磊晶結構139。
接著，根據一些實施例，在源極/汲極磊晶結構139上方形成蝕刻停止層145，如第2H圖所示。蝕刻停止層145可以包括氮化矽、氧化矽、氮氧化矽（SiON）、其他適用材料、或其組合。蝕刻停止層145可以藉由化學氣相沉積製程（例如，電漿增強化學氣相沉積（plasma enhanced chemical vapor deposition, PECVD）製程，或金屬有機化學氣相沉積（metalorganic chemical vapor deposition, MOCVD）製程）、原子層沉積（atomic layer deposition, ALD）製程（例如電漿增強原子層沉積（plasma enhanced atomic layer deposition, PEALD）製程）、物理氣相沉積（physical vapor deposition, PVD）製程（例如，真空蒸鍍製程或濺鍍製程）、其他適用的製程、或其組合而形成。
根據一些實施例，在形成蝕刻停止層145之後，在蝕刻停止層145上方形成層間介電質（inter-layer dielectric, ILD）結構147，如第2H圖所示。層間介電質結構147可以包括由多種介電材料製成的多膜層，例如氧化矽（SiO x，其中x可以是正整數）、碳氧化矽（SiCO y，其中y可以是正整數）、碳氮氧化矽（SiNCO z，其中z可以是正整數）、氮化矽、氮氧化矽、磷矽玻璃（phosphosilicate glass, PSG）、硼磷矽玻璃（borophosphosilicate glass, BPSG）、低介電常數介電材料、或其他適用的介電材料。低介電常數介電材料的例子包括但不限於氟化石英玻璃（fluorinated silica glass, FSG）、碳摻雜氧化矽、非晶氟化碳、聚對二甲苯（parylene）、雙苯並環丁烯（bis-benzocyclobutenes, BCB）、或聚醯亞胺。層間介電質結構147可以藉由化學氣相沉積（chemical vapor deposition, CVD）、旋塗、或其他適用製程形成。
之後，對層間介電質結構147執行平坦化製程直到露出偽閘極結構114的頂表面（未示出）。在平坦化製程之後，偽閘極結構114的頂表面可以與間隔層120及層間介電質結構147的頂表面大抵齊平。平坦化製程可以包括研磨製程、化學機械拋光（chemical mechanical polishing, CMP）製程、蝕刻製程、其他適用製程、或其組合。
接著，移除包括偽閘極介電層116和偽閘電極層118的偽閘極結構114（未示出）。因此，在鰭狀結構108上方的間隔層120之間形成溝槽，並且第二半導體層106從溝槽中露出。可以藉由乾式蝕刻製程或濕式蝕刻製程移除偽閘極結構114。
在形成溝槽之後，移除第一半導體層104以形成間隙（未示出）。移除製程可以包括選擇性蝕刻製程。選擇性蝕刻製程可以移除第一半導體層104，而大抵上不蝕刻第二半導體層106。根據一些實施例，第一半導體層104的選擇性移除釋放了作為奈米結構106的第二半導體層106，以用作半導體裝置結構10a的通道區。
移除第一半導體層104的選擇性蝕刻製程可以包括濕式蝕刻製程、乾式蝕刻製程、或其組合。選擇性蝕刻製程可以是無電漿乾式化學蝕刻製程。乾式化學蝕刻製程的蝕刻劑可包括自由基，例如HF、NF 3、NH 3、H 2、或其組合。
根據一些實施例，在形成間隙之後，圍繞奈米結構106形成閘極結構140，如第2H圖所示。圍繞奈米結構106的閘極結構140可以增強閘極控制能力。閘極結構140可以是多層結構。每個閘極結構140可以包括界面層141、高介電常數介電層142、功函數層144和閘電極層（未示出）。奈米結構106可以被界面層141包圍且直接接觸界面層141，並且界面層141可以被高介電常數介電層142包圍。此外，高介電常數介電層142可以被功函數層144包圍，並且功函數層144可以被閘電極層包圍。
界面層141可以由氧化矽製成，並且界面層141可以藉由熱氧化形成。高介電常數介電層142可以包括介電材料，例如HfO 2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁（HfO 2-Al 2O 3）合金、其他適用的高介電常數介電材料、或其組合。高介電常數介電層142可採用化學氣相沉積、原子層沉積、其他適用方法或其組合形成。
功函數層144可以由金屬材料製成，並且金屬材料可以包括N型功函數金屬或P型功函數金屬。N型功函數金屬可以包括鎢（W）、銅（Cu）、鈦（Ti）、銀（Ag）、鋁（Al）、鈦鋁合金（TiAl）、氮化鈦鋁（TiAlN）、碳化鉭（TaC）、碳氮化鉭（TaCN）、氮化矽鉭（TaSiN）、錳（Mn）、鋯（Zr）、或其組合。P型功函數金屬可以包括氮化鈦（TiN）、氮化鎢（WN）、氮化鉭（TaN）、釕（Ru）、或其組合。功函數層144可以藉由使用化學氣相沉積、原子層沉積、其他適用的方法或其組合來形成。
閘電極層可以由一層或多層導電材料製成，例如多晶矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、矽化鎳、矽化鈷、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他適用材料、或其組合。閘電極層可以藉由使用化學氣相沉積、原子層沉積、電鍍、其他可應用的方法、或其組合來形成。
接著，根據一些實施例，可以在源極/汲極磊晶結構139上方形成金屬半導體化合物層149，如第2H圖所示。金屬半導體化合物層149可以降低源極/汲極磊晶結構139與隨後在源極/汲極磊晶結構139上方形成的接觸件結構之間的接觸電阻。金屬半導體化合物層149可以由矽化鈦（TiSi 2），矽化鎳（NiSi）、矽化鈷（CoSi）或其他合適的低電阻材料製成。金屬半導體化合物層149可以先藉由在源極/汲極磊晶結構139上方形成金屬層，而在源極/汲極磊晶結構139上方形成。金屬層可以在退火製程中與源極/汲極磊晶結構139反應，並且可以產生金屬半導體化合物層149。之後，可以在蝕刻製程中移除未反應的金屬層，並且可以留下金屬半導體化合物層149。
接著，根據一些實施例，可以在源極/汲極開口122的底表面和側壁上方保形地形成阻障層151，如第2H圖所示。之後，可以回蝕阻障層151。阻障層151保留在源極/汲極開口122的底面上。可以在將導電材料填充至源極/汲極開口122中之前，形成阻障層151，以防止導電材料向外擴散。阻障層151也可以用作黏合或膠層。阻障層151的材料可以是TiN、Ti、其他適用的材料、或其組合。阻障層151可以藉由物理氣相沉積製程（physical vapor deposition process, PVD）（例如，蒸鍍或濺鍍）、原子層沉積製程（atomic layer deposition process, ALD）、電鍍製程、其他適用的製程、或其組合沉積阻障層151材料而形成。
之後，根據一些實施例，在源極/汲極磊晶結構139上方的源極/汲極開口122中形成接觸件結構146，如第2H圖所示。接觸件結構146可由金屬材料（例如，Co、Ni、W、Ti、Ta、Cu、Al、Ru、Mo、TiN、TaN及/或其組合）、金屬合金、多晶矽、其他適用的導電材料，或其組合形成。接觸件結構146可以藉由化學氣相沉積（chemical vapor deposition, CVD）製程、物理氣相沉積（physical vapor deposition, PVD）製程（例如，蒸鍍或濺鍍）、原子層沉積（atomic layer deposition, ALD）製程、電鍍製程、其他合適的製程、或其組合以沉積接觸件結構146的導電材料而形成，然後可選地執行諸如化學機械拋光（chemical mechanical polishing, CMP）製程或回蝕製程的平坦化製程以移除多餘的導電材料。在平坦化製程之後，接觸件結構146的頂表面可以與閘極結構140和間隔層120的頂表面齊平。
藉由在源極/汲極磊晶結構139與內部間隔物126之間形成氣隙136，可以減少摻雜劑從源極/汲極磊晶結構139向外擴散至內部間隔物126。氣隙136可以阻擋摻雜劑。摻雜劑從源極/汲極磊晶結構139向外擴散會影響閾值電壓。因此，可以改善短通道效應並且可以提高遷移率。此外，由於氣隙136的低介電常數值，電容可降低。可改善裝置性能，例如速度和功耗。
可以對本揭露的實施例進行許多變化及/或修改。可以不合併第一磊晶層結構134，而仍存在氣隙136。第3A圖-第3B圖係根據本揭露的一些實施例，繪示出形成半導體裝置結構10b的各階段的剖面圖。
在一些實施例中，第一磊晶層結構134沒有合併並且彼此分隔。在形成第二磊晶層結構138之後，氣隙136可以在內部間隔物126與第二磊晶層結構138之間形成並密封。因此，氣隙136可以幫助減少從源極/汲極磊晶結構139向外擴散的摻雜劑的量。在一些實施例中，內部間隔物126、預層結構132、第一磊晶層結構134和第二磊晶層結構138暴露於氣隙136中。
接著，根據一些實施例，在奈米結構106周圍形成包括界面層141、高介電常數介電層142和功函數層144的閘極結構140，如第3B圖所示。接觸件結構146可以形成在源極/汲極磊晶結構139上方。用於形成閘極結構140和接觸件結構146的製程和材料可以與先前實施例中用於形成閘極結構140及接觸件結構146的製程和材料相同或相似。為簡潔起見，這些製程的描述在此不再贅述。
藉由在源極/汲極磊晶結構139與內部間隔物126之間形成氣隙136，可以減少來摻雜劑從源極/汲極磊晶結構139的向外擴散。可以改善短通道效應並且可以提高遷移率。此外，由於氣隙136的低介電常數值，電容可降低。可改善裝置性能，例如速度和功耗。第一磊晶層結構134可以彼此分隔，並且氣隙136可以被第二磊晶層結構138密封。氣隙136可以大於如第2H圖所示的實施例中的氣隙136。
可以對本揭露的實施例進行許多變化及/或修改。預層結構132可以具有圓形（rounded）側壁，而第一磊晶層結構134仍然具有菱形形狀。第4A圖-第4D圖係根據本揭露的一些實施例，繪示出形成半導體裝置結構10c的各階段的剖面圖。
在一些實施例中，在每次循環中蝕刻持續時間在約20秒至約30秒的範圍。沉積及蝕刻溫度在約600°C至約700°C的範圍。在一些實施例中，由於形成預層結構132的蝕刻持續時間較短且蝕刻溫度較低，預層結構132可具有圓形側壁。例如，循環沉積及蝕刻製程的橫向蝕刻小於前述實施例中的橫向蝕刻。因此，預層結構132的側壁可以不存在尖角，並且預層結構132可以具有U形側壁。採用具有圓形側壁的預層結構132，隨後形成的第一磊晶層結構134可以更早地合併，並且可以更容易形成氣隙136。可以減少缺陷並且可以提高良率。
隨後，根據一些實施例，第一磊晶層結構134形成在具有圓形側壁的預層結構132的側壁上方，如第4B圖所示。在垂直方向和水平方向生長第一磊晶層結構134的磊晶生長速率可以不同，第一磊晶層結構134可以具有菱形形狀。在一些實施例中，相鄰的第一磊晶層結構134可以合併，並且在內部間隔物126與第一磊晶層結構134之間形成氣隙136。
接著，根據一些實施例，第二磊晶層結構138形成在第一磊晶層結構134的頂表面和側壁上方，如第4C圖所示。形成第二磊晶層結構138的製程和材料可以與前述實施例中用於形成第二磊晶層結構138的製程和材料相同或相似。為簡潔起見，這些製程的描述在此不再贅述。
接著，根據一些實施例，在奈米結構106周圍形成包括界面層141、高介電常數介電層142和功函數層144的閘極結構140，如第4D圖所示。接觸件結構146可以形成在源極/汲極磊晶結構139上方。用於形成閘極結構140和接觸件結構146的製程和材料可以與前述實施例中用於形成閘極結構140及接觸件結構146的製程和材料相同或相似。為簡潔起見，這些製程的描述在此不再贅述。
藉由在源極/汲極磊晶結構139與內部間隔物126之間形成氣隙136，可以減少來自源極/汲極磊晶結構139的摻雜劑向外擴散。可以改善短通道效應並且可以提高遷移率。此外，由於氣隙136的低介電常數值，電容可降低。可改善裝置性能，例如速度和功耗。預層結構132可以具有圓形側壁，而第一磊晶層結構134具有菱形形狀。氣隙136可以小於第2H圖所示實施例中的氣隙136。使用具有圓形側壁的預層結構132可能更容易形成氣隙136。可以減少缺陷並且可以提高產量。
可以對本揭露的實施例進行許多變化及/或修改。 內部間隔物126可以具有凸狀側壁。第5A圖-第5B圖係根據本揭露的一些實施例，繪示出形成半導體裝置結構10d的各階段的剖面圖。
在一些實施例中，由於內部間隔物126被部分修整，所以內部間隔物126可以具有凸狀（convex）側壁。氣隙136形成在內部間隔物126與源極/汲極磊晶結構139之間。氣隙136可以幫助減少從源極/汲極磊晶結構139向外擴散的摻雜劑的量。
接著，根據一些實施例，在奈米結構106周圍形成包括界面層141、高介電常數介電層142和功函數層144的閘極結構140。接觸件結構146可以形成在源極/汲極磊晶結構139上方。用於形成閘極結構140和接觸件結構146的製程和材料可以與前述實施例中用於形成閘極結構140及接觸件結構146的製程和材料相同或相似。為簡潔起見，這些製程的描述在此不再贅述。
藉由在源極/汲極磊晶結構139與內部間隔物126之間形成氣隙136，可以減少從源極/汲極磊晶結構139向外擴散的摻雜劑。可以改善短通道效應並且可以提高遷移率。此外，由於氣隙136的低介電常數值，電容可降低。可改善裝置性能，例如速度和功耗。氣隙136的大小可以藉由內部間隔物126的修整製程而改變，使得電容可以滿足設計需求。
可以對本揭露的實施例進行許多變化及/或修改。內部間隔物126可以被部分修整，並且具有與奈米結構106的側壁對齊的平坦側壁。第6A圖-第6B圖係根據本揭露的一些實施例，繪示出形成半導體裝置結構10e的各階段的剖面圖。
在一些實施例中，由於內部間隔物126被部分修整，內部間隔物126的側壁與奈米結構106的側壁垂直對齊，並且氣隙136形成在內部間隔物126與源極/汲極磊晶結構139之間。氣隙136可以幫助減少從源極/汲極磊晶結構139向外擴散的摻雜劑。
接著，根據一些實施例，在奈米結構106周圍形成包括界面層141、高介電常數介電層142和功函數層144的閘極結構140，如第6B圖所示。接觸件結構146可以形成在源極/汲極磊晶結構139上方。用於形成閘極結構140和接觸件結構146的製程和材料可以與前述實施例中用於形成閘極結構140及接觸件結構146的製程和材料相同或相似。為簡潔起見，這些製程的描述在此不再贅述。
藉由在源極/汲極磊晶結構139與內部間隔物126之間形成氣隙136，可以減少從源極/汲極磊晶結構139向外擴散的摻雜劑。可以改善短通道效應並且可以提高遷移率。此外，由於氣隙136的低介電常數值，電容可降低。可改善裝置性能，例如速度和功耗。內部間隔物126可以被部分修整併且具有基本上平坦的側壁，與奈米結構106的側壁垂直對齊。氣隙136的尺寸可以藉由內部間隔物126修整製程來修改，使得電容可以滿足設計要求。
如前所述，氣隙136形成在內部間隔物126與源極/汲極磊晶結構139之間。藉由在奈米結構106的側壁上方形成預層結構132，具有菱形形狀的相鄰第一磊晶層結構134可以合併，並且氣隙136可以形成在內部間隔物126與第一磊晶層結構134之間。在一些實施例中，如第3A圖所示，相鄰的第一磊晶層結構134不合併，氣隙136被第二磊晶層結構138密封。在一些實施例中，如第4A圖所示，預層結構132具有圓形側壁。在一些實施例中，如第5A圖所示，內部間隔物126具有凸狀側壁。在一些實施例中，如第6A圖所示，內部間隔物126被部分修整且具有平坦的側壁表面。
提供了半導體裝置結構及其形成方法的實施例。形成半導體裝置結構的方法可以包括在內部間隔物與源極/汲極磊晶結構之間形成氣隙。藉由氣隙，可以提高設備性能和功耗。
在一些事實例中，本案揭露了一種半導體裝置結構，包括：多個奈米結構，形成在基板上方；閘極結構，環繞奈米結構中的每一者；多個內部間隔物，鄰近閘極結構且與奈米結構交錯；以及源極/汲極磊晶結構，與奈米結構的多個側壁直接接觸，其中氣隙形成在內部間隔物中的一者與源極/汲極磊晶結構之間。
在一些事實例中，源極/汲極磊晶結構包括：多個磊晶部件，磊晶部件中的每一者與奈米結構中的一者的側壁直接接觸；以及第一磊晶層，設置在磊晶部件上方，其中磊晶部件中的每一者具有一菱形形狀。
在一些事實例中，磊晶部件與第一磊晶層包括摻雜劑，其中第一磊晶層的摻雜劑濃度高於磊晶部件的摻雜劑濃度，其中磊晶部件彼此分隔。
在一些事實例中，內部間隔物具有多個凸狀側壁（convex sidewalls）。
在一些事實例中，源極/汲極磊晶結構包括：第一磊晶層結構，設置在奈米結構的多個側壁上方；以及第二磊晶層結構，沿第一磊晶層結構的多個側壁設置，其中第二磊晶層結構與內部間隔物隔開。
在一些事實例中，半導體裝置結構更包括：底部磊晶部件，設置在源極/汲極磊晶結構與基板之間，其中底部磊晶部件大抵上未經摻雜。
在一些事實例中，其中底部磊晶部件與基板直接接觸。
在一些事實例中，本案還揭露了一種半導體裝置結構包括：鰭狀結構，設置在基板上方；多個奈米結構，設置在鰭狀結構上方；閘極結構，包繞奈米結構中的每一者；多個內部間隔物，與奈米結構交錯；多個預層（pre-layer）結構，與奈米結構的多個側壁直接接觸；以及第一磊晶層，設置在預層結構上方，並藉由預層結構與奈米結構的側壁隔開，其中氣隙垂直設置在預層結構中的相鄰兩者之間。
在一些事實例中，第一磊晶層具有菱形形狀。
在一些事實例中，其中第一磊晶層在氣隙上方合併。
在一些事實例中，更包括未摻雜磊晶層結構，設置在鰭狀結構旁的基板上，其中第一磊晶層的一部份藉由未摻雜磊晶層結構與基板隔開。
在一些事實例中，其中第一磊晶層與預層結構包括摻雜劑，其中第一磊晶層的摻雜劑濃度大於預層結構的摻雜劑濃度。
在一些事實例中，半導體裝置結構更包括：第二磊晶層，設置在第一磊晶層上方，其中第二磊晶層藉由第一磊晶層與預層結構隔開。
在一些事實例中，其中第一磊晶層的一部份在暴露於氣隙中。
本案更揭露了一種半導體裝置結構的形成方法，包括：藉由交替堆疊的多個第一半導體層與多個第二半導體層在基板上方形成鰭狀結構；在鰭狀結構中形成源極/汲極開口，以露出第一半導體層及第二半導體層的多個側壁；橫向蝕刻第一半導體層，以形成多個內部間隔物開口；在內部間隔物開口中形成多個內部間隔物；在第二半導體層的多個側壁上方形成多個預層結構；在預層結構的多個側壁上形成第一磊晶層，中形成預層結構包括複數次沉積循環及複數次蝕刻循環，使預層結構中的每一者沿垂直方向，藉由氣隙與預層結構中相鄰的一者隔開。
在一些事實例中，其中第一磊晶層在氣隙上合併，使第一磊晶層藉由氣隙與內部間隔物中的一者隔開。
在一些事實例中，其中第一磊晶層的一部份暴露於氣隙中。
在一些事實例中，其中第一磊晶層的沉積不包括任何蝕刻循環。
在一些事實例中，半導體裝置結構的形成方法，更包括：在形成預層結構之前，在源極/汲極開口中的基板上方沉積底部磊晶層，其中底部磊晶層大抵上無摻雜劑。
在一些事實例中，其中第一磊晶層與預層結構包括摻雜劑，其中第一磊晶層的摻雜劑濃度大於預層結構的摻雜劑濃度。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。
2:剖線 10a:半導體裝置結構 10b:半導體裝置結構 10c:半導體裝置結構 10d:半導體裝置結構 10e:半導體裝置結構 102:基板 104:第一半導體層 106:第二半導體層 108:鰭狀結構 110:襯層 112:隔離結構 114:偽閘極結構 116:閘極介電層 118:偽閘電極層 120:間隔層 122:源極/汲極開口 124:凹槽 126:內部間隔物 130:未摻雜層結構 132:預層結構 134:第一磊晶層結構 136:氣隙 138:第二磊晶層結構 139:源極/汲極磊晶結構 140:閘極結構 141:界面層 142:高介電常數介電層 144:功函數層 145:蝕刻停止層 146:接觸件結構 147:層間介電質結構 149:金屬半導體化合物層 151:阻障層
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1圖係根據本揭露的一些實施例，繪示出半導體裝置結構的透視圖。 第2A圖-第2H圖係根據本揭露的一些實施例，繪示出形成半導體裝置結構的各階段的剖面圖。 第3A圖-第3B圖係根據本揭露的一些實施例，繪示出形成半導體裝置結構的各階段的剖面圖。 第4A圖-第4D圖係根據本揭露的一些實施例，繪示出形成半導體裝置結構的各階段的剖面圖。 第5A圖-第5B圖係根據本揭露的一些實施例，繪示出形成半導體裝置結構的各階段的剖面圖。 第6A圖-第6B圖係根據本揭露的一些實施例，繪示出形成半導體裝置結構的各階段的剖面圖。
無
10a:半導體裝置結構
102:基板
106:第二半導體層
120:間隔層
126:內部間隔物
130:未摻雜層結構
132:預層結構
134:第一磊晶層結構
136:氣隙
138:第二磊晶層結構
139:源極/汲極磊晶結構
140:閘極結構
141:界面層
142:高介電常數介電層
144:功函數層
145:蝕刻停止層
146:接觸件結構
147:層間介電質結構
149:金屬半導體化合物層
151:阻障層

Claims (20)

  1. 一種半導體裝置結構，包括： 多個奈米結構，形成在一基板上方； 一閘極結構，環繞該些奈米結構中的每一者； 多個內部間隔物，鄰近該閘極結構且與該些奈米結構交錯；以及 一源極/汲極磊晶結構，與該些奈米結構的多個側壁直接接觸， 其中一氣隙形成在該些內部間隔物中的一者與該源極/汲極磊晶結構之間。
  2. 如請求項1之半導體裝置結構，其中該源極/汲極磊晶結構包括： 多個磊晶部件，該些磊晶部件中的每一者與該些奈米結構中的一者的一側壁直接接觸；以及 一第一磊晶層，設置在該些磊晶部件上方， 其中該些磊晶部件中的每一者具有一菱形形狀。
  3. 如請求項2之半導體裝置結構， 其中該些磊晶部件與該第一磊晶層包括一摻雜劑， 其中該第一磊晶層的摻雜劑濃度高於該些磊晶部件的摻雜劑濃度， 其中該些磊晶部件彼此分隔。
  4. 如請求項1之半導體裝置結構，其中該些內部間隔物具有多個凸狀側壁（convex sidewalls）。
  5. 如請求項1之半導體裝置結構，其中該源極/汲極磊晶結構包括： 一第一磊晶層結構，設置在該些奈米結構的多個側壁上方；以及 一第二磊晶層結構，沿該第一磊晶層結構的多個側壁設置， 其中該第二磊晶層結構與該些內部間隔物隔開。
  6. 如請求項1之半導體裝置結構，更包括： 一底部磊晶部件，設置在該源極/汲極磊晶結構與該基板之間， 其中該底部磊晶部件大抵上未經摻雜。
  7. 如請求項6之半導體裝置結構，其中該底部磊晶部件與該基板直接接觸。
  8. 一種半導體裝置結構，包括： 一鰭狀結構，設置在一基板上方； 多個奈米結構，設置在該鰭狀結構上方； 一閘極結構，包繞該些奈米結構中的每一者； 多個內部間隔物，與該些奈米結構交錯； 多個預層（pre-layer）結構，與該些奈米結構的多個側壁直接接觸；以及 一第一磊晶層，設置在該些預層結構上方，並藉由該些預層結構與該些奈米結構的該些側壁隔開， 其中一氣隙垂直設置在該些預層結構中的相鄰兩者之間。
  9. 如請求項8之半導體裝置結構，其中該第一磊晶層具有一菱形形狀。
  10. 如請求項8之半導體裝置結構，其中該第一磊晶層在該氣隙上方合併。
  11. 如請求項8之半導體裝置結構，更包括： 一未摻雜磊晶層結構，設置在該鰭狀結構旁的該基板上， 其中該第一磊晶層的一部份藉由該未摻雜磊晶層結構與該基板隔開。
  12. 如請求項11之半導體裝置結構， 其中該第一磊晶層與該些預層結構包括一摻雜劑， 其中該第一磊晶層的摻雜劑濃度大於該些預層結構的摻雜劑濃度。
  13. 如請求項11之半導體裝置結構，更包括： 一第二磊晶層，設置在該第一磊晶層上方，其中該第二磊晶層藉由該第一磊晶層與該些預層結構隔開。
  14. 如請求項8之半導體裝置結構，其中該第一磊晶層的一部份在暴露於該氣隙中。
  15. 一種半導體裝置結構的形成方法，包括： 藉由交替堆疊的多個第一半導體層與多個第二半導體層在一基板上方形成一鰭狀結構； 在該鰭狀結構中形成一源極/汲極開口，以露出該些第一半導體層及該些第二半導體層的多個側壁； 橫向蝕刻該些第一半導體層，以形成多個內部間隔物開口； 在該些內部間隔物開口中形成多個內部間隔物； 在該些第二半導體層的多個側壁上方形成多個預層結構； 在該些預層結構的多個側壁上形成一第一磊晶層， 其中形成該些預層結構包括複數次沉積循環及複數次蝕刻循環，使該些預層結構中的每一者沿一垂直方向，藉由一氣隙與該些預層結構中相鄰的一者隔開。
  16. 如請求項15之半導體裝置結構的形成方法，其中該第一磊晶層在該氣隙上合併，使該第一磊晶層藉由該氣隙與該些內部間隔物中的一者隔開。
  17. 如請求項15之半導體裝置結構的形成方法，其中該第一磊晶層的一部份暴露於該氣隙中。
  18. 如請求項15之半導體裝置結構的形成方法，其中該第一磊晶層的沉積不包括任何蝕刻循環。
  19. 如請求項15之半導體裝置結構的形成方法，更包括： 在形成該些預層結構之前，在源極/汲極開口中的該基板上方沉積一底部磊晶層， 其中該底部磊晶層大抵上無摻雜劑。
  20. 如請求項15之半導體裝置結構的形成方法， 其中該第一磊晶層與該些預層結構包括一摻雜劑， 其中該第一磊晶層的摻雜劑濃度大於該些預層結構的摻雜劑濃度。
TW111133983A 2021-10-19 2022-09-08 半導體裝置結構及其形成方法 TWI832413B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163257227P 2021-10-19 2021-10-19
US63/257,227 2021-10-19
US17/581,632 US20230123484A1 (en) 2021-10-19 2022-01-21 Semiconductor device structure and method for forming the same
US17/581,632 2022-01-21

Publications (2)

Publication Number Publication Date
TW202332046A true TW202332046A (zh) 2023-08-01
TWI832413B TWI832413B (zh) 2024-02-11

Family

ID=85769408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133983A TWI832413B (zh) 2021-10-19 2022-09-08 半導體裝置結構及其形成方法

Country Status (3)

Country Link
US (1) US20230123484A1 (zh)
CN (1) CN115881765A (zh)
TW (1) TWI832413B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177227B1 (en) * 2017-08-28 2019-01-08 Applied Materials, Inc. Method for fabricating junctions and spacers for horizontal gate all around devices
TWI697121B (zh) * 2018-01-23 2020-06-21 國立交通大學 三閘極場效電晶體
US11227956B2 (en) * 2019-12-30 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Nanosheet field-effect transistor device and method of forming

Also Published As

Publication number Publication date
TWI832413B (zh) 2024-02-11
CN115881765A (zh) 2023-03-31
US20230123484A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
KR102254863B1 (ko) 반도체 디바이스 구조체 및 이를 형성하기 위한 방법
US11791421B2 (en) Nanosheet field-effect transistor device and method of forming
US11145749B2 (en) Method of fabricating a semiconductor device
TWI794900B (zh) 形成半導體裝置的方法
US20240088294A1 (en) Method of manufacturing a semiconductor device and a semiconductor device
US20230282704A1 (en) Semiconductor device structure
US11908893B2 (en) Semiconductor device and method of forming the same
TWI832413B (zh) 半導體裝置結構及其形成方法
KR20220122445A (ko) 반도체 디바이스 및 방법
US11935954B2 (en) Semiconductor device structure and method for forming the same
US11417751B2 (en) Semiconductor device structure and method for forming the same
US20220367623A1 (en) Semiconductor device structure and method for forming the same
US11901442B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
US20230268390A1 (en) Semiconductor device structure and method for forming the same
TWI832404B (zh) 半導體結構及其形成方法
TWI831279B (zh) 半導體裝置及其形成方法
US11990374B2 (en) Method for forming sidewall spacers and semiconductor devices fabricated thereof
TWI760054B (zh) 電晶體及其形成方法
US11923360B2 (en) Semiconductor device and method for forming the same
US20230290824A1 (en) Semiconductor device structure and method for forming the same
US20230178600A1 (en) Semiconductor Device Structure and Method for Forming the Same
US20230009852A1 (en) Semiconductor devices and methods of manufacturing the same
TW202407884A (zh) 半導體結構及其製造方法
TW202335062A (zh) 金屬閘極鰭片電極結構及其形成方法