TW202328697A

TW202328697A - 毛刺檢測器

Info

Publication number: TW202328697A
Application number: TW112100819A
Authority: TW
Inventors: 王則堅
Original assignee: 聯發科技股份有限公司
Priority date: 2022-01-14
Filing date: 2023-01-09
Publication date: 2023-07-16
Also published as: EP4212888A1; TWI842330B; US20230228813A1

Abstract

本發明提出一種毛刺檢測器，包括第一邏輯電路、第二邏輯電路、第一電容器以及第二電容器。第一邏輯電路連接在電源電壓和接地電壓之間，並用於在第一節點處接收第一訊號以生成第二訊號至第二節點。第二邏輯電路連接在電源電壓和接地電壓之間，並用於在第二節點處接收第二訊號以產生第一訊號至第一節點。第一電容器的第一極耦接到電源電壓，以及，第一電容器的第二極耦接到第一節點。第二電容器的第一極耦接到接地電壓，以及，第二電容器的第二電極耦接到第二節點。

Description

毛刺檢測器

本公開實施例通常涉及檢測技術，以及更特別地，涉及具有高可靠性（high reliability）的毛刺檢測器。

黑客向芯片（chip）注入電源毛刺（power glitches）以中斷其運行，從而植入惡意軟件以獲得對芯片的控制。為了防止芯片不因電源毛刺等故障注入而遭到損壞，在芯片內部設計了一個或多個毛刺檢測器來檢測芯片是否出現電源毛刺，如果檢測到電源毛刺，則芯片可以採取適當的行動來避免被植入惡意軟件。然而，傳統的毛刺檢測器不能夠準確地檢測到毛刺（glitches）。

以下發明內容僅是說明性的，而無意於以任何方式進行限制。即，提供以下概述來介紹本文描述的新穎和非顯而易見的技術的概念，重點，益處和優點。選擇的實施方式在下面的詳細描述中進一步描述。因此，以下發明內容既不旨在標識所要求保護的主題的必要特徵，也不旨在用於確定所要求保護的主題的範圍。

本發明的目的在於提供一種毛刺檢測器，其能夠提高檢測毛刺的準確性。

第一方面，本發明提供了一種毛刺檢測器，包括：第一邏輯電路，耦接在電源電壓和接地電壓之間，用於在第一節點處接收第一訊號以產生第二訊號至第二節點；第二邏輯電路，耦接在該電源電壓和該接地電壓之間，用於在該第二節點處接收該第二訊號以產生該第一訊號至該第一節點；第一電容器，該第一電容器的第一極耦接該電源電壓，該第一電容器的第二極耦接該第一節點；以及，第二電容器，該第二電容器的第一極耦接該接地電壓，該第二電容器的第二極耦接該第二節點。

在一些實施例中，該毛刺檢測器還包括：警示訊號產生器，耦接該第一節點或該第二節點，用於根據該第一訊號的電壓電平或該第二訊號的電壓電平確定該電源電壓是否發生欠壓毛刺，以決定是否輸出警示訊號。

在一些實施例中，當該電源電壓未發生欠壓毛刺時，該第一訊號具有第一邏輯值，該第二訊號具有不同於該第一邏輯值的第二邏輯值；以及，在該電源電壓發生欠壓毛刺過後，該警示訊號產生器通過檢測該第一訊號是否改變為該第二邏輯值或檢測該第二訊號是否改變為該第一邏輯值來確定該電源電壓是否發生過欠壓毛刺。

在一些實施例中，該毛刺檢測器還包括：至少一個第一放電路徑，耦接該第一節點，用於選擇性地對該第一節點的電荷進行充/放電；以及，至少一個第二放電路徑，耦接該第二節點，用於選擇性地對該第二節點的電荷進行充/放電。

在一些實施例中，當該電源電壓發生欠壓毛刺時，該至少一個第一放電路徑對該第一節點的電荷進行充/放電，以及，該至少一個第二放電路徑對該第二節點的電荷進行充/放電。

在一些實施例中，該至少一個第一放電路徑包括第一P型電晶體和第一N型電晶體，該第一P型電晶體用於在該電源電壓和該第一節點之間選擇性地提供電流路徑，以及，該第一N型電晶體用於在該接地電壓和該第一節點之間選擇性地提供電流路徑。

在一些實施例中，該至少一個第二放電路徑包括第二P型電晶體和第二N型電晶體，該第二P型電晶體用於在該電源電壓和該第二節點之間選擇性地提供電流路徑，以及，該第二N型電晶體用於在該接地電壓和該第二節點之間選擇性地提供電流路徑。

在一些實施例中，該第一P型電晶體、該第一N型電晶體、該第二P型電晶體和該第二N型電晶體中的每一個是二極管式連接的電晶體。

在一些實施例中，該第一邏輯電路和該第二邏輯電路包括反相器、非且門，和/或，或非或門。

第二方面，本發明提供了一種毛刺檢測器，包括：第一邏輯電路，耦接在電源電壓和接地電壓之間，用於在第一節點處接收第一訊號以產生第二訊號至第二節點；第二邏輯電路，耦接在該電源電壓和該接地電壓之間，用於在該第二節點處接收該第二訊號以產生該第一訊號至該第一節點；至少一個第一放電路徑，耦接該第一節點，用於選擇性地對該第一節點的電荷進行充/放電；以及，至少一個第二放電路徑，耦接至該第二節點，用於選擇性地對該第二節點的電荷進行充/放電。

在一些實施例中，該第一邏輯電路和該第二邏輯電路包括反相器、非且門，和/或，非或門。

本發明內容是通過示例的方式提供的，並非旨在限定本發明。在下面的詳細描述中描述其它實施例和優點。本發明由申請專利範圍限定。

以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於…”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。

圖1A是根據本發明一實施例示出的毛刺檢測器（glitch detector）100的示意圖。如圖1A所示，毛刺檢測器（例如，鎖存器型毛刺檢測器）100包括鎖存器（latch），其中，鎖存器在節點N1和節點N2處分別產生訊號Vm和Vmb，本發明可以根據鎖存器的節點N1和/或節點N2處的訊號Vm和/或Vmb來判斷是否發生過電源毛刺，也就是說，鎖存器用於呈現指示電源毛刺的檢測結果。例如（請參見圖2），在出現電源毛刺之前，訊號Vm具有低電平，訊號Vmb具有高電平，而在發生電源毛刺（例如，毛刺使得電源電壓VDD降低至接地電壓VSS，如0V）時，訊號Vmb將降低，在訊號Vmb降低到接近Vm（即Vmb和Vm基本相同/相等）時，如果電源電壓VDD恢復正常，則反相器310和320正常工作，Vm將概率性地（例如，50%）變為高電平，相應地，若Vm為高電平，則Vmb為低電平，從而，在電源電壓VDD恢復正常時能夠根據訊號Vm和Vmb來獲知剛剛是否發生過電源毛刺。在一示例中，鎖存器包括兩個邏輯電路（例如，以鎖存器類型式連接的反相器110和120），在本實施例中，這兩個邏輯電路以反相器（非門，NOT gate）110和120為例進行示例描述，但本發明並不限於此。例如，如圖1B和圖1C所示，也可以通過非且門（NAND）、非或門（NOR）等邏輯電路來實現鎖存器，在圖1B和圖1C的示例中，可以理解地，訊號SET和RESET為復位/置位訊號。在圖1A的示例實施例中，反相器110和反相器120中的每一個可以通過使用連接在電源電壓（supply voltage，亦可描述為“供電電壓”）VDD和接地電壓（ground voltage）VSS之間的P型電晶體和N型電晶體來實現，反相器110用於（is configured to，亦可描述為“被配置為”）接收節點N1處的訊號Vm以在節點N2處產生訊號Vmb，反相器120用於接收節點N2處的訊號Vmb以在節點N1處產生訊號Vm。此外，毛刺檢測器100還包括多個（例如，圖1A中示出“四個”）放電路徑（discharging path），以及，放電路徑可以通過使用（例如，二極管式接法的，即電晶體的控制端（如閘極端）和源極端耦接在一起）P型電晶體MP1、MP2和（例如，二極管式接法的）N型電晶體MN1和MN2來實現，其中，P型電晶體MP1用於在電源電壓VDD與節點N1之間選擇性地提供電流路徑（current path，亦可描述為“電流通路”），P型電晶體MP2用於在電源電壓VDD與節點N2之間選擇性地提供電流路徑，N型電晶體MN1用於在節點N1與接地電壓之間選擇性地提供電流路徑，以及，N型電晶體MN2用於在節點N2與接地電壓之間選擇性地提供電流路徑。例如，在正常情形中（例如，電源電壓和接地電壓上未發生電源毛刺時），電晶體MP1、MP2、MN1和MN2是斷開的，且這些電晶體內的寄生二極管（亦可描述為“體二極管”）也是未導通的，從而電晶體MP1、MP2、MN1和MN2未在相應的節點之間提供電流路徑。當電源電壓VDD和/或接地電壓VSS處發生電源毛刺時（例如，電源電壓VDD處發生欠壓毛刺使得電源電壓VDD下降，特別地，例如下降到低於接通電晶體的閾值電壓Vth及以下），此時，一方面，節點N2處的訊號Vmb的電壓由於鎖存器中寄生二極管的作用（例如，反相器內電晶體的寄生二極管/體二極管）而降低，另一方面，節點N2處的訊號Vmb的電壓還由於P型電晶體MP2的汲極（drain）至源極（source）之間的寄生二極管/體二極管的作用而形成從第二節點至電源電壓VDD的放電路徑/電流路徑/電流通路，使得第二節點N2的電壓被更快地降低（從圖2示出的曲線圖可以看出：在具有MP1/MP2/MN1/MN2的實施例中，在電源電壓VDD上出現欠壓毛刺時，訊號Vmb的電壓下降速度更快），即能夠以更短的時間達到與Vm基本相同的電位，從而復位時間更短，進而能夠更加準確地檢測到毛刺的發生。應當說明的是，本發明並不限於檢測電源電壓VDD上的電源毛刺，還可以用於檢測接地電壓VSS上出現的毛刺（例如，使得接地電壓VSS的電壓上升的毛刺），在一些情形中，毛刺甚至會使得接地電壓VSS的電位高於電源電壓VDD的電位，或者是欠壓毛刺使得電源電壓VDD下降很多甚至下降到低於接地電壓VSS。可以理解地，如圖2所示，一開始Vm=0，因此，VDD與Vm之間的寄生電容有VDD的電壓，Vm與VSS的寄生電容的電壓為0；當出現毛刺使得VSS高於VDD時，Cvdd-vm（VDD與Vm之間的寄生電容）的電壓會減小，Cvss-Vm（Vm與VSS的寄生電容）的電壓會增加，從而，電壓增加可表現為充電，電壓減小可表現為放電。例如，在一些實施例中，當電源電壓VDD處發生電源毛刺使得電源電壓VDD降低和/或接地電壓VSS處發生毛刺使得接地電壓VSS上升時（例如，這些毛刺使得電源電壓VDD處的電壓電平低於接地電壓VSS的電壓電平時），一方面，節點N2處的訊號Vmb的電壓由於鎖存器中寄生二極管的作用（例如，反相器內電晶體的寄生二極管/體二極管）而降低，另一方面，節點N2處的訊號Vmb的電壓還由於P型電晶體MP2的汲極至源極之間的寄生二極管/體二極管而被更快地降低，而且由於毛刺的原因使得接地電壓VSS的電壓電平高於電源電壓VDD的電壓電平，從而，電晶體MP2導通（此時，電晶體MP2與節點N2連接的端子的電壓高於其控制端的電壓，從而，MP2導通，即電晶體MP2呈現為導通電阻），因此節點N2處的訊號Vmb的電壓能夠被更快地降低；與此同時，由於此時毛刺使得接地電壓VSS的電壓高於電源電壓VDD的電壓，從而電晶體MN2導通（即電晶體MN2呈現為導通電阻），進而形成從接地電壓VSS經由第二節點N2至電源電壓VDD的放電路徑，使得第二節點N2的訊號Vmb能夠被更快地接近第一節點N1的訊號Vm；類似地，由於毛刺使得接地電壓VSS的電壓高於電源電壓VDD的電壓，從而，電晶體MN1和MP1均被導通，即形成接地電壓VSS經由第一節點N1至電源電壓VDD的電流路徑，最終，Vm和Vmb將達到基本相同的電位。由此可見，電晶體MP1/MP2/MN1/MN2在電路操作中會根據電路的實際電壓情況而表現為是斷開還是提供電流路徑（例如，電晶體內的寄生二極管接通和/或電晶體導通），即能夠自主地選擇性提供電流路徑，而無需控制訊號和/或控制電路進行額外地控制就能夠縮短復位時間，以能夠更加準確地檢測毛刺。例如，在沒有電源毛刺發生時，電流路徑是不接通的；在出現電源毛刺時，至少一條電流路徑（如MP2所處的電流路徑）被自動接通，例如，在出現電源毛刺但電源電壓VDD的電位仍高於接地電壓VSS的示例中，MP2所處的電流路徑被自動接通（例如，經由MP2內的寄生二極管形成節點N2至電源電壓VDD的電流通路），再例如，在出現電源毛刺但接地電壓VSS的電位變得高於電源電壓VDD的示例中，MP1、MP2、MN1、MN2所處的電流路徑均自動接通。因此，在本發明實施例中，如圖1A所示的二極管式接法的電晶體MP1、MN1和MP2、MN2能夠給節點N1和N2選擇性地提供電流路徑/電流通路，即能夠選擇性地對節點N1和N2進行充/放電。應當說明的是，本發明實施例並不應當受限於圖中所示的四個放電路徑，例如，在一些實施例中可以僅包括P型電晶體MP2，在另一些實施例中可以包括P型電晶體MP2及N型電晶體MN2等。

毛刺檢測器100用於根據訊號Vm或訊號Vmb的電壓電平（voltage level，亦可描述為“電壓位準”）來檢測欠壓毛刺（under-voltage glitches），即，使得電源電壓VDD下降的毛刺，例如，使得電源電壓VDD低於使電晶體導通的閾值電壓Vth（亦可描述為“電晶體的閾值電壓Vth”）的電源毛刺。特別地，當電源電壓VDD具有正常（normal）電壓電平（即，邏輯值“1”）時（即電源電壓VDD上不存在毛刺時），訊號Vm被控制為具有低電壓電平（即，邏輯值“0”），而訊號Vmb被控制為具有高電壓電平（即，邏輯值“1”）。然後，當毛刺檢測器100遭遇（suffer，亦可描述為“出現”、“遭受”、“遭遇”等）欠壓毛刺時（例如，電源電壓VDD發生毛刺使得電源電壓下降時），訊號Vmb的電壓電平將下降。最後，當電源電壓VDD回到原始（original）的電壓電平（即，正常情況下的正常電壓電平，邏輯值“1”）時，訊號Vm有一定的機率（例如，50％）為高電壓電平。因此，一旦訊號Vm具有高電壓電平，毛刺檢測器100就能夠確定出芯片發生欠壓毛刺，可選地，能夠進一步觸發警示訊號發生器（warning signal generator）130，以通知處理電路電源電壓VDD發生欠壓毛刺，進而便於處理電路採取一些適當的行動（action）。在警示訊號產生器130通知處理電路後，復位電路（reset circuit，未示出）能夠分別控制訊號Vm與Vmb具有低電壓電平與高電壓電平，以確定下一次的欠壓毛刺。

在另一實施例中，警示訊號產生器130可連接至節點N2，當訊號Vmb變為邏輯值“0”後，警示訊號產生器130被觸發以輸出警示訊號。此替代設計應落入本發明的範圍內。可以理解地，當電源電壓VDD因電源毛刺而下降到邏輯值“0”時，理想情況下，訊號Vmb將變為邏輯值“0”（即與Vm的電壓相同），此時，由於毛刺使得電源電壓VDD為邏輯值0，通常，警示訊號產生器130在毛刺存在的持續時間段內也無法正常工作，因此，等到毛刺消除後（即電源電壓VDD恢復正常時，或者描述為“在電源電壓發生毛刺過後”），警示訊號產生器130才能夠根據訊號Vm和/或Vmb獲知剛剛是否已發生過毛刺。例如，如果檢測到訊號Vm為高電平和/或檢測到Vmb為低電平則可以認為發生了毛刺。

傳統的毛刺檢測器檢測毛刺的準確性不高，例如，不能夠檢測短毛刺（short glitches，即持續時間較短的毛刺，例如，納秒（10 ^-9S）級別的毛刺）。為了解決這個問題，在毛刺檢測器100中使用P型電晶體MP1、MP2和N型電晶體MN1、MN2，以使得第二節點與第一節點的電壓能夠更快地接近於相同，即減少響應欠壓毛刺的復位時間（reset time），使得毛刺檢測器100能夠檢測到短毛刺。特別地，參見圖2，如果毛刺檢測器100不具有P型電晶體MP1、MP2和N型電晶體MN1、MN2，則在電源電壓VDD發生欠壓毛刺時，毛刺檢測器100需要更長的復位時間來使訊號Vmb的電壓電平接近/基本等於訊號Vm的電壓電平（假設電源電壓VDD下降到接地電壓），然後，當電源電壓VDD恢復到原始電壓電平時，訊號Vm能夠具有一定的機率（例如，50％）表現為高電壓電平。另一方面，如果毛刺檢測器100具有P型電晶體MP1、MP2和N型電晶體MN1、MN2（這些電晶體用於在毛刺出現（如電源電壓VDD發生欠壓毛刺）時選擇性地對節點N1、N2的電荷進行充/放電，或者描述為“選擇性地形成經由節點N1、N2的電流通路”），只需要短的復位時間就可以使訊號Vmb的電壓電平接近訊號Vm的電壓電平。因此，毛刺檢測器100能夠檢測短毛刺，從而提高了檢測毛刺的準確性。

圖3是根據本發明一實施例示出的毛刺檢測器300的示意圖。如圖3所示，毛刺檢測器300包括鎖存器，鎖存器包括兩個邏輯電路（例如，鎖存器型連接的兩個反相器），在本實施例中，兩個邏輯電路為反相器310和320。反相器310和反相器320中的每一個可以通過使用連接在電源電壓VDD和接地電壓之間的P型電晶體和N型電晶體來實現，反相器310用於在節點N1處接收訊號Vm以在節點N2處產生訊號Vmb，反相器320用於在節點N2處接收訊號Vmb以在節點N1處產生訊號Vm。此外，毛刺檢測器300還包括電容器（capacitor）C1和C2。電容器C1耦接在電源電壓VDD與節點N1之間，即電容器C1的一極（one electrode，亦可描述為“一端”）耦接電源電壓VDD，電容器C1的另一極（另一端）耦接節點N1。電容器C2耦接在節點N2與接地電壓之間，即電容器C2的一極耦接接地電壓，電容器C2的另一極耦接節點N2，其中，電容器C1和C2被刻意（intentionally）設置在毛刺檢測器300中，即電容器C1和C2不是寄生電容（parasitic capacitance）。

在一示例實施例中，毛刺檢測器300用於根據訊號Vm或訊號Vmb的電壓電平來檢測欠壓毛刺。特別地，當電源電壓VDD具有正常電壓電平時（例如，在未出現毛刺的正常情形中），訊號Vm被控制為具有低電壓電平（即，邏輯值“0”），而訊號Vmb被控制為具有高電壓電平（即，邏輯值“1”）。然後，當毛刺檢測器300發生欠壓毛刺時（例如，電源電壓VDD處發生欠壓毛刺），訊號Vmb將下降到接近電源電壓VDD的電壓電平（在電源電壓VDD處發生毛刺的情形中）。最後，當電源電壓VDD回到原始電壓電平時，訊號Vm將具有高電壓電平，而訊號Vmb具有低電壓電平。因此，一旦訊號Vm具有高電壓電平，毛刺檢測器300就能夠確定出芯片發生欠壓毛刺並觸發警示訊號發生器330以通知處理電路電源電壓VDD發生欠壓毛刺。在警示訊號產生器330通知處理電路後，復位電路（未示出）能夠分別控制訊號Vm與Vmb具有低電壓電平與高電壓電平，以確定下一次的欠壓毛刺。

在另一實施例中，警示訊號產生器330可連接至節點N2，當訊號Vmb變為邏輯值“0”後，警示訊號產生器330被觸發以輸出警示訊號。此替代設計應落入本發明的範圍內。

如本發明背景中所描述的，傳統的毛刺檢測器在電源毛刺發生時並不總是輸出警示訊號，即訊號Vm在欠壓毛刺過後可能仍然具有低電壓電平，即檢測電源毛刺的準確性不高。在本發明實施例中，若欠壓毛刺使得電源電壓低於VDD/2，例如，更特別地，只要欠壓毛刺使得電源電壓低於反相器310/320中電晶體的閾值電壓（即，該反相器不能夠正常工作，也就是說，該欠壓毛刺會改變反相器輸出的邏輯值），電容器C1和C2就能夠確保訊號Vm在該欠壓毛刺過後始終具有高電壓電平。特別地，參見圖4，最初，電源電壓VDD為正常電平（例如，1V，應當說明的是，1V僅為示例描述，本發明並不限於此），訊號Vm為低電壓電平（例如，VSS，0V），訊號Vmb為高電壓電平（例如，1V），此時，電容器C1和C2中的每一個的跨電壓（cross voltage）約為VDD（如1V）。當電源電壓VDD發生欠壓毛刺時，例如，電源電壓下降至（1/3）*VDD（例如，0.3V），訊號Vmb的電壓電平也因反相器310內的P型電晶體的緣故而下降至（1/3）*VDD（例如，0.3V）。此時，電容器C1和C2中的每一個的跨電壓約為（1/3）*VDD（例如，0.3V）。然後，當電源電壓VDD恢復到原始電壓電平（例如，1V）時，由於電容器兩端的電壓不能突然改變，即電源電壓VDD從降低的電壓（例如，（1/3）*VDD，如0.3V）恢復至正常電壓（例如，VDD，如1V）時，電容器C1兩端的跨電壓為（1/3）*VDD（例如，0.3V），因此，電容器C1將訊號Vm拉高（例如，從0V拉高至VDD減電容器C1兩端的跨壓），使得訊號Vm的電壓電平約為（2/3）*VDD（例如，VDD-（1/3）*VDD），此時，訊號Vmb的電壓電平仍然是（1/3）*VDD。另外，在電源電壓VDD恢復正常時（反相器310與320能夠正常工作），由於訊號Vm的電壓電平高於訊號Vmb的電壓電平，反相器310與320形成正反饋迴路，因此，當電源電壓VDD恢復到原始電壓電平時，訊號Vm會被拉高（例如，拉高至接近電源電壓VDD）而訊號Vmb會被拉低（例如，拉低至接近接地電壓VSS）。即，在欠壓毛刺消失/消除（disappear）後，訊號Vm等於邏輯值“1”，而訊號Vmb等於邏輯值“0”。但是，在沒有電容器C1和C2的情形中，在發生毛刺且電源電壓VDD恢復正常前，訊號Vm的電壓電平為低電壓電平（例如，VSS，0V），訊號Vmb的電壓電平為（1/3）*VDD（例如，0.3V），當電源電壓VDD恢復正常時，由於，反相器310和320構成正反饋結構，因此，訊號Vm和Vmb中的電位較高者迅速接近電源電壓VDD，另一者則接近接地電壓VSS，也就是說，在電源電壓VDD恢復正常時，訊號Vmb為高電壓電平（例如，VDD），訊號Vm為低電壓電平（例如，VSS），從而通過訊號Vmb和Vm無法檢測到毛刺的發生。由此可見，通過刻意設置電容器C1和C2能夠準確地檢測到電源電壓VDD處出現的毛刺，即提高了檢測毛刺的準確性，而且，相較於不具有電容器C1和C2的方案也能夠更加準確地檢測到短毛刺。

參照圖3和圖4所示的實施例，當電源電壓VDD發生重要的（meaningful）欠壓毛刺（例如，使得電源電壓VDD低於閾值電壓Vth的毛刺）時，訊號Vm將會一直為高電壓電平，以觸發警示訊號產生器330通知處理電路，從而，毛刺檢測器300將不會遺漏任何重要的欠壓毛刺，進而提高了可靠性。

在替代實施例中，圖1A所示的毛刺檢測器100與圖3所示的毛刺檢測器300可以被組合，以便毛刺檢測器能夠檢測較短的毛刺且不會遺漏任何重要的電源毛刺。也就是說，毛刺檢測器100可以被修改為：添加圖3中所示的電容器C1和C2；或者，毛刺檢測器300可以被修改為：添加圖1A所示的電晶體MP1、MP2、MN1和MN2。圖5是根據本發明一實施例示出的毛刺檢測器500的示意圖。如圖5所示，毛刺檢測器500包括鎖存器，例如，兩個鎖存型連接的邏輯電路，在本實施例中，這兩個邏輯電路為反相器510和520。反相器510和反相器520中的每一個可以通過連接在電源電壓VDD和接地電壓之間的P型電晶體和N型電晶體來實現，反相器510用於在節點N1處接收訊號Vm以在節點N2產生訊號Vmb，反相器520用於在節點N2處接收訊號Vmb以在節點N1處產生訊號Vm。此外，毛刺檢測器500還包括四個放電路徑，以及，這些放電路徑通過使用P型電晶體MP1、MP2和N型電晶體MN1、MN2來實現，其中，P型電晶體MP1用於在電源電壓VDD和節點N1之間選擇性地提供電流路徑，P型電晶體MP2用於在電源電壓VDD和節點N2之間選擇性地提供電流路徑，N型電晶體MN1用於在節點N1和接地電壓之間選擇性地提供電流路徑，以及，N型電晶體MN2用於在節點N2和接地電壓之間選擇性地提供電流路徑。毛刺檢測器500還包括電容器C1和C2。電容器C1耦接在電源電壓VDD與節點N1之間，以及，電容器C2耦接在節點N2與接地電壓之間，其中，電容器C1與C2被有意設置於毛刺檢測器500中，即電容器C1和C2不是寄生電容。毛刺檢測器500還可以包括警示訊號產生器530，其中，當訊號Vm從低電壓電平變至高電壓電平時，警示訊號產生器530將輸出一警示訊號。類似的描述請參考圖1A和圖3所示的實施例，為簡潔起見，此處不再對相同部分進行贅述。

在本實施例中，P型電晶體MP1、MP2和N型電晶體MN1、MN2中的一部分或全部用於在毛刺（如欠壓毛刺）發生時對節點N1、N2的電荷進行充/放電，以及，電容器C1、C2用於在毛刺（如欠壓毛刺）消失時拉高訊號Vm以及拉低訊號Vmb。因此，毛刺檢測器500能夠檢測到短毛刺，以及，檢測毛刺的準確性提高而不會遺漏任何重要的欠壓毛刺。

在申請專利範圍中使用諸如“第一”，“第二”，“第三”等序數術語來修改申請專利要素，其本身並不表示一個申請專利要素相對於另一個申請專利要素的任何優先權、優先級或順序，或執行方法動作的時間順序，但僅用作標記，以使用序數詞來區分具有相同名稱的一個申請專利要素與具有相同名稱的另一個元素要素。

雖然已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100,300,500:毛刺檢測器 110,120,310,320,510,520:反相器 130,330,530:警示訊號發生器 VDD:電源電壓 MP1,MP2:P型電晶體 MN1,MN2:N型電晶體 N1,N2:節點 C1,C2:電容器

附圖（其中，相同的數字表示相同的組件）示出了本發明實施例。包括的附圖用以提供對本公開實施例的進一步理解，以及，附圖被併入並構成本公開實施例的一部分。附圖示出了本公開實施例的實施方式，並且與說明書一起用於解釋本公開實施例的原理。可以理解的是，附圖不一定按比例繪製，因為可以示出一些部件與實際實施中的尺寸不成比例以清楚地說明本公開實施例的概念。圖1A是根據本發明一實施例示出的毛刺檢測器的示意圖。圖1B是根據本發明一實施例示出的毛刺檢測器的示意圖。圖1C是根據本發明一實施例示出的毛刺檢測器的示意圖。圖2示出了在欠壓毛刺發生時毛刺檢測器的放電路徑能夠縮短復位時間。圖3是根據本發明一實施例示出的毛刺檢測器的示意圖。圖4根據本發明一實施例示出了在欠壓毛刺之後電容器能夠拉高訊號Vm並拉低訊號Vmb。圖5是根據本發明一實施例示出的毛刺檢測器的示意圖。在下面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的是，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例或不同實施例中披露的不同特徵可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。

100:毛刺檢測器

110,120:反相器

130:警示訊號發生器

VDD:電源電壓

MP1,MP2:P型電晶體

MN1,MN2:N型電晶體

N1,N2:節點

Claims

一種毛刺檢測器，包括：第一邏輯電路，耦接在電源電壓和接地電壓之間，用於在第一節點處接收第一訊號以產生第二訊號至第二節點；第二邏輯電路，耦接在該電源電壓和該接地電壓之間，用於在該第二節點處接收該第二訊號以產生該第一訊號至該第一節點；第一電容器，該第一電容器的第一極耦接該電源電壓，該第一電容器的第二極耦接該第一節點；以及，第二電容器，該第二電容器的第一極耦接該接地電壓，該第二電容器的第二極耦接該第二節點。
如請求項1所述之毛刺檢測器，其中，該毛刺檢測器還包括：警示訊號產生器，耦接該第一節點或該第二節點，用於根據該第一訊號的電壓電平或該第二訊號的電壓電平確定該電源電壓是否發生欠壓毛刺，以決定是否輸出警示訊號。
如請求項2所述之毛刺檢測器，其中，當該電源電壓未發生欠壓毛刺時，該第一訊號具有第一邏輯值，該第二訊號具有不同於該第一邏輯值的第二邏輯值；以及，在該電源電壓發生欠壓毛刺過後，該警示訊號產生器通過檢測該第一訊號是否改變為該第二邏輯值或檢測該第二訊號是否改變為該第一邏輯值來確定該電源電壓是否發生過欠壓毛刺。
如請求項1所述之毛刺檢測器，其中，該毛刺檢測器還包括：至少一個第一放電路徑，耦接該第一節點，用於選擇性地對該第一節點的電荷進行充/放電；以及，至少一個第二放電路徑，耦接該第二節點，用於選擇性地對該第二節點的電荷進行充/放電。
如請求項4所述之毛刺檢測器，其中，當該電源電壓發生欠壓毛刺時，該至少一個第一放電路徑對該第一節點的電荷進行充/放電，以及，該至少一個第二放電路徑對該第二節點的電荷進行充/放電。
如請求項4所述之毛刺檢測器，其中，該至少一個第一放電路徑包括第一P型電晶體和第一N型電晶體，該第一P型電晶體用於在該電源電壓和該第一節點之間選擇性地提供電流路徑，以及，該第一N型電晶體用於在該接地電壓和該第一節點之間選擇性地提供電流路徑。
如請求項6所述之毛刺檢測器，其中，該至少一個第二放電路徑包括第二P型電晶體和第二N型電晶體，該第二P型電晶體用於在該電源電壓和該第二節點之間選擇性地提供電流路徑，以及，該第二N型電晶體用於在該接地電壓和該第二節點之間選擇性地提供電流路徑。
如請求項7所述之毛刺檢測器，其中，該第一P型電晶體、該第一N型電晶體、該第二P型電晶體和該第二N型電晶體中的每一個是二極管式連接的電晶體。
如請求項1所述之毛刺檢測器，其中，該第一邏輯電路和該第二邏輯電路包括反相器、非且門或非或門。
一種毛刺檢測器，包括：第一邏輯電路，耦接在電源電壓和接地電壓之間，用於在第一節點處接收第一訊號以產生第二訊號至第二節點；第二邏輯電路，耦接在該電源電壓和該接地電壓之間，用於在該第二節點處接收該第二訊號以產生該第一訊號至該第一節點；至少一個第一放電路徑，耦接該第一節點，用於選擇性地對該第一節點的電荷進行充/放電；以及，至少一個第二放電路徑，耦接至該第二節點，用於選擇性地對該第二節點的電荷進行充/放電。
如請求項10所述之毛刺檢測器，其中，該毛刺檢測器還包括：警示訊號產生器，耦接該第一節點或該第二節點，用於根據該第一訊號的電壓電平或該第二訊號的電壓電平確定該電源電壓是否發生欠壓毛刺，以決定是否輸出警示訊號。
如請求項11所述之毛刺檢測器，其中，當該電源電壓未發生欠壓毛刺時，該第一訊號具有第一邏輯值，該第二訊號具有不同於該第一邏輯值的第二邏輯值；以及，在該電源電壓發生欠壓毛刺過後，該警示訊號產生器通過檢測該第一訊號是否改變為該第二邏輯值或檢測該第二訊號是否改變為該第一邏輯值來確定該電源電壓是否發生過欠壓毛刺。
如請求項10所述之毛刺檢測器，其中，當該電源電壓發生欠壓毛刺時，該至少一個第一放電路徑對該第一節點的電荷進行充/放電，以及，該至少一個第二放電路徑對該第二節點的電荷進行充/放電。
如請求項10所述之毛刺檢測器，其中，該至少一個第一放電路徑包括第一P型電晶體和第一N型電晶體，該第一P型電晶體用於在該電源電壓和該第一節點之間選擇性地提供電流路徑，以及，該第一N型電晶體用於在該接地電壓和該第一節點之間選擇性地提供電流路徑。
如請求項14所述之毛刺檢測器，其中，該至少一個第二放電路徑包括第二P型電晶體和第二N型電晶體，該第二P型電晶體用於在該電源電壓和該第二節點之間選擇性地提供電流路徑，以及，該第二N型電晶體用於在該接地電壓和該第二節點之間選擇性地提供電流路徑。
如請求項15所述之毛刺檢測器，其中，該第一P型電晶體、該第一N型電晶體、該第二P型電晶體和該第二N型電晶體中的每一個是二極管式連接的電晶體。
如請求項10所述之毛刺檢測器，其中，該第一邏輯電路和該第二邏輯電路包括反相器、非且門，和/或，非或門。