TW202324428A - 寄存器 - Google Patents

寄存器 Download PDF

Info

Publication number
TW202324428A
TW202324428A TW111145867A TW111145867A TW202324428A TW 202324428 A TW202324428 A TW 202324428A TW 111145867 A TW111145867 A TW 111145867A TW 111145867 A TW111145867 A TW 111145867A TW 202324428 A TW202324428 A TW 202324428A
Authority
TW
Taiwan
Prior art keywords
node
coupled
terminal
inverter
transmission gate
Prior art date
Application number
TW111145867A
Other languages
English (en)
Other versions
TWI858442B (zh
Inventor
徐維旻
楊任航
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202324428A publication Critical patent/TW202324428A/zh
Application granted granted Critical
Publication of TWI858442B publication Critical patent/TWI858442B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

本發明公開一種寄存器，包括：主從觸發器，由第一電源電壓供電；氣球鎖存器，由第二電源電壓供電，其中該第二電源電壓獨立於該第一電源電壓；以及電平轉換器，提供該主從觸發器和該氣球鎖存器之間的電壓轉換；其中，在該主從觸發器中儲存有資料，並且當該第一電源電壓禁用時，該氣球鎖存器配置為暫時保留該資料。

Description

寄存器
本發明涉及電學技術領域，尤其涉及一種寄存器。
具有傳統設計的寄存器（register）中的所有鎖存器（latch）由相同的電源（power source）供電。 如果電源關閉（或接通），寄存器將無法保留（retain）資料。 然而，傳統寄存器的功耗可能太高。 因此，需要提出一種新穎的方案來解決現有技術或傳統設計的問題。
有鑑於此，本發明提供一種具有資料保留（data retention）的寄存器，以解決上述問題。
根據本發明的第一方面，公開一種寄存器，包括： 主從觸發器，由第一電源電壓供電； 氣球鎖存器，由第二電源電壓供電，其中該第二電源電壓獨立於該第一電源電壓；以及 電平轉換器，提供該主從觸發器和該氣球鎖存器之間的電壓轉換； 其中，在該主從觸發器中儲存有資料，並且當該第一電源電壓禁用時，該氣球鎖存器配置為暫時保留該資料。
本發明的寄存器由於包括：主從觸發器，由第一電源電壓供電；氣球鎖存器，由第二電源電壓供電，其中該第二電源電壓獨立於該第一電源電壓；以及電平轉換器，提供該主從觸發器和該氣球鎖存器之間的電壓轉換；其中，在該主從觸發器中儲存有資料，並且當該第一電源電壓禁用時，該氣球鎖存器配置為暫時保留該資料。由於氣球鎖存器由第二電源電壓而不是第一電源電壓供電，氣球鎖存器可以幫助臨時保留主從觸發器的資料，因此本發明實施例的設計中所提出的寄存器不僅提供了資料保留的功能，還降低了整體功耗。
在下面對本發明的實施例的詳細描述中，參考了附圖，這些附圖構成了本發明的一部分，並且在附圖中透過圖示的方式示出了可以實踐本發明的特定的優選實施例。對這些實施例進行了足夠詳細的描述，以使所屬技術領域具有通常知識者能夠實踐它們，並且應當理解，在不脫離本發明的精神和範圍的情況下，可以利用其他實施例，並且可以進行機械，結構和程式上的改變。本發明。因此，以下詳細描述不應被理解為限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍限定。
將理解的是，儘管術語“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用於描述各種元件、元件、區域、層和/或部分，但是這些元件、元件、區域、這些層和/或部分不應受到這些術語的限制。這些術語僅用於區分一個元件、元件、區域、層或部分與另一區域、層或部分。因此，在不脫離本發明構思的教導的情況下，下面討論的第一或主要元件、元件、區域、層或部分可以稱為第二或次要元件、元件、區域、層或部分。
此外，為了便於描述，本文中可以使用諸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之類的空間相對術語，以便於描述一個元件或特徵與之的關係。如圖所示的另一元件或特徵。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋設備在使用或運行中的不同方位。該設備可以以其他方式定向（旋轉90度或以其他定向），並且在此使用的空間相對描述語可以同樣地被相應地解釋。另外，還將理解的是，當“層”被稱為在兩層“之間”時，它可以是兩層之間的唯一層，或者也可以存在一個或複數個中間層。
術語“大約”、“大致”和“約”通常表示規定值的±20％、或所述規定值的±10％、或所述規定值的±5％、或所述規定值的±3％、或規定值的±2％、或規定值的±1％、或規定值的±0.5％的範圍內。本發明的規定值是近似值。當沒有具體描述時，所述規定值包括“大約”、“大致”和“約”的含義。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明。如本文所使用的，單數術語“一”，“一個”和“該”也旨在包括複數形式，除非上下文另外明確指出。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明構思。如本文所使用的，單數形式“一個”、“一種”和“該”也旨在包括複數形式，除非上下文另外明確指出。
將理解的是，當將“元件”或“層”稱為在另一元件或層“上”、“連接至”、“耦接至”或“鄰近”時，它可以直接在其他元件或層上、與其連接、耦接或相鄰、或者可以存在中間元件或層。相反，當元件稱為“直接在”另一元件或層“上”、“直接連接至”、“直接耦接至”或“緊鄰”另一元件或層時，則不存在中間元件或層。
注意：（i）在整個附圖中相同的特徵將由相同的附圖標記表示，並且不一定在它們出現的每個附圖中都進行詳細描述，並且（ii）一系列附圖可能顯示單個專案的不同方面，每個方面都與各種參考標籤相關聯，這些參考標籤可能會出現在整個序列中，或者可能只出現在序列的選定圖中。
圖1是根據本發明實施例的寄存器100的示意圖。寄存器100可應用於行動裝置（mobile device），例如智慧手機（smart phone）、平板電腦（tablet computer）或筆記型電腦（notebook computer），但不限於此。如圖1所示，寄存器100包括主從觸發器（master-slave flip-flop）110、氣球鎖存器（balloon latch）120和電平（level）轉換器130。主從觸發器110由第一電源電壓VDD1供電。氣球鎖存器120由第二電源電壓VDD2供電。需要說明的是，第二電源電壓VDD2獨立於第一電源電壓VDD1。例如，第一電源電壓VDD1可以來自第一電源，第二電源電壓VDD2可以來自第二電源。如果第一電源關掉（turn off），則第一電源電壓VDD1將被禁用（disabled），但不會對來自第二電源的第二電源電壓VDD2產生負面影響。在一些實施例中，第二電源電壓VDD2總是被啟用（enabled）（第二電源電壓VDD2一直處於啟用狀態或第二電源電壓VDD2一直啟用）。第一電源電壓VDD1和第二電源電壓VDD2的電壓可以相同或不同。在一個實施例中，第一電源電壓VDD1供應至主從觸發器110，但是可能會斷開供電；例如透過控制第一電源電壓VDD1與主從觸發器110之間的開關接通而向主從觸發器110供電，以及控制該開關斷開而停止向主從觸發器110供電。第二電源電壓VDD2供電至氣球鎖存器120，在一個實施例中第二電源電壓VDD2持續供電至氣球鎖存器120而不中斷。電平轉換器（或電壓電平轉換器）130提供主從觸發器110和氣球鎖存器120之間的電壓轉換。例如，電平轉換器130可以是交叉耦合型（cross-coupling type）電平轉換器或電流鏡型（current-mirror type）電平轉換器。
資料（data）DA原本存儲在主從觸發器110中。通常，當第一電源電壓VDD1被禁用時（當禁用第一電源電壓VDD1時或當第一電源電壓VDD1禁用時），氣球鎖存器120配置為暫時（temporarily）保留（retain）資料DA，因此資料DA不會丟失。具體地，寄存器100可以在正常模式（normal mode）、保存（saving）模式或恢復（restoring）模式下操作。在正常模式下，主從觸發器110正常工作。在保存模式下，可以從主從觸發器110中讀出資料DA，然後將資料DA寫入氣球鎖存器120。相反，在恢復模式下，資料DA可以從氣球鎖存器120中讀出，然後資料DA可以被寫回主從觸發器110。例如，上述讀和寫的操作可以根據收到的訊號來進行操作。例如，主從觸發器110（或者主鎖存器）可以具有一個或複數個介面，該一個或複數個介面可以用於接收資料DA、時脈CK、保存模式訊號、恢復模式訊號等等。例如，第一電源電壓VDD1可以在保存模式之後和恢復模式之前暫時禁用（在保存模式之後和恢復模式之前，可以暫時禁用第一電源電壓VDD1）。本發明實施例中，第一電源電壓VDD1被禁用或暫時被禁用可以是主動的或者被動的，例如在一些應用場景中，由於需要而斷供第一電源電壓VDD1，而本發明可以適用於這些應用場景。由於氣球鎖存器120由第二電源電壓VDD2而不是第一電源電壓VDD1供電，氣球鎖存器120可以幫助臨時（或暫時）保留主從觸發器110的資料DA。在本發明實施例的設計中，所提出的寄存器100不僅提供了資料保留的功能，還降低了整體功耗。在一些實施例中，寄存器100被認為是DRRTFF（Dual-Rail Retention Flip-Flop，雙軌保持觸發器）。先前技術中，例如主從觸發器110由第一電源電壓VDD1供電，氣球鎖存器120也是由第一電源電壓VDD1供電。然而發明人發現，這種應用場景下，當第一電源電壓VDD1由於一些原因斷開供電時，就會造成資料的丟失，並且這種設計之下對第一電源電壓VDD1的要求較高，設計局限性較大。因此，在發明人所提出的本發明實施例中，將氣球鎖存器120設計為由獨立於第一電源電壓VDD1的第二電源電壓VDD2供電，第二電源電壓VDD2為持續供電的電源，此外為了電壓適配本發明實施例中提供了電平轉換器130以進行電壓的轉換和平衡；因此本發明實施例所提出的方案中，即使在一些需要將第一電源電壓VDD1禁用的場景下，也可以將資料（暫時）保存到氣球鎖存器120中，從而使得資料不會丟失，同時對於電源的使用更加靈活，提高了設計的彈性和靈活性，提供了更多的設計選擇。此外，本發明實施例的方案中第一電源電壓VDD1可以正常禁用而無所顧忌，因此寄存器100的整體功耗將會降低。
以下實施例將介紹寄存器100的不同配置和詳細結構特徵。應該理解，這些附圖和描述僅是示例性的，而不是對本發明的限制。
圖2是根據本發明實施例的寄存器200的電路圖。在圖2的實施例中，寄存器200包括主從觸發器210、氣球鎖存器220和電平轉換器230。主從觸發器210由第一電源電壓VDD1供電。氣球鎖存器220由第二電源電壓VDD2供電。需要說明的是，第二電源電壓VDD2獨立於第一電源電壓VDD1。在一些實施例中，由第二電源電壓VDD2供應或供電的器件或裝置是用較高閾值電壓(例如，HVT（higher threshold voltage）)器件來實現，其他的器件或裝置是較低閾值電壓的器件或裝置，較低閾值電壓例如為較低閾值電壓(lower threshold voltage ，LVT)或標準閾值電壓(standard threshold voltage ，SVT)。
氣球鎖存器220包括第一反相器（inverter）251、第二反相器252、第三反相器253、第一傳輸門（transmission gate）261、第二傳輸門262、第三傳輸門263和第四傳輸門264。第一傳輸門（或傳輸閘）261可以根據恢復電壓（restoring voltage）VR打開（斷開）或關閉（接通）。第一傳輸門261具有耦接至第一公共節點NM1的第一端子（terminal），以及耦接至第二公共節點NM2的第二端子（或端）。第二傳輸門262可以根據反相恢復電壓（inverted restoring voltage）VRB打開（斷開）或關閉（接通）。第二傳輸門262具有耦接至第一公共節點NM1的第一端子，以及耦接至第一節點N1的第二端子。在一些實施例中，反相恢復電壓VRB是透過觸發恢復電壓VR產生的，並且它們具有互補的邏輯電平。
例如，如果根據對應的電壓控制傳輸門，則可以在對應的電壓具有高邏輯電平(例如，邏輯“1”)的情況下關閉（close）傳輸門，並且傳輸門可以在對應的電壓為低邏輯電平(例如邏輯“0”)的情況下打開（open），但不限於此。此外，如果傳輸門關閉（close），則其（傳輸門）第一端子可以耦合到其第二端子。反之，如果傳輸門打開（open），則其第一端子可以從其第二端子去耦（decouple）。也即本文中關閉（close）代表的是接通，打開（open）代表的是斷開。
第一反相器251具有耦合到第一節點N1的輸入端（端子）和耦合到第二節點N2的輸出端（端子）。第三傳輸門263可以根據反相的（反相）保存電壓（saving voltage）VSB打開或關閉（第三傳輸門263也可以根據保存電壓VS打開或關閉，這並不影響第三傳輸門263的操作或工作）。第三傳輸門263具有耦接至第二節點N2的第一端（端子），以及耦接至第三節點N3的第二端（端子）。第二反相器252的輸入端（端子）耦接第三節點N3，輸出端（端子）耦接第一節點N1。第四傳輸門264可以根據保存電壓VS打開或關閉（或者，斷開或接通）。第四傳輸門264的第一端（端子）耦接第三節點N3，第二端（端子）耦接第四節點N4。第三反相器253的輸入端（端子）耦接第五節點N5，輸出端（端子）耦接第四節點N4。在一些實施例中，反相保存電壓VSB是透過觸發保存電壓VS產生的，並且它們具有互補的邏輯電平。
電平轉換器230包括第一P型電晶體MP1、第二P型電晶體MP2、第三P型電晶體MP3、第四P型電晶體MP4、第一N型電晶體MN1和第二N型電晶體MN2。例如，每個P型電晶體可以是PMOS電晶體（P型金屬氧化物半導體場效應電晶體（P-type Metal-Oxide-Semiconductor Field-Effect Transistor）），每個N型電晶體可以是NMOS電晶體（N型金屬氧化物半導體場-效應電晶體（N-type Metal-Oxide-Semiconductor Field-Effect Transistor））。
第一P型電晶體MP1具有耦接至第六節點N6的控制端（端子）、耦接至第二電源電壓VDD2的第一端（端子）以及耦接至第七節點N7的第二端（端子）。第二P型電晶體MP2具有耦接至第五節點N5的控制端（端子）、耦接至第二電源電壓VDD2的第一端（端子）以及耦接至第八節點N8的第二端（端子）。第三P型電晶體MP3具有用於接收移位電壓（shifting voltage）VL的控制端（端子）、耦接至第七節點N7的第一端（端子）以及耦接至第五節點N5的第二端（端子）。第四P型電晶體MP4具有用於接收反相（反相的）移位電壓VLB的控制端（端子）、耦接至第八節點N8的第一端（端子）以及耦接至第六節點N6的第二端（端子）。第一N型電晶體MN1具有用於接收移位電壓VL的控制端（端子）、耦接至接地電壓VSS的第一端（端子）以及耦接至第五節點N5的第二端（端子）。第二N型電晶體MN2具有用於接收反相移位電壓VLB的控制端（端子）、耦接至接地電壓VSS的第一端（端子）以及耦接至第六節點N6的第二端（端子）。在一些實施例中，反相移位電壓VLB是透過觸發移位電壓VL產生的，並且它們具有互補的邏輯電平。
主從觸發器210包括第四反相器254、第五反相器255、第六反相器256、第七反相器257、第五傳輸門265、第六傳輸門266、​​第七傳輸門267、第八傳輸門268、第一控制反相器271和第二控制反相器272。
第四反相器254具有用於接收資料電壓（data voltage）VD的輸入端（端子）和耦合到第九節點N9的輸出端（端子）。第五傳輸門265可以根據反相時脈（clock）CKB打開或關閉（或者，斷開或接通）。第五傳輸門265具有耦接至第九節點N9的第一端（端子），以及耦接至第十節點N10的第二端（端子）。第一控制反相器271的輸入端（端子）耦接第十節點N10，輸出端（端子）耦接第十一節點N11。第六傳輸門266可以根據時脈CK打開或關閉。第六傳輸門266具有耦接至第十節點N10的第一端（端子），以及耦接至第十二節點N12的第二端（端子）。第五反相器255的輸入端（端子）耦接第十一節點N11，輸出端（端子）耦接第十二節點N12。在一些實施例中，反相時脈CKB是透過觸發時脈CK產生的，並且它們具有互補的邏輯電平。
第七傳輸門267可以根據時脈CK打開或關閉。第七傳輸門267具有耦接至第十一節點N11的第一端，以及耦接至第十三節點N13的第二端。第六反相器256的輸入端耦接至第十三節點N13以接收移位電壓VL，而輸出端耦接至第二公共節點NM2以輸出反相移位電壓VLB。在一些實施例中，主從觸發器210的移位電壓VL和反相移位電壓VLB也被佈置用於控制電平轉換器230。第八傳輸門268可以根據反相時脈CKB打開或關閉。第八傳輸門268具有耦接至第十三節點N13的第一端，以及耦接至第十四節點N14的第二端。第二控制反相器272的輸入端耦接至第一公共節點NM1，以及耦合到第十四節點N14的輸出端。第七反相器257具有耦接至第二公共節點NM2的輸入端，以及用於輸出輸出電壓VQ的輸出端。在一些實施例中，資料電壓VD、移位電壓VL和輸出電壓VQ中的任何一個被認為是存儲在主從觸發器210中的前述資料DA。
具體地，寄存器200可以工作在正常模式、保存模式或恢復模式，下面將詳細描述。
在正常模式下，保存電壓VS具有低邏輯電平，恢復電壓VR具有高邏輯電平。因此，第一傳輸門261和第三傳輸門263均關閉（close），第二傳輸門262和第四傳輸門264均打開（open）。主從觸發器210用作正常（normal）觸發器。
在保存模式下，保存電壓VS和恢復電壓VR均具有高邏輯電平。因此，第一傳輸門261和第四傳輸門264均關閉，第二傳輸門262和第三傳輸門263均打開。此時，可從主從觸發器210讀出資料(例如資料電壓VD、移位電壓VL或輸出電壓VQ)，然後將資料寫入氣球鎖存器220。此外，電平轉換器230可以為第一電源電壓VDD1和第二電源電壓VDD2之間的資料提供電壓轉換。
在恢復模式下，保存電壓VS、恢復電壓VR和時脈CK均具有低邏輯電平。因此，第二傳輸門262和第三傳輸門263均關閉，第一傳輸門261和第四傳輸門264均打開。此時，可以從氣球鎖存器220中讀出資料，然後將資料寫回主從觸發器210。因此，即使第一電源電壓VDD1暫時禁用，主從觸發器210的輸出電壓VQ也可以完全恢復（因為氣球鎖存器 220 的第二電源電壓 VDD2 始終啟用）。
圖3是根據本發明另一實施例的主從觸發器310的電路圖。具有正向復位（positive reset）功能（或正向重置功能）的主從觸發器310可以應用於上述寄存器200。在圖3的實施例中，主從觸發器310包括第一反或（NOR）閘（門）371和第二反或閘（門）372，分別代替上述的第一控制反相器271和第二控制反相器272。具體地，第一反或閘371具有用於接收重置電壓（reset voltage）VRE的第一輸入端、耦接至第十節點N10的第二輸入端以及耦接至第十一節點N11的輸出端。第二反或閘372具有耦接至第一公共節點NM1的第一輸入端、用於接收重置電壓VRE的第二輸入端以及耦接至第十四節點N14的輸出端。需要說明的是，如果重置電壓VRE為高邏輯電平，則輸出電壓VQ可以被強制重置為低邏輯電平。圖3的主從觸發器310的其他特徵與圖2的主從觸發器210的特徵相似。因此，兩個實施例可以實現相似水平（level）的性能。相較於圖2的實施例，圖3的實施例具有重置功能，從而提供了更多的設計選擇。
圖4是根據本發明另一實施例的主從觸發器410的電路圖。具有負向置位（negative set）功能的主從觸發器410可以應用於上述寄存器200。在圖4的實施例中，主從觸發器410包括第一反及（NAND）閘471和第二反及閘472，分別代替上述的第一控制反相器271和第二控制反相器272。具體而言，第一反及閘471具有用於接收設定電壓（set voltage）VSE的第一輸入端、耦接至第十節點N10的第二輸入端以及耦接至第十一節點N11的輸出端。第二反及閘472具有耦接至第一公共節點NM1的第一輸入端、用於接收設定電壓VSE的第二輸入端以及耦接至第十四節點N14的輸出端。需要說明的是，若設定電壓VSE為低邏輯電平，則可強制輸出電壓VQ為高邏輯電平。圖4的主從觸發器410的其他特徵與圖2的主從觸發器210的特徵相似。因此，兩個實施例可以實現相似的性能水平。相較於圖2的實施例，圖4的實施例具有置位功能，從而提供了更多的設計選擇。
圖5是根據本發明另一實施例的寄存器500的電路圖。在圖5的實施例中，寄存器500包括主從觸發器210、氣球鎖存器520、電平轉換器530和輔助電路540。主從觸發器210由第一電源電壓 VDD1供電。氣球 latc h 520由第二電源電壓VDD2供電。需要說明的是，第二電源電壓VDD2獨立於第一電源電壓VDD1。主從觸發器210的電路結構和操作在上述實施例中已經進行了描述，在此不再贅述。
氣球鎖存器520包括第一反相器251、第二反相器252、第一傳輸門261、第二傳輸門262、第三傳輸門263和第四傳輸門264。第一傳輸門261可以是根據恢復電壓 VR 打開或關閉。第一傳輸門261具有耦接至第一公共節點NM1的第一端，以及耦接至第二公共節點NM2的第二端。第二傳輸門262可以根據反相恢復電壓VRB打開或關閉。第二傳輸門262具有耦接至第一公共節點NM1的第一端，以及耦接至第一節點N1的第二端。第一反相器251的輸入端耦接第一節點N1，輸出端耦接第二節點N2。第三傳輸門263可以根據反相保存電壓VSB打開或關閉。第三傳輸門263具有耦接至第二節點N2的第一端，以及耦接至第三節點N3的第二端。第二反相器252具有耦接至第三節點N3的輸入端，以及耦接至第一節點N1的輸出端。第四傳輸門264可以根據保存電壓VS打開或關閉。第四傳輸門264的第一端耦接第三節點N3，第四傳輸門264的第二端耦接第四節點N4。
電平轉換器530包括第一P型電晶體MP1、第二P型電晶體MP2、第三P型電晶體MP3、第四P型電晶體MP4、第一N型電晶體MNl和第二N型電晶體MN2。第一P型電晶體MP1具有耦接至第五節點N5的控制端、耦接至第二電源電壓VDD2的第一端以及耦接至第六節點N6的第二端。第二P型電晶體MP2具有耦接至第四節點N4的控制端、耦接至第二電源電壓VDD2的第一端以及耦接至第七節點N7的第二端。第三P型電晶體MP3具有耦接至第八節點N8的控制端、耦接至第六節點N6的第一端以及耦接至第四節點N4的第二端。第四P型電晶體MP4具有耦接至連接節點NE的控制端、耦接至第七節點N7的第一端以及耦接至第五節點N5的第二端。第一N型電晶體MN1具有耦接至第八節點N8的控制端、耦接至接地電壓VSS的第一端以及耦接至第四節點N4的第二端。第二N型電晶體MN2具有耦接至連接節點NE的控制端、耦接至接地電壓VSS的第一端以及耦接至第五節點N5的第二端。
輔助電路（auxiliary circuit）540耦合到電平轉換器530。通常，輔助電路540可以選擇性地將第八節點N8處的電壓V8上拉至第二電源電壓VDD2。具體地，輔助電路540包括控制電晶體（control transistor）MS、第三反相器253和輔助傳輸門569。在一些實施例中，控制電晶體MS是PMOS電晶體。控制電晶體MS具有用於接收操作電壓（operational voltage）VT的控制端、耦接至第二電源電壓VDD2的第一端以及耦接至第八節點N8的第二端。例如，操作電壓VT可以與保存電壓VS、第一電源電壓VDD1或第二電源電壓VDD2相同。在替代實施例中，控制電晶體MS被替換為另一個NMOS電晶體，並且操作電壓（或工作電壓、運行電壓）VT與反相保存電壓VSB或地電壓VSS相同。第三反相器253的輸入端耦接第八節點N8，輸出端耦接連接節點NE。輔助傳輸門569可以根據保存電壓VS打開或關閉。輔助傳輸門569具有耦接至第八節點N8的第一端，以及用於接收來自主從觸發器210的反相移位電壓VLB的第二端。在一些實施例中，輔助電路540中的第三反相器253由第一電源電壓VDD1提供或供電，但不限於此。
類似地，寄存器500可以在正常模式、保存模式或恢復模式下操作，下面將對其進行詳細描述。
在正常模式下，保存電壓VS具有低邏輯電平並且恢復電壓VR具有高邏輯電平。因此，第一傳輸門261和第三傳輸門263都關閉，第二傳輸門262、第四傳輸門264和輔助傳輸門569都打開。此外，P型電晶體MP5導通以上拉第八節點N8處的電壓V8。主從觸發器210用作正常觸發器。
在保存模式下，保存電壓VS和恢復電壓VR均具有高邏輯電平。因此，第一傳輸門261、第四傳輸門264和輔助傳輸門569均關閉，第二傳輸門262和第三傳輸門263均打開。此外，P型電晶體MP5關閉。此時，可以從主從觸發器210中讀出資料，然後將資料寫入氣球鎖存器520。這種設計使得主從觸發器210的路徑負載（path loading）為相對較低，因為僅使用反相移位電壓VLB來操作氣球鎖存器520(不使用移位電壓VL)。
在恢復模式下，保存電壓VS、恢復電壓VR和時脈CK均具有低邏輯電平。因此，第二傳輸門262和第三傳輸門263均關閉，第一傳輸門261、第四傳輸門264和輔助傳輸門569均打開。此外，P型電晶體MP5導通以上拉第八節點N8處的電壓V8。此時，可以從氣球鎖存器520中讀出資料，然後將資料寫回主從觸發器210。需要注意的是，在正常模式和恢復模式中，控制電晶體MS為控制電平轉換器530提供穩定的輸入。這種設計有效地降低了電平轉換器530的功耗，因為來自主從觸發器210的反相保存電壓VSB(具有波動)被輔助傳送門569完全阻斷。
圖5的寄存器500的其他特徵類似於圖2的寄存器200的那些特徵。因此，兩個實施例可以實現相似水平的性能。在替代實施例中，圖3的主從觸發器310或圖4的主從觸發器410也可以應用於圖5的寄存器500。
圖6是根據本發明實施例的寄存器100(或200或500)的電壓波形圖，其中橫軸表示時間，縱軸表示每個電壓電平。在第一階段T1期間，寄存器100工作在正常模式，第一電源電壓VDD1和時脈CK被啟用。在第二階段T2期間，寄存器100工作於保存模式，保存電壓VS產生高邏輯脈衝（高邏輯電平），使得資料DA由主從觸發器110傳送至氣球鎖存器120。第三階段T3，暫時關閉時脈CK和第一電源電壓VDD1，以降低整個寄存器100的功耗(陰影區域表示沒有訊號輸入)。在第四階段T4期間，寄存器100工作於恢復模式，恢復電壓VR產生低邏輯脈衝（低邏輯電平），使得資料DA從氣球鎖存器120傳送回主從觸發器110。第五階段T5，寄存器100也工作在正常模式，再次啟用第一電源電壓VDD1和時脈CK。
本發明實施例中，寄存器100還可以做出許多不同的變型。例如，圖7是根據本發明另一個實施例的寄存器的示意圖。如圖7所示，在本發明的一個實施例中，主從觸發器110可以包括主鎖存器（master latch）119和從鎖存器（slave latch）118。主鎖存器119可以具有一個或複數個輸入介面，用於接收例如資料DA、時脈CK、用於觸發保存模式的訊號（例如SAVE訊號），用於觸發恢復模式的訊號（例如RESTORE訊號）等等。從鎖存器118可以具有輸出端Q，用於輸出訊號或資料等。主鎖存器119與從鎖存器118連接。主鎖存器119和從鎖存器118由第一電源電壓VDD1供電，氣球鎖存器120由第二電源電壓VDD2供電。寄存器100可以具有電平轉換器131和電平轉換器132，電平轉換器131和電平轉換器132可以均連接（耦接）在氣球鎖存器120與從鎖存器118之間。電平轉換器131和電平轉換器132連接於從鎖存器118的具體位置可以根據設計自由選擇和更換，本發明實施例中並不限制。電平轉換器131和電平轉換器132均可以提供第一電源電壓VDD1和二電源電壓VDD2之間的轉換。在發明人所提出的本發明實施例中，將氣球鎖存器120設計為由獨立於第一電源電壓VDD1的第二電源電壓VDD2供電，第二電源電壓VDD2為持續供電的電源，此外為了電壓適配本發明實施例中提供了電平轉換器131和/或電平轉換器132以進行電壓的轉換和平衡；因此本發明實施例所提出的方案中，即使在一些需要將第一電源電壓VDD1禁用的場景下，也可以將資料（暫時）保存到氣球鎖存器120中，從而使得資料不會丟失，同時對於電源的使用更加靈活，提高了設計的彈性和靈活性，提供了更多的設計選擇。此外本發明實施例中，電平轉換器131和電平轉換器132中任意一個或者兩個可以採用與上述電平轉換器130、230、530相同的結構或配置，又例如電平轉換器131和電平轉換器132中任意一個或者兩個為交叉耦合型電平轉換器或電流鏡型電平轉換器。
如圖7所示，本發明實施例中，可以設置有電平轉換器131和電平轉換器132，也可以將電平轉換器131和電平轉換器132中的一個省去，或者也可以將電平轉換器131和電平轉換器132中的兩個均省去。例如，當第二電源電壓VDD2大於第一電源電壓VDD1時，可以設置電平轉換器131而省去電平轉換器132，這樣可以減少部件數量，簡化設計，降低功耗；當然也可以不省去電平轉換器132。當第二電源電壓VDD2小於第一電源電壓VDD1時，可以設置電平轉換器132而省去電平轉換器131這樣可以減少部件數量，簡化設計，降低功耗；當然也可以不省去電平轉換器131。當第二電源電壓VDD2等於第一電源電壓VDD1時，可以省去電平轉換器131和電平轉換器132（這樣氣球鎖存器與主從觸發器直接連接），這樣可以減少部件數量，簡化設計，降低功耗；當然也可以不省去電平轉換器131和電平轉換器132。本發明實施例中也可以同時設有電平轉換器131和電平轉換器132，這樣可以適用於更多的應用場景，例如當第一電源電壓VDD1和第二電源電壓VDD2的大小不確定或者兩者的大小會變化等場景。因此，本發明實施例中提供電平轉換器131和電平轉換器132的多種設計，以提供更加靈活及多樣的設計選擇並且滿足不同的設計需求。
本發明實施例中，寄存器100還可以做出許多不同的變型。例如，圖8是根據本發明又一個實施例的寄存器的示意圖。如圖8所示，本實施例與圖7不同之處在於，電平轉換器131和電平轉換器132可以均連接（耦接）在氣球鎖存器120與主鎖存器119之間。電平轉換器131和電平轉換器132連接於主鎖存器119的具體位置可以根據設計自由選擇和更換，本發明實施例中並不限制。如圖8所示，本發明實施例中，與圖7所示的實施例相同，可以設置有電平轉換器131和電平轉換器132，也可以將電平轉換器131和電平轉換器132中的一個省去，或者也可以將電平轉換器131和電平轉換器132中的兩個均省去（這樣氣球鎖存器與主從觸發器直接連接），以提供更加靈活及多樣的設計選擇並且滿足不同的設計需求。因此，本發明圖7和圖8的實施例提供了不同的設計選項，以提供更加多樣的設計選擇，增加設計彈性和設計靈活性，滿足不同的應用需求。此外本發明實施例中，電平轉換器131和電平轉換器132中任意一個或者兩個可以採用與上述電平轉換器130、230、530相同的結構或配置，又例如電平轉換器131和電平轉換器132中任意一個或者兩個為交叉耦合型電平轉換器或電流鏡型電平轉換器。
本發明提出一種新穎的寄存器。相較於傳統設計，本發明至少具有資料保留和低功耗的優點，因此適用於各種電子裝置。
需要說明的是，上述電壓、電流、電阻、電感、電容等元件參數並非對本發明的限制。設計者可以根據不同的要求調整這些設置。本發明的寄存器不限於圖1-6的配置。本發明可以僅包括圖1-6的任何一個或複數個實施例的任何一個或複數個特徵。換言之，並非圖中顯示的所有特徵都應在本發明的寄存器中實現。雖然本發明的實施例以MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金屬氧化物半導體場效應電晶體）為例，但本發明不限於此，本領域技術人員可以使用其他類型的電晶體，例如BJT（Bipolar Junction Transistor，雙極結型電晶體） 、JFET（Junction Gate Field Effect Transistor，面結型柵場效應電晶體）、FinFET（Fin Field Effect Transistor，鰭式場效電晶體）等，不影響本發明的性能。
在請求項中使用諸如“第一”、“第二”、“第三”等順序術語來修改請求項要素本身並不意味著一個請求項要素相對於另一個請求項要素的任何優先權、優先權或順序或執行方法動作的時間順序，僅用作標籤，以區分具有特定名稱的一個請求項要素與具有相同名稱的另一要素（但使用序號）以區分請求項要素。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
100,200:寄存器 110,210:主從觸發器 120, 220:氣球鎖存器 130,230,530,131,132:電平轉換器 251:第一反相器 252:第二反相器 253:第三反相器 254:第四反相器 255:第五反相器 256:第五反相器 257:第七反相器 261:第一傳輸門 262:第二傳輸門 263:第三傳輸門 264:第四傳輸門 265:第五傳輸門 266:第六傳輸門 267:第七傳輸門 268:第八傳輸門 271:第一控制反相器 272:第二控制反相器 371:第一反或閘 372:第二反或閘 471:第一反及閘 472:第二反及閘 540:輔助電路 569:輔助傳輸門 MP1:第一P型電晶體 MP2:第二P型電晶體 MP3:第三P型電晶體 MP4:第四P型電晶體 MN1:第一N型電晶體 MN2:第二N型電晶體 NM1:第一公共節點 NM2:第二公共節點 N1:第一節點 N2:第二節點 N3:第三節點 N4:第四節點 N5:第五節點 N6:第六節點 N7:第七節點 N8:第八節點 N9:第九節點 N10:第十節點 N11:第十一節點 N12:第十二節點 N13:第十三節點 N14:第十四節點
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中： 圖1是根據本發明實施例的寄存器的示意圖； 圖2是根據本發明實施例的寄存器的電路圖； 圖3是根據本發明另一實施例的主從（master-slave）觸發器（flip-flop）的電路圖； 圖4是根據本發明另一實施例的主從觸發器的電路圖； 圖5為本發明另一實施例的寄存器的電路圖； 以及 圖6是根據本發明實施例的寄存器的電壓波形圖（waveform）； 圖7是根據本發明另一個實施例的寄存器的示意圖； 圖8是根據本發明又一個實施例的寄存器的示意圖。
100:寄存器
110:主從觸發器
120:氣球鎖存器
130:電平轉換器

Claims (20)

  1. 一種寄存器，包括： 主從觸發器，由第一電源電壓供電； 氣球鎖存器，由第二電源電壓供電，其中該第二電源電壓獨立於該第一電源電壓；以及 電平轉換器，提供該主從觸發器和該氣球鎖存器之間的電壓轉換； 其中，在該主從觸發器中儲存有資料，並且當該第一電源電壓禁用時，該氣球鎖存器配置為暫時保留該資料。
  2. 如請求項1之寄存器，其中，該第二電源電壓總是啟用。
  3. 如請求項1之寄存器，其中，該寄存器工作于正常模式、保存模式或恢復模式。
  4. 如請求項3之寄存器，其中，在該保存模式下，該資料寫入該氣球鎖存器。
  5. 如請求項3之寄存器，其中，在該恢復模式下，該資料從該氣球鎖存器中讀出。
  6. 如請求項3之寄存器，其中，在該保存模式之後和該恢復模式之前，暫時禁用該第一電源電壓。
  7. 如請求項1之寄存器，其中，該電平轉換器為交叉耦合型電平轉換器或電流鏡型電平轉換器。
  8. 如請求項1之寄存器，其中，該氣球鎖存器包括： 第一傳輸門，根據該恢復電壓關閉或打開，其中該第一傳輸門的第一端耦接第一公共節點，以及該第一傳輸門的第二端耦接第二公共節點； 第二傳輸門，根據反相恢復電壓關閉或打開，其中該第二傳輸門具有耦接至該第一公共節點的第一端，以及耦接至第一節點的第二端。
  9. 如請求項8之寄存器，其中，該氣球鎖存器還包括： 第一反相器，其中該第一反相器具有耦接至第該一節點的輸入端，以及耦接至第二節點的輸出端； 第三傳輸門，根據反相保存電壓關閉或打開，其中該第三傳輸門具有耦接至該第二節點的第一端及耦接至第三節點的第二端； 第二反相器，其中該第二反相器的輸入端耦接該第三節點，以及該第二反相器的輸出端耦接該第一節點；以及 第四傳輸門，根據保存電壓關閉或打開，其中該第四傳輸門的第一端耦接該第三節點，以及該第四傳輸門的第二端耦接第四節點。
  10. 如請求項9之寄存器，其中，該氣球鎖存器還包括： 第三反相器，其中該第三反相器的輸入端耦接第五節點，以及該第三反相器的輸出端耦接該第四節點。
  11. 如請求項10之寄存器，其中，該電平轉換器包括： 第一P型電晶體，其中該第一P型電晶體具有耦接至第六節點的控制端、耦接至該第二電源電壓的第一端以及耦接至第七節點的第二端； 第二P型電晶體，其中該第二P型電晶體具有耦接至該第五節點的控制端、耦接至該第二電源電壓的第一端以及耦接至第八節點的第二端； 第三P型電晶體，其中該第三P型電晶體具有接收移位電壓的控制端、耦接至該第七節點的第一端以及耦接至該第五節點的第二端； 第四P型電晶體，其中該第四P型電晶體具有接收反相移位電壓的控制端、耦接至該第八節點的第一端以及耦接至該第六節點的第二端。 第一N型電晶體，其中該第一N型電晶體具有接收該移位電壓的控制端、耦接至接地電壓的第一端以及耦接至該第五節點的第二端；以及 第二N型電晶體，其中該第二N型電晶體具有接收該反相移位電壓的控制端、耦接至該接地電壓的第一端以及耦接至該第六節點的第二端。
  12. 如請求項9之寄存器，其中，該電平轉換器包括： 第一P型電晶體，其中該第一P型電晶體具有耦接至該第五節點的控制端、耦接至該第二電源電壓的第一端以及耦接至該第六節點的第二端； 第二P型電晶體，其中該第二P型電晶體具有耦接至該第四節點的控制端、耦接至該第二電源電壓的第一端以及耦接至該第七節點的第二端； 第三P型電晶體，其中該第三P型電晶體具有耦接至該第八節點的控制端、耦接至該第六節點的第一端以及耦接至該第四節點的第二端； 第四P型電晶體，其中該第四P型電晶體具有耦接至連接節點的控制端、耦接至該第七節點的第一端以及耦接至該第五節點的第二端； 第一N型電晶體，其中該第一N型電晶體具有耦接至該第八節點的控制端、耦接至該接地電壓的第一端以及耦接至該第四節點的第二端；以及 第二N型電晶體，其中該第二N型電晶體具有耦接至該連接節點的控制端、耦接至該接地電壓的第一端以及耦接至該第五節點的第二端。
  13. 如請求項12之寄存器，還包括： 輔助電路，耦接該電平轉換器，其中該輔助電路選擇性地將該第八節點處的電壓上拉至該第二電源電壓。
  14. 如請求項13之寄存器，其中該輔助電路包括： 控制電晶體，其中該控制電晶體具有用於接收操作電壓的控制端、耦接至該第二電源電壓的第一端以及耦接至該第八節點的第二端； 第三反相器，其中該第三反相器的輸入端耦接該第八節點，以及該第三反相器的輸出端耦接該連接節點；以及 輔助傳輸門，根據保存電壓關閉或打開，其中該輔助傳輸門具有第一端耦接至第該八節點，以及該輔助傳輸門具有第二端以用於接收該反相移位電壓。
  15. 如請求項8之寄存器，其中，該主從觸發器包括： 第四反相器，其中該第四反相器具有接收資料電壓的輸入端，以及該第四反相器具有耦接至第九節點的輸出端； 第五傳輸門，根據反相時脈關閉或打開，其中該第五傳輸門的第一端耦接該第九節點，以及該第五傳輸門的第二端耦接第十節點； 第一控制反相器，其中該第一控制反相器的輸入端耦接該第十節點，以及該第一控制反相器的輸出端耦接第十一節點； 第六傳輸門，根據時脈關閉或打開，其中該第六傳輸門具有耦接至該第十節點的第一端及耦接至第十二節點的第二端；以及 第五反相器，其中該第五反相器的輸入端耦接第十一節點，以及該第五反相器的輸出端耦接第十二節點。
  16. 如請求項15之寄存器，其中該主從觸發器還包括： 第七傳輸門，根據該時脈關閉或打開，其中該第七傳輸門的第一端耦接該第十一節點，以及該第七傳輸門的第二端耦接第十三節點； 第六反相器，其中該第六反相器的輸入端耦接至該第十三節點以接收移位電壓，以及該第六反相器的輸出端耦接至該第二公共節點以輸出該反相移位電壓； 第八傳輸門，根據該反相時脈關閉或打開，其中該第八傳輸門的第一端耦接至該第十三節點，以及該第八傳輸門的第二端耦接至第十四節點； 第二控制反相器，其中該第二控制反相器的輸入端耦該接第一公共節點，該第二控制反相器的輸出端耦接該第十四節點；以及 第七反相器，其中該第七反相器具有耦接至該第二公共節點的輸入端，以及用於輸出輸出電壓的輸出端。
  17. 如請求項8之寄存器，其中，該主從觸發器包括： 第四反相器，其中該第四反相器具有接收資料電壓的輸入端，以及耦接至第九節點的輸出端； 第五傳輸門，根據該反相時脈關閉或打開，其中該第五傳輸門的第一端耦接該第九節點，以及該第五傳輸門的第二端耦接第十節點； 第一反或閘，其中該第一反或閘具有接收重置電壓的第一輸入端、耦接該該第十節點的第二輸入端以及耦接第十一節點的輸出端； 第六傳輸門，根據時脈而關閉或打開，其中該第六傳輸門具有耦接至該第十節點的第一端及耦接至第十二節點的第二端；以及 第五反相器，其中該第五反相器的輸入端耦接該第十一節點，以及該第五反相器的輸出端耦接第十二節點。
  18. 如請求項17之寄存器，其中，該主從觸發器還包括： 第七傳輸門，根據該時脈關閉或打開，其中該第七傳輸門的第一端耦接第十一節點，以及該第七傳輸門的第第二端耦接第十三節點； 第六反相器，其中該第六反相器的輸入端耦接至該第十三節點以接收移位元電壓，以及該第六反相器的輸出端耦接至該第二公共節點以輸出該反相移位電壓； 第八傳輸門，根據反相時脈關閉或打開，其中該第八傳輸門的第一端耦接至該第十三節點，以及該第八傳輸門的第二端耦接至第十四節點； 第二反或閘，其中該第二反或閘具有耦接至第一公共節點的第一輸入端、用於接收該重置電壓的第二輸入端以及耦接至該第十四節點的輸出端；以及 第七反相器，其中該第七反相器具有耦接至該第二公共節點的輸入端，以及用於輸出輸出電壓的輸出端。
  19. 如請求項8之寄存器，其中，該主從觸發器包括： 第四反相器，其中該第四反相器具有接收資料電壓的輸入端，以及耦接至第九節點的輸出端。 第五傳輸門，根據反相時脈關閉或打開，其中該第五傳輸門的第一端耦接該第九節點，以及該第五傳輸門的第二端耦接第十節點。 第一反及閘，其中該第一反及閘具有用於接收設定電壓的第一輸入端、耦接至第十節點的第二輸入端以及耦接至第十一節點的輸出端； 第六傳輸門，根據時脈而關閉或打開，其中該第六傳輸門具有耦接至該第十節點的第一端及耦接至第十二節點的第二端；以及 第五反相器，其中該第五反相器的輸入端耦接該第十一節點，以及該第五反相器的輸出端耦接該第十二節點。
  20. 如請求項19之寄存器，其中，該主從觸發器還包括： 第七傳輸門，根據時脈關閉或打開，其中該第七傳輸門的第一端耦接該第十一節點，以及該第七傳輸門的第二端耦接第十三節點； 第六反相器，其中該第六反相器的輸入端耦接至該第十三節點以接收移位電壓，以及該第六反相器的輸出端耦接至該第二公共節點以輸出反相移位電壓； 第八傳輸門，根據反相時脈關閉或打開，其中該第八傳輸門的第一端耦接至該第十三節點，以及該第八傳輸門的第二端耦接至第十四節點； 第二反及閘，其中該第二反及閘具有耦接至該第一公共節點的第一輸入端、用於接收設定電壓的第二輸入端以及耦接至該第十四節點的輸出端；以及 第七反相器，其中該第七反相器具有耦接至該第二公共節點的輸入端，以及用於輸出輸出電壓的輸出端。
TW111145867A 2021-12-01 2022-11-30 寄存器 TWI858442B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163284698P 2021-12-01 2021-12-01
US63/284,698 2021-12-01
US18/049,725 2022-10-26
US18/049,725 US12063039B2 (en) 2021-12-01 2022-10-26 Register with data retention

Publications (2)

Publication Number Publication Date
TW202324428A true TW202324428A (zh) 2023-06-16
TWI858442B TWI858442B (zh) 2024-10-11

Family

ID=

Also Published As

Publication number Publication date
CN116206660A (zh) 2023-06-02
US12063039B2 (en) 2024-08-13
EP4191882A1 (en) 2023-06-07
US20230170881A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US7576582B2 (en) Low-power clock gating circuit
US8242826B2 (en) Retention flip-flop
US6870412B2 (en) MTCMOS flip-flop circuit capable of retaining data in sleep mode
US10205440B2 (en) Retention flip-flop circuits for low power applications
US7391249B2 (en) Multi-threshold CMOS latch circuit
JPH11112297A (ja) ラッチ回路及びこのラッチ回路を有する半導体集積回路
KR19990082952A (ko) 저 전력 및 작은 영역의 슬립 모드를 갖는 반도체 집적 회로
JP2005537768A (ja) 状態保持回路の電力消費量を減少させる方法、状態保持回路および電子装置
US10382020B2 (en) Ultra-low power static state flip flop
US6864732B2 (en) Flip-flop circuit with reduced power consumption
US6781411B2 (en) Flip flop with reduced leakage current
US8575962B2 (en) Integrated circuit having critical path voltage scaling and method therefor
US9941885B2 (en) Low power general purpose input/output level shifting driver
US20040196082A1 (en) Circuit arrangement
MXPA05004557A (es) Sistema para reducir fugas en circuitos integrados.
US7420403B2 (en) Latch circuit and flip-flop
US9621163B2 (en) Current steering level shifter
US20180069538A1 (en) Low clock supply voltage interruptible sequential
KR102024470B1 (ko) 저전력 플립플롭
TWI858442B (zh) 寄存器
TW202324428A (zh) 寄存器
US9948282B2 (en) Low-power retention flip-flops
US6407604B1 (en) Register and latch circuits
JP3033719B2 (ja) 低消費電力半導体集積回路
US20090201063A1 (en) Dynamic semiconductor device