TW202322564A - 三態高壓開關電路 - Google Patents

三態高壓開關電路 Download PDF

Info

Publication number
TW202322564A
TW202322564A TW110142954A TW110142954A TW202322564A TW 202322564 A TW202322564 A TW 202322564A TW 110142954 A TW110142954 A TW 110142954A TW 110142954 A TW110142954 A TW 110142954A TW 202322564 A TW202322564 A TW 202322564A
Authority
TW
Taiwan
Prior art keywords
source
terminal
coupled
drain terminal
gate
Prior art date
Application number
TW110142954A
Other languages
English (en)
Other versions
TWI792692B (zh
Inventor
木谷朋文
多田宣介
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110142954A priority Critical patent/TWI792692B/zh
Application granted granted Critical
Publication of TWI792692B publication Critical patent/TWI792692B/zh
Publication of TW202322564A publication Critical patent/TW202322564A/zh

Links

Images

Abstract

一種三態高壓開關電路,包括:電荷泵,具有輸入端、輸出端與致能端,致能端用以接收選擇訊號,輸入端接收第一電壓源,輸出端耦接至第一節點,選擇訊號包括第一選擇訊號與第二選擇訊號;第一開關,具有第一第二端,第一端耦接至接地,第二端耦接至第一節點;第二開關,具有第一與第二端,第一端耦接至第二電壓源,第二端耦接至第一節點;及第一第一型電晶體,具有閘極、第一與第二源汲極端,閘極耦接至第一節點,第二源汲極端耦接至字元線。

Description

三態高壓開關電路
本發明是有關於一種高壓開關電路,且特別是有關於一種三態高壓開關電路。
圖1A繪示一種習知的高壓開關(high voltage switch)電路的電路圖,圖1B繪示圖1A的操作波形圖。高壓開關電路10包括電荷泵CP1、區域加速電容(local boost capacitor) C2以及其他構件。當選擇訊號SEL在低準位L時,節點PASV的電壓會成為接地。當選擇訊號SEL在高準位H時,輸出節點PASV會提供足夠的高電壓V PP_G1H,以將電晶體N1導通。一開始,節點X1(耦接致電壓源V PP)會使電荷泵CP1之節點G1成為電壓V PP_G1L。當時脈訊號CK1轉變成高準位(即V M)時,節點G1開始上升到V PP_G1H。在此同時,時脈訊號CK2 轉變為低準位。此時,雖然因為區域加速電容C2的耦合效應而使得節點PASV的電壓下降,但是因為節點G1的電壓會上升且電晶體N3會導通,使得節點PASV會回到電位V PP_G2L。當節點PASV的電壓降低,電晶體N2還是導通。 節點X1會受到來自節點G1之逆電流的影響。當時脈訊號CK2轉變為高準位,節點PASV通過電容C2的耦合效應而上升到電壓V PP_G2H。在此同時,時脈訊號CK1轉變為低準位且節點G1的電壓受到電容C1之耦合效應的影響。結果,節點G1最後經由電晶體N2而到達電位V PP_G1L
圖2繪示高壓開關與記憶體陣列的一個概念示意圖。如圖2所示,記憶體陣列側包括多個字元線LWL[n]、選擇閘極線SGD、SGS、全域位元線GBL、源極線SL等。此外,高壓開關電路之節點PASV會耦接到記憶體陣列端的驅動電晶體,如驅動選擇閘極線SGD、SGS之電晶體N0與電晶體N[n+1]以及驅動字元線LWL[n]之電晶體N[n]。與選擇閘極線SGD、SGS和字元線LWL [n]連接的電晶體的之P井則連接一起,即共同P井CPW。高壓開關電路之節點PASV的電壓可以提供給驅動電晶體N0、N[n]、N[n+1]等,以選擇所要的字元線上的記憶胞進行讀取、程式化與抹除等操作。
在圖1所示的高壓開關電路中,當電晶體N2導通時,往往因為節點G1為高電壓,因此從電荷泵CP1會有逆電流產生,並流向節點PASV,這也會造成節點PASV的崩潰效應,造成對高壓開關電路操作的不良影響。
因此,如何改善逆電流與崩潰問題,並且如何讓高壓開關電路可以不同模式來運作,便成為高壓開關電路的一個課題。
基於上述說明,本發明可以提供一種三態高壓開關電路,其可以在不同的模式下操作,並且可以防止電荷泵對其輸出節點之逆電流降低與崩潰保護的作用。
根據本發明實施例,提供一種三態高壓開關電路,一種三態高壓開關電路,包括:電荷泵,具有輸入端、輸出端與致能端,其中致能端用以接收選擇訊號,所述輸入端接收第一電壓源,所述輸出端耦接至第一節點,所述選擇訊號包括第一選擇訊號與第二選擇訊號;第一開關,具有第一端與第二端,所述第一端耦接至接地,所述第二端耦接至所述第一節點;第二開關,具有第一端與第二端,所述第一端耦接至第二電壓源,所述第二端耦接至所述第一節點,其中所述第一電壓源大於所述第二電壓源;以及第一第一型電晶體,具有閘極、第一源汲極端與第二源汲極端,所述閘極耦接至所述第一節點,所述第二源汲極端耦接至字元線,其中,基於所述第一選擇訊號與所述第二選擇訊號,所述三態高壓開關電路在所述第一開關為導通且所述第二開關為關閉時,以禁能模式進行操作,在所述第一開關為關閉且所述第二開關為關閉,且所述電荷泵接收所述選擇訊號而致能時,以電荷泵模式進行操作,及在所述第一開關為關閉且所述第二開關為導通時,以放大器模式進行操作。
根據一實施例,三態高壓開關電路更包括崩潰保護電路,設置在所述第一節點與所述電荷泵之所述輸入端之間。根據一實施例,三態高壓開關電路更包括逆電流降低電路,與所述崩潰保護電路耦接,並則設置在所述電荷泵之所述輸入端上。根據一實施例,所述逆電流降低電路經由第二第一型電晶體耦接到所述所述電荷泵之所述輸入端。
根據一實施例,三態高壓開關電路之電荷泵更包括:反相器,具有輸入端與輸出端,其中所述輸出端輸出第一時脈訊號,所述輸入端接收第二時脈訊號;第四第一型電晶體,具有閘極、第一源/汲極端與第二源/汲極端,其中所述第二源/汲極端與所述閘極耦接;第五第一型電晶體,具有閘極、第一源/汲極端與第二源/汲極端,其中所述第一源/汲極端耦接至所述第一節點,所述第二源/汲極端與所述閘極耦接並且耦接到所述第四第一型電晶體N4的所述第一源/汲極端;第一電容器C1,具有第一端與第二端,其中所述第一端耦接到所述反相器I1的所述輸出端,所述第二端耦接到所述第四第一型電晶體N4的所述閘極;以及第二電容器C2,具有第一端與第二端,其中所述第一端耦接到所述反相器I1的所述輸入端,所述第二端耦接到所述第五第一型電晶體N5的所述閘極。其中所述電荷泵接收所述選擇訊號與時脈訊號,並經由一邏輯電路產生所述第二時脈訊號。
根據一實施例,三態高壓開關電路更包括崩潰保護電路,所述崩潰保護電路更包括:第一第二型電晶體,具有閘極、第一源/汲端與第二源/汲端,其中所述閘極耦接至所述第一源/汲端以及所述第四第一型電晶體之所述第二源/汲端;第二第二型電晶體,具有閘極、第一源/汲端與第二源/汲端,其中所述閘極耦接至所述第一第二型電晶體之所述閘極,所述第一源/汲端耦接至所述第一第二型電晶體之所述第二源/汲端,所述第一第二型電晶體與所述第一第二型電晶體之基體彼此相連;第三第二型電晶體,具有閘極、第一源/汲端與第二源/汲端,其中所述第一源/汲端耦接至所述閘極以及所述第二第二型電晶體之所述第二源/汲端,所述第三第二型電晶體之基體耦接至所述第三第二型電晶體之所述第二源/汲端;第四第二型電晶體,具有閘極、第一源/汲端與第二源/汲端,其中所述閘極耦接至所述第一源/汲端,所述第二源/汲端耦接至所述第一節點,所述第四第二型電晶體之基體耦接至所述第四第二型電晶體之所述第二源/汲端。
根據一實施例,三態高壓開關電路更包括逆電流降低電路,由第三第一型電晶體構成。所述第三第一型電晶體具有閘極、第一源/汲端與第二源/汲端,所述閘極耦接至所述第三第二型電晶體之所述閘極,所述第一源/汲端耦接至所述第四第一型電晶體之所述第二源/汲端,所述第二源/汲端耦接至所述電荷泵之所述輸入端。根據一實施例,三態高壓開關電路更包括第二第一型電晶體,具有閘極、第一源/汲端與第二源/汲端。所述閘極耦接至所述第一節點,所述第一源/汲端耦接至所述電荷泵之所述輸入端,所述第二源/汲端耦接至所述第三第一型電晶體之所述第一源/汲端。
根據一實施例,三態高壓開關電路之所述第一開關由第六第一型電晶體構成,且所述第二開關由第七第一型電晶體構成。
根據一實施例,三態高壓開關電路更包括電位轉換器,具有輸入端與輸出端,其中所述電位轉換器的所述輸入端接收所述第一選擇訊號,所述輸出端耦接至所述第一開關的所述第一端與所述第二開關的所述第一端。其中在所述禁能模式下,使所述輸出端輸出接地,使所述第一開關之所述第一端接地。在所述放大器模式下,使所述輸出端輸出所述第二電壓源,以使所述第二開關之所述第一端為所述第二電壓源並且導通。
綜上所述,根據本發明實施例之三態高壓開關電路,其透過第一開關與第二開關以及電荷泵的架構,可以讓高壓開關電路在三種不同模式下操作。此外,本發明實施例的三態高壓開關電路可以更包括崩潰保護電路與逆電流降低電路。通過崩潰保護電路,可以避免電荷泵之輸出端的節點免於崩潰,也可以避免電荷泵之電流流向該節點。此外,通過逆電流降低電路,可以防止從電荷泵流過來的逆電流。
圖3繪示根據本發明實施例之三態高壓開關電路的電路示意圖。如圖3所示,三態高壓開關電路100包括電荷泵CP1、第一開關SW1、第二開關SW2以及驅動電晶體N1。電荷泵CP1具有輸入端IN與輸出端OUT,輸入端IN耦接電壓源(第一電壓源)V PP且輸出端OUT耦接至節點PASV,致能端EN則接收選擇訊號SEL。第一開關SW1的第一端接地,第二端耦接於節點PASV。第二開關SW2的第一端耦接至電壓源(第二電壓源)V SGX,第二端耦接於節點PASV且與第一開關SW1的第二端耦接。驅動電晶體N1的閘極耦接至節點PASV,受控於節點PASV的電壓。驅動電晶體N1的第一源/汲極端連接節點Y1,第二源/汲極端耦接至字元線LWL1 (參考圖2,以LWL1為例,其他字元線LWLn也相同),用以在導通時,驅動字元線LWL1。三態高壓開關電路100通過第一開關SW1與第二開關SW2的操作以及選擇訊號SEL的狀態,可以在三種模式下進行操作。
此外,上述電壓源V PP為一個高電壓源,例如可以是20V。節點PASV的節點電壓V PPX會設定成比電壓源V PP為高的高電壓,藉以提供足夠的高電壓來導通電晶體N1。電壓源V SGX則可以是一個中間值的電壓,其遠小於電壓源V PPX,例如可以是4.5V。在此上述架構中,電壓源V PP為耦接到節點X1 (電荷泵的輸入端IN),電壓源V SGX例如可以設置在電位轉換器中(見後面的說明)。
圖4A~圖4C分別繪示圖3之三態高壓開關電路的三種狀態的操作示意圖。如圖4A所示,其繪示三態高壓開關電路100的第一種操作狀態,亦即禁能模式(disable mode)。此時,第一開關SW1為導通且第二開關SW2為關閉,這迫使節點PASV接地,而驅動電晶體N1為浮置狀態。此時選擇訊號SEL為低準位L。
圖4B繪示圖3之三態高壓開關電路100的第二種操作狀態,亦即電荷泵模式(charge pump mode)。此時,第一開關SW1為關閉且第二開關SW2為關閉。電荷泵CP1的選擇訊號SEL為高準位H,使電荷泵CP1動作,並提供節點PASV的電壓。藉此,驅動電晶體N1可由電荷泵CP1導通,藉此字元線LWL1可連接到節點Y1,藉以將驅動訊號提供給字元線LWL (選擇或不選擇字元線)。
圖4C繪示圖3之三態高壓開關電路100的第三種操作狀態,亦即放大器模式(amplifier mode)。此時,第一開關SW1為關閉且第二開關SW2為導通。電荷泵CP1的選擇訊號SEL為低準位H,使電荷泵CP1不動作。節點PASV的電壓由電壓源V SGX提供。之後,直到字元線LWL1到達電壓V SGX-Vth,驅動電晶體N1才會導通。
以上,簡單說明圖3之三態高壓開關電路100的三種操作模式。接著,參考圖5的電路圖來詳細說明本發明實施例之三態高壓開關電路100的詳細動作方式。
圖5繪示圖3之三態高壓開關電路100的詳細電路圖。如圖5所示,三態高壓開關電路100主要包括由電晶體N6所構成的第一開關SW1、由電晶體N7所構成的第一開關SW2、驅動電晶體N1以及由第一電容器C1、第二電容器C2、反相器I1、電晶體N4、N5所構成的電荷泵。三態高壓開關電路100還可以包括電位轉換器(level shifter) LS1,用以提供節點VXE之電壓。
電晶體N6 (第一開關SW1)具有閘極、第一源/汲極端與第二源/汲極端,其中第一源/汲極端耦接到電位轉換器LS1的輸出,閘極耦接至操作電壓V DD,第二源/汲極端耦接到節點PASV。電晶體N7 (第二開關SW2)具有閘極、第一源/汲極端與第二源/汲極端,其中第一源/汲極端耦接到電位轉換器LS1的輸出,閘極耦接至選擇訊號SEL2,第二源/汲極端耦接到節點PASV。電位轉換器LS1的輸出經過操作後,在不同的操作模式下,可以提供圖3所示的接地電壓GND至節點VXE (給第一開關SW1),或圖3所示的電壓V SGX至節點VXE (給第二開關SW2)。在此實施例中,電晶體N6、N7可以是NMOS電晶體。
驅動電晶體N1可以是NMOS電晶體,並且包括閘極、第一源/汲極端與第二源/汲極端,其中閘極耦接到節點PASV,第一源/汲極端耦接至節點,第二源/汲極端耦接至字元線LWL1。當三態高壓開關電路100操作在電荷泵模式下,節點PASV的電壓可以使驅動電晶體N1,藉此節點Y1可以連結到字元線LWL1,藉以驅動LWL1。此操作以下會再進一步說明。
電荷泵CP1包括第一電容器C1、第二電容器C2、反相器I1、電晶體N4、N5。電晶體N4具有閘極、第一源/汲極端與第二源/汲極端,其中第二源/汲極端與閘極耦接。電晶體N5具有閘極、第一源/汲極端與第二源/汲極端,其中第一源/汲極端耦接至節點PASV,第二源/汲極端與閘極耦接並且耦接到電晶體N4的第一源/汲極端。第一電容器C1的第一端耦接到反相器I1的輸出端,第二端耦接到電晶體N4的閘極。第二電容器C2的第一端耦接到反相器I1的輸入端,第二端耦接到電晶體N5的閘極。反相器I2的輸出端輸出時脈訊號(第一時脈訊號)CK1,其將反相器I2之輸入端所接收的時脈訊號(第二時脈訊號)CK2反相而得。電荷泵CP1接收選擇訊號SEL (包括第一選擇訊號SEL1與第二選擇訊號SEL2)以及時脈訊號CLK,經邏輯電路(例如圖5所示的I2、I4)的作用,產生時脈訊號CK2。
如圖3與圖5所示,電荷泵CP1的輸出端為耦接到節點PASV,節點X1連接到節點G1,可視為電荷泵CP1的輸入端。節點X1則耦接到電壓源(第一電壓源)VPP。此外,如圖5所示,電荷泵CP1更接收第一選擇訊號SEL1與第二選擇訊號SEL,其可統稱為選擇訊號SEL (見圖3)。通過第一選擇訊號SEL1與第二選擇訊號SEL,可以讓節點PASV具有不同的電壓,進而可以讓三態高壓開關電路100在三種不同的模式操作。
此外,如圖5所示,第一選擇訊號SEL1輸入至電位轉換器LS1與邏輯閘I2。第二選擇訊號SEL2則輸入至邏輯閘I4,邏輯閘I4則更接收時脈訊號CLK。第一選擇訊號SEL1、第二選擇訊號SEL2與時脈訊號CLK經由邏輯閘I2、I4的運算後,產生時脈訊號CK2至反相器I1的輸入端,反相器I1則輸出與時脈訊號CK2反相的時脈訊號CK1。第一選擇訊號SEL1可以讓電位轉換器LS1經操作以在節點VXE(禁能模式)輸出接地或電壓V SGX(電荷泵或放大器模式),使其等效於圖3所示的電路圖。此外,電壓V SGX必須高於電晶體N6之操作電壓V DD,藉此可以在第一選擇訊號SEL1為高準位H時,可以將電晶體N6關閉。此外,電位轉換器LS1和電晶體N7可以被操作為三態高壓開關電路100之放大器模式,電位轉換器LS1可提供放大器模式的電源。
此外,根據本發明實施例,三態高壓開關電路100還可以更包括崩潰保護(breakdown protection)電路110與逆電流降低(inverse current reduction)電路120。如圖3與5所示,崩潰保護電路110是設置在節點PASV與電荷泵CP1之輸入端之間,逆電流降低電路120與崩潰保護電路110耦接,並則設置在電荷泵CP1之輸入路徑上。
崩潰保護電路110例如由電晶體P1~P4串聯所構成,電晶體P1與電晶體P2之閘極耦接至節點G1 (即,電晶體N4之第二源/汲端)以及電晶體P1之第一源/汲端,電晶體P1之第二源/汲端耦接到電晶體P2之第一源/汲端。電晶體P1與電晶體P2之基體則連接再一起。亦即,電晶體P2的N井連接到電晶體P1側。電晶體P3之第一源/汲端耦接至電晶體P2之第二源/汲端,電晶體P3之閘極耦接至其第一源/汲端。電晶體P4之第一源/汲端耦接至電晶體P3之第二源/汲端,電晶體P4之閘極耦接至其第一源/汲端,電晶體P4之第二源/汲端則耦接至節點PASV。此外,電晶體P3之基體耦接至電晶體P3之第二源/汲端,電晶體P4之基體耦接至電晶體P4之第二源/汲端。結果,電晶體P1與電晶體P2彼此連接而構成一等效的背對背相連二極體串聯電路,電晶體P3與電晶體P3彼此連接而構成一等效的順向連接之二極體串聯電路。如此,可以防止電流從節點G1流到節點PASV。
如圖5所示,逆電流降低電路120由電晶體N3所構成。電晶體N3的閘極耦接到電晶體P4的閘極,電晶體N3的第一源/汲極端則經由電晶體N2耦接到節點PASV,電晶體N3的第二源/汲極端則耦接到節點G1。在電荷泵模式下,電荷泵CP1提供電壓V PPX給節點PASV,電晶體N3的閘極耦接到上述PMOS串中的節點CL1。因此,電晶體N3任何時間都不會關閉,故可以防止從節點G1流過來的逆電流,藉此降低逆電流。在此狀況,如果要斷開節點G1與節點X1的連結,就需要以電晶體N2來斷開。
圖6為說明三態高壓開關電路之禁能模式的電路狀態踏圖。如圖6所示,第一選擇訊號SEL1為低準位L,第二選擇訊號SEL2為任意狀態。此時,電位轉換器LS1會提供接地電壓GND給節點VXE,亦即圖3之第一開關SW1耦接至接地。在禁能模式下,第一開關SW1(電晶體N6)為導通且第二開關SW2(電晶體N7)為關閉,因此節點PASV的電壓為接地GND。因此,電晶體N1、N2成為關閉狀態。此外,直到電晶體N4、N5之V GS(閘極源極電壓) < V TH(臨界電壓),節點G1、G1的電位為降低。此外,因為電晶體N2為關閉,故節點X1與節點G1之間是斷開的,故電壓源VPP無法提供給電荷泵CP1,故此時電荷泵CP1也無法運作。以下表一列出在禁能模式下選擇訊號SEL1、SEL2以及節點VXE和PASV的狀態。
表一
狀態 描述 SEL1 SEL2 VXE PASV
0 禁能模式 L 任意 接地 接地
圖7A、圖7B為說明三態高壓開關電路之電荷泵模式的電路狀態圖,圖7C為相應的時序圖。在電荷泵模式下,第一選擇訊號SEL1為高準位H,第二選擇訊號SEL2為低準位L。此時,電位轉換器LS1會提供電壓V SGX給節點VXE。因為電壓V SGX略高於電晶體N6之操作電壓V DD(閘極電壓),故電晶體N6被關閉。此外,因為電晶體N7之閘極為施加低準位電壓(第二選擇訊號SEL2為L),故電晶體N7也被關閉。在此模式下,電荷泵CP1經由第一選擇訊號SEL1與第二選擇訊號SEL2而被致能。此時電荷泵CP1會將輸入電壓V PP升壓,以在節點PASV施加電壓V PPX,電壓V PPX高於壓V PP升,其電壓值足夠高已將電晶體N1、N2導通。此時,節點X1的電壓也會變成電壓V PP
如圖7A與圖7C所示,若邏輯閘I4輸入如圖所示的時脈訊號CLK,當邏輯閘I2輸出的時脈訊號CK2轉成低準位(電壓V SS)時,節點G2的電壓會變成V PP_G2L,但是節點PASV的電壓是保持在電壓V PPX。在此同時,時脈訊號CK1 (時脈訊號CK2經反相器I1反相)會轉換成高準位H (電壓V M),這使得節點G1的電壓變成V PP_G1H。在此,電壓V M可以設定為大約等於操作電壓V DD,例如V M=V DD=1.8V。在進行程式化操作時,節點X1的電壓等於電壓VPP (例如,20V的高電壓)。此外,雖然在一開始的時脈訊號之CK2下降邊緣,電晶體N2便完全導通,但是由於節點CL1的電壓為VPP_CL1,電晶體N3會關閉,故來自節點G1之逆電流便止於電晶體N3,不會流到電晶體N2,而影響到節點X1。
此外,節點G1、G2的最高電壓VPP_G1H、VPP_G2H取決於第一電容器C1與第二電容器C2,電壓V PP_G1L可以設定為節點X1之電壓減去電晶體N2之臨界電壓V TH(即,V PP_G1L=V PP-V TH_N2)。
如圖7B與圖7C所示,當時脈訊號CK2轉成高準位H,節點G1的電壓變成VPP_G2H,節點PASV的電壓為V PPX。同時,時脈訊號CK1從高準位H轉成低準位L (如圖8C所示,從電壓V M變成電壓V SS),這使得節點G1的電壓下降。如圖8C所示,當節點G1的電壓降至V PP_G1L以下,電晶體N3會導通,並且回復到V PP_G1L。當節點G1的電壓越來越接近V PP_G1L以,電晶體N3便會慢慢關閉。
此外,崩潰保護電路110之電晶體串P1~P4在此是作為節點PASV之崩潰保護之用。電晶體P1~P4只有在節點PASV之電壓遠大於節點G1之電壓時,才會導通,以防止電流從節點G1流到節點PASV。此外,如前所述,為了防止順向接合電流經由電晶體P1~P4流到節點PASV,電晶體P2的N井會連接到電晶體P1側。以下表二列出在電荷泵模式下選擇訊號SEL1、SEL2以及節點VXE和PASV的狀態。
表二
狀態 描述 SEL1 SEL2 VXE PASV
1 電荷泵模式 H L V SGX V PPX
圖8為說明三態高壓開關電路之放大器模式的電路狀態圖。如圖8所示,第一選擇訊號SEL1為高準位H,第二選擇訊號SEL2為高準位H。此時,電位轉換器LS1會提供電壓V SGX給節點VXE,亦即圖3之第二開關SW2耦接至電壓源V SGX。在放大器模式下,因為電壓V SGX高於電晶體N6之操作電壓VDD,故使電晶體N6關閉,且電晶體N7(第二開關SW2)為導通。藉此,節點PASV的電壓變成電壓V SGX。在放大器模式下,電荷泵CP1會被禁能,而無法運作。此外,為了不使電荷泵CP1之電晶體N4、N5導通(或浮置),節點X1的電壓需要設定為等於或小於電壓V SGX,而節點Y1的電壓需要設定為等於或大於電壓V SGX。字元線LWL1的電位則需要到V SG0(即,V SGX-V TH_N1)。藉此,使三態高壓開關電路100在放大器模式下操作。另外,在此模式下,崩潰保護電路110(P1~P4)並不會動作。以下表三列出在放大器模式下選擇訊號SEL1、SEL2以及節點VXE和PASV的狀態。
表三
狀態 描述 SEL1 SEL2 VXE PASV
2 放大器模式 H H V SGX V SGX
綜合上所述,根據本發明實施例之三態高壓開關電路,其透過第一開關與第二開關以及電荷泵的架構,可以讓高壓開關電路在三種不同模式下操作。此外,本發明實施例的三態高壓開關電路可以更包括崩潰保護電路與逆電流降低電路。通過崩潰保護電路,可以避免電荷泵之輸出端的節點免於崩潰,也可以避免電荷泵之電流流向該節點。此外,通過逆電流降低電路,可以防止從電荷泵流過來的逆電流。
100:三態高壓開關電路 110:崩潰保護電路 120:逆電流降低電路 HVSW1:高電壓開關 LS1:電位轉換器 CP1:電荷泵 SW1:第一開關 SW2:第二開關 C1:第一電容器 C2:第二電容器 N1~N7:電晶體 P1~P4:電晶體 N0、N[n]、N[n+1]:電晶體 I1:反相器 I2、I4:邏輯閘 SEL:選擇訊號 SEL1:第一選擇訊號 SEL2:第二選擇訊號 VXE、PASV、CL1、G1、G2、X1、Y1:節點 CLK、CK1、CK2:時脈訊號 V DD、V PP、V PPX、V SGX、V PP_CL1:電壓 V M、V SS、V PP_G1L、V PP_G1H、V PP_G2L、V PP_G2H:電壓 D1:二極體 GBL:全域位元線 CPW:共同P井 SL:源極線 LWL[n]:字元線 SGD:選擇閘極電晶體 SGS:選擇閘極電晶體
圖1A繪示一種習知的高壓開關的電路圖。 圖1B繪示圖1A的操作波形圖。 圖2繪示高壓開關與記憶體陣列的一個概念示意圖。 圖3繪示根據本發明實施例之三態高壓開關電路的電路示意圖。 圖4A~圖4C分別繪示圖3之三態高壓開關電路的三種狀態的操作示意圖。 圖5繪示圖3之三態高壓開關電路的詳細電路圖。 圖6為說明三態高壓開關電路之禁能模式的電路狀態圖。 圖7A、圖7B為說明三態高壓開關電路之電荷泵模式的電路狀態圖,圖7C為相應的時序圖。 圖8為說明三態高壓開關電路之放大器模式的電路狀態圖。
100:三態高壓開關電路
SW1:第一開關
SW2:第二開關
CP1:電荷泵
VPP:電壓源
VSGX:電壓源
PASV:節點
IN:電荷泵之輸入端
OUT:電荷泵之輸出端
EN:電荷泵之致能端
N1:電晶體
Y1:節點
SEL:選擇訊號
LWL1:字元線
HVSW1:高電壓開關

Claims (10)

  1. 一種三態高壓開關電路,包括: 電荷泵,具有輸入端、輸出端與致能端,其中致能端用以接收選擇訊號,所述輸入端接收第一電壓源,所述輸出端耦接至第一節點,所述選擇訊號包括第一選擇訊號與第二選擇訊號; 第一開關,具有第一端與第二端,所述第一端耦接至接地,所述第二端耦接至所述第一節點; 第二開關,具有第一端與第二端,所述第一端耦接至第二電壓源,所述第二端耦接至所述第一節點,其中所述第一電壓源大於所述第二電壓源;以及 第一第一型電晶體,具有閘極、第一源汲極端與第二源汲極端,所述閘極耦接至所述第一節點,所述第二源汲極端耦接至字元線, 其中,基於所述第一選擇訊號與所述第二選擇訊號,所述三態高壓開關電路在所述第一開關為導通且所述第二開關為關閉時,以禁能模式進行操作, 在所述第一開關為關閉且所述第二開關為關閉,且所述電荷泵接收所述選擇訊號而致能時,以電荷泵模式進行操作,及 在所述第一開關為關閉且所述第二開關為導通時,以放大器模式進行操作。
  2. 如請求項1所述的三態高壓開關電路,更包括崩潰保護電路,設置在所述第一節點與所述電荷泵之所述輸入端之間。
  3. 如請求項2所述的三態高壓開關電路,更包括逆電流降低電路,與所述崩潰保護電路耦接,並則設置在所述電荷泵之所述輸入端上。
  4. 如請求項1所述的三態高壓開關電路,其中所述逆電流降低電路經由第二第一型電晶體耦接到所述所述電荷泵之所述輸入端。
  5. 如請求項1所述的三態高壓開關電路,其中所述電荷泵更包括: 反相器,具有輸入端與輸出端,其中所述輸出端輸出第一時脈訊號,所述輸入端接收第二時脈訊號; 第四第一型電晶體,具有閘極、第一源/汲極端與第二源/汲極端,其中所述第二源/汲極端與所述閘極耦接; 第五第一型電晶體,具有閘極、第一源/汲極端與第二源/汲極端,其中所述第一源/汲極端耦接至所述第一節點,所述第二源/汲極端與所述閘極耦接並且耦接到所述第四第一型電晶體的所述第一源/汲極端; 第一電容器,具有第一端與第二端,其中所述第一端耦接到所述反相器的所述輸出端,所述第二端耦接到所述第四第一型電晶體的所述閘極;以及 第二電容器,具有第一端與第二端,其中所述第一端耦接到所述反相器的所述輸入端,所述第二端耦接到所述第五第一型電晶體的所述閘極, 其中所述電荷泵接收所述選擇訊號與時脈訊號,並經由一邏輯電路產生所述第二時脈訊號。
  6. 如請求項5所述的三態高壓開關電路,更包括崩潰保護電路,所述崩潰保護電路更包括: 第一第二型電晶體,具有閘極、第一源/汲端與第二源/汲端,其中所述閘極耦接至所述第一源/汲端以及所述第四第一型電晶體之所述第二源/汲端; 第二第二型電晶體,具有閘極、第一源/汲端與第二源/汲端,其中所述閘極耦接至所述第一第二型電晶體之所述閘極,所述第一源/汲端耦接至所述第一第二型電晶體之所述第二源/汲端,所述第一第二型電晶體與所述第一第二型電晶體之基體彼此相連; 第三第二型電晶體,具有閘極、第一源/汲端與第二源/汲端,其中所述第一源/汲端耦接至所述閘極以及所述第二第二型電晶體之所述第二源/汲端,所述第三第二型電晶體之基體耦接至所述第三第二型電晶體之所述第二源/汲端; 第四第二型電晶體,具有閘極、第一源/汲端與第二源/汲端,其中所述閘極耦接至所述第一源/汲端,所述第二源/汲端耦接至所述第一節點,所述第四第二型電晶體之基體耦接至所述第四第二型電晶體之所述第二源/汲端。
  7. 如請求項6所述的三態高壓開關電路,更包括逆電流降低電路,由第三第一型電晶體構成, 其中所述第三第一型電晶體具有閘極、第一源/汲端與第二源/汲端,所述閘極耦接至所述第三第二型電晶體之所述閘極,所述第一源/汲端耦接至所述第四第一型電晶體之所述第二源/汲端,所述第二源/汲端耦接至所述電荷泵之所述輸入端。
  8. 如請求項7所述的三態高壓開關電路,更包括第二第一型電晶體,具有閘極、第一源/汲端與第二源/汲端, 其中所述閘極耦接至所述第一節點,所述第一源/汲端耦接至所述電荷泵之所述輸入端,所述第二源/汲端耦接至所述第三第一型電晶體之所述第一源/汲端。
  9. 如請求項1所述的三態高壓開關電路,其中所述第一開關由第六第一型電晶體構成,且所述第二開關由第七第一型電晶體構成。
  10. 如請求項1所述的三態高壓開關電路,更包括電位轉換器,具有輸入端與輸出端,其中所述電位轉換器的所述輸入端接收所述第一選擇訊號,所述輸出端耦接至所述第一開關的所述第一端與所述第二開關的所述第一端, 其中在所述禁能模式下,使所述輸出端輸出接地,使所述第一開關之所述第一端接地,及 在所述放大器模式下,使所述輸出端輸出所述第二電壓源,以使所述第二開關之所述第一端為所述第二電壓源並且導通。
TW110142954A 2021-11-18 2021-11-18 三態高壓開關電路 TWI792692B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110142954A TWI792692B (zh) 2021-11-18 2021-11-18 三態高壓開關電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110142954A TWI792692B (zh) 2021-11-18 2021-11-18 三態高壓開關電路

Publications (2)

Publication Number Publication Date
TWI792692B TWI792692B (zh) 2023-02-11
TW202322564A true TW202322564A (zh) 2023-06-01

Family

ID=86689227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110142954A TWI792692B (zh) 2021-11-18 2021-11-18 三態高壓開關電路

Country Status (1)

Country Link
TW (1) TWI792692B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
JP2009065485A (ja) * 2007-09-07 2009-03-26 Panasonic Corp スイッチング制御装置及びモータ駆動装置
US8004340B2 (en) * 2009-12-08 2011-08-23 Stmicroelectronics Asia Pacific Pte. Ltd. System and method for a semiconductor switch
US8848441B2 (en) * 2012-05-04 2014-09-30 Ps4 Luxco S.A.R.L. Switch and semiconductor device including the switch
US10630290B2 (en) * 2017-09-27 2020-04-21 Apple Inc. Low leakage power switch

Also Published As

Publication number Publication date
TWI792692B (zh) 2023-02-11

Similar Documents

Publication Publication Date Title
US8446784B2 (en) Level shifting circuit
US5422590A (en) High voltage negative charge pump with low voltage CMOS transistors
US8218377B2 (en) Fail-safe high speed level shifter for wide supply voltage range
US7492206B2 (en) Level shifter with reduced leakage current and block driver for nonvolatile semiconductor memory device
US8629704B2 (en) Level shifters, integrated circuits, systems, and methods for operating the level shifters
JP2003528489A (ja) ゲート酸化物保護機能付き高速高電圧レベルシフタ
KR100323323B1 (ko) 반도체 장치
US10659050B2 (en) Level shifter and semiconductor device
JP4405216B2 (ja) 半導体装置
US8149632B2 (en) Output circuit for a semiconductor memory device and data output method
JP3657243B2 (ja) レベルシフタ、半導体集積回路及び情報処理システム
JP7114268B2 (ja) 半導体装置
JP2008211317A (ja) レベルシフト回路
JP3285443B2 (ja) チャージポンプ
KR101553441B1 (ko) 워드라인 드라이버 및 그 관련 방법
US7463054B1 (en) Data bus charge-sharing technique for integrated circuit devices
TWI792692B (zh) 三態高壓開關電路
US20060044024A1 (en) Output circuit
US11271549B2 (en) Semiconductor device for controlling voltage at an input node of a circuit during a low power mode
US6653889B2 (en) Voltage generating circuits and methods including shared capacitors
US11831309B2 (en) Stress reduction on stacked transistor circuits
JP6003759B2 (ja) スイッチ回路、及び、半導体記憶装置
US6798246B2 (en) Boosted clock generator having an NMOSFET pass gate transistor
JP4243027B2 (ja) 改良されたワードラインブースト回路
US8456216B2 (en) Level shifter