TW202320068A - 一種製作半導體元件的方法 - Google Patents

一種製作半導體元件的方法 Download PDF

Info

Publication number
TW202320068A
TW202320068A TW111130845A TW111130845A TW202320068A TW 202320068 A TW202320068 A TW 202320068A TW 111130845 A TW111130845 A TW 111130845A TW 111130845 A TW111130845 A TW 111130845A TW 202320068 A TW202320068 A TW 202320068A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
mtj
intermetal dielectric
forming
Prior art date
Application number
TW111130845A
Other languages
English (en)
Inventor
侯泰成
侯朝鐘
林大鈞
高葦昕
蔡馥郁
蔡濱祥
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Publication of TW202320068A publication Critical patent/TW202320068A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明揭露一種製作半導體元件的方法，其主要先形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於一基底上，然後形成一第一金屬間介電層於該MTJ上，去除部分該第一金屬間介電層以形成一受損層於MTJ正上方以及一凹槽暴露出受損層，對該受損層進行一紫外光固化製程，之後再進行一平坦化製程去除受損層及部分第一金屬間介電層。

Description

一種製作半導體元件的方法
本發明是關於一種製作半導體元件，尤指一種製作磁阻式隨機存取記憶體(magnetoresistive random access memory, MRAM)元件的方法。
已知，磁阻(magnetoresistance, MR)效應係材料的電阻隨著外加磁場的變化而改變的效應，其物理量的定義，是在有無磁場下的電阻差除上原先電阻，用以代表電阻變化率。目前，磁阻效應已被成功地運用在硬碟生產上，具有重要的商業應用價值。此外，利用巨磁電阻物質在不同的磁化狀態下具有不同電阻值的特點，還可以製成磁性隨機存儲器(MRAM)，其優點是在不通電的情況下可以繼續保留存儲的數據。
上述磁阻效應還被應用在磁場感測(magnetic field sensor)領域，例如，行動電話中搭配全球定位系統(global positioning system, GPS)的電子羅盤(electronic compass)零組件，用來提供使用者移動方位等資訊。目前，市場上已有各式的磁場感測技術，例如，異向性磁阻(anisotropic magnetoresistance, AMR)感測元件、巨磁阻(GMR)感測元件、磁穿隧接面(magnetic tunneling junction, MTJ)感測元件等等。然而，上述先前技藝的缺點通常包括：較佔晶片面積、製程較昂貴、較耗電、靈敏度不足，以及易受溫度變化影響等等，而有必要進一步改進。
本發明一實施例揭露一種製作半導體元件的方法，其主要先形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於一基底上，然後形成一第一金屬間介電層於該MTJ上，去除部分該第一金屬間介電層以形成一受損層於MTJ正上方以及一凹槽暴露出受損層，對該受損層進行一紫外光固化製程，之後再進行一平坦化製程去除受損層及部分第一金屬間介電層。
請參照第1圖至第10圖，第1圖至第10圖為本發明一實施例製作MRAM元件之方法示意圖。如第1圖所示，首先提供一基底12，例如一由半導體材料所構成的基底12，其中半導體材料可選自由矽、鍺、矽鍺複合物、矽碳化物(silicon carbide)、砷化鎵(gallium arsenide)等所構成之群組，且基底12上較佳定義有一MRAM區域14以及一邏輯區域16。
基底12上可包含例如金氧半導體(metal-oxide semiconductor, MOS)電晶體等主動元件、被動元件、導電層以及例如層間介電層(interlayer dielectric, ILD)16等介電層覆蓋於其上。更具體而言，基底12上可包含平面型或非平面型(如鰭狀結構電晶體)等MOS電晶體元件，其中MOS電晶體可包含閘極結構(例如金屬閘極)以及源極/汲極區域、側壁子、磊晶層、接觸洞蝕刻停止層等電晶體元件，層間介電層18可設於基底12上並覆蓋MOS電晶體，且層間介電層18可具有複數個接觸插塞電連接MOS電晶體之閘極以及/或源極/汲極區域。由於平面型或非平面型電晶體與層間介電層等相關製程均為本領域所熟知技藝，在此不另加贅述。
然後於層間介電層18上依序形成金屬內連線結構20、22電連接前述之接觸插塞，其中金屬內連線結構20包含一金屬間介電層24以及金屬內連線26鑲嵌於金屬間介電層24中，金屬內連線結構22則包含一停止層28、一金屬間介電層30以及金屬內連線32鑲嵌於停止層28與金屬間介電層30中。
在本實施例中，金屬內連線結構20中的各金屬內連線26較佳包含一溝渠導體(trench conductor)，金屬內連線結構22中設於MRAM區域14的的金屬內連線32則包含接觸洞導體(via conductor)。另外各金屬內連線結構20、22中的各金屬內連線26、32均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層24、30以及/或停止層28中並彼此電連接。例如各金屬內連線26、32可更細部包含一阻障層34以及一金屬層36，其中阻障層34可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層36可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。此外在本實例金屬內連線26中的金屬層36較佳包含銅、金屬內連線32中的金屬層36較佳包含鎢、金屬間介電層24、30較佳包含氧化矽例如四乙氧基矽烷(tetraethyl orthosilicate, TEOS)、而停止層28則包含氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、或氮碳化矽(silicon carbon nitride, SiCN)，但不侷限於此。
接著形成一下電極42、一MTJ堆疊結構38、一上電極50以及一圖案化遮罩(圖未示)於金屬內連線結構22上。在本實施例中，形成MTJ 堆疊結構38的方式可先依序形成一固定層(pinned layer)44、一阻障層(barrier layer)46以及一自由層(free layer)48於下電極42上。在本實施例中，下電極42及上電極50較佳包含導電材料，例如但不侷限於鉭(Ta)、氮化鉭(TaN)、鉑(Pt)、銅(Cu)、金(Au)、鋁(Al)。固定層44可包含鐵磁性材料例如但不侷限於鈷鐵硼(cobalt-iron-boron, CoFeB)、鈷鐵(cobalt-iron, CoFe)、鐵(Fe)、鈷(Co)等。此外，固定層44也可以是由反鐵磁性(antiferromagnetic, AFM)材料所構成者，例如鐵錳(FeMn)、鉑錳(PtMn)、銥錳(IrMn)、氧化鎳(NiO)等，用以固定或限制鄰近層的磁矩方向。阻障層46可由包含氧化物之絕緣材料所構成，例如氧化鋁(AlO x)或氧化鎂(MgO)，但均不侷限於此。自由層48可以是由鐵磁性材料所構成者，例如鐵、鈷、鎳或其合金如鈷鐵硼(cobalt-iron-boron, CoFeB)，但不限於此。其中，自由層48的磁化方向會受外部磁場而「自由」改變。
隨後如第2圖所示，利用圖案化遮罩為遮罩進行一道或一道以上蝕刻製程去除部分上電極50、部分MTJ堆疊結構38、部分下電極42以及部分金屬間介電層30以形成複數個MTJ 52於MRAM區域14。值得注意的是，本實施例於圖案化上述上電極50、MTJ堆疊結構38、下電極42及金屬間介電層30所進行的蝕刻製程可包含反應性離子蝕刻製程(reactive ion etching, RIE)以及/或離子束蝕刻製程(ion beam etching, IBE)，由於離子束蝕刻製程的特性，剩餘的金屬間介電層30上表面較佳略低於金屬內連線32上表面且金屬間介電層30上表面較佳呈現一弧形或曲面。另外又需注意的是，本實施例利用離子束蝕刻製程去除部分金屬間介電層30的時候較佳一同去除部分金屬內連線32，使金屬內連線32靠近MTJ 52的交界處形成傾斜側壁。
然後形成一遮蓋層56於MTJ 52上並覆蓋MRAM區域14以及邏輯區域16的金屬間介電層30表面。在本實施例中，遮蓋層56較佳包含氮化矽，但又可依據製程需求選用其他介電材料例如但不侷限於氧化矽、氮氧化矽或氮碳化矽。
接著如第3圖所示，先進行一原子層沉積(atomic layer deposition, ALD)製程以形成一保護層58覆蓋各MTJ 52以及邏輯區域16的金屬間介電層30，進行一道回蝕刻製程去除MRAM區域14與邏輯區域16的部分保護層58使兩個上電極50之間的保護層58頂表面出現V形，再利用另一道微影暨蝕刻製程去除邏輯區域16的保護層58、遮蓋層62以及部分金屬間介電層30。在本實施例中，保護層58較佳包含氧化矽，但不侷限於此。
在本實施例中，利用前述蝕刻製程去除部分保護層58的時候之後剩餘的保護層58頂表面較佳高於兩個上電極50頂表面一距離例如約300-500埃並同時於MRAM區域14的保護層58頂表面形成V形，其中V形較佳位於兩個MTJ52與兩個上電極50之間，V形的谷點高於上電極50頂表面，且V形角度較佳大於110度或更佳大於120度。
隨後如第4圖所示，先利用例如可流動式化學氣相沉積(flowable chemical vapor deposition, FCVD)製程形成一金屬間介電層62於保護層58上。在本實施例中，金屬間介電層62較佳包含一超低介電常數介電層，例如可包含多孔性介電材料例如但不侷限於氧碳化矽(SiOC)或氧碳化矽氫(SiOCH)。需注意的是，本階段形成金屬間介電層62後邏輯區域16的金屬間介電層62頂部較佳低於MRAM區域14的金屬間介電層62頂部使兩者之間形成一明顯高低差。
如第5圖所示，接著先形成一反射層82於MRAM區域14與邏輯區域16的金屬間介電層62表面，再形成一圖案化遮罩84例如圖案化光阻於反射層82上，其中圖案化遮罩84具有一開口暴露出反射層82表面。在本實施例中，反射層82較佳包含金屬或金屬氮化物例如鉭或氮化坦，但不侷限於此。
如第6圖所示，然後利用圖案化遮罩84為遮罩進行一蝕刻製程去除部分反射層82與部分金屬間介電層62以形成一凹槽86，再去除圖案化遮罩84。值得注意的是，本階段利用蝕刻去除部分反射層82與部分金屬間介電層62的時候較佳改變部分金屬間介電層62的質地形成一受損層(damaged layer)88並使凹槽86暴露出受損層88表面。
隨後如第7圖所示，進行一紫外光固化製程90去除受損層88中的甲基(CH 3)鍵結並同時使受損層88略為硬化，如此後續進行研磨製程時便可使受損層88的區域不致易於塌陷並可平均的去除受損層88與周圍的金屬間介電層62。
然後如第8圖所示，進行一平坦化製程，例如利用化學機械研磨(chemical mechanical polishing, CMP)製程去除MRAM區域14與邏輯區域16的所有反射層82、所有受損層88以及部分金屬間介電層62，使MRAM區域14與邏輯區域16的金屬間介電層62頂部約略切齊。
接著如第9圖所示，進行一圖案轉移製程，例如可利用一圖案化遮罩(圖未示)去除邏輯區域16的部分金屬間介電層62、部分金屬間介電層30及部分停止層28以形成接觸洞(圖未示)並暴露出下面的金屬內連線26。然後於接觸洞中填入所需的導電材料，例如包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等的阻障層材料以及選自鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料或其組合的低阻抗金屬層。接著進行一平坦化製程，例如以化學機械研磨製程去除部分金屬材料以形成接觸插塞或金屬內連線70於接觸洞內電連接金屬內連線26。
隨後如第10圖所示，先形成一停止層72於MRAM區域14及邏輯區域16並覆蓋金屬間介電層62及金屬內連線70，形成一金屬間介電層74於停止層72上，進行一道或一道以上微影暨蝕刻製程去除MRAM區域14及邏輯區域的部分金屬間介電層74、部分停止層72、部分金屬間介電層62、部分保護層58以及部分遮蓋層56形成接觸洞(圖未示)。接著填入導電材料於各接觸洞內並搭配平坦化製程如CMP以分別於MRAM區域14以及邏輯區域16形成金屬內連線76連接下方的MTJ 52及金屬內連線70，其中MRAM區域14的金屬內連線76較佳直接接觸設於下方的上電極50而邏輯區域16的金屬內連線76則接觸下層的金屬內連線70。接著再形成另一停止層78於金屬間介電層70上並覆蓋金屬內連線76。
在本實施例中，停止層72與停止層78可包含相同或不同材料，其中兩者均可選自由氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、以及氮碳化矽(silicon carbon nitride, SiCN)所構成的群組。如同前述所形成的金屬內連線，設於金屬間介電層74內的金屬內連線76可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層74內。例如金屬內連線76可更細部包含一阻障層以及一金屬層，其中阻障層可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。至此即完成本發明一實施例之半導體元件的製作。
綜上所述，本發明主要先形成至少一MTJ於基底上，然後形成金屬間介電層覆蓋MTJ，利用蝕刻去除部分金屬間介電層並同形成一受損層於MTJ正上方以及凹槽暴露出受損層表面，之後再進行一紫外光固化製程使受損層略為硬化，如此後續進行平坦化製程去除受損層與周圍的金屬間介電層時便不致發生於受損層的區域發生塌陷的情形並同時確保MRAM區域與邏輯區域的金屬間介電層頂表面不致產生過大的高低差。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
12:基底 14:MRAM區域 16:邏輯區域 18:層間介電層 20:金屬內連線結構 22:金屬內連線結構 24:金屬間介電層 26:金屬內連線 28:停止層 30:金屬間介電層 32:金屬內連線 34:阻障層 36:金屬層 38:MTJ堆疊結構 42:下電極 44:固定層 46:阻障層 48:自由層 50:上電極 52:MTJ 56:遮蓋層 58:保護層 62:金屬間介電層 70:金屬內連線 72:停止層 74:金屬間介電層 76:金屬內連線 78:停止層 82:反射層 84:圖案化遮罩 86:凹槽 88:受損層 90:紫外光固化製程
第1圖至第10圖為本發明一實施例製作MRAM元件之方法示意圖。
12:基底
14:MRAM區域
16:邏輯區域
18:層間介電層
20:金屬內連線結構
22:金屬內連線結構
24:金屬間介電層
26:金屬內連線
28:停止層
30:金屬間介電層
32:金屬內連線
34:阻障層
36:金屬層
42:下電極
44:固定層
46:阻障層
48:自由層
50:上電極
52:MTJ
56:遮蓋層
58:保護層
62:金屬間介電層
70:金屬內連線
72:停止層
74:金屬間介電層
76:金屬內連線
78:停止層

Claims (7)

  1. 一種製作半導體元件的方法，其特徵在於，包含： 形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於一基底上； 形成一第一金屬間介電層於該MTJ上； 去除部分該第一金屬間介電層以於該MTJ上形成一凹槽；以及 進行一紫外光固化製程。
  2. 如申請專利範圍第1項所述之方法，其中該基底包含一磁阻式隨機存取記憶體(magnetoresistive random access memory, MRAM)區域以及一邏輯區域，該方法包含： 形成一第二金屬間介電層於該基底上； 形成一第一金屬內連線於該MRAM區域以及一第二金屬內連線於該邏輯區域； 形成該MTJ於該第一金屬內連線上； 形成一遮蓋層於該MTJ上；以及 形成該第一金屬間介電層於該遮蓋層上。
  3. 如申請專利範圍第2項所述之方法，另包含： 形成一反射層於該第一金屬間介電層上；以及 去除該反射層以及該第一金屬間介電層以形成該凹槽。
  4. 如申請專利範圍第2項所述之方法，其中該邏輯區域之該第一金屬間介電層頂表面低於該MRAM區域之該第一金屬間介電層頂表面。
  5. 如申請專利範圍第1項所述之方法，另包含去除部分該第一金屬間介電層以形成一受損層以及該凹槽暴露出該受損層。
  6. 如申請專利範圍第1項所述之方法，另包含進行該紫外光固化製程於該受損層上。
  7. 如申請專利範圍第1項所述之方法，另包含於進行該紫外光固化製程後平坦化該第一金屬間介電層。
TW111130845A 2021-11-12 2022-08-16 一種製作半導體元件的方法 TW202320068A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111338561.9 2021-11-12
CN202111338561.9A CN116133510A (zh) 2021-11-12 2021-11-12 一种制作半导体元件的方法

Publications (1)

Publication Number Publication Date
TW202320068A true TW202320068A (zh) 2023-05-16

Family

ID=86299580

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130845A TW202320068A (zh) 2021-11-12 2022-08-16 一種製作半導體元件的方法

Country Status (3)

Country Link
US (1) US20230157180A1 (zh)
CN (1) CN116133510A (zh)
TW (1) TW202320068A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5864095B2 (ja) * 2010-02-18 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11024801B2 (en) * 2018-06-27 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion layer for magnetic tunnel junctions
US10886461B2 (en) * 2018-09-18 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Highly physical etch resistive photoresist mask to define large height sub 30nm via and metal hard mask for MRAM devices
US11985904B2 (en) * 2020-04-22 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing MRAM device with enhanced etch control

Also Published As

Publication number Publication date
CN116133510A (zh) 2023-05-16
US20230157180A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
CN111969103B (zh) 半导体元件及其制作方法
CN110707122B (zh) 半导体元件及其制作方法
CN112447788B (zh) 磁阻式随机存取存储器
CN110890460A (zh) 半导体元件及其制作方法
CN111564468A (zh) 半导体元件及其制作方法
TW202119665A (zh) 半導體元件及其製作方法
CN111916472A (zh) 磁阻式随机存取存储器
CN112466901A (zh) 半导体元件及其制作方法
CN114447023A (zh) 半导体元件及其制作方法
CN112018146B (zh) 磁阻式随机存取存储器
CN115440881A (zh) 半导体元件及其制作方法
TWI821466B (zh) 半導體元件及其製作方法
TW202329493A (zh) 半導體元件及其製作方法
CN111969104A (zh) 半导体元件及其制作方法
TWI797357B (zh) 半導體元件及其製作方法
CN112420918B (zh) 半导体元件及其制作方法
CN111477738B (zh) 一种制作半导体元件的方法
TW202320068A (zh) 一種製作半導體元件的方法
TWI814856B (zh) 半導體元件及其製作方法
CN113539943B (zh) 半导体元件及其制作方法
TW202316580A (zh) 半導體元件及其製作方法
TW202329494A (zh) 半導體元件及其製作方法
TW202403969A (zh) 一種製作磁阻式隨機存取記憶體的方法
CN115440880A (zh) 磁阻式随机存取存储器元件及其制作方法
TW202339314A (zh) 半導體元件及其製作方法