TW202314801A - 使用自組裝單分子層的選擇性膜形成 - Google Patents

使用自組裝單分子層的選擇性膜形成 Download PDF

Info

Publication number
TW202314801A
TW202314801A TW111124908A TW111124908A TW202314801A TW 202314801 A TW202314801 A TW 202314801A TW 111124908 A TW111124908 A TW 111124908A TW 111124908 A TW111124908 A TW 111124908A TW 202314801 A TW202314801 A TW 202314801A
Authority
TW
Taiwan
Prior art keywords
substrate
processing
sam
metal
dielectric material
Prior art date
Application number
TW111124908A
Other languages
English (en)
Inventor
蒂娜 特里優索
里歐 修里
科里 萊姆利
羅伯特 克拉克
赫里特 盧森克
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202314801A publication Critical patent/TW202314801A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

處理基板的方法包含：將基板裝載到處理系統中，該基板包括具有金屬表面的金屬及具有介電材料表面的第一介電材料，該金屬表面及介電材料表面處於同一高度；蝕刻金屬以在介電材料下方形成凹陷金屬表面；使用旋塗製程選擇性地形成自組裝單分子層 (self-assembled monolayer，SAM) 於凹陷金屬表面上；及將包含第二介電材料的介電膜沉積於介電材料表面上。

Description

使用自組裝單分子層的選擇性膜形成
本發明係關於半導體處理與半導體處理系統，且尤其關於在半導體製造中使用自組裝單分子層 (self-assembled monolayer，SAM)的選擇性膜形成方法。 [相關申請案的交互參照]
本申請案主張2021年7月6日提出申請之美國臨時申請案第63/218,814號的權利。以上引用之申請案的全部揭示內容係藉由參照而併入本文。
半導體裝置通常藉在半導體基板上依序沉積絕緣層或介電層、導電層、及其他材料層、及使用微影技術對各層進行圖案化以在半導體基板上形成電路元件及部件來製造。半導體工業藉由持續縮小最小特徵部尺寸來不斷提高電子元件 (例如電晶體、二極體、電阻器、電容器等)的密度，而容許更多元件集成到特定區域中。
隨著半導體裝置的縮放持續推進越來越小的特徵部，製造步驟變得更加複雜，且出現例如空洞及邊緣放置誤差的問題。對於簡化製造步驟及提供轉化為更高產量之更多製程餘裕來說，選擇性膜沉積製程的使用變得更加關鍵。
根據本發明的實施例，處理基板的方法包含：將基板裝載到處理系統中，該基板包括具有金屬表面的金屬及具有介電材料表面的第一介電材料；蝕刻金屬以在介電材料下方形成凹陷金屬表面；使用旋塗製程選擇性地形成自組裝單分子層 (SAM)於凹陷金屬表面上；及將包含第二介電材料的介電膜沉積於介電材料表面上。
根據本發明的實施例，處理基板的方法包含：使基板的表面平坦化，該基板包括第一材料和第二材料，該平坦化暴露包含第一材料的第一區域及包含第二材料的第二區域；選擇性地蝕刻第一區域以形成凹槽，該凹槽具有位於比平坦化表面的第二區域更低高度的受蝕刻表面；使用旋塗製程選擇性地形成自組裝單分子層 (SAM)於第一區域的受蝕刻表面上；及沉積介電膜於平坦化表面的第二區域上。
根據本發明的實施例，處理基板的方法包含：在基板的介電層中形成第一複數凹槽，該介電層包含第一介電材料；在第一複數凹槽內保形地沉積阻障層；在阻障層上方沉積金屬以填充第一複數凹槽；使基板的頂面平坦化，平坦化表面包含第一介電材料、阻障層、及金屬；選擇性地蝕刻金屬以形成位於比平坦化表面的剩餘區域更低高度的受蝕刻表面；使用旋塗製程選擇性地形成自組裝單分子層(SAM)於受蝕刻表面上；及沉積介電膜於平坦化表面的剩餘區域上。
本申請案係關於處理基板的方法，尤其關於在半導體製造中使用自組裝單分子層(SAM)的選擇性膜形成。隨著先進半導體裝置的縮放及其製造方法持續進行，需要選擇性沉積來簡化製程步驟並提供可轉換為更高產能的更多製程餘裕。在諸多選擇性沉積製程流程中，SAM可用作為阻擋層。特別是，藉由旋轉塗佈製程形成的SAM(即，旋塗SAM)係有成本效益的阻擋層。舉例來說，在有助於邏輯與記憶體應用之介電質上介電質(dielectric on dielectric，DoD)選擇性沉積製程的情況下，SAM塗佈表面可防止介電沉積物，從而使介電質僅沉積至未以SAM塗佈的表面。然而，在狹窄空間(例如，＜30mm)上達成足夠的選擇性仍非常具有挑戰性。因此，可能期望具有成本效益的新選擇性SAM形成方法。本申請案的實施例揭露使用旋塗SAM在小空間上的選擇性沉積方法。
本揭示內容中所述的方法可有利地實現選擇性SAM形成，特別是在例如＜30nm間距尺寸特徵部的狹窄空間中。諸多實施例使用簡單的金屬蝕刻步驟來形成凹陷金屬表面。發明人發現該形成的凹槽可改善後續SAM形成步驟的選擇性，限制SAM僅沉積於凹陷金屬表面上。利用選擇性SAM形成的方法，當前介電質上介電質(DoD)製程能夠進一步改善，且可例如實現由下而上填充製程、減少化學機械拋光(CMP)過載、允許較小的起始堆疊高度、及提高整體餘裕及產能。
在下文中，選擇性自組裝單分子層(SAM)形成的示例性旋轉塗佈處理系統首先參照圖1根據實施例進行描述。SAM分子的簡化結構如圖2所示。在圖3A-3E中，根據諸多實施例描述選擇性SAM形成及介電質沉積的方法。示例性製程流程圖係顯示於圖4A-4D。本揭示內容中的所有圖式僅作說明用途，並非按比例繪製，包括特徵部的深寬比。
圖1顯示旋轉塗佈處理系統之代表性實施例，其包括旋轉塗佈處理系統之塗佈模組的剖面圖。
圖1描繪使用塗佈模組104將化學品分配至基板102上的旋轉塗佈處理系統100，該塗佈模組104與可分配一或更多種液體化學品的液體輸送系統106流體連通。系統100還可包括氣體輸送系統108，其可向塗佈模組104提供氣體，可經由排氣系統110移除該氣體。液體排放口 (未示出)亦可結合到排氣系統中，以從塗佈模組104移除液體。系統100還可包括退火模組112，其可在已分配化學品之後對基板102進行烘烤或施加光輻射。控制器114可用以利用電通信網路來控制系統100的元件，該電器通信網路可在系統100的元件之間發送或接收電腦可執行指令或電信號。控制器114可包括一或更多電腦處理器116及可儲存電腦可執行指令的記憶體118，該電腦可執行指令可藉電腦處理器或其他邏輯/處理裝置來執行。控制器114可儲存製程元件136，其可包括配方或製程條件子程式，該配方或製程條件子程式可藉控制或引導系統100的元件來實施，以獲得在塗佈模組104及/或退火模組112內的特定條件。元件之間的通信可經由所屬技術領域具有通常知識者已知的處理技術及電訊技術來實施，如虛線120所示。
電腦處理器116可包括一或更多處理核心，且其係配置為存取及執行(至少部份)儲存在一或更多記憶體中的電腦可讀取指令。一或更多電腦處理器116可包括但不限於：中央處理單元(CPU)、數位信號處理器(digital signal processor，DSP)、精簡指令集電腦(reduced instruction set computer，RISC)、複雜指令集電腦(complex instruction set computer，CISC)、微處理器、微控制器、場域可程式化邏輯閘陣列(field programmable gate array，FPGA) 、或其任何組合。電腦處理器116還可包括用於控制系統100元件間通信之一或更多晶片組(未示出)。在特定實施例中，電腦處理器可基於IntelTM架構或ARMTM架構，且一或更多處理器與晶片組可來自IntelTM處理器及晶片系列產品。一或更多電腦處理器還可包括用於處理特定數據功能或任務的一或更多特殊應用積體電路(application-specific integrated circuits，ASICs)或特定應用標準產品(application-specific standard products，ASSPs)。
記憶體118可包括一或更多非暫時性電腦可讀取儲存媒體(computer-readable storage media，「CRSM」)。在一些實施例中，一或更多記憶體可包括非暫時性媒體，例如隨機存取記憶體(「RAM」)、快閃RAM、磁性媒體、光學媒體等。該一或更多記憶體可為揮發性(在提供電力時保留資訊)或非揮發性(在不提供電力的情況下保留資訊)。附加實施例也可提供為包括非暫時性機器可讀取信號(以壓縮或非壓縮形式)的電腦程式產品。機器可讀取信號的範例包括但不限於網際網路或其他網路攜帶的信號。舉例來說，經由網際網路之軟體分配可包含非暫行性機器可讀取信號。另外，記憶體可儲存包括複數電腦可執行指令的操作系統，該等指令可由處理器實施以執行各式任務來操作系統100。
圖1亦包括可將化學品分配至基板102上之塗佈模組104之一實施例的代表性示意圖122。系統100可用以分配一或更多液體化學品，該一或更多液體化學品可藉由旋轉基板102、平移基板102、或旋轉或平移液體分配器的位置而分配於基板102的範圍內。液體分配器124、126可設置在基板102上方，並且可使用定位機構128橫移或繞行至基板102上方或鄰近基板102的任何位置。在圖1的實施例中，定位機構128可在水平及/或垂直平面上來回移動，如鄰近定位機構128的箭頭所示。定位機構128也可圍繞定位機構128的垂直軸130旋轉。定位機構128可在基板102周圍的離散位置分配化學品，或當定位機構128移動於基板102之範圍時分配化學品。化學品可透過連續或非連續的方式設置於基板上。在基板102範圍內的若干次中，可逐一分配化學品，或者化學品可在相同位置但在不同時間分配。
基板102可固定至旋轉卡盤132，該旋轉卡盤132支撐基板102並可在化學品分配期間旋轉基板102。基板102可圍繞旋轉軸134以高達2200每分鐘旋轉數(revolution per minutes，rpm)的速度旋轉。化學品分配可發生在基板102開始旋轉之前、期間及/或之後。
在化學品分配之前或之後，可在退火模組112中處理基板102。退火模組112可對基板102進行加熱以在化學品分配前移除基板102中的水氣或處理由塗佈模組104沉積在基板102上的膜。退火模組112可包括但不限於透過傳導將熱量傳遞到基板102的電阻性加熱元件(未示出)。在另一實施例中，退火模組112可包含使基板102暴露於輻射中的輻射源(未示出)。輻射源可包括但不限於紫外光(UV)源(未示出)。退火模組112還可接收來自氣體輸送系統108的加熱氣體而經由對流對基板102進行加熱。退火模組112也可利用對於基板102或所沉積之膜相對惰性氣體的處理基板102，以防止與周圍或附近的環境(例如氧、水氣等等)的化學反應。氣體亦可用以移除在退火處理期間從所沉積之膜釋出的氣體或流體。釋出的化學品可藉由將氣體從退火模組112去除的排氣系統110加以移除。
圖2顯示自組裝單分子層 (SAM)之基團的代表性實施例。
圖2顯示可形成在基板102上的自組裝單分子層 (SAM)分子200基團之代表性實施例的示意圖。SAM被廣泛稱為表面改質劑及黏著層。圖2中所示的SAM分子200用於說明用途來解釋SAM的成分。在應用中，SAM分子200可以與基板102上以系統性方式排列的複數SAM分子200結合使用。簡言之，複數SAM分子200可在基板102的表面上形成三維結晶或半結晶結構。SAM分子200可具有小於1nm的厚度。SAM分子200可包括含有端基團202、鏈基團204、及鍵結基團206的化合物。這些基團可形成SAM分子的建置區塊，並且這些基團與基板102的相互作用可形成三維結構。分子自組裝可起因於凡得瓦交互作用、疏水性交互作用、及/或分子-基板交互作用的組合，該等交互作用在基板102或上覆膜(未示出)上自發性地形成高度有序的低維度結構。
廣泛言之，鍵結基團206可耦合或化學吸附到基板102。鍵結基團206可受化學性吸引到基板102或到基板102上之膜或層，例如金屬層。然而，端基團202及鏈基團204可能不耦合或化學吸附到基板102，或至少不以與鍵結基團206同樣的方式耦合到基板102。鏈基團204和端基團202可如圖2所示自組裝。由於此選擇性組裝，SAM分子200可呈現豎立狀，其中鍵結基團206固定至基板102，且端基團202及鏈基團204經由鍵結基團206被拘束至基板102。
SAM分子200可用於諸多應用，且基團的組成、或建構區塊可依據期望的結構和基板102之類型而有所不同。根據一實施例，鍵結基團206可為與基板102上所需材料層(例如金屬層)鍵結或發生化學反應、且僅弱鍵結於例如介電材料之其他材料的任何反應性元素。在金屬層的情形中，在一些範例中，鍵結基團206可包括硫醇、矽烷、羧酸鹽、或磷酸酯。鏈基團204可包括可連結或鍵結在一起的碳元素鏈。雖然圖2顯示SAM分子200，但是鏈基團204可與相鄰的鏈基團鍵結以形成更大的SAM結構(未示出)。在諸多實施例中，鏈基團204可包含C xH y分子，這些分子可以鍵結在一起以在基板102的表面範圍形成SAM分子200的三維結構。端基團202可組裝在鏈基團204之上，並且可基於SAM分子200的應用來選擇。SAM分子200的範例包括但不限於1-十八硫醇(CH 3(CH 2) 16CH 2SH)、全氟癸基三氯矽烷(CF 3(CF 2) 7CH 2CH 2SiCl 3)、全氟十二烷硫醇(CF 3(CF 2) 7CH 2CH 2SH)、癸基二甲基氯矽烷(CH 3(CH 2) 8CH 2Si(CH 3) 2Cl)、及三級丁基氯二甲基矽烷((CH 3) 3CSi(Cl)(CH 3) 2))。
圖3A-3E根據諸多實施例，透過基板的剖面圖顯示處理基板的方法。
在圖3A中，基板3可為半導體裝置的一部份或包含半導體裝置，且可經歷一些依循例如習知製程的處理步驟。因此，基板3可包括有助於諸多微電子裝置的半導體層。舉例來說，半導體結構可包含其中形成諸多裝置區域的基板3。
在一或更多實施例中，基板3可為矽晶圓、或絕緣體上矽(silicon-on-insulator，SOI)晶圓。在若干實施例中，基板3可包含矽鍺晶圓、矽碳化物晶圓、砷化鎵晶圓、氮化鎵晶圓及其他合成半導體。在其他實施例中，基板3包含異質層，例如矽上矽鍺、矽上氮化鎵、矽上碳化矽、及矽或SOI基板上矽層。在諸多實施例中，可將基板3圖案化或嵌入半導體裝置的其他元件中。
如圖3A所示，可使基板3圖案化並在介電材料300中包含凹陷特徵部，其中該凹陷特徵部包含圍繞在凹陷特徵部側壁及底部上之金屬304周圍的阻障/襯墊層302。基板3包括暴露的金屬表面303及暴露的介電材料表面301。另外，基板表面亦可包括阻障/襯墊層302的暴露邊緣，如圖3A所示。在一範例中，金屬304及金屬表面303可包含選自由下列者組成之群組的金屬：Cu、Al、Ta、Ti、W、Ru、Co、Ni、及Mo。在一或更多實施例中，金屬304可包括多於一金屬。在一範例中，介電材料表面包含矽。在另一範例中，介電材料表面包含SiO 2或低k材料。在諸多實施例中，阻障/襯墊層302可包括鉭(Ta)基材料、Ru、Co或氮化矽(SiN)基材料。在諸多實施例中，凹陷特徵部可用於形成全自對準通孔(fully self-aligned via，FSAV)。因此，在若干實施例中，凹陷特徵部可具有30nm以下的間距尺寸。在如此狹窄空間，習知的選擇性沉積可能有選擇性不足的問題。因此，本申請案中揭露之選擇性SAM形成方法可特別有利於如此小特徵部規格，然而該方法適用於任何尺度的特徵部。
在諸多實施例中，例示的基板3可經平坦化，其中金屬表面303與介電材料表面301處於同一水平面。在若干實施例中，平坦化可使用化學機械平坦化(CMP)製程，後接清潔製程以從基板3表面移除任何雜質及氧化物。
圖3B顯示選擇性蝕刻金屬以形成凹陷金屬表面後之基板3的剖面圖。
如圖3B所示，該方法亦包括蝕刻金屬304及阻障/襯墊層302以在介電材料表面301下方形成凹陷金屬表面305。在若干實施例中，儘管未示出，但該蝕刻可蝕刻金屬304而不蝕刻阻障/襯墊層302。在諸多實施例中，該蝕刻可藉將基板3暴露於濕式溶液中來執行，該濕式溶液選擇性蝕刻金屬304而不對介電材料表面301造成損壞。舉例來說，酸性溶液可用於如此濕式溶液。在一實施例中，可使用檸檬酸水溶液。 在一實施例中，可使用濕式處理系統，其中將基板3浸沒於濕式溶液中維持一預定時間。在一實施例中，用於浸沒的處理時間可小於1分鐘，但在其他實施例中，用於浸沒的處理時間介於1分鐘與5分鐘之間。如此濕式蝕刻製程可以在旋轉基板3時執行作為旋轉製程、或執行作為靜態製程。在一實施例中，濕式蝕刻製程溫度可為室溫。在諸多實施例中，此蝕刻步驟可使用參照圖1描述的旋轉塗佈處理系統100來執行。根據一實施例，凹陷金屬表面可位於介電材料表面301下方約0.3nm與約3nm之間處。將基板3浸沒於濕式溶液中之後，可將基板3加以清洗並使其乾燥，以將基板3的任何殘留溶液移除。在若干實施例中，該乾燥步驟可使用旋轉塗佈處理系統100的退火模組112來執行。
圖3C顯示在凹陷金屬表面上選擇性地形成自組裝單分子層(SAM)後之基板3的剖面圖。
如圖3C所示，該方法亦包括使用旋塗製程在暴露的凹陷金屬表面305上選擇性地形成自組裝單分子層 (SAM)306。SAM306可使用圖1所描述之旋轉塗佈處理系統100的塗佈模組104來形成。該方法包括在旋轉基板3時將至少一化學溶液分配於基板3上，其中該至少一化學溶液包括含有碳基團、耦合至碳基團的鍵結基團、及耦合至鍵結基團對面之碳基團的端基團的至少一種化合物。至少一化學溶液可更包括溶劑，例如有機溶劑。至少一化學溶液的分配量應使至少基板3的大部份被該至少一化學溶液所覆蓋。在一範例中，至少一化學溶液中之SAM分子的濃度可約5mM或更低。基板3可在至少一化學溶液的施加期間例如以約800rpm和約2200rpm之間的轉速旋轉。在諸多實施例中，沉積SAM的旋塗製程可包含重複分配化學溶液，以確保可達成凹陷金屬表面305上足夠的SAM裝填密度。
根據若干實施例，至少一化學溶液包括第一化學溶液及第二化學溶液，其中該分配包括依次將第一化學溶液及第二化學溶液分配於基板3上。在一實施例中，第一化學溶液及第二化學溶液可包括不同的SAM分子，使得SAM可包含不止一種SAM分子。如果金屬304包含不止一金屬，如此實施例可有利地實現暴露凹陷金屬表面305的更完整覆蓋。
在諸多實施例中，SAM 306可具有小於1nm的厚度。因此，SAM 306的頂面307可高於或低於介電材料表面301，但圖3C示出了SAM 306的頂面307較高的情況。在若干實施例中，SAM 306的頂面307與介電材料表面可實質上在同一平面中。
SAM分子的鍵結基團包含反應性元素(例如硫醇基)，該反應性元素可以與金屬304之暴露凹陷金屬表面305耦合或發生化學反應，但僅微弱地與介電材料300的介電材料表面301發生交互作用。然後，清洗溶液(例如異丙醇(IPA))可藉塗佈模組104分配於基板3上，以從基板3移除任何多餘的化學溶液，包括來自介電材料300之介電材料表面301的任何弱連結SAM分子。
其後，可將基板3從塗佈模組104移至退火模組112，退火模組112可包含電阻性加熱元件或輻射源(例如UV光)。在退火模組112中，基板3可在低於暴露凹陷金屬表面305上SAM之脫附溫度及降解溫度的狀態下進行退火。在一範例中，使用1-十八硫醇之SAM分子，基板3可以在低於160ºC(1-十八硫醇的降解溫度)的溫度下進行退火維持約5分鐘以下的時間段。在另一實施例中，基板3可從系統100中移除，並在獨立工具(例如烘箱、爐子等)中進行退火。退火可實現或改善SAM分子成分在金屬304之暴露凹陷金屬表面305上的自組裝。然後，可將基板3轉移到塗佈模組104上進行額外的清洗，接著為退火模組112中的軟性烘烤。軟性烘烤可在低於160ºC的溫度下進行。這一系列步驟選擇性地在凹陷金屬表面305上形成有序的SAM 306，而介電材料表面301維持至少實質上無SAM分子。
根據一實施例，可將在旋轉基板3時分配至少一化學溶液於基板3上、分配至少一化學溶液於基板3上之後退火基板3、以及分配清洗溶液至基板3的順序步驟重複至少一次，以提高SAM 306在凹陷金屬表面305上的覆蓋率及品質。
SAM 306的特性可包括以下特性的一或更多者：在一單層的厚度範圍內基板3範圍中凹陷金屬表面305上的均勻厚度分佈、及適用於SAM 306的端基團的均勻水接觸角。SAM 306可用作後續膜沉積的阻擋層，亦可進一步保護凹陷金屬表面305免受例如氧化作用以及從金屬304進入介電材料300中之金屬擴散的不利影響。發明人發現使金屬304凹陷、並在如圖3B所示之凹陷金屬表面305上而非在如圖3A所示之金屬表面303上形成SAM 306，可減少或防止如圖3C中之SAM 306「快速蔓延」或侵入介電材料表面301上。如此侵入可能抑制隨後在與金屬304相鄰的介電材料表面301上的膜沉積。
圖3D顯示沉積介電膜在介電材料表面上後之基板3的剖面圖，其中SAM抑制介電膜在凹陷金屬表面上的沉積。
如圖3D所示，該方法更包括在暴露的介電材料表面301上沉積介電膜308，其中SAM 306抑制介電膜308在凹陷金屬表面305上的沉積。介電膜308可包括SiO 2、低k材料、或高k材料，而沉積可包括氣相暴露。在諸多實施例中，可使用例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、及原子層沉積(ALD)的氣相沉積技術、與例如電漿增強CVD(PECVD)的其他電漿製程、濺鍍、及其他製程進行沉積。
依據一實施例，沉積包括在介電材料表面301上吸附含金屬觸媒層，並且在沒有任何氧化劑及水解劑的情況下，於約150ºC以下的基板溫度下，將基板暴露至含矽醇氣體的製程氣體以沉積SiO 2膜。舉例來說，矽醇氣體可選自由下列者組成之群組：參(三級戊烷氧)矽醇、參(三級丁氧基)矽醇、及雙(三級丁氧基)(異丙氧基)矽醇。含金屬觸媒層可例如包括鋁(Al)或鈦(Ti)。在一範例中，可藉由將基板暴露於AlMe 3氣體而形成含金屬觸媒層。在一範例中，矽醇氣體係選自由下列者組成之群組：參(三級戊烷氧)矽醇、參(三級丁氧基)矽醇、及雙(三級丁氧基)(異丙氧基)矽醇。
圖3E顯示移除SAM後之基板3的剖面圖。
在一範例中，沉積介電膜308之後，可將基板3轉移到退火模組112，並在導致SAM 306從基板3脫附的溫度下進行退火，以在進一步處理前恢復凹陷金屬表面305。由此得到的基板3如圖3E所示。在另一範例中，可將基板3轉移到另一處理系統或其中可移除SAM 306的另一處理平台。或者，可使用對電漿激發H 2氣體之氣體暴露以及選用性基板加熱將SAM 306移除。除了移除SAM 306外，對電漿激發H 2氣體的氣體暴露可進一步清潔介電膜308。
根據一實施例，介電膜308在介電材料表面301上的形成可用於在金屬304上形成全自對準通孔(FSAV)。
根據一實施例，由於SAM 306的覆蓋率上之缺陷，介電膜308的沉積進一步在凹陷金屬表面305上沉積非期望的額外介電膜(未示出)。在一範例中，額外介電膜可能在凹陷金屬表面305上形成懸出物。為了處理此非期望的沉積，該方法可更包括從凹陷金屬表面上移除或塑形(修整)額外介電膜，以改善介電膜308在介電材料表面301上且不在凹陷金屬表面305上的選擇性形成。在一範例中，使用HF及Al(CH 3) 3之連續氣體暴露的原子層蝕刻(ALE)可用以蝕刻含有SiO 2的額外介電膜。
圖4A-4D根據諸多實施例顯示示例性製程流程圖，其中圖4A顯示一實施例、圖4B根據一實施例顯示在凹陷金屬表面上選擇性地形成SAM的步驟、圖4C顯示另一實施例、且圖4D顯示又另一實施例。以上討論之圖式(圖3A-3E)可伴隨該等製程流程且因此將不再重述。
在圖4A中，製程流程40始於將包含金屬表面及介電材料表面的基板裝載到處理室中(方塊410，圖3A)。接著，選擇性地蝕刻金屬表面，以在介電材料表面下方形成凹陷金屬表面(方塊420，圖3B)。隨後，使用旋塗製程進行自組裝單分子層 (SAM)的選擇性形成，其中SAM係選擇性地沉積在凹陷金屬表面上(方塊430，圖3C)。之後，可將介電膜沉積在介電材料表面上，其中SAM抑制介電膜在凹陷金屬表面上的沉積(方塊440，圖3D)。在若干實施例中，當額外介電膜非選擇性地沉積在凹陷金屬表面上時，可執行選用性移除步驟以移除額外介電膜 (方塊445)。
在圖4B中，根據一實施例，顯示用於選擇性地形成SAM的旋塗製程430(例如圖4A)。旋塗製程430可始於在旋轉基板時將包含SAM分子的溶液分配於基板上(方塊431)。分配之後，可將基板退火(方塊433)，後接分配清洗溶液於基板上以移除任何未吸附的SAM分子(方塊435)。在若干實施例中，可重複上述步驟，以提升SAM的覆蓋率及品質。在一或更多實施例中，當重複上述步驟時，可利用一或更多化學溶液來實現使用不止一種SAM分子。
在圖4C中，製程流程42始於使包含第一材料及第二材料的基板表面平坦化、並露出包含第一材料的第一區域及包含第二材料的第二區域(方塊405，圖3A)。接著，藉由選擇性蝕刻第一區域形成凹槽(方塊422，圖3B)。接下來，使用旋塗製程選擇性地將自組裝單分子層 (SAM) 形成於第一區域的受蝕刻表面上(方塊432，圖3C)，後接沉積介電膜於平坦化表面的第二區域上，其中SAM抑制介電膜在第一區域上的沉積(方塊442，圖3D)。
在圖4D中，製程流程44始於在基板的介電層中形成第一複數凹槽(方塊401)、在第一複數凹槽內保形地沉積阻障層(方塊402)、在阻障層上方沉積金屬以填充第一複數凹槽(方塊403)、以及使基板的頂面平坦化(方塊406，圖3A)。接下來，選擇性地蝕刻金屬以形成位於比平坦化表面的剩餘區域更低高度的受蝕刻表面(方塊424，圖3B)。在此之後，使用旋塗製程選擇性地形成SAM於受蝕刻表面上(方塊434，圖3C)，後接沉積介電膜於平坦化表面的剩餘區域上，其中SAM抑制介電膜在受蝕刻表面上的沉積(方塊444，圖3D)。在若干實施例中，在沉積介電膜之後，製程流程44可繼續移除SAM，以暴露受蝕刻表面(方塊450，圖3E)。
在此總結示例性實施例。其他實施例還可從說明書整體及本文提出之申請專利範圍中了解。
範例1。處理基板的方法包括：將基板裝載到處理系統中，該基板包含具有金屬表面的金屬及具有介電材料表面的第一介電材料，金屬表面及介電材料表面處於同一高度；蝕刻金屬以在介電材料表面下方形成凹陷金屬表面；使用旋塗製程選擇性地形成自組裝單分子層 (SAM)於凹陷金屬表面上；及沉積包含第二介電材料的介電膜於介電材料表面上。
範例2。如範例1的方法，其中該沉積進一步沉積額外介電膜於凹陷金屬表面上，該方法更包括：從凹陷金屬表面上移除額外介電膜，以選擇性地形成介電膜於介電材料表面上且不形成於凹陷金屬表面上。
範例3。如範例1或2的方法，其中蝕刻金屬包括使基板暴露於濕式溶液。
範例4。如範例1至3其中一者的方法，其中濕式溶液包括檸檬酸溶液。
範例5。如範例1至4其中一者的方法，其中凹陷金屬表面位於介電材料表面下方約0.3nm與約3nm之間處。
範例6。如範例1至5其中一者的方法，其中選擇性地形成SAM包括：在旋轉基板時分配包含SAM分子的溶液於基板上，該SAM分子包含碳基團、與碳基團耦合的鍵結基團、與鍵結基團對面之碳基團耦合的端基團；將基板退火；及分配清洗溶液於基板上。
範例7。如範例1至6其中一者的方法，其中該鍵基團包含硫醇、矽烷、或磷酸酯。
範例8。如範例1至7其中一者的方法，其中該SAM係由包含下列者之SAM分子形成：1-十八硫醇(CH 3(CH 2) 16CH 2SH)、全氟癸基三氯矽烷(CF 3(CF 2) 7CH 2CH 2SiCl 3)、全氟十二烷硫醇(CF 3(CF 2) 7CH 2CH 2SH)、癸基二甲基氯矽烷(CH 3(CH 2) 8CH 2Si(CH 3) 2Cl)、或三級丁基氯二甲基矽烷((CH 3) 3CSi(Cl)(CH 3) 2))。
範例9。如範例1至8其中一者的方法，其中第一介電材料包括SiO 2或低k材料。
範例10。如範例1至9其中一者的方法，其中第二介電材料包括SiO 2、低k材料、或高k材料。
範例11。處理基板的方法包括：使基板的表面平坦化，該基板包括第一材料及一第二材料，該平坦化暴露包含第一材料的第一區域及包含第二材料的第二區域；選擇性地蝕刻第一區域以形成凹槽，該凹槽具有位於比平坦化表面的第二區域更低高度的受蝕刻表面；使用旋塗製程選擇性地形成自組裝單分子層 (SAM)於第一區域的蝕刻表面上；及沉積介電膜於平坦化表面的第二區域。
範例12。如範例11的方法，其中該平坦化包括化學機械平坦化製程。
範例13。如範例11的方法，其中第一材料包括Cu、Al、Ta、Ti、W、Ru、Co、Ni、或Mo，而第二材料包括Si。
範例14。如範例11至13其中一者的方法，其中沉積該介電膜包括氣相暴露。
範例15。如範例11至14其中一者的方法，其中沉積該介電膜包括：將含金屬觸媒層吸附於平坦化表面的第二區域上；及在沒有任何氧化劑和水解劑的情況下，在約150ºC以下的基板溫度下，將基板暴露於含有矽醇氣體的製程氣體，以沉積SiO 2膜。
範例16。如範例11至15其中一者的方法，其中該矽醇氣體係選自由下列者組成之群組：參(三級戊烷氧)矽醇、參(三級丁氧基)矽醇、及雙(三級丁氧基)(異丙氧基)矽醇。
範例17。處理基板的方法包括：在基板的介電層中形成第一複數凹槽，該介電層包含第一介電材料；在該第一複數凹槽內保形地沉積阻障層；在阻障層上方沉積金屬以填充第一複數凹槽；使基板的頂面平坦化，平坦化表面包括第一介電材料、阻障層、及金屬；選擇性地蝕刻金屬以形成位於比平坦化表面的剩餘區域更低高度的受蝕刻表面；使用旋塗製程選擇性地形成自組裝單分子層(SAM)於受蝕刻表面上；及沉積介電膜於平坦化表面的剩餘區域上。
範例18。如範例17的方法，其中該第一複數凹槽具有30nm以下的間距尺寸。
範例19。如範例17或18其中一者的方法，更包括在沉積介電膜後，移除SAM以暴露受蝕刻表面。
範例20。如範例17至19其中一者的方法，其中該移除包括使基板暴露於含氫電漿。
使用自組裝單分子層之選擇性膜形成的諸多實施例已加以描述。儘管本發明已參考說明性實施例進行描述，但此描述並非意為限制性。在參照描述內容時，說明性實施例的諸多修飾與組合、以及本發明的其他實施例對本領域技術人員來說將顯而易見。因此，欲使所附申請專利範圍涵蓋任何如此修飾或實施例。
3:基板 40:製程流程 42:製程流程 44:製程流程 100:旋轉塗佈處理系統 102:基板 104:塗佈模組 106:液體輸送系統 108:氣體輸送系統 110:排氣系統 112:退火模組 114:控制器 116:電腦處理器 118:記憶體 120:虛線 122:代表性示意圖 124~126:液體分配器 128:定位機構 130:垂直軸 132:旋轉卡盤 134:旋轉軸 136:製程元件 200:自組裝單分子層分子 202:端基團 204:鏈基團 206:鍵結基團 300:介電材料 301:介電材料表面 302:阻障/襯墊層 303:金屬表面 304:金屬 305:凹陷金屬表面 306:自組裝單分子層、SAM 307:頂面 308:介電膜 401:方塊 402:方塊 403:方塊 405:方塊 406:方塊 410:方塊 420:方塊 422:方塊 424:方塊 430:旋塗製程、方塊 431:方塊 432:方塊 433:方塊 434:方塊 435:方塊 440:方塊 442:方塊 444:方塊 445:方塊 450:方塊
為了更完整地理解本發明及其優點，現參考以下敘述結合隨附圖式進行說明，其中：
圖1顯示旋轉塗佈處理系統的代表性實施例，其包括旋轉塗佈處理系統之塗佈模組的剖面圖；
圖2顯示自組裝單分子層 (SAM)之基團的代表性實施例；
圖3A-3E根據諸多實施例，透過基板的剖面圖顯示處理基板的方法，其中圖3A顯示具有金屬表面及介電材料表面之輸入的基板，圖3B顯示選擇性地蝕刻金屬以形成凹陷金屬表面後的基板，圖3C顯示選擇性地在凹陷金屬表面上形成自組裝單分子層 (SAM)後的基板，圖3D顯示在介電材料表面上沉積介電膜後的基板，其中SAM抑制介電膜在凹陷金屬表面上的沉積，且圖3E顯示移除SAM後的基板；及
圖4A-4D顯示根據諸多實施例之示例性製程流程圖，其中圖4A顯示一實施例，圖4B顯示根據一實施例在凹陷金屬表面上選擇性地形成SAM的步驟，圖4C顯示另一實施例，且圖4D顯示又另一實施例。
3:基板
300:介電材料
301:介電材料表面
302:阻障/襯墊層
304:金屬
305:凹陷金屬表面

Claims (20)

  1. 一種處理基板的方法，該方法包含： 將基板裝載到處理系統中，該基板包含具有金屬表面之金屬及具有介電材料表面之第一介電材料，該金屬表面與該介電材料表面處於同一高度； 蝕刻該金屬以在該介電材料表面下方形成凹陷金屬表面； 使用旋塗製程選擇性地形成自組裝單分子層(self-assembled monolayer，SAM)於該凹陷金屬表面上；及 沉積包含第二介電材料的介電膜於該介電材料表面上。
  2. 如請求項1之處理基板的方法，其中該沉積進一步沉積額外介電膜於該凹陷金屬表面上，該方法更包括： 從該凹陷金屬表面上移除該額外介電膜，以選擇性地形成介電膜於該介電材料表面上且不形成於該凹陷金屬表面上。
  3. 如請求項1之處理基板的方法，其中該蝕刻該金屬包括使該基板暴露於濕式溶液。
  4. 如請求項3之處理基板的方法，其中該濕式溶液包括檸檬酸溶液。
  5. 如請求項1之處理基板的方法，其中該凹陷金屬表面係位於該介電材料表面下方約0.3nm與約3nm之間處。
  6. 如請求項1之處理基板的方法，其中該選擇性形成該SAM的步驟包含： 在旋轉基板時分配包含SAM分子的溶液於該基板上，該SAM分子包含碳基團、與碳基團耦合的鍵結基團、與鍵結基團對面之碳基團耦合的端基團； 將該基板退火； 分配清洗溶液於該基板上。
  7. 如請求項6之處理基板的方法，其中該鍵結基團包含硫醇、矽烷、或磷酸酯。
  8. 如請求項1之處理基板的方法，其中該SAM係由包含下列者之SAM分子形成：1-十八硫醇(CH 3(CH 2) 16CH 2SH)、全氟癸基三氯矽烷(CF 3(CF 2) 7CH 2CH 2SiCl 3)、全氟十二烷硫醇(CF 3(CF 2) 7CH 2CH 2SH)、癸基二甲基氯矽烷(CH 3(CH 2) 8CH 2Si(CH 3) 2Cl)、及三級丁基氯二甲基矽烷((CH 3) 3CSi(Cl)(CH 3) 2))。
  9. 如請求項1之處理基板的方法，其中該第一介電材料包含SiO 2或低k材料。
  10. 如請求項1之處理基板的方法，其中該第二介電材料包含SiO 2、低k材料、或高k材料。
  11. 一種處理基板的方法，該方法包含： 使基板的表面平坦化，該基板包含第一材料及第二材料，該平坦化暴露包含該第一材料的第一區域及包含該第二材料的第二區域； 選擇性地蝕刻該第一區域以形成凹槽，該凹槽具有位於比經平坦化之該表面的第二區域更低高度的受蝕刻表面； 使用旋塗製程選擇性地形成自組裝單分子層(SAM)於該第一區域的該受蝕刻表面；及 沉積介電膜於經平坦化之該表面的該第二區域上。
  12. 如請求項11之處理基板的方法，其中該平坦化包含化學機械平坦化製程。
  13. 如請求項11之處理基板的方法，其中該第一材料包含Cu、Al、Ta、Ti、W、Ru、Co、Ni、或Mo，而該第二材料包含Si。
  14. 如請求項11之處理基板的方法，其中該沉積該介電膜的步驟包含氣相暴露。
  15. 如請求項11之處理基板的方法，其中該沉積該介電膜的步驟包含： 將含金屬觸媒層吸附於經平坦化之該表面的該第二區域上；及 在不具有任何氧化劑或水解劑的情況下，於約150°C以下的基板溫度下，將該基板暴露於含矽醇氣體的製程氣體，以沉積SiO 2膜。
  16. 如請求項15之處理基板的方法，其中該矽醇氣體係選自由下列者組成之群組：參(三級戊烷氧)矽醇、參(三級丁氧基)矽醇、及雙(三級丁氧基)(異丙氧基)矽醇。
  17. 一種處理基板的方法，該方法包含： 在基板的介電層中形成第一複數凹槽，該介電層包含第一介電材料； 在該第一複數凹槽內保形地沉積阻障層； 在該阻障層上方沉積金屬以填充該第一複數凹槽； 使該基板的頂面平坦化，經平坦化之該表面包含該第一介電材料、該阻障層、及該金屬； 選擇性地蝕刻該金屬以形成位於比經平坦化之該表面的剩餘區域更低高度的受蝕刻表面； 使用旋塗製程選擇性地形成自組裝單分子層(SAM)於該受蝕刻表面上；及 沉積介電膜於經平坦化之該表面的該剩餘區域上。
  18. 如請求項17之處理基板的方法，其中該第一複數凹槽具有30nm以下的間距尺寸。
  19. 如請求項17之處理基板的方法，更包含在沉積該介電膜後移除該SAM，以暴露該受蝕刻表面。
  20. 如請求項19之處理基板的方法，其中該移除包含使該基板暴露於含氫電漿。
TW111124908A 2021-07-06 2022-07-04 使用自組裝單分子層的選擇性膜形成 TW202314801A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163218841P 2021-07-06 2021-07-06
US63/218,841 2021-07-06

Publications (1)

Publication Number Publication Date
TW202314801A true TW202314801A (zh) 2023-04-01

Family

ID=84798231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124908A TW202314801A (zh) 2021-07-06 2022-07-04 使用自組裝單分子層的選擇性膜形成

Country Status (5)

Country Link
US (1) US20230009688A1 (zh)
JP (1) JP2024523510A (zh)
KR (1) KR20240025591A (zh)
TW (1) TW202314801A (zh)
WO (1) WO2023283072A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905958B2 (en) * 2003-07-25 2005-06-14 Intel Corporation Protecting metal conductors with sacrificial organic monolayers
WO2006058034A2 (en) * 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7368377B2 (en) * 2004-12-09 2008-05-06 Interuniversitair Microelektronica Centrum (Imec) Vzw Method for selective deposition of a thin self-assembled monolayer
US11024535B2 (en) * 2018-10-10 2021-06-01 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
KR20220113444A (ko) * 2019-12-10 2022-08-12 도쿄엘렉트론가부시키가이샤 희생 캡핑 층으로서의 자가-조립된 모노층

Also Published As

Publication number Publication date
WO2023283072A1 (en) 2023-01-12
KR20240025591A (ko) 2024-02-27
US20230009688A1 (en) 2023-01-12
JP2024523510A (ja) 2024-06-28

Similar Documents

Publication Publication Date Title
US11915973B2 (en) Self-assembled monolayers as sacrificial capping layers
JP5726693B2 (ja) 半導体装置の製造方法
TWI786217B (zh) 增強選擇性沉積製程
US7723237B2 (en) Method for selective removal of damaged multi-stack bilayer films
JP2018011057A (ja) 周期的処理を使用した選択的膜堆積のための方法及び装置
JP7303874B2 (ja) ビット線抵抗低減のためのキャップ層
TW201539652A (zh) 整合式金屬間隔墊及氣隙互連
JP2022541535A (ja) 領域選択的堆積における横方向のフィルム成長を緩和するための方法
TW202213463A (zh) 利用表面清潔製程的區域選擇性沉積方法
TW200540980A (en) Wafer clean process
JP5926752B2 (ja) 半導体装置の製造方法及び半導体製造装置
TW202314801A (zh) 使用自組裝單分子層的選擇性膜形成
CN106057653B (zh) 半导体装置的制造方法
US20230253250A1 (en) Patterning with Self-Assembled Monolayer
US20060060301A1 (en) Substrate processing using molecular self-assembly
TW202213543A (zh) 減少區域選擇性沉積中側向膜形成的方法
TW201931454A (zh) 清潔半導體裝置的方法
US11776818B2 (en) Semiconductor devices and methods of manufacturing
US20230369209A1 (en) Semiconductor device with multi-carbon-concentration dielectrics
US20240053684A1 (en) Cyclic Method for Reactive Development of Photoresists
US20230369097A1 (en) Method for fabricating semiconductor device with multi-carbon-concentration dielectrics
US20240030132A1 (en) Semiconductor device with porous dielectric layers and method for fabricating the same
US20230154757A1 (en) Selective deposition on metals using porous low-k materials
US7371671B2 (en) System and method for photolithography in semiconductor manufacturing
TW202422246A (zh) 用於光阻之反應性顯影的循環式方法