TW202314799A - 基板處理方法 - Google Patents

基板處理方法 Download PDF

Info

Publication number
TW202314799A
TW202314799A TW111123008A TW111123008A TW202314799A TW 202314799 A TW202314799 A TW 202314799A TW 111123008 A TW111123008 A TW 111123008A TW 111123008 A TW111123008 A TW 111123008A TW 202314799 A TW202314799 A TW 202314799A
Authority
TW
Taiwan
Prior art keywords
gap
film
gas
supplying
thin film
Prior art date
Application number
TW111123008A
Other languages
English (en)
Inventor
高在玉
姜熙成
安在彬
吳錫宰
林完奎
崔賢模
金永宰
上田真也
Original Assignee
荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Publication of TW202314799A publication Critical patent/TW202314799A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45538—Plasma being used continuously during the ALD cycle
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本揭露提供一種基板處理方法，其能夠將一膜填充在一間隙結構中而不會在間隙中形成孔隙或接縫，此基板處理方法包括：一第一步驟，其係藉由執行一第一循環以在含有一間隙的一結構上形成一薄膜，此第一循環包括供應一第一反應氣體及供應一第二反應氣體至此結構複數次；一第二步驟，其係藉由供應一含氟氣體至此薄膜上以蝕刻此薄膜之一部分；一第三步驟，其係供應一含氫氣體至此薄膜上；一第四步驟，其係供應一抑制氣體至此間隙之上部； 及一第五步驟，其係藉由執行一第二循環以形成一薄膜，此第二循環包括供應此第一反應氣體及供應此第二反應氣體至此薄膜上複數次。

Description

基板處理方法
一或多個實施例係關於一種基板處理方法，尤指一種用於填充一基板上的一結構中所形成之一間隙的基板處理方法。詳言之，本揭露之一或多個實施例係關於一種用於將一膜填充於一基板上所形成之一凹部區域中的一間隙結構中之基板處理方法。
隨著半導體裝置整合之持續，填充具有高深寬比之間隙結構的製程難度亦在增加。當採用單純藉由沉積製程來填充間隙之方法時，會存在一些限制，例如：在此間隙中形成孔隙。因此，現已使用一種沉積-蝕刻-沉積（deposition-etch-deposition，DED）方法，作為替代。這種沉積-蝕刻-沉積方法使用三氟化氮（NF 3）氣體作為一蝕刻氣體，以週期性地對形成在一間隙的上部之入口區域中的一膜進行蝕刻，使得此間隙的上部之入口可在間隙填充製程的期間保持開啟。然而，當使用這方法時，氟（F）仍會留在此膜中，且膜形成率、膜品質及裝置效能會降低。
為了解決上述沉積-蝕刻-沉積方法之問題，現已有一種沉積-蝕刻-H 2電漿處理-沉積（deposition-etch-H 2plasma treatment-deposition，DEHD）方法被提出，其中一間隙結構上所形成的一膜在經過NF 3氣體的蝕刻後，會再遭受氫電漿處理，藉以將氟氣體以氟化氫（HF）的形式移除。然而，氫是作為氫封端位點（hydrogen-terminated sites）而會促進膜表面上之沉積，從而增加間隙之上部區域中的膜沉積速率。因此，此間隙之上部區域會出現首先閉合（closed）的問題，使得孔隙形成於此間隙中。
本揭露的一或多個實施例包括填充一間隙而無孔隙，同時移除可在一間隙填充製程的期間殘留在一膜中的氟（F）成分。
本揭露的一或多個實施例包括藉由填充一間隙而無孔隙且同時增加一間隙填充率來提供一更有效的間隙填充方法。
額外的態樣將部分於下列說明書中提出，且部分將可從說明書中明白，或者可藉由實踐本揭露所呈現的實施例而習得。
根據一或多個實施例，本揭露的一基板處理方法包括：一第一步驟，其係藉由執行一第一循環以在含有一間隙的一結構上形成一薄膜，此第一循環包括供應一第一反應氣體於此結構上及供應一第二反應氣體複數次；一第二步驟，其係藉由供應一含氟氣體至此薄膜上以蝕刻此薄膜之一部分；一第三步驟，其係供應一含氫氣體至此薄膜上；一第四步驟，其係供應一抑制氣體至此間隙之一上部；及一第五步驟，其係藉由執行一第二循環以形成一薄膜，此第二循環包括供應此第一反應氣體及供應此第二反應氣體在此薄膜上複數次。
根據此基板處理方法的一實例，在此第二步驟期間，此間隙之上部中的薄膜之蝕刻速率可大於此間隙之下部中的薄膜之蝕刻速率。
根據此基板處理方法的一實例，在此第三步驟期間所供應之含氫氣體可移除在此第二步驟期間形成於此薄膜之一表面上的氟封端位點。
根據此基板處理方法的另一實例，在此第三步驟期間所供應之此含氫氣體可抵達此間隙之下部。
根據此基板處理方法的一實例，在此第四步驟期間所供應之抑制氣體可移除鍵結至此第一或第二反應氣體之薄膜上的氫封端位點。
根據此基板處理方法的另一實例，在此第四步驟期間所供應之抑制氣體係移除此間隙之上部中之薄膜上的氫封端位點，藉此在此第五步驟期間抑制薄膜形成於此間隙之上部中。
根據此基板處理方法的另一實例，此抑制氣體可包括一含氮氣體，且在此第四步驟之後，氮封端位點可存在於此間隙之上部中的薄膜上，且氫封端位點可存在於此間隙之下部中的薄膜上。
根據此基板處理方法的另一實例，可重複執行此第二步驟至第五步驟，直至此間隙被填滿為止。
根據此基板處理方法的另一實例，在此間隙之填充期間，在此間隙之上部的入口寬度可維持大於此間隙之下部的間隙寬度。
根據此基板處理方法的一實例，此抑制氣體之供應時間可小於此第一反應氣體、此第二反應氣體、此含氟氣體及此含氫氣體之供應時間。
根據此基板處理方法的一實例，在此第一步驟至此第五步驟期間供應射頻（RF）功率，且在此第二步驟期間所供應之射頻功率的強度係小於在此第一步驟、此第三步驟及此第四步驟期間所供應之射頻功率的強度。
根據此基板處理方法的一實例，在此第一步驟至此第五步驟期間供應射頻功率，且在此第二步驟期間所供應的射頻頻率係小於在此第一步驟、此第三步驟及此第四步驟期間所提供的射頻頻率。
根據一或多個實施例，本揭露的一基板處理方法包括：一第一步驟，其係藉由執行一第一循環以在含有一間隙的一結構上形成一薄膜，此第一循環包括供應一第一反應氣體於此結構上、供應一第二反應氣體、供應射頻功率及吹掃一殘餘物複數次；一第二步驟，其係藉由執行一第二循環以蝕刻此薄膜之一部分，此第二循環包括供應一蝕刻氣體於此薄膜上、供應射頻功率及吹掃一殘餘物複數次；一第三步驟，其係藉由執行一第三循環以在此薄膜上形成一反應促進層來促進第一反應氣體或第二反應氣體之接合，此第三循環包括供應一膜形成促進氣體至此薄膜、供應射頻功率及吹掃一殘餘物複數次；一第四步驟，其藉由執行一第四循環以在此間隙之一上部中的薄膜上形成一保護層，此第四循環包括供應一抑制氣體至此間隙之上部、供應射頻功率及吹掃一殘餘物複數次；及一第五步驟，其係藉由執行一第五循環以形成一額外薄膜，此第五循環包括供應一第一反應氣體至此薄膜上、供應一第二反應氣體、供應射頻功率及吹掃一殘餘物複數次。
根據此基板處理方法的一實例，此第三循環中所供應之射頻功率可以是高頻率-高功率（high frequency-high powe），且供應時間可長於此第一循環、此第二循環、此第四循環及此第五循環中所供應之射頻功率的供應時間，使得此膜形成促進氣體可抵達此間隙之下部。
根據此基板處理方法的一實例，此第四循環中所供應之此射頻功率可以是高頻功率，且其供應時間可比此第一循環至此第三循環及此第五循環中所供應之射頻功率的供應時間短。
根據一或多個實施例，本揭露的一基板處理方法包括：一第一步驟，其係在含有一間隙之一結構上形成一薄膜；一第二步驟，其係供應一含氟氣體至此薄膜上以蝕刻此薄膜的一部分，其中此間隙之上部中的薄膜之蝕刻速率係大於此間隙之下部中的薄膜之蝕刻速率；一第三步驟，其係供應一含氫氣體至此薄膜上以移除在此第二步驟中所形成之此薄膜之表面上所形成之氟封端位點；一第四步驟，其係供應一含氮氣體至此薄膜上以移除在此第三步驟中形成於此薄膜之表面上之部分的氫封端位點；及一第五步驟，其係沉積一額外薄膜至已進行此第二至第四步驟之薄膜上。
根據此基板處理方法的一實例，在此第三步驟期間所供應的含氫氣體係抵達此間隙的下部，以在此間隙之下部中的薄膜之表面上形成氫封端位點，且形成於此間隙之下部中的薄膜之表面上的氫封端位點可作為一反應促進層，以促進在此第五步驟期間所供應之反應氣體的結合。
根據此基板處理方法的另一實例，此第四步驟包括供應一含氮氣體至此間隙之上部上，以移除此間隙之上部中之薄膜的表面上所形成之氫封端位點。
根據此基板處理方法之另一實例，在此第四步驟期間所供應之含氮氣體可形成氮封端位點於此間隙之上部中的薄膜之表面上，且形成於此間隙之上部中的薄膜之表面上的氮封端位點可作為一抑制層（inhibiting layer），以抑制在此第五步驟期間所供應之反應氣體的結合。
根據此基板處理方法的一實例，在此第五步驟期間，在此間隙之上部的薄膜沉積速率係小於在此間隙之下部的薄膜沉積速率。
現將詳細說明多個實施例，其實例將以附圖呈現，其中附圖中的相同參考編號代表類似的元件。在這方面，本實施例可具有不同形式，且不應被解釋為受限於本文所提供之描述。因此，下文僅藉由參照圖式來對實施例進行描述，以解釋本說明書的各種態樣。如本文中所使用，用語「及/或」包括相關聯列出項目中之一或多者的任何及所有組合。當例如「…中之至少一者」之表述居於元件列表之前時，其修飾的是整個元件列表而非修飾列表之個別元件。
在下文中，參照隨附圖示將能更完整地描述一或多個實施例。
在這方面，本實施例可具有不同形式，且不應被解釋為受限於本文所提供之描述。恰恰相反，提供這些實施例是為使本揭露變得透徹並完整，並完全地傳達本揭露的範疇給所屬技術領域中具有通常知識者。
本文中所使用的用語是為了描述特定實施例，而非意欲限制本揭露。除非上下文清楚指示，否則如本文中所使用，單數形式的「一」及「該」亦意欲包括複數形式。當進一步理解的是，本文中所使用之用語「包括」及/或「包含」係表明所陳述特徵、整數、步驟、製程、構件、組件及/或其群組的存在，但並未排除一或多個其他特徵、整數、步驟、製程、構件、組件及/或其群組的存在或添加。如本文中所使用，用語「及/或」包括相關聯列出項目中之一或多者的任何及所有組合。
在本揭露中，「氣體」可包括蒸發之固體及/或液體，並可包括單一氣體或氣體混合物。在本揭露中，供應至一反應室中之製程氣體可包括一前驅物氣體及一添加劑氣體。此前驅物氣體及此添加劑氣體一般可作為混合氣體被引入，或可分別地被引入至一反應空間中。此前驅物氣體可與一載流氣體（例如：惰性氣體）一同被引入。此添加劑氣體可包括一稀釋氣體，例如：反應性氣體及惰性氣體。此反應性氣體及此稀釋氣體可被混合或分開地被引入至此反應空間。此前驅物可包括二或多種前驅物，且此反應性氣體可包括二或多種反應性氣體。在某些實施例中，用語「膜」可指在垂直於厚度方向的一方向上連續地延伸且實質上不具有小孔的一層，用以覆蓋一整個靶材或一相關表面，或者亦可指單純覆蓋一靶材或一相關表面的一層。此膜可包括一離散單一膜或層，或者具有一些特性的多個膜或層，且相鄰的膜或層之間的界線可以是清晰或不清晰，並可基於相鄰的膜或層之物理、化學及/或一些其他特性、形成過程或序列及/或功能或目的而設定。
以下將參照附圖來說明本揭露之具體實施例。在圖示中，所繪示形狀可預期會因為（例如）製造技術及/或公差而有變化。因此，本揭露之實施例不應被解讀為受限於本文中所繪示的特定區形狀，而可包括（例如）由製造過程所導致的形狀偏差。
第1圖至第6圖係根據實施例顯示一基板處理方法的剖視圖。
參照第1圖，含有一間隙G的一結構1係設於一基板（未示出）上。
一般而言，當此間隙G藉由電漿製程（例如：電漿輔助原子層沉積（PEALD））填充有氮化物（或氧化物）時，氮化物壁會在此氮化物沉積在此間隙G之兩側壁上時形成，且隨著此些氮化物壁之厚度增加，此些氮化物壁之間的寬度會減小。隨著此些氮化物壁之間的實體距離（寬度）減小，反應氣體流入此間隙G之下部變得越來越困難，且隨著沉積集中在此間隙之上部中，孔隙或接縫會被滯留在此些氮化物壁之間。這些孔隙會導致金屬膜圖案化製程中的缺陷。因此，本揭露嘗試藉由沉積-蝕刻-H 2電漿處理-N 2電漿處理-沉積（DEHND）方法來填充間隙，將如隨後第2圖至第6圖所述。
參照第2圖，一薄膜2形成於含有此間隙G之此結構1上。此薄膜2可藉由執行一循環而形成於此結構1上。此循環包括供應一第一反應氣體至含有此間隙G之結構1，並供應一第二反應氣體複數次。此第一反應氣體及此第二反應氣體可交替並依序地供應。此循環可被重複一或多次，且此薄膜2之厚度可隨著此循環之重複而增加。
此第一反應氣體可包括一含矽源。例如，此第一反應氣體可以是一基於胺基矽烷的含矽源氣體，其包含一烷基，例如：甲基（-C nH 2n+1）或乙基（-C nH 2n+2）。
此第二反應氣體可包括一含氮氣體。例如，此第二反應氣體可以是N 2、NH 3、N 2O或NO 2或其一或多種混合物中之至少一者。
當此第一反應氣體是一含矽源氣體且此第二反應氣體是一含氮氣體時，此薄膜2可以是一氮化矽膜（SiN）。
在某些實施例中，可在形成此薄膜2的一循環中之至少一部分的期間供應射頻功率（參見第10圖）。此薄膜2可藉由此射頻功率活化此第二反應氣體而被吸附在此結構1上，以誘導此第一反應氣體與此第二反應氣體之間的反應。例如，此薄膜2可由電漿輔助原子層沉積形成。
可調整射頻功率之強度、射頻頻率、製程壓力及反應氣體供應時間中之至少一者，使得此第一反應氣體及此第二反應氣體抵達此間隙G之下部，以形成直至此間隙G之下部區域的薄膜2。
參照第3圖，此薄膜2之一部分可藉由供應一蝕刻氣體至第2圖中之結構1上所沉積之此薄膜2而被蝕刻。
在某些實施例中，在蝕刻此薄膜2之一部分的期間，可供應射頻功率（參見第10圖）。此蝕刻氣體可藉由此射頻功率活化以蝕刻此薄膜2的一部分。在某些實施例中，可調整射頻功率之強度、射頻頻率、製程壓力及反應氣體供應時間中之至少一者，以使蝕刻氣體僅抵達此間隙G之上部，並在此間隙G之上部上蝕刻此薄膜2的一部分，且保持此薄膜2在此間隙G之下部上而不被蝕刻。在其他實施例中，可調整射頻功率的強度、射頻頻率、製程壓力及反應氣體供應時間中之至少一者，以使此蝕刻氣體抵達此間隙G之下部，並在此間隙G之下部及上部上蝕刻此薄膜2之一部分。在後來的情況中，由於電漿活性物種（離子）的真直度（straightness），此間隙結構1之頂面T及底面B上之薄膜2（在垂直於含有蝕刻氣體成分之活性物種的行進方向上）的蝕刻速率將會大於此間隙結構1之側面S上的薄膜2（在平行於此活性物種之行進方向上）的蝕刻速率。此外，此間隙結構1之上部區域中之薄膜2係直接地暴露至此電漿活性物種且具有高蝕刻速率，而此間隙結構1之下部區域中之薄膜2（例如：此底面B上之薄膜2）的蝕刻速率可相對低於此間隙結構1之上部區域中的蝕刻速率，其乃是由於一周圍結構（例如：此間隙結構1之側面S）所造成之屏蔽效應，以及由於此活性物種之相對長的遷移距離所造成之活性物種的消失。因此，在此蝕刻步驟之後，此間隙結構1上之薄膜的剖面可形成如第3圖所示之「V」或「U」形。亦即，在此間隙G之上部的入口之寬度d u可大於此間隙G之下部的寬度d l（d u＞ d l）。這可防止此間隙G之上部區域免於在填充間隙時被首先封閉，從而防止此間隙G中形成孔隙。
此蝕刻氣體可包括一含氟氣體，例如：三氟化氮（NF 3）。此含氟氣體可原位或透過遠端供應之射頻功率來活化，且薄膜（例如：SiN薄膜）的一部分可被活化的氟（F）成分蝕刻。經實驗證實，NF 3在低頻率（例如：430千赫茲（kHz））及低功率（例如：300瓦）的射頻功率下及在低製程壓力（例如：3托）下被穩定地活化。一般而言，在低頻率及低功率之電漿及低製程壓力下，活性物種之平均自由路徑（mean free path，MFP）係相對地長，儘管此活性物種之密度低。因此，在低頻率及低功率的電漿及低製程壓力下所活化的氟成分可抵達此間隙G之底面B。然而，如上所述，在此間隙結構1之下部或底面B上的薄膜2之情況中，由於此周圍結構所導致之屏蔽效應（shielding effect），及由於此電漿活性物種之長遷移距離所造成的活性物種之動量的減少及消失，其蝕刻速率可能會小於此間隙結構1的上部上的薄膜2之蝕刻速率。因此，此間隙結構1上之薄膜的形狀仍可形成「V」或「U」形。
此外，在此蝕刻步驟中，氟活性物種可蝕刻此薄膜並將部分之氟活性物種吸附至此薄膜之表面，以形成氟封端位點（參見第7圖（b））。這些氟封端位點在後續的間隙填充製程的期間是作為一抑制層（氟培育效應（F incubation effect））。如上所述，由於此低頻率和低功率電漿及低製程壓力的條件使得此氟活性物種抵達此間隙結構1的下部區域，因此除了此間隙結構1的上部區域（參見第7圖（b））之外，此抑制層（亦即：此些氟封端位點）還可能會均勻地形成於此下部區域及此底面B。
因此，此蝕刻步驟具有透過供應蝕刻氣體（確切地，氟氣體）以將此間隙結構1之上部區域的寬度du變寬之技術效果，但亦同時具有形成一抑制層於此間隙結構1之下部中之問題。
為解決此問題，也就是為了移除第3圖之步驟中所形成之抑制層，第4圖顯示供應一膜形成促進氣體之步驟。
此膜形成促進氣體可移除第3圖之步驟中所形成之抑制層，且可形成一反應促進層，以促進此第一反應氣體及/或此第二反應氣體結合於此薄膜2上。
在某些實施例中，在移除此薄膜2上之抑制層的步驟期間，可供應射頻功率。此膜形成促進氣體可藉由此射頻功率活化以移除此抑制層。
對於無孔隙之間隙填充製程，此反應促進層較佳是形成直至此間隙G之下部。換言之，此膜形成促進氣體最好是能抵達此間隙G之下部。為此，可調整此射頻功率強度、射頻頻率、製程壓力及膜形成促進氣體之供應時間中之至少一者。
此膜形成促進氣體可包括一含氫氣體，例如：氫氣（H 2）。由此射頻功率所活化的氫活性物種（例如：氫自由基或氫離子）可經由與一氟抑制層的化學反應生成一氟化氫氣體（HF氣體）以移除氟，其是一蝕刻殘餘物。亦即，氟封端位點可被移除。
在一實際實驗中，當氫氣（H 2）與高頻率射頻功率、高射頻功率（例如：700瓦）及高製程壓力（例如：15托）一起供應時，穩定氫電漿形成。由於此高頻率及高製程壓力，此氫活性物種的平均自由徑被縮短。然而，當含氫氣體供應時間由於高射頻功率及相對長的供應時間（例如：40秒）導致之高離子密度而增加時，此氫活性物種可抵達此間隙結構1之下部及底面B，且此間隙結構1之下部區域中所形成之氟層可被移除。
此外，在一含氫氣體供應步驟中，此氫活性物種可透過與氟封端位點的化學反應來移除氟層，且某些的氫活性物種會取代薄膜表面上的氟封端位點以形成氫封端位點（參見第7圖（c））。一般而言，因為Si源氣體會與下部結構之表面上的氫封端位點起反應而形成-Si-N-（或-Si-O-）鍵並沉積下來，因而當氫封端位點形成於此薄膜2上時，這些氫封端位點可在後續間隙填充製程的期間促進Si源分子之結合。因此，這些氫封端位點可在後續間隙填充製程的期間作為此反應促進層。如上所述，由於此氫活性物種因此高射頻功率及相對長的供應時間而抵達此間隙結構1的下部區域，故除了此間隙結構1的上部區域，此沉積促進層（亦即：氫封端位點）還可均勻地形成在此下部區域及底面B上（參見第7圖（c））。
因此，藉由供應一膜形成促進氣體（例如：含氫氣體）以移除此間隙結構1中所形成之抑制層（尤其是此間隙結構1之下部），及藉由形成一反應促進層，故此步驟具有在後續間隙填充製程的期間以自此間隙G之下部區域朝向此上部區域的填充間隙形式由下而上形成一薄膜之技術效果。
此外，此步驟具有移除蝕刻氣體雜質（例如：氟雜質）之技術效果，氣體雜質可能會在使用沉積-蝕刻-沉積（DED）方法填充間隙結構內部時滯留（remain）在半導體裝置之間隙結構中。
此外，此步驟具有透過長時間同時供應一含氫氣體及一氮氣而形成穩定氫電漿，以及透過在高頻率射頻功率及高製程壓力下同時供應氫活性物種至此間隙結構之下部及底面而形成一反應促進層之技術效果。
然而，當採用此步驟時，反應促進層不僅是生成在此間隙結構之下部及底面上，且亦生成在此間隙結構之上部區域，因此在後續間隙填充製程的期間可能會發生薄膜更多沉積在此間隙G之上部區域的問題。
在第5圖中，可執行形成一保護層（passivation layer，PL）之步驟，其係藉由供應一抑制氣體至此間隙G中所形成之薄膜2上。
此保護層PL可形成於此薄膜2上，以移除此薄膜2之表面上結合到一第一反應氣體及/或一第二反應氣體之反應促進層。例如，可移除此薄膜2上可能結合到此第一反應氣體的氫封端位點。因此，當隨後使用此第一反應氣體填充此間隙G時，形成有此保護層PL於其上之此薄膜2將不會結合到此第一反應氣體，且此第一反應氣體將不會被吸附於其上。
此保護層PL較佳是形成於此間隙G之上部上的此薄膜2上，如第5圖中之粗線所指，以移除其上之此反應促進層。因為，當此間隙G如先前所述被填充時，填充氣體（在此例中，此第一反應氣體及此第二反應氣體）可能會集中於此間隙G之上部。因此，當此保護層PL形成於此間隙G之上部時，此上部集中現象便可被消除。換言之，此間隙G之上部所形成的保護層PL可防止此第一反應氣體及此第二反應氣體更多沉積於此間隙G之上部（而非下部）導致此間隙G被封閉的現象。
在某些實施例中，為了活化此抑制氣體，可在供應此抑制氣體期間供應射頻功率。尤其為了在此間隙G之上部上形成一保護層，電漿可以高頻功率供應。此時，此抑制氣體可在高頻功率下供應以抵達此間隙G的上部區域。因為活化的抑制氣體的離子密度在此高頻功率下增加，且此些離子的平均自由路徑被縮短，此抑制氣體抵達的區域可被限制在此間隙G的上部區域，且可使此抑制氣體抵達此間隙G之下部區域的量達到最小化。
此抑制氣體可包括一含氮氣體，例如：氮氣（N 2）。由射頻功率所活化之氮活性物種（例如：氮自由基或氮離子）可移除結合至此第一或第二反應氣體之薄膜2上的反應促進層（例如：氫封端位點）。較佳地，此氮活性物種可選擇性地移除在此間隙G之上部的薄膜2上的氫封端位點，從而在後續間隙填充步驟的期間抑制薄膜形成在此間隙G之上部。詳言之，此氮活性物種可與此些氫封端位點起化學反應，並形成氨氣（氣態NH 3），且移除此些氫封端位點。
此外，在一抑制氣體供應步驟中，此氮活性物種可藉由與此些氫封端位點產生化學反應來移除此反應促進層，且部分的氮活性物種可取代此薄膜表面上之氫封端位點以形成氮封端位點（參見第7圖（d））。這些氮封端位點可作為一抑制層，以在後續間隙填充製程的期間防止吸附此第一反應氣體及/或此第二反應氣體（例如：矽（Si）源分子）。如上所述，由於此些離子之平均自由路徑因高頻射頻功率而被縮短，故此氮活性物種抵達的區域可被限制於此間隙G的上部區域，且此抑制層（亦即：氮封端位點）可均勻地形成於此間隙結構1的上部區域（參見第7圖（d））。
在一實際實驗中，氮電漿在高頻率（例如：13.56百萬赫茲（MHz））及高射頻功率（例如：700瓦）之射頻功率及高製程壓力（例如：15托）下被供應一段短的時間（例如：2秒）。由於高頻率、高製程壓力的條件及短供應時間，此氮活性物種之平均自由路徑被縮短，且故而大部分的氮活性物種被發配至此間隙結構1的上部區域中。因此，在進行第5圖的步驟之後，此些氫封端位點被移除，而氮封端位點形成於此間隙之上部區域的薄膜2上，且此間隙之下部區域的此膜2上仍保有氫封端位點。
因此，藉由移除此間隙結構中之間隙的上部區域中由第4圖之步驟均勻形成之反應促進層（例如：氫封端位點），且形成一抑制層，同時維持此反應促進層在此間隙之下部，第5圖之步驟具有在隨後間隙填充製程的期間自此間隙之下部區域形成一薄膜至此上部區域的技術效果。換言之，由於此間隙之上部區域中所形成之抑制層（亦即：保護層），因此可在後續間隙填充步驟中防止一第一反應氣體及一第二反應氣體更多沉積於此間隙之上部（相較於此下部）而使此上部首先被封閉的問題。
第6圖顯示形成一額外薄膜2'於此薄膜2上，以填充此間隙G的步驟。例如，可藉由執行一循環來形成此額外薄膜2'，其中此循環包括供應此第一反應氣體之步驟及供應此第二反應氣體之步驟於此薄膜2上複數次。此第一反應氣體及此第二反應氣體可交替並依序地供應。此循環可被重複一或多次，且此薄膜2之厚度可隨著此循環之重複而增加。由於使用相同的反應氣體（亦即：此第一反應氣體及此第二反應氣體），因此此薄膜2及此額外薄膜2'可包括相同的成分。例如，此薄膜2及此額外薄膜2'可以是一氮化矽膜（SiN）。
可調整射頻功率之強度、射頻頻率、製程壓力及反應氣體供應時間中之至少一者，使得此第一反應氣體及此第二反應氣體抵達此間隙G之下部，以形成直至此間隙G之下部區域的薄膜2'。
在第6圖中，當此第一反應氣體及此第二反應氣體被供應時，此保護層PL藉由第5圖之步驟形成於此間隙G之上部的薄膜2上。此保護層PL可移除與此第一反應氣體結合之此薄膜2上的反應促進層（例如：氫封端位點），從而抑制此間隙G之上部的薄膜2上之額外薄膜的形成。如上所述，當此間隙G被填充時，填充氣體（例如：此第一反應氣體）可能會集中在此間隙G的上部，但由於此保護層PL已移除此薄膜2上之反應促進層，故而在此間隙G之上部的薄膜2上此第一反應氣體之吸附是被抑制的。此外，如上所述，此第一反應氣體及/或此第二反應氣體可抵達此間隙G的下部。因此，如第6圖所示，此額外薄膜2'可能會在此間隙G之下部沉積較此上部為厚。
如此，由於此蝕刻氣體之蝕刻步驟及此間隙G的上部上所形成的保護層PL，在第6圖之間隙填充製程的期間，在此間隙G之上部的入口之寬度可維持大於此間隙G之下部的寬度，從而防止此間隙G的上部區域先被封閉的現象。因此，根據本方法，此間隙G可被填充而不生成孔隙或接縫。
在某些實施例中，在對一間隙結構執行第2圖至第5圖的步驟之後，此間隙可藉由第6圖之步驟來填充。然而，在其他實施例中，重複第2圖至第6圖之步驟的一組循環可被重複至少兩次，直至此間隙被填滿為止。
第7圖係根據多個實施例示意性地繪示之一基板處理方法的實例的剖視圖。以下將闡述的前提是：第一反應氣體包括一Si源氣體，第二反應氣體包括一含氮氣體，蝕刻氣體包括一含氟氣體，且抑制氣體包括一含氮氣體。以下將不再對實施例給出重複描述。
第7圖（a）顯示一第一步驟，其係在含有此間隙G之結構1上形成此薄膜2。詳言之，此SiN膜2可藉由原子層沉積方法形成，同時交替且依序地供應一含矽前驅物作為一第一反應氣體及供應一含氮氣體作為一第二反應氣體。
第7圖（b）繪示一第二步驟，其係藉由供應一含氟氣體（例如：三氟化氮（NF 3））作為蝕刻氣體來蝕刻此間隙結構1之表面上所形成之SiN膜2。在蝕刻一部分之此薄膜2的期間，可供應射頻功率。此含氟氣體在一反應空間中是由射頻功率活化及分解，且活化的氟活性物種（例如：氟自由基）可蝕刻此SiN薄膜2。此時，如上所述，由於此間隙結構1之側壁的屏蔽效應，因此此間隙結構1之下部區域中的SiN薄膜2可具有較此結構1之上部區域中的SiN薄膜2相對低的蝕刻速率。因此，此間隙結構1之上部區域中的SiN薄膜2被蝕刻的程度大過此間隙結構1之下部區域中的SiN薄膜2，使得此間隙G之上部區域的寬度可大於此間隙G之下部區域的寬度。換言之，此間隙結構1之上部寬度可藉由此第二步驟而增大。這可防止此間隙G之頂部區域免於在填充間隙時被首先封閉，從而防止此間隙G中形成孔隙。
此外，如第7圖（b）所示，蝕刻此SiN薄膜後所殘留之氟活性物種係部分地被吸附在此SiN薄膜的表面上形成氟封端位點，或可維持在此間隙結構1之表面上，但與此SiN薄膜之表面形成弱的懸鍵。這些氟封端位點在後續的一間隙填充製程的期間是作為一抑制層。如上所述，在低頻率（例如：430千赫茲）及低功率（例如：300瓦）的射頻功率及低製程壓力（例如：3托）下所活化的氟活性物種可抵達此間隙G的底面，因此，由第7圖（b）可見，此些氟封端位點可均勻地形成於此間隙結構1之下部區域和底面以及此上部區域上。
第7圖（c）顯示一第三步驟，其係藉由供應一含氫氣體作為一膜形成促進氣體，以移除此間隙結構1之SiN薄膜2的表面上之此氟抑制層（亦即：殘餘氟）。在移除此SiN薄膜2上的殘餘氟之同時可供應射頻功率。由第7圖（c）可見，此殘留氟（氟封端位點）可藉由與射頻功率所活化之氫活性物種（例如：氫自由基、氫離子等）產生化學反應而被還原成氟化氫氣體（HF(g)），並被移除。此氫活性物種可部分地被吸附在此SiN薄膜2之表面上，同時移除此些氟封端位點。被吸附在SiN薄膜2之表面上的氫可作為氫封端位點，其在後續間隙填充步驟的期間是一活性區域，在其中此第一反應氣體及/或此第二反應氣體會被吸附。如上所述，在間隙填充製程中，薄膜較佳是自此間隙之下部沉積。因此，此氫活性物種最好是能夠抵達此間隙G之下部，使得氫封端位點形成直至此間隙G之底面。為此，可調整射頻功率之強度、射頻頻率、製程壓力及含氫氣體供應時間中之至少一者。在本實施例中，含氫氣體係在高功率射頻功率及相對長的含氫氣體供應時間下被活化。因此，如第7圖（c）所示，除了此間隙結構1的上部區域外，氫封端位點還可均勻地形成於此下部區域及此底面中。
然而，當進行此第三步驟時，此間隙結構1的上部區域中也會生成氫封端位點，這可能會導致在填充間隙的期間此間隙G的上部區域上之薄膜沉積較多的問題。
第7圖（d）顯示一第四步驟，其係藉由供應氮作為一抑制氣體，以移除此SiN薄膜2之表面上所吸附的氫封端位點。在移除此SiN薄膜2上之氫封端位點時可供應射頻功率。由第7圖（d）可見，此些氫封端位點可藉由與射頻功率所活化之氮活性物種起化學反應而被還原成氨氣（氣態NH 3），並被移除。尤其，氮可僅抵達此間隙結構1的上部區域，並移除其中此SiN薄膜2之表面上所吸附的氫封端位點。為此，可調整射頻功率之強度、射頻頻率、製程壓力及含氮氣體供應時間中之至少一者。舉例而言，含氮氣體可在低射頻功率或高射頻頻率、高製程壓力及短供應時間之條件下被活化，使得氮活性物種集中在此間隙G之上部區域。由第7圖（d）可見，在此間隙結構1之下部區域中相對於上部區域中可保留較多氫封端位點，且氮封端位點可形成於此間隙結構1之上部區域中。由於此配置，當填充間隙時，此第一反應氣體及此第二反應氣體可密集地沉積於此間隙之下部，多過上部。
第8圖係在第7圖的第四步驟之後根據此間隙結構1的位置顯示薄膜成分的不同型態。
第8圖顯示SiN鍵結由於氮電漿處理（N 2處理）效應而形成在此間隙結構1之上部中的薄膜2之表面上，且SiNH鍵結由於氫電漿處理（H 2處理）效應而形成於此間隙結構1之下部的薄膜2之表面上。
如上所述，由於Si源氣體與下部結構之表面上之氫封端位點會起反應，形成-Si-N-鍵結，且沉積下來，因此此些氫封端位點可促進Si源分子之結合。因此，在後續間隙填充步驟（第五步驟）的期間，此間隙之上部中的薄膜之沉積速率將小於此間隙之下部中的薄膜之沉積速率，故存在可能的由下而上之間隙填充製程的技術效果。
復參照第7圖，第7圖（e）顯示一第五步驟，其係在沉積此SiN薄膜2的同時填充此間隙G。詳言之，此第五步驟之沉積一額外薄膜在進行的同時，可交替且依序地供應此第一反應氣體（在此例中，Si源氣體）及此第二反應氣體（在此例中，氮氣）至已進行過此第一至第四步驟之SiN薄膜2上。可調整射頻功率之強度、射頻頻率、製程壓力及反應氣體供應時間中之至少一者，使得此第一反應氣體及此第二反應氣體抵達此間隙G之下部，並形成直至此間隙G之下部區域的薄膜2。
在前一步驟（第四步驟）中，藉由供應一含氮氣體作為一抑制氣體，以自此間隙G的上部區域移除可吸附此第一反應氣體（Si源氣體）之氫封端位點，而相對大量的氫封端位點則被保留在此間隙G之下部區域中。因此，更多Si分子可被吸附至此間隙G之下部區域中的SiN薄膜2之表面。隨後，在供應此第二反應氣體（含氮氣體）時，此SiN薄膜2可從此間隙G的下部區域沉積。如此，在依序且交替地供應此Si源氣體及此含氮氣體時，可透過此Si源氣體與此含氮氣體之間的化學反應而形成此SiN薄膜2。根據一實施例，藉由電漿原子層沉積，此含氮氣體可由射頻功率活化並被供應，以形成此SiN薄膜2。
在重複第五步驟時，可進一步透過沉積此SiN薄膜2來填充此間隙G。如第7圖（e）所示，在此間隙填充製程的期間，此間隙G的上部之入口的寬度可保持大於此間隙G之下部的寬度。在填充此間隙G時，當此間隙G之上部中之入口的寬度小於此間隙G的下部之寬度時，額外執行此第二至第四步驟以增加此間隙G之上部的寬度。第7圖（f）顯示一第六步驟，其係重複執行此第二至第五步驟。如第7圖（f）所示，可將重複此第二步驟至此第五步驟的一組步驟（亦即：第六步驟）重複至少一次，直到此間隙G被填滿。在某些實施例中，此第二步驟至此第四步驟與此第五步驟可以一特定比率被重複。例如，第六步驟可被安排成重複此第二步驟至此第四步驟一次且重複此第五步驟5次，並依此重複下去。作為另一實例，第六步驟可被安排成重複此第二步驟至此第四步驟一次且重複此第五步驟10次，或第六步驟可被安排成重複此第二步驟至此第四步驟一次且重複此第五步驟20次。因此，透過薄膜之部分蝕刻、氫處理、氮處理及薄膜形成來擴寬一間隙結構的上部被重複執行，以填滿間隙而無孔隙。藉由週期性地擴寬間隙結構的上部，在此間隙的下部中生成氫封端位點，以及在此間隙的上部中生成氮封端位點，存在更有效防止薄膜沉積較多在此間隙的上部上之技術效果。
第9圖係根據多個實施例繪示一基板處理方法的流程圖。第10圖係根據多個實施例繪示一基板處理方法的視圖。參照第9圖及第10圖，使用一第一反應氣體、一第二反應氣體、一蝕刻氣體、一薄膜形成促進氣體、一抑制氣體及一吹掃氣體來處理一基板。以下，將闡述的前提是：此第一反應氣體包括一Si前驅物，此第二反應氣體包括一含氮氣體，此蝕刻氣體包括一含氟氣體，此膜形成促進氣體包括一含氫氣體，此抑制氣體包括一含氮氣體，且此吹掃氣體包括一含氮氣體。以下將不再對實施例給出重複描述。
第一步驟901：首先，可進行第一步驟，其係藉由供應一第一反應氣體及一第二反應氣體至含有一間隙的一結構上，以形成一薄膜。詳言之，在此第一步驟中，可藉由執行一第一循環來進行形成一薄膜於一結構上，此第一循環包括：供應一第一反應氣體（在此例中，Si前驅物）至含有此間隙之結構上；供應一第二反應氣體（在此例中，N 2）；供應射頻功率；以及吹掃一殘餘物複數次。可重複此第一循環一或多次（亦即：a≥1），且此第一薄膜2之厚度可隨著此第一循環之重複而增加。在此例中，因為此第一反應氣體是一含矽源氣體且此第二反應氣體是一含氮氣體，所以可形成一氮化矽層（SiN）。可調整射頻功率之強度、射頻頻率、製程壓力及反應氣體供應時間中之至少一者，使得此第一反應氣體及此第二反應氣體抵達此間隙之下部，以形成直至此間隙之下部區域的薄膜。例如：此射頻功率之強度可以是700瓦，且此射頻頻率可以是13.56百萬赫茲。
Si源氣體可以是由氮及烷基（C nH 2n+1或C nH 2n+2）組成之胺基矽烷氣體，例如：二異丙基胺基矽烷（diisopropylaminosilane，DIPAS）氣體。在此例中，被吸附至含有此間隙之結構的Si源氣體可以是Si源分子片段（在其中組成元素之間的鍵結結構是被破壞的），或是單獨的Si、碳、氮及氫元素，或對應元素之混合物。被吸附至此結構的此Si源氣體可以是由物理鍵結弱於化學鍵結所組成之弱鍵結的混合物。此Si源氣體可被吸附至此間隙結構，並與此間隙結構之表面上的H-封端位點起反應，以形成-Si-N-化學鍵結。此N 2氣體是一吹掃氣體，也是此第二反應氣體，且反應副產物可藉由N 2吹掃氣體來吹掃，並自一反應空間移除。
第二步驟902：可進行第二步驟，其係供應一蝕刻氣體至此結構上於此第一步驟中所沉積之薄膜。詳言之，在此第二步驟中，可藉由執行一第二循環來進行蝕刻此薄膜的一部分，此第二循環包括：供應一蝕刻氣體（在此例中，NF 3）至此薄膜上；供應射頻功率；及吹掃一殘餘物複數次。可重複此第二循環一或多次（亦即：b≧1），且此薄膜的蝕刻量可隨著此第二循環之重複而增加。如上所述，藉由此步驟，在此間隙的上部之入口的寬度可大於在此間隙之下部的寬度。
如上所述，經實驗證實，NF 3在低頻率（430千赫茲）及低功率（300瓦）之射頻功率及在低製程壓力（3托）下穩定地被活化。亦即，在此第二步驟的期間所供應之射頻功率的強度p1小於在此第一步驟及第三步驟至第五步驟的期間所供應之射頻功率的強度p2（亦即：p1＜p2），且在此第二步驟的期間所供應之射頻頻率的強度f1可小於在此第一步驟及此第三步驟至此第五步驟的期間所供應之射頻頻率的強度f2（亦即：f1＜f2）。在本實施例中，在這些條件下，此第二步驟持續進行20秒（亦即：t5=20秒）。由於氟活性物種因在低頻率-低功率電漿及低製程壓力條件下會抵達此間隙結構的下部區域，因此除了此間隙結構的上部區域之外，此些氟封端位點還可均勻地形成於此下部區域及此底面。
第三步驟903：可執行第三步驟，其係供應一膜形成促進氣體至已進行過此第二步驟之薄膜上。詳言之，在此第三步驟中，形成一反應促進層可藉由一第三循環來進行，其中此反應促進層會促進此第一反應氣體或此第二反應氣體結合於此薄膜上。此第三循環包括：供應一膜形成促進氣體（在此例中，H 2氣體）至此薄膜上；供應射頻功率；及吹掃一殘餘物複數次。可重複此第三循環一或多次（亦即c≧1），以充分地移除此薄膜上之氟封端位點。
如上所述，經實驗證實，在此氫氣（H 2）與高頻率（13.56百萬赫茲）及高功率（700瓦）之射頻功率及高製程壓力（15托）一起供應時可形成穩定的氫電漿。由於高頻率及高製程壓力，使得此氫活性物種之平均自由路徑變短，但含氫氣體之供應時間係足以（在此例中，t7=40秒）使此氫活性物種抵達此間隙結構之下部及底面，且移除其上所形成之一氟層。亦即，為了使此膜形成促進氣體（H 2氣體）抵達此間隙之下部，此第三循環之射頻電源供應時間t7可大於此第一循環、此第二循環、此第四循環及此第五循環之射頻電源供應時間t3、t5、t9及t13。
第四步驟904：接著，可執行第四步驟，其係供應一抑制氣體至此間隙之上部。詳言之，在此第四步驟中，形成一保護層於此間隙之上部中的薄膜上可藉由執行一第四循環來進行，此第四循環包括：供應一抑制氣體（在此例中，N 2氣體）至此間隙之上部上；供應射頻功率；及吹掃一殘餘物複數次。可重複此第四循環一或多次，以形成一保護層（亦即：d≧1）。
當供應氮氣（其係作為一抑制氣體）時，施加高頻率及高功率之射頻功率以及高製程壓力至一反應空間，以生成氮自由基。由於高頻率及高製程壓力的條件，氮自由基之平均自由路徑是短的，使得此抵達區域可被限制於此間隙之上部區域。供應氮氣的時間係相對較短（在此例中，t9=2秒），因為當供應氮氣的時間充足時，氮氣可能會抵達此間隙的下部區域。亦即，在此第四循環中所供應之射頻功率可以是高頻功率，且其供應時間可短於在此第一循環至此第三循環及此第五循環中所供應之射頻功率的供應時間（t9＜t3, t5, t7,及t13）。因此，此抑制氣體可移除此間隙之上部的薄膜上之氫封端位點。
第五步驟905：接著，可執行第五步驟，其係藉由供應此第一反應氣體及此第二反應氣體於此薄膜上來形成一額外薄膜。詳言之，在此第五步驟中，形成一額外薄膜可藉由執行一第五循環來進行，此第五循環包括：供應一第一反應氣體至此薄膜上；供應一第二反應氣體；供應射頻功率；及吹掃一殘餘物複數次。當進行此第五步驟時，此間隙可在將一額外薄膜形成至已進行此第一至第四步驟的薄膜上的同時被填滿。已進行此第一至第四步驟的此薄膜及此額外薄膜最好是具有相同的膜品質。此Si源氣體會與一下部結構的表面上之氫封端位點起反應，以形成-Si-O-化學鍵結並沉積下來。由於此間隙之上部中的薄膜上的氫封端位點在第四步驟中被移除，因此在此第五步驟的期間所供應之Si源氣體係沉積自此間隙之中間及下部。當供應一含氮氣體（其係此第二反應氣體）時，施加射頻功率至此反應空間以形成氮自由基，且此些氮自由基可抵達此間隙的中間及下部，以在那裏形成額外的膜。
可重複此第四循環一或多次，以透過由下而上的方式來填充間隙（亦即：e≧1）。
第六步驟906：可執行第六步驟，其係重複執行第二步驟902至第五步驟905。可重複第六步驟906若干次（f次），直至填滿此間隙G（亦即：f≧1）。此第二步驟至此第四步驟與此第五步驟可以一特定比率來重複。舉例來說，此第二至第四與第五步驟（x次：y次）之重複率（b=c=d : e）可以1:5、1:10或1:20之比率重複若干次（f次），且此間隙可採由下而上之方式來填充。藉由擴大此間隙結構的上部、在此間隙之下部生成氫封端位點、以及以此方式週期性地在此間隙的上部生成氮封端位點，可更有效地防止薄膜在此間隙之上部沉積較多的現象。
以下的表1顯示多個實驗條件的一實例，在此些條件下，執行第10圖之上述實施例。
[表1]
第一步驟 沉積） 第二步驟 蝕刻） 第三步驟 （H 2流程） 第四步驟 流程） 第五步驟 沉積）
氣流 （每分鐘標準毫升數（sccm）） 載體N 2 3,000-5,000 3,000-5,000 3,000-5,000 3,000-5,000 3,000-5,000
反應氣體N 2 15,000-25,000 4,000-6,000 15,000-25,000 15,000-25,000 15,000-25,000
NF 3  0 50-150 0 0 0
H 2  0 0 1-10 0 0
製程時間 （秒） Si源供應 0.1-1.0 0 0 0 0.1-1.03
Si源吹掃 0.1-2.0 0 0 0 0
反應氣體N 2 1-8 0 0 1-6 1-10
NF 3（電漿ON） 0 10-30 0 0 0
NF 3吹掃 0 10-40 0 0 0
H 2（電漿ON） 0 0 10-60 0 0
H 2吹掃 0 0 10-50 0 0
射頻功率 （瓦（W）） 13.56百萬赫茲 500瓦至1,000瓦 0 500瓦至1,000瓦 500瓦至1,000瓦 500瓦至1,000瓦
430千赫茲 0 100瓦至400瓦 0 0 0
壓力（托） 10-20 1-5 10-20 10-20 10-20
溫度（°C） 300-600 300-600 300-600 300-600 300-600
在表1中，可使用矽烷、胺基矽烷及碘矽烷中之至少一者作為此Si源。舉例來說，可使用基於TSA的混合物中之至少一者，例如：TSA、(SiH 3) 3N；DSO、(SiH 3) 2；DSMA、(SiH 3) 2NMe；DSEA、(SiH 3) 2NEt；DSIPA、(SiH 3) 2N(iPr)；DSTBA、(SiH 3) 2N(tBu)；DEAS、SiH 3NEt 2；DTBAS、SiH 3N(tBu) 2；BDEAS、SiH 2(NEt 2) 2；BDMAS、SiH 2(NMe 2) 2；BTBAS、SiH 2(NHtBu) 2；BITS、SiH 2(NHSiMe 3) 2；DIPAS；SiH 3N(iPr) 2；TEOS、Si(OEt) 4；SiCl 4；HCD、Si 2Cl 6；3DMAS、SiH(N(Me)2) 3；BEMAS、SiH 2[N(Et)(Me)] 2；AHEAD、Si 2(NHEt) 6；TEAS、Si(NHEt) 4；Si 3H 8；DCS、SiH 2Cl 2；SiHI 3；SiH 2I 2；三甲矽烷基胺（trisilyamine，TSA），及三聚物-三甲矽烷基胺（trimer-trisilyamine），或其衍生物及其群組，或其混合物。作為此反應氣體之含氮氣體可以是N 2、NH 3、N 2O或 NO 2或其一或多種之混合物中之至少一者。
在上述實施例中，此氮化矽膜係以一實施例呈現，但本揭露未受限於此。例如，在供應此第二反應氣體的步驟中，當供應含氧氣體而非含氮氣體時，可形成氧化矽膜，且隨後可藉由以氫及氮處理來執行無孔隙的一氧化矽膜間隙填充製程。
此外，應注意本揭露不受限於上述所有實施例。例如，雖然上述實施例是在500度或以上的高溫下進行，但不受限於此，且可在一低溫或其他溫度範圍來實施。
第11A圖、第11B圖及第11C圖的視圖係分別繪示採用習知沉積-蝕刻-沉積（DED）方法之間隙填充製程的結果、採用習知沉積-蝕刻-H 2電漿處理-沉積（DEHD）方法之間隙填充製程的結果及採用沉積-蝕刻-H 2電漿處理-氮電漿處理-沉積方法（DEHND）法之間隙填充製程的結果。
第11圖（a）顯示一狀態，其中間隙之填充係採用沉積-蝕刻-沉積方法，在當中SiN薄膜係沉積於一間隙結構上（第10圖中之第一步驟），蝕刻是使用NF 3氣體來進行（第10圖中之第二步驟），且沉積被再次重複（第10圖中之第五步驟）。由於蝕刻是使用NF 3氣體進行，故間隙之上部區域的寬度會變寬，然而被吸附於薄膜之表面上之氟元素會抑制此SiN薄膜之沉積，所以此膜生長速率低。由第11A圖可見，薄膜的厚度（74.3埃至96.1埃）係明顯小於沉積-蝕刻-H 2電漿處理-沉積製程結果（第11B圖）及沉積-蝕刻-H 2電漿處理-N 2電漿處理-沉積製程結果（第11C圖）的薄膜厚度。如此，在此沉積-蝕刻-沉積方法的情形下，由於沉積製程是緊接在蝕刻製程之後進行，氟成分可保留在薄膜表面上，且膜的生長速率可能會在蝕刻製程之後的後續沉積製程的期間降低，因而降低每小時的生產率。
第11B圖顯示一狀態，其中間隙之填充是採用沉積-蝕刻-H 2電漿處理-沉積方法：重複沉積一SiN薄膜於一間隙結構上（第10圖中之第一步驟）；使用NF 3氣體進行蝕刻（第10圖中之第二步驟）；執行氫電漿處理（第10圖中之第三步驟）；及沉積（第10圖中之第五步驟）。參照第7圖所述，氫元素可移除被吸附在薄膜表面上之氟封端位點，並吸附在此薄膜表面上以形成氫封端位點，且此些氫封端位點可作為Si元素之接合位點。因此，存在薄膜之生長速率大於在第11A圖之方法（亦即：沉積-蝕刻-沉積方法）中者的技術效果。由第11B圖可見，此沉積-蝕刻-H 2電漿處理-沉積製程所形成之薄膜的厚度（132.2埃至154.1埃）可大於此沉積-蝕刻-沉積製程結果的薄膜厚度（第11A圖）。然而，由於薄膜的快速生長，此間隙結構的上部首先被封閉，且因此會在此間隙結構的下部中形成孔隙。
第11C圖顯示一狀態，其中間隙之填充係採用一沉積-蝕刻-H 2電漿處理-N 2電漿處理-沉積方法：重複沉積一SiN薄膜於一結構上（第10圖中之第一步驟）；使用NF 3氣體進行蝕刻（第10圖中之第二步驟）；執行氫電漿處理（第10圖中之第三步驟）；執行氮電漿處理（第10圖中之第四步驟）；及進行沉積（第10圖中之第五步驟）。如上所述，形成氫封端位點可與使用氫電漿來移除一薄膜表面上所吸附之氟封端位點同時進行，且隨後可使用氮電漿使氮封端位點形成於一間隙結構之上部區域中。此些氮封端位點可作為抑制Si源分子之吸附的一抑制層。另一方面，氫封端位點仍保留在此間隙結構之下部區域中以促進Si源分子之吸附，且因此此沉積速率可大於此間隙結構之上部區域中者。亦即，藉由進行此氮電漿處理，存在選擇性地控制基於氫處理之薄膜過度生長率的技術效果，取決於此間隙結構中的位置。在此例中，由於此間隙結構之上部區域中的薄膜之沉積速率小於此間隙結構之下部區域中的薄膜之沉積速率，因此存在不形成孔隙且填滿間隙之技術效果。事實上，比較第11B圖及第11C圖可知，此間隙結構之上部區域中的薄膜之厚度是第11B圖中者大於第11C圖中者，且此間隙結構之下部區域中的薄膜之厚度是第11C圖中者大於第11B圖中者。此外，藉由氫電漿處理，存在額外的技術效果是可透過移除薄膜中之氟雜質來改善每小時生產率，並同時改善間隙填充率。
第12圖係繪示二級離子質譜（SIMS）分析結果的視圖，顯示在第11A圖之沉積-蝕刻-沉積製程及第11B圖之沉積-蝕刻-H 2電漿處理-沉積製程的期間一薄膜內的成分。
第12A圖中的下圖顯示由此沉積-蝕刻-沉積製程所生成的結構，且上面的圖表顯示由此沉積-蝕刻-沉積製程所生成之結構的二級離子質譜分析結果。詳言之，第12A圖中的下圖顯示已在此基板100上沉積及蝕刻之薄膜（第一沉積+蝕刻膜）120及沉積於此薄膜120上之一薄膜（第二沉積膜）120'。
第12B圖中的下圖顯示由沉積-蝕刻-H 2電漿處理-沉積製程所生成的結構，且上面的圖表顯示由沉積-蝕刻-H 2電漿處理-沉積製程所生成之結構的二級離子質譜分析結果。詳言之，第12B圖的下圖顯示已在此基板100上沉積、蝕刻及氫處理的一薄膜（第一沉積+蝕刻+H 2處理膜）121及沉積於此薄膜121上之一薄膜（第二沉積膜）121'。
比較第12A圖及第12B圖之圖表可見，氟成分係位在此薄膜（第一沉積+蝕刻膜）之表面上，此薄膜已在第12A圖之沉積-蝕刻-沉積製程的期間被沉積及蝕刻（例如：第3圖中之薄膜2及第12A圖中之薄膜120）（箭頭①），但如第12B圖所示，當在沉積及蝕刻製程之後，在此沉積-蝕刻-H2電漿處理-沉積製程的期間進行氫處理時，在薄膜（第一沉積膜+蝕刻+H 2處理膜）（例如：第4圖之薄膜2及第12圖之薄膜121）之表面上的氟成分係大大地減小（箭頭②）。第12B圖中由箭頭①所指的一虛曲線是為了理解及比較所添加的一假設分佈曲線，指出在未進行氫處理時，殘留在薄膜表面上的氟成分之分佈，且對應於第12A圖中由箭頭①所指的一曲線。
由於第12圖之製程係在500度或更高的溫度下進行，氟成分由於擴散的緣故可殘留在此薄膜120或121中。然而，經證實，此薄膜120或121之表面上的氟成分可藉由氫處理來移除。
應瞭解，隨附圖式之每一部分的形狀係為了說明起見，以使本揭露得到更清楚的瞭解。應注意，可將部分修改成有別於所示形狀的各種形狀。在圖式中，相同的參考數字指的是相同的元件。
應瞭解，文中描述之實施例應僅以說明性意義來考量而不作為限制的目的。每個實施例中的多個特徵或態樣的描述通常應被認為是可用於其他實施例中的其他類似特徵或態樣。雖然已參照圖式描述一或多個實施例，所屬技術領域中具有通常知識者將理解，在不偏離本揭露由下列申請專利範圍所定義的精神及範疇的情況下，可於其中作出各種形式及細節的變化。
1:結構 2:薄膜 2':額外薄膜 100:基板 120,120':薄膜 121,121':薄膜 901,902,903,904,905,906:步驟 B:底面 d l,d u:寬度 f1,f2:強度 G:間隙 p1,p2:強度 PL:保護層 S:側面 T:頂面
本揭露之某些實施例的以上及其他態樣、特徵及優點將可從以下之說明書並參照隨附之圖示而更加明白，其中： 第1圖至第6圖係根據多個實施例繪示一基板處理方法的剖視圖； 第7圖係根據多個實施例繪示一基板處理方法的剖視圖； 第8圖係根據第7圖的第四步驟之後的部分間隙結構之薄膜成分的視圖； 第9圖係根據多個實施例繪示一基板處理方法的流程圖； 第10圖係根據多個實施例繪示一基板處理方法的視圖； 第11A圖至第11C圖係根據一實施例分別繪示藉由習知沉積-蝕刻-沉積（DED）方法之間隙填充製程的結果、藉由習知沉積-蝕刻-H 2電漿處理-沉積（DEHD）方法之間隙填充製程的結果及根據沉積-蝕刻-H 2電漿處理-N 2電漿處理-沉積（deposition-etch H 2plasma treatment-N 2plasma treatment-deposition，DEHND）方法之間隙填充製程的結果之視圖；以及 第12A圖及第12B圖係繪示二級離子質譜（secondary ion mass spectrometry，SIMS）分析結果的視圖，顯示在第11A圖之沉積-蝕刻-沉積製程及第11B圖之沉積-蝕刻-H 2電漿處理-沉積製程的期間薄膜內的成分。
901,902,903,904,905,906:步驟

Claims (20)

  1. 一種基板處理方法，包括： 一第一步驟，其係藉由執行一第一循環以在含有一間隙的一結構上形成一薄膜，該第一循環包括供應一第一反應氣體及供應一第二反應氣體於該結構上複數次； 一第二步驟，其係藉由供應一含氟氣體至該薄膜上，以蝕刻該薄膜之一部分； 一第三步驟，其係供應一含氫氣體至該薄膜上； 一第四步驟，其係供應一抑制氣體至該間隙之一上部；以及 一第五步驟，其係藉由執行一第二循環以形成一薄膜，該第二循環包括供應該第一反應氣體及供應該第二反應氣體於該薄膜上複數次。
  2. 如請求項1之基板處理方法，其中在該第二步驟期間，該間隙之上部中的一薄膜之一蝕刻速率係大於該間隙之下部中的一薄膜之一蝕刻速率。
  3. 如請求項1之基板處理方法，其中在該第三步驟期間所供應之含氫氣體係移除在該第二步驟期間形成於該薄膜之一表面上的氟封端位點。
  4. 如請求項3之基板處理方法，其中在該第三步驟期間所供應之該含氫氣體抵達該間隙之下部。
  5. 如請求項1之基板處理方法，其中在該第四步驟期間所供應之該抑制氣體係移除一薄膜上之氫封端位點，該薄膜係鍵結至該第一反應氣體或該第二反應氣體。
  6. 如請求項5之基板處理方法，其中在該第四步驟期間所供應之該抑制氣體係移除該間隙之上部中之薄膜上的氫封端位點，藉此在該第五步驟期間抑制薄膜形成於該間隙之上部中。
  7. 如請求項6之基板處理方法，其中 該抑制氣體包括一含氮氣體，並且 在該第四步驟之後，該間隙之上部中的薄膜上形成氮封端位點，且在該間隙之下部中的薄膜上保有氫封端位點。
  8. 如請求項7之基板處理方法，其中該第二步驟、該第三步驟、該第四步驟及該第五步驟係被重複執行，直至該間隙被填滿為止。
  9. 如請求項8之基板處理方法，其中在該間隙之填充期間，在該間隙之上部的入口寬度係維持大於該間隙之下部的間隙寬度。
  10. 如請求項1之基板處理方法，其中該抑制氣體之供應時間係小於該第一反應氣體、該第二反應氣體、該含氟氣體及該含氫氣體之供應時間。
  11. 如請求項1之基板處理方法，其中 在該第一步驟、該第二步驟、該第三步驟、該第四步驟及該第五步驟期間，供應射頻功率，並且 在該第二步驟期間所供應之射頻功率的強度係小於在該第一步驟、該第三步驟及該第四步驟期間所供應之射頻功率的強度。
  12. 如請求項1之基板處理方法，其中 在該第一步驟、該第二步驟、該第三步驟、該第四步驟及該第五步驟期間，供應射頻功率，且 在該第二步驟期間所供應的射頻頻率係小於在該第一步驟、該第三步驟及該第四步驟期間所提供的射頻頻率。
  13. 一種基板處理方法，包括： 一第一步驟，其係藉由執行一第一循環以在含有一間隙的一結構上形成一薄膜，該第一循環包括供應一第一反應氣體於該結構上、供應一第二反應氣體、供應射頻功率及吹掃一殘餘物複數次； 一第二步驟，其係藉由執行一第二循環以蝕刻該薄膜之一部分，該第二循環包括供應一蝕刻氣體於該薄膜上、供應射頻功率及吹掃一殘餘物複數次； 一第三步驟，其係藉由執行一第三循環以在該薄膜上形成一反應促進層來促進該第一反應氣體或該第二反應氣體之接合，該第三循環包括供應一膜形成促進氣體至該薄膜、供應射頻功率及吹掃一殘餘物複數次； 一第四步驟，其藉由執行一第四循環以在該間隙之一上部中的薄膜上形成一保護層，該第四循環包括供應一抑制氣體至該間隙之上部、供應射頻功率及吹掃一殘餘物複數次；以及 一第五步驟，其係藉由執行一第五循環以形成一額外薄膜，該第五循環包括供應一第一反應氣體至該薄膜上、供應一第二反應氣體、供應射頻功率及吹掃一殘餘物複數次。
  14. 如請求項13之基板處理方法，其中該第三循環中所供應之射頻功率係高頻率-高功率，且供應時間長於該第一循環、該第二循環、該第四循環及該第五循環中所供應之射頻功率的供應時間，使得該膜形成促進氣體抵達該間隙之下部。
  15. 如請求項13之基板處理方法，其中該第四循環中所供應之該射頻功率係高頻功率，且其供應時間係比該第一循環至該第三循環及該第五循環中所供應之射頻功率的供應時間短。
  16. 一種基板處理方法，包括： 一第一步驟，其係在含有一間隙之一結構上形成一薄膜； 一第二步驟，其係供應一含氟氣體至該薄膜上，以蝕刻該薄膜的一部分，其中該間隙之上部中的薄膜之蝕刻速率係大於該間隙之下部中的薄膜之蝕刻速率； 一第三步驟，其係供應一含氫氣體至該薄膜上，以移除在該第二步驟期間形成於該薄膜之表面上之氟封端位點； 一第四步驟，其係供應一含氮氣體至該薄膜上，以移除在該第三步驟期間形成於該薄膜之表面上之部分的氫封端位點；以及 一第五步驟，其係沉積一額外薄膜至已進行該第二至第四步驟之薄膜上。
  17. 如請求項16之基板處理方法，其中 在該第三步驟期間所供應的含氫氣體係抵達該間隙的下部，以在該間隙之下部中的薄膜之表面上形成氫封端位點，並且 形成於該間隙之下部中的薄膜之表面上的氫封端位點係作為一反應促進層，該反應促進層促進在該第五步驟期間所供應之一反應氣體的結合。
  18. 如請求項16之基板處理方法，其中該第四步驟包括： 供應一含氮氣體至該間隙之上部上，以移除該間隙之上部中之薄膜的表面上所形成之氫封端位點。
  19. 如請求項18之基板處理方法，其中 在該第四步驟期間所供應之該含氮氣體係形成氮封端位點於該間隙之上部中的薄膜之表面上，並且 形成於該間隙之上部中的薄膜之表面上的氮封端位點可作為一抑制層，該抑制層抑制在該第五步驟期間所供應之反應氣體的結合。
  20. 如請求項18之基板處理方法，其中在該第五步驟期間，在該間隙之上部的薄膜沉積速率係小於在該間隙之下部的薄膜沉積速率。
TW111123008A 2021-06-28 2022-06-21 基板處理方法 TW202314799A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163215965P 2021-06-28 2021-06-28
US63/215,965 2021-06-28

Publications (1)

Publication Number Publication Date
TW202314799A true TW202314799A (zh) 2023-04-01

Family

ID=84542498

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111123008A TW202314799A (zh) 2021-06-28 2022-06-21 基板處理方法

Country Status (4)

Country Link
US (1) US20220415650A1 (zh)
KR (1) KR20230001517A (zh)
CN (1) CN115602527A (zh)
TW (1) TW202314799A (zh)

Also Published As

Publication number Publication date
US20220415650A1 (en) 2022-12-29
KR20230001517A (ko) 2023-01-04
CN115602527A (zh) 2023-01-13

Similar Documents

Publication Publication Date Title
US11676812B2 (en) Method for forming silicon nitride film selectively on top/bottom portions
TWI787492B (zh) 使用矽氫鹵化物前驅物沉積SiN的方法
US8722546B2 (en) Method for forming silicon-containing dielectric film by cyclic deposition with side wall coverage control
US9754779B1 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10378106B2 (en) Method of forming insulation film by modified PEALD
US7601651B2 (en) Method to improve the step coverage and pattern loading for dielectric films
US8415259B2 (en) Method of depositing dielectric film by modified PEALD method
US8173554B2 (en) Method of depositing dielectric film having Si-N bonds by modified peald method
US20130224964A1 (en) Method for Forming Dielectric Film Containing Si-C bonds by Atomic Layer Deposition Using Precursor Containing Si-C-Si bond
KR20080106984A (ko) 유전체막들에 대한 스텝 커버리지 및 패턴 로딩 개선 방법
KR20120121356A (ko) 원자층 증착에 의해 필름을 형성시키는 방법 및 원자층 증착에 의한 필름 성장을 기하학적으로 조절하는 방법
US20220051935A1 (en) Substrate processing method
US20220005693A1 (en) Silicon nitride and silicon oxide deposition methods using fluorine inhibitor
TW202208665A (zh) 用於填充半導體基板上之三維結構中的間隙之方法
KR102046163B1 (ko) 반도체 소자의 제조방법
TW202314799A (zh) 基板處理方法
US20230110980A1 (en) Substrate processing method
US20230323534A1 (en) Substrate processing method
US20230096453A1 (en) Substrate processing method
KR20220004359A (ko) 박막 증착 방법
KR20210055348A (ko) 박막 증착 장치 및 방법
KR20230093782A (ko) 반도체 소자의 갭필 방법
KR20210149411A (ko) 박막 증착 방법
TW202336258A (zh) 氣隙形成方法及選擇性沉積方法
KR20210066080A (ko) 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법