TW202312659A - 用於功率元件的輸出驅動電路與使用其的驅動電路系統 - Google Patents

Abstract

一種輸出驅動電路，其高壓電晶體使用較薄的氧化層厚度製程，並透過高壓電晶體的前端電路的設計，高壓電晶體的閘極與源極之間的耐壓程度可以往下調整，但汲極與源極之間的耐壓程度一樣可以達到25伏特，且不會影響輸出端的特性規格。

Description

用於功率元件的輸出驅動電路與使用其的驅動電路系統

本發明涉及一種用於功率元件的輸出驅動電路與使用其的驅動電路系統，且特別是一種能夠電路面積較小(或驅動電流較大)且高壓電晶體之氧化層較薄的輸出驅動電路與使用其的驅動電路系統。

MOSFET、IGBT、SJ(super junction)、SiC或GaN之類的功率元件，目前大廣泛的應用在電力電子系統，通常控制功率元件開或關的關鍵就是驅動晶片。為了達到最佳效率，功率元件的規格會被選擇，例如在1KW的要求下，可以選擇25V/40A或200V/5A的功率元件，且對應的所需要的驅動晶片的電壓及驅動電流的規格就會不同。若驅動晶片驅動能力不足，則會有系統效率下降及功率元件溫升(晶片結溫TJ上升)的問題。

請參照圖1，圖1是為一般常見的電源電路系統的示意圖。電源電路系統1包括兩個功率電晶體HQ、LQ、驅動晶片11、外接的二極體BD與電容C。驅動晶片11的一端連接系統電壓VCC以獲取供應電壓，驅動晶片11接收輸入信號HIN、LIN，並輸出驅動信號HO及LO來控制功率電晶體HQ、LQ的開啟或關閉。驅動晶片11包括邏輯控制電路111與兩個輸出驅動電路112、113，其中邏輯控制電路111接收輸入信號HIN、LIN並產生開關控制信號給輸出驅動電路112、113，以讓輸出驅動電路112、113分別用於輸出驅動信號HO及LO。

功率電晶體HQ、LQ要被驅動，需要對功率電晶體HQ、LQ的寄生閘級電容充電，因此輸出驅動電路112、113輸出的驅動信號HO及LO的驅動電流值必須夠大，才能順利開啟功率電晶體HQ、LQ。驅動電流值關聯於驅動電路112、113之電晶體的面積，因此，為了獲得足夠的驅動電流值，以往是採用增加面積的做法，但面積的增加除了導致晶片成本上升外，也會讓晶片的封裝受到限制。

圖2是現有技術的輸出驅動電路的示意圖，且上述驅動電路112、113的電路架構可以參照圖2。輸出驅動電路2包括放大級模塊21、22與輸出級模塊23。放大級模塊21、22用於放大開關控制信號V_IN，其中放大級模塊21由串接的放大器A4～A6構成，且放大級模塊22由串接的放大器A1～A3構成。系統電壓VCC一般為10～20伏特時，故輸出級模塊23的高壓電晶體HV_PMOS與HV_NMOS必須為可耐壓20伏特以上的三端耐高壓元件，以藉此產生高電流值的驅動信號DRVOUT給寄生閘極電容COUT。

為了提高耐壓，高壓電晶體HV_PMOS與HV_NMOS使用的間距、距離較大及層較厚(深)的材質，但高壓電晶體HV_PMOS與HV_NMOS與低壓電晶體在同樣寬度下，高壓電晶體HV_PMOS與HV_NMOS的飽和電流比較小，故為了進一步地增加驅動電流，這使得高壓電晶體HV_PMOS與HV_NMOS得因此增加其面積。

根據本發明之目的，本發明實施例提出一種輸出驅動電路，其包括：高壓電晶體對，具有P型的第一高壓電晶體與N型的第二高壓電晶體，所述第一高壓電晶體的源極與汲極分別電性連接系統電壓與所述第二高壓電晶體的汲極，以及所述第二高壓電晶體的源極電性連接接地電壓，所述第一高壓電晶體與所述第二高壓電晶體的汲極用於輸出驅動信號，其中所述第一高壓電晶體與所述第二高壓電晶體之閘極與源極間的耐壓分別為第一限制電壓與第二限制電壓 ，且所述第一限制電壓與所述第二限制電壓分別相關於所述第一高壓電晶體與所述第二高壓電晶體之閘極的氧化層厚度；電壓箝位電路，電性連接所述第一高壓電晶體的閘極，接收開關控制信號，並輸出不低於所述系統電壓減去所述第一限制電壓之電壓差值的第一信號來控制所述第一高壓電晶體的開啟與關閉；以及轉換電路，電性連接所述第二高壓電晶體的閘極，接收所述開關控制信號，並輸出不超過所述第二限制電壓的第二信號來控制所述第二高壓電晶體的開啟與關閉。

可選地，上述第一限制電壓與上述第二限制電壓可以彼此相同，即所述第一高壓電晶體的閘極的氧化層厚度與所述第二高壓電晶體的閘極的氧化層厚度相同。

根據本發明之目的，本發明實施例提出一種驅動電路系統，包括：前述輸出驅動電路；以及邏輯控制電路，電性連接所述輸出驅動電路，以提供所述開關控制信號。

可選地，上述驅動電路系統可以整合成單一個晶片，以形成驅動晶片。

綜上所述，本發明實施例提供的輸出驅動電路相較於同面積的傳統輸出驅動電路來說，其具有較大的驅動電流，或者，相較於相同的驅動電流來說，其具有較小的面積。

為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。

現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外，示範實施例的做法僅是本發明之設計概念的實現方式之一，下述的該等示範皆非用於限定本發明。

本發明實施例提供一種創新的技術方案，其能夠提高驅動電路系統的輸出電流，並減小電路的面積，以藉此獲得極大的相關效益。於本發明實施例中，高壓電晶體使用較薄的氧化層厚度製程，例如一般耐壓25伏特的高壓電晶體的氧化層厚度(閘極氧化層厚度，後面簡稱為氧化層厚度)約900Å(90奈米)左右，但耐壓5伏特的低壓電晶體的氧化層厚度約120Å(12奈米)左右。本發明實施例採用的高壓電晶體的氧化層厚度雖然較薄，但是透過高壓電晶體的前端電路的設計，高壓電晶體的閘極與源極之間的耐壓程度可以往下調整，但汲極與源極之間的耐壓程度一樣可以達到25伏特，且不會影響輸出端的特性規格。

進一步地，以閘極與源極之間的耐壓程度為5伏特以及系統電壓為15伏特為例，高壓電晶體中的N型高壓電晶體之閘極所連接的前端電路可以選用最高輸出電壓為5伏特的轉換電路，以及高壓電晶體中的P型高壓電晶體之閘極所連接的前端電路可以是電壓箝位電路，用以將高壓電晶體中的P型高壓電晶體之閘極的電壓進行箝位，使其不低於10伏特。如此一來，較薄的氧化層厚度的高壓電晶體可以受到保護。同時，在同樣的通道寬度的情況下，較薄的氧化層厚度的高壓電晶體的飽和電流值是一般氧化層厚度的高壓電晶體之三倍，因此，使用本發明實施例的技術方案可以降低電路面積與增加驅動電流。

接著，請參照本發明圖3，圖3是本發明實施例的輸出驅動電路的示意圖。輸出驅動電路3使用於驅動電路系統(驅動電路系統可以是整合的晶片，但不以此為限制)中，以用於控制驅動電路系統外的功率電晶體的開啟與關閉。輸出驅動電路3包括電壓箝位電路31、轉換電路32與高壓電晶體對33，其中高壓電晶體對33包括高壓電晶體HV_PMOS(P型的高壓電晶體)與HV_NMOS(N型的高壓電晶體)。高壓電晶體HV_PMOS的源極電性連接系統電壓VCC，高壓電晶體HV_PMOS的閘極電性連接電壓箝位電路31的輸出端，以及HV_PMOS的汲極電性連接高壓電晶體HV_NMOS的汲極。高壓電晶體HV_NMOS的閘極電性連接轉換電路32的輸出端，高壓電晶體HV_NMOS的源極電性連接接地電壓，以及高壓電晶體HV_NMOS的汲極與高壓電晶體HV_PMOS的汲極電性連接驅動電路系統外的功率電晶體的閘極，以輸出驅動信號DRVOUT，其中驅動信號DRVOUT的電流用於對功率電晶體的寄生閘極電容COUT進行充放電。

轉換電路32用於接收開關控制信號V_IN，並用於放大開關控制信號V_IN，轉換電路32可以是反向或非反向的放大或緩衝電路，也可以是具有邏輯閘或其他電路元件的轉換電路，且本發明不以此為限制。轉換電路32接收限制電壓VL作為供應電壓(也可以接收低於限制電壓VL的電壓來當作供應電壓)，且放大後的開關控制信號V_IN的最大電壓值不會超過限制電壓VL，其中於此實施例中，轉換電路32包括串接的多個放大器G1、G2與G3，且每一個放大器G1、G2與G3所能輸出的信號不會超過限制電壓VL，例如，5伏特。於本發明實施例中，高壓電晶體HV_NMOS選擇使用較薄的氧化層厚度，其汲極與源極之間的耐壓程度仍舊為高壓，例如25伏特，而其閘極與源極之間的耐壓程度為限制電壓VL(限制電壓VL與氧化層厚度有關)，例如，氧化層厚度約120Å(12奈米)左右時，限制電壓VL為5伏特。如此，高壓電晶體HV_NMOS的閘極與源極之間的電壓差不會超過限制電壓VL，使得高壓電晶體HV_NMOS得以被保護。

電壓箝位電路31接收開關控制信號V_IN與系統電壓VCC，其中系統電壓介於10至20伏特之間，例如為15伏特，且電壓箝位電路31使用系統電壓VCC作為供應電壓。於本發明實施例中，高壓電晶體HV_PMOS同樣選擇使用較薄的氧化層厚度，其汲極與源極之間的耐壓程度仍舊為高壓，例如25伏特，而其閘極與源極之間的耐壓程度為限制電壓VL(限制電壓VL與氧化層厚度有關)，例如，氧化層厚度約120Å(12奈米)左右時，限制電壓VL為5伏特。電壓箝位電路31會設計成用於輸出不低於電壓值為VCC-VL的箝位電壓(例如，10伏特)，以避免高壓電晶體HV_PMOS的閘極與源極之間的電壓差超過高壓電晶體HV_PMOS的閘極與源極之間的耐壓程度，從而保護高壓電晶體HV_PMOS。於高壓電晶體HV_PMOS與HV_NMOS的氧化層厚度約120Å(12奈米)左右時，此實施例中的高壓電晶體HV_PMOS與HV_NMOS的輸出電流是一般氧化層厚度的高壓電晶體之三倍，因此，使用本發明實施例的技術方案確實可以降低電路面積與增加驅動電流。

請接著參照圖4，圖4是本發明另一實施例的輸出驅動電路的示意圖。於此實施例中，輸出驅動電路4包括電壓箝位電路41、轉換電路42與高壓電晶體對43，其中轉換電路42與高壓電晶體對43相同於圖3的轉換電路32與高壓電晶體對33，故不贅述。

電壓箝位電路41包括放大器G4、G5、N型的電晶體Q1、電阻R1與齊納(Zender)二極體ZD。放大器G4與G5彼此串接，且放大器G4接收開關控制信號V_IN，以及放大器G5輸出經過放大器G4與G5放大後的開關控制信號V_IN，由於放大器G4與G5接收限制電壓VL作為供應電壓，故放大後的開關控制信號V_IN的最大電壓值不會超過限制電壓VL，例如，5伏特。電晶體Q1的閘極電性連接放大器G5，以接收放大後的開關控制信號V_IN，電晶體Q1源極電性連接接地電壓，以及電晶體Q1的汲極電性連接電阻R1的一端。齊納二極體ZD的陰極電性連接系統電壓VCC，以及齊納二極體ZD的陽極電性連接電阻R1的另一端與高壓電晶體HV_PMOS的閘極。

由於齊納二極體ZD的存在，一但高壓電晶體HV_NMOS的閘極的電壓小於VCC-V _ZD，高壓電晶體HV_PMOS的閘極的電壓會被箝位在VCC-V _ZD，其中V _ZD表示齊納二極體ZD的崩潰電壓。透過選擇齊納二極體ZD的崩潰電壓V _ZD小於等於限制電壓VL，即可以讓高壓電晶體HV_PMOS的閘極與源極之間的電壓差不會超過限制電壓VL，使得高壓電晶體HV_PMOS得以被保護。

請參照圖5，圖5是本發明再一實施例的輸出驅動電路的示意圖。於此實施例中，輸出驅動電路5包括電壓箝位電路51、轉換電路52與高壓電晶體對53，其中轉換電路52與高壓電晶體對53相同於圖3的轉換電路32與高壓電晶體對33，故不贅述。電壓箝位電路51包括放大器G4、G5、N型的電晶體Q1、電阻R1與多個作為二極體使用的電晶體Q2、Q3、Q4。此實施例與圖4的差異在於，使用了多個作為二極體使用的電晶體Q2、Q3、Q4來取代齊納二極體ZD，其中電晶體Q2的汲極電性連接系統電壓VCC，以及電晶體Q4的源極電性連接電阻R1的另一端與高壓電晶體HV_PMOS的閘極。

由於多個作為二極體使用的電晶體Q2、Q3、Q4的存在，一但高壓電晶體HV_NMOS的閘極的電壓小於VCC-V _th1-V _th2-V _th3，高壓電晶體HV_PMOS的閘極的電壓會被箝位在VCC-V _th1-V _th2-V _th3，其中V _th1、V _th2、V _th3表示電晶體Q2、Q3、Q4的閥值電壓。透過選擇電晶體Q2、Q3、Q4的閥值電壓總和V _th1+V _th2+V _th3小於等於限制電壓VL，即可以讓高壓電晶體HV_PMOS的閘極與源極之間的電壓差不會超過限制電壓VL，使得高壓電晶體HV_PMOS得以被保護。

請參照圖6，圖6是本發明又一實施例的輸出驅動電路的示意圖。輸出驅動電路6包括電壓箝位電路61、轉換電路62與高壓電晶體對63，高壓電晶體對63與圖3的高壓電晶體對33相同，故不贅述。不同於圖3的實施例，轉換電路62包括一個反相器INV1，其輸出的電壓值最大不超過限制電壓VL，例如，5伏特。反相器INV1的輸入端接收開關控制信號V_IN，以及反相器INV1的輸出端用於輸出反相的開關控制信號V_IN給高壓電晶體HV_NMOS的閘極。

電壓箝位電路61包括電晶體Q1至Q7、反相器INV2、電阻R1與電流源CS，其中電晶體Q1、Q2為N型的電晶體，而電晶體Q3至Q7為P型的電晶體。電晶體Q1與Q2的源極電性連接接地電壓，電晶體Q1與Q2的閘極分別電性連接反相器INV2的輸出端與輸入端，以及反相器INV2的輸入端接收開關控制信號V_IN。電阻R1的兩端分別電性連接系統電壓VCC與電晶體Q3、Q4的閘極，以及電流源CS的兩端分別電性連接接地電壓與電阻連接電晶體Q3、Q4的閘極的一端。電晶體Q3、Q4的汲極分別電性連接電晶體Q1與Q2的汲極，以及電晶體Q3、Q4的源極分別電性連接電晶體Q5、Q6的汲極4。電晶體Q5、Q6的源極接收系統電壓VCC，且電晶體Q5、Q6的閘極分別電性連接電晶體Q3、Q4的源極。電晶體Q7的源極接收系統電壓VCC，電晶體Q7的汲極電性連接電晶體Q4的源極與高壓電晶體HV_PMOS的閘極，以及電晶體Q7的閘極電性連接電晶體Q2的閘極。

透過上述的連接方式，電晶體Q1至Q7與電阻R1組態成位準轉換器(level shifter)，使得高壓電晶體HV_NMOS的閘極上的電壓為VCC-I*R1+V _GSQ4，其中V _GSQ4為電晶體Q4的閘極與源極間的電壓，以及I為電流源CS提供的電流。透過適當的閥值偏壓設計與電阻的選擇，使I*R1-V _GSQ4小於等於限制電壓VL，即可以讓高壓電晶體HV_PMOS的閘極與源極之間的電壓差不會超過限制電壓VL，使得高壓電晶體HV_PMOS得以被保護。

附帶一提的是，雖然上述都以高壓電晶體HV_PMOS與HV_NMOS的限制電壓VL為相同的例子進行說明，但本發明不以此為限制。在特殊的應用中，高壓電晶體HV_PMOS與HV_NMOS的限制電壓分別為VL1與VL2，且限制電壓VL1與VL2彼此不同。此時，依照上述發明概念，轉換電路只要輸出不高於限制電壓VL2的信號來控制高壓電晶體HV_NMOS的開啟與關閉即可，以及電壓箝位電路只要輸出不低於系統電壓VCC減去限制電壓VL1之電壓差值(VCC-VL1)的信號來控制高壓電晶體HV_PMOS的開啟與關閉即可。

另外，本發明實施例還提供一種驅動電路系統，驅動電路系統包括邏輯控制電路與至少一個輸出驅動電路，其中邏輯控制電路電性連接輸出驅動電路，以提供開關控制信號給輸出驅動電路，且輸出驅動電路用於根據開關控制信號產生驅動信號DRVOUT給驅動電路系統所電性連接的功率元件(例如，功率電晶體)。輸出驅動電路可以以前述任一實施例來實現，且驅動電路系統可以應用於馬達系統、充電樁、充電器或其他需要高功率的應用。

綜合以上所述，本發明實施例提供輸出驅動電路，其用於功率元件的應用，所述輸出驅動電路的高壓電晶體使用厚度較薄的氧化層，以及對應地設轉換電路與電壓箝位電路來保護高壓電晶體。由於氧化層厚度較薄的原因，因此輸出驅動電路可以輸出更高的驅動電流，或者可以在相同的驅動電流下，減少輸出驅動電路的面積。據此，本發明的技術方案可以減少製造成本或減少封裝面積的限制，甚至可以在面積與驅動電流之間做權衡，以得到較佳的產品做為功率元件應用端的較佳解決方案。

應當理解，本文描述的示例和實施例僅用於說明目的，並且鑑於其的各種修改或改變將被建議給本領域技術人員，並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。

1:電源電路系統 11:驅動晶片 111:邏輯控制電路 112、113、2～6:輸出驅動電路 21、22:放大級模塊 23:輸出級模塊 31、41、51、61:電壓箝位電路 32、42、52、62:轉換電路 33、43、53、63:高壓電晶體對 A1～A6、G1～G5:放大器 BD:二極體 C:電容 CS:電流源 COUT:寄生閘極電容 INV1、INV2:反相器 HIN、LIN:輸入信號 HO、LO、DRVOUT:驅動信號 HQ、LQ:功率電晶體 HV_PMOS、HV_NMOS:高壓電晶體 Q1～Q7:電晶體 R1:電阻 V_IN:開關控制信號 VCC:系統電壓 VL:限制電壓 ZD:齊納二極體

提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明之說明書一起用於解釋本發明的原理。

圖1是為一般常見的電源電路系統的示意圖。

圖2是現有技術的輸出驅動電路的示意圖。

圖3是本發明實施例的輸出驅動電路的示意圖。

圖4是本發明另一實施例的輸出驅動電路的示意圖。

圖5是本發明再一實施例的輸出驅動電路的示意圖。

圖6是本發明又一實施例的輸出驅動電路的示意圖。

3:輸出驅動電路

31:電壓箝位電路

32:轉換電路

33:高壓電晶體對

G1~G3:放大器

COUT:寄生閘極電容

DRVOUT:驅動信號

HV_PMOS、HV_NMOS:高壓電晶體

V_IN:開關控制信號

VCC:系統電壓

VL:限制電壓

Claims (10)

1. 一種輸出驅動電路，包括： 高壓電晶體對，具有P型的第一高壓電晶體與N型的第二高壓電晶體，所述第一高壓電晶體的源極與汲極分別電性連接系統電壓與所述第二高壓電晶體的汲極，以及所述第二高壓電晶體的源極電性連接接地電壓，所述第一高壓電晶體與所述第二高壓電晶體的汲極用於輸出驅動信號，其中所述第一高壓電晶體與所述第二高壓電晶體之閘極與源極間的耐壓為限制電壓，且所述限制電壓相關於所述第一高壓電晶體與所述第二高壓電晶體之閘極的氧化層厚度； 電壓箝位電路，電性連接所述第一高壓電晶體的閘極，接收開關控制信號，並輸出不低於所述系統電壓減去所述限制電壓之電壓差值的第一信號來控制所述第一高壓電晶體的開啟與關閉；以及 轉換電路，電性連接所述第二高壓電晶體的閘極，接收所述開關控制信號，並輸出不超過所述限制電壓的第二信號來控制所述第二高壓電晶體的開啟與關閉。
2. 如請求項1所述之輸出驅動電路，其中所述轉換電路包括串接的複數個第一放大器，所述複數個第一放大器接收所述限制電壓做為其供應電壓，並用於放大所述開關控制信號，以將放大後的所述開關控制信號傳送給所述第二高壓電晶體的閘極。
3. 如請求項2所述之輸出驅動電路，其中所述電壓箝位電路包括串接的複數個第二放大器、第一電晶體、電阻與齊納二極體，其中所述複數個第二放大器接收所述限制電壓做為其供應電壓，並用於放大所述開關控制信號，以將放大後的所述開關控制信號傳送給所述第一電晶體的閘極，所述第一電晶體的源極電性連接所述接地電壓，所述第一電晶體的汲極電性連接所述電阻的一端，所述齊納二極體的陰極電性連接所述系統電壓，以及所述齊納二極體的陽極電性連接所述電阻的另一端與所述高壓電晶體的閘極。
4. 如請求項2所述之輸出驅動電路，其中所述電壓箝位電路包括串接的複數個第二放大器、第一電晶體、電阻與作為二極體使用的複數個第二電晶體，其中所述複數個第二放大器接收所述限制電壓做為其供應電壓，並用於放大所述開關控制信號，以將放大後的所述開關控制信號傳送給所述第一電晶體的閘極，所述第一電晶體的源極電性連接所述接地電壓，所述第一電晶體的汲極電性連接所述電阻的一端，所述複數個第二電晶體彼此串接，所述複數個第二電晶體的一者的汲極電性連接所述系統電壓，以及所述複數個第二電晶體的另一者的源極電性連接所述電阻的另一端與所述高壓電晶體的閘極。
5. 如請求項1所述之輸出驅動電路，其中所述轉換電路包括一第一反相器，所述第一反相器的輸入端接收所述開關控制信號，以及所述第一反相器的輸出端用於輸出反相的所述開關控制信號給所述第二高壓電晶體的閘極。
6. 如請求項5所述之輸出驅動電路，其中所述電壓箝位電路為位準轉換器。
7. 如請求項1所述之輸出驅動電路，其中所述第一高壓電晶體與所述第二高壓電晶體之閘極的氧化層厚度為12奈米，所述限制電壓為5伏特，以及所述系統電壓為15伏特。
8. 一種輸出驅動電路，包括： 高壓電晶體對，具有P型的第一高壓電晶體與N型的第二高壓電晶體，所述第一高壓電晶體的源極與汲極分別電性連接系統電壓與所述第二高壓電晶體的汲極，以及所述第二高壓電晶體的源極電性連接接地電壓，所述第一高壓電晶體與所述第二高壓電晶體的汲極用於輸出驅動信號，其中所述第一高壓電晶體與所述第二高壓電晶體之閘極與源極間的耐壓分別為第一限制電壓與第二限制電壓，且所述第一限制電壓與所述第二限制電壓分別相關於所述第一高壓電晶體與所述第二高壓電晶體之閘極的氧化層厚度； 電壓箝位電路，電性連接所述第一高壓電晶體的閘極，接收開關控制信號，並輸出不低於所述系統電壓減去所述第一限制電壓之電壓差值的第一信號來控制所述第一高壓電晶體的開啟與關閉；以及 轉換電路，電性連接所述第二高壓電晶體的閘極，接收所述開關控制信號，並輸出不超過所述第二限制電壓的第二信號來控制所述第二高壓電晶體的開啟與關閉。
9. 一種驅動電路系統，包括： 至少一個如請求項1至8其中一項所述之輸出驅動電路；以及 邏輯控制電路，電性連接所述輸出驅動電路，以提供所述開關控制信號。
10. 如請求項1所述之驅動電路系統，其中所述驅動電路系統整合成單一個晶片。

Images