TW202310003A - 半導體裝置的製作方法 - Google Patents

半導體裝置的製作方法 Download PDF

Info

Publication number
TW202310003A
TW202310003A TW111119197A TW111119197A TW202310003A TW 202310003 A TW202310003 A TW 202310003A TW 111119197 A TW111119197 A TW 111119197A TW 111119197 A TW111119197 A TW 111119197A TW 202310003 A TW202310003 A TW 202310003A
Authority
TW
Taiwan
Prior art keywords
coating
layer
region
trench
gate
Prior art date
Application number
TW111119197A
Other languages
English (en)
Inventor
陳昭瑄
戴銘家
林育賢
楊舜惠
陳嘉仁
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310003A publication Critical patent/TW202310003A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體裝置的製作方法包括在負載條件下沉積塗層於第一區與第二區上，使第一區中的塗層的高度大於第二區中的塗層的高度。方法亦包括施加製程氣體至塗層以移除塗層的上側部分，使第一區中的塗層的高度與第二區中的塗層的高度相同。

Description

半導體裝置的製作方法
本發明實施例一般關於半導體裝置，更特別關於製造非平面電晶體的方法。
由於多種電子構件(如電晶體、二極體、電阻、電容器、或類似物)的積體密度持續改善，半導體產業已經歷快速成長。積體密度的主要改善來自於重複縮小最小結構尺寸，以將更多構件整合至給定面積中。
鰭狀場效電晶體裝置越來越常用於積體電路。鰭狀場效電晶體裝置的三維結構包括自基板凸起的鰭狀物。設置為控制鰭狀場效電晶體裝置的導電通道中的電荷載子流的閘極結構，可包覆鰭狀物。舉例來說，三閘極鰭狀場效電晶體裝置中的閘極結構，可包覆鰭狀物的三側以形成導電通道於鰭狀物的三側上。
本發明一實施例揭露半導體裝置的製作方法。方法包括在負載條件下沉積塗層於第一區與第二區上，使第一區中的塗層的高度大於第二區中的塗層的高度。施加製程氣體至塗層以移除塗層的上側部分，使第一區中的塗層的高度與第二區中的塗層的高度實質上相同。
本發明另一實施例揭露半導體裝置的製作方法。方法包括在負載條件下沉積塗層於第一區與第二區上，使第一區中的塗層的第一部分與第二區中的塗層的第二部分具有高度差異。第一區的第一溝槽具有第一上側部分與第一下側部分。第二區的第二溝槽具有第二上側部分與第二下側部分。第一上側部分比第一下側部分寬，且第二上側部分比第二下側部分寬。施加沉積氣體與蝕刻氣體至塗層以移除塗層的上側部分而減少高度差異。自第一上側部分與第二上側部分移除塗層，但不自第一下側部分與第二下側部分移除塗層。
本發明又一實施例揭露半導體裝置的製作方法。方法包括在負載條件下沉積塗層於第一區與第二區上，使第一區中的塗層的第一部分與第二區中的塗層的第二部分具有高度差異。第一區的第一溝槽具有第一上側部分與第一下側部分。第二區的第二溝槽具有第二上側部分與第二下側部分。第一上側部分比第一下側部分寬，且第二上側部分比第二下側部分寬。施加沉積氣體與蝕刻氣體至塗層，以移除塗層的上側部分而減少高度差異。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。
本發明實施例說明半導體裝置的形成方法。在一些實施例中，沉積塗層於第一區與第二區上。在負載條件下沉積塗層，使第一區中的塗層的高度大於第二區中的塗層的高度。對塗層施加製程氣體以移除塗層的上側部分，使第一區中的塗層的高度與第二區中的塗層的高度相同。
沉積塗層於半導體裝置的區域上可能造成負載，其中塗層的高度取決於下方結構在裝置的不同區域中的密度。負載造成裝置良率下降、缺陷數增加、漏電流、以及裝置子層損傷。在鰭狀場效電晶體裝置中，負載造成鰭狀物頂部損傷。施加製程氣體至塗層，使裝置的不同區域中的塗層具有相同高度而消除負載問題，因此可減少裝置缺陷與子層損傷而增加良率。
圖1係一些實施例中，半導體裝置100的透視圖。圖1提供後續圖式所用的數個參考剖面。舉例來說，剖面Y-Y沿著溝槽1000的縱軸。剖面X-X垂直於剖面Y-Y，並沿著鰭狀物404的縱軸。層間介電結構1010的長軸沿著Y-Y方向延伸。鰭狀物404亦自基板302向上延伸。後續圖式將依據這些參考剖面以求圖式清楚。
圖2A及2B係本發明一或多個實施例中，形成半導體裝置300的方法200的流程圖。舉例來說，方法200的至少一些步驟可用於形成鰭狀場效電晶體裝置(如鰭狀場效電晶體裝置100)、奈米片電晶體裝置、奈米線電晶體裝置、垂直電晶體、或類似物。值得注意的是，方法200僅為一例子而非用於侷限本發明實施例。綜上所述，應理解在圖2A及2B的方法200之前、之中、與之後可提供額外步驟，且一些其他步驟僅簡述於此。在一些實施例中，方法200的步驟可分別與鰭狀場效電晶體裝置於圖3至21所示的多種製作階段的剖視圖相關，如下詳述。
簡言之，方法200一開始的步驟202提供基板。方法200的步驟204接著形成鰭狀物。方法200的步驟206接著形成隔離區。方法200的步驟208接著形成虛置閘極結構。方法200的步驟210接著形成側壁閘極間隔物。方法200的步驟212接著形成源極/汲極區。方法200的步驟214接著形成層間介電層。方法200的步驟216接著形成閘極溝槽。方法200的步驟218接著配置層間介電結構於第一區與第二區中。方法200的步驟220接著形成製程層，並形成塗層於製程層上。方法200的步驟222接著進行平坦化蝕刻。方法200的步驟224接著進行順應性蝕刻。方法200的步驟226接著進行濕式拉回蝕刻。方法200的步驟228接著移除塗層。方法200的步驟230接著移除閘極介電層的部分。方法200的步驟232接著形成n型金屬層與黏著層。方法200的步驟234接著回蝕刻n型金屬層與黏著層，並形成鎢層。方法200的步驟236接著形成介電層於鎢層上。
如上所述，圖3至21各自顯示半導體裝置300的一部分於圖2A及2B的方法的多種製作階段的剖視圖。雖然圖3至21顯示半導體裝置300，但應理解半導體裝置300可包括數個其他裝置如電感、熔絲、電容器、熔絲、或類似物，其未圖示於圖3至21中以求圖式清楚。圖3至6係半導體裝置300沿著剖面Y-Y (如圖1所示)的剖視圖，而圖7至21係半導體裝置300沿著剖面X-X (如圖1所示)的剖視圖。
圖3對應圖2A的步驟202，係半導體裝置300於多種製作階段之一的剖視圖，其包括半導體基板302。基板302可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p型摻質或n型摻質)或未摻雜。基板302可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板包括半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。提供絕緣層於基板上，通常為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板302的半導體材料可包括矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
圖4對應圖2A的步驟204，係半導體裝置300於多種製作階段之一的剖視圖，其包括鰭狀物404 (如半導體鰭狀物)。雖然圖4 (與後續圖式)所示的實施例具有兩個鰭狀物，但應理解半導體裝置300可包括任何數目的鰭狀物，其仍屬於本發明實施例的範疇。在一些實施例中，鰭狀物404的形成方法為圖案化基板302，比如採用光微影與蝕刻技術。舉例來說，可形成遮罩層(如電氧化物層與上方的墊氮化物層)於基板302上。
可採用光微影技術圖案化遮罩層。一般而言，光微影技術沉積、照射(曝光)、與顯影光阻材料(未圖示)，以移除光阻材料的一部分。保留的光阻材料保護下方材料(如此例中的遮罩層)免於後續製程步驟如蝕刻。
圖案化的遮罩層之後用於圖案化基板302的露出部分以形成溝槽411 (或開口)，進而定義鰭狀物404於相鄰的溝槽411之間，如圖4所示。在一些實施例中，鰭狀物404的形成方法可為蝕刻溝槽於基板302中，且蝕刻方法可採用反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。在一些實施例中，溝槽411可為彼此平行且彼此緊密排列的帶狀物(在上視圖中)。在一些實施例中，溝槽411可連續地圍繞鰭狀物404。
鰭狀物404的圖案化方法可為任何合適方法。舉例來說，鰭狀物404的圖案化方法可採用一或多道光微影製程，包括雙重圖案化或多重圖案化的製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距可小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程以沿著圖案化的犧牲層側部形成間隔物。接著移除犧牲層，且保留的間隔物或芯之後可用於圖案化鰭狀物。
圖5對應圖2的步驟206，係半導體裝置300於多種製作階段之一的剖視圖，其包括隔離區500。隔離區500的組成為絕緣材料，可使相鄰的鰭狀物404彼此電性隔離。絕緣材料可為氧化物如氧化矽、氮化物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後固化材料使其轉換成另一材料如氧化物)、類似方法、或上述之組合。亦可採用其他絕緣材料及/或其他形成製程。在所述實施例中，絕緣材料為可流動的化學氣相沉積製程所形成的氧化矽。一旦形成絕緣材料，即可進行退火製程。平坦化製程如化學機械研磨可移除任何多餘的絕緣材料，並使隔離區500的上表面與鰭狀物404的上表面共平面(未圖示，且隔離區500將凹陷如圖5所示)。平坦化製程亦可移除圖案化的遮罩。
在一些實施例中，可提供襯墊層如襯墊氧化物(未圖示)於每一隔離區500與基板302 (如鰭狀物404)之間的界面。在一些實施例中，形成襯墊氧化物以減少基板302與隔離區500之間的界面結晶缺陷。類似地，襯墊氧化物亦可用於減少鰭狀物404與隔離區500之間的界面結晶缺陷。襯墊氧化物(如氧化矽)可為熱氧化基板302的表面層所形成的熱氧化物，但亦可採用其他合適方法形成襯墊氧化物。
接著可使隔離區500凹陷以形成淺溝槽隔離區500，如圖5所示。隔離區500可凹陷，使鰭狀物404的上側部分可自相鄰的淺溝槽隔離區500之間凸起。淺溝槽隔離區500的個別上表面可具有平坦表面(如圖示)、凸出表面、凹入表面(如碟化)、或上述之組合。可由合適的蝕刻方法使淺溝槽隔離區500的上表面平坦、凸出、及/或凹入。可採用可接受的蝕刻製程使隔離區500凹陷，比如採用對隔離區500的材料具有選擇性的蝕刻製程。舉例來說，可進行乾蝕刻或採用稀氫氟酸的濕蝕刻，使隔離區500凹陷。
圖3至5係形成一或多個鰭狀物(如鰭狀物404)的一實施例，但一鰭狀物可形成於多種不同製程。舉例來說，基板302的頂部可置換成合適材料如適用於欲形成的半導體裝置的預定型態(如n型或p型)的磊晶材料。之後可圖案化具有磊晶材料於頂部的基板302，以形成含有磊晶材料的鰭狀物404。
在另一例中，可形成介電層於基板的上表面上、蝕刻溝槽穿過介電層、磊晶成長同質磊晶結構於溝槽中、並使介電層凹陷，讓同質磊晶結構自介電層凸起以形成一或多個鰭狀物。
在又一例中，可形成介電層於基板的上表面上、蝕刻溝槽穿過介電層、磊晶成長異質磊晶結構於溝槽中、並使介電層凹陷，讓異質磊晶結構自介電層凸起以形成一或多個鰭狀物。
在成長磊晶材料或磊晶結構時(如異質磊晶結構或同質磊晶結構)，可在成長時原位摻雜成長的材料或結構以省略之前或之後的佈植，但原位摻雜與佈植摻雜可搭配使用。此外，在n型金氧半區中與p型金氧半區中磊晶成長不同的材料具有優點。在多種實施例中，鰭狀物404可包括矽鍺、碳化矽、純鍺或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，形成III-V族半導體化合物的可行材料包括但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化鎵銦、砷化鋁銦、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
圖6對應圖2A的步驟208，係半導體裝置300於多種製作階段之一的剖視圖，其包括虛置閘極結構600。在一些實施例中，虛置閘極結構600可包括虛置閘極介電層602與虛置閘極604。遮罩可形成於虛置閘極結構600上。為了形成虛置閘極結構600，可形成介電層於鰭狀物404上。舉例來說，介電層可為氧化矽、氮化矽、上述之多層、或類似物，且其形成方法可為沉積或熱成長。
閘極層形成於介電層上，而遮罩層形成於閘極層上。可沉積閘極層於介電層上，接著以化學機械研磨等方法平坦化閘極層。可沉積遮罩層於閘極層上。舉例來說，閘極層的組成可為多晶矽，但亦可採用其他材料。舉例來說，遮罩層的組成可為氮化矽或類似物。
在形成層狀物如介電層、閘極層、與遮罩層之後，採用可接受的光微影與蝕刻技術圖案化遮罩層以形成遮罩。接著以可接受的蝕刻技術將遮罩的圖案轉移至閘極層與介電層，以分別形成虛置閘極604與下方的虛置閘極介電層602。虛置閘極604與虛置閘極介電層602覆蓋鰭狀物404的中心部分(如通道區)。虛置閘極604的長度方向(如圖1的剖面Y-Y)實質上垂直鰭狀物404的長度方向(如圖1的剖面X-X)。
在圖6的例子中，虛置閘極介電層602形成於鰭狀物404上(如鰭狀物404的上表面與側壁上)以及淺溝槽隔離區500上。在其他例子中，可熱氧化鰭狀物404的材料以形成虛置閘極介電層602，因此虛置閘極介電層602形成於鰭狀物404上但不形成於淺溝槽隔離區500上。可以理解的是這些變化與其他變化仍屬於本發明實施例的範疇。
圖7至21係半導體裝置300於後續製程(或製造方法)沿著剖面X-X的剖視圖，而剖面X-X沿著鰭狀物404的縱軸(如圖1所示)。簡言之，圖7至10的例子中具有三個虛置閘極結構600位於鰭狀物404上。應理解可形成更多或更少的虛置閘極結構於鰭狀物404上，其仍屬於本發明實施例的範疇。
圖7對應圖2A的步驟210，係半導體裝置300於多種製作階段之一的剖視圖，其包括側壁閘極間隔物700形成於虛置閘極結構600的側壁上。
如圖7所示的一些實施例，側壁閘極間隔物700形成於虛置閘極結構600周圍(比如沿著虛置閘極結構600的側壁並與其接觸)。側壁閘極間隔物700可為單層或多層。應理解可形成任意數目的閘極間隔物於虛置閘極結構600的周圍，其仍屬於本發明實施例的範疇。
舉例來說，側壁閘極間隔物700可各自包括第一閘極間隔物702與第二閘極間隔物704。第一閘極間隔物702可為低介電常數的間隔物，且其組成可為合適的介電材料如氧化矽、碳氮氧化矽、或類似物。第二閘極間隔物704的組成可為氮化物如氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合。可採用任何合適的沉積方法如熱氧化、化學氣相沉積、或類似方法，以形成第一閘極間隔物702與第二閘極間隔物704。在多種實施例中，第一閘極間隔物702與第二閘極間隔物704的組成為不同材料，以在後續製程中提供蝕刻選擇性。第一閘極間隔物702與第二閘極間隔物704有時可一起視作閘極間隔物。
圖7 (與後續圖式)所示的第一閘極間隔物702與第二閘極間隔物704的形狀與形成方法僅為非限制性的例子，而其他形狀與形成方法亦屬可能。這些變化與其他變化完全屬於本發明實施例的範疇。
圖8對應圖2A的步驟212，係半導體裝置300於多種製作階段之一的剖視圖，其包括數個源極/汲極區800。源極/汲極區800形成於與虛置閘極結構600相鄰的鰭狀物404的凹陷中。舉例來說，源極/汲極區800與虛置閘極結構600交錯配置。換言之，一源極/汲極區800夾設於相鄰的虛置閘極結構600之間，及/或源極/汲極區800只有一側位於虛置閘極結構600附近。在一些實施例中，凹陷的形成方法可為非等向蝕刻製程，其採用虛置閘極結構600作為蝕刻遮罩，但亦可採用其他合適的蝕刻製程。
源極/汲極區800的形成方法可為磊晶成長半導體材料於凹陷中，其採用的合適方法可為有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。
如圖8所示，磊晶源極/汲極區800可具有自鰭狀物404的個別表面隆起的表面(比如隆起高於鰭狀物404的非凹陷部分)，且可具有晶面。在一些實施例中，相鄰的鰭狀物的源極/汲極區800可合併以形成連續的磊晶源極/汲極區(未圖示)。在一些實施例中，相鄰的鰭狀物的源極/汲極區800不會合併在一起，且維持分開的源極/汲極區(未圖示)。在一些實施例中，當最終半導體裝置為n型鰭狀場效電晶體時，源極/汲極區800可包括矽、碳化矽、磷化矽、碳磷化矽、或類似物。在一些實施例中，當最終半導體裝置為p型鰭狀場效電晶體時，源極/汲極區800可包括矽鍺與p型雜質如硼或銦。
可佈植摻質至磊晶源極/汲極區以形成源極/汲極區800，之後進行退火製程。佈植製程可包括形成與圖案化遮罩如光阻，以覆蓋半導體裝置300的其他區域以保護其免於佈植製程。源極/汲極區800的雜質(如摻質)濃度可為約1x10 19cm -3至約1x10 21cm -3。可佈植p 型雜質如硼或銦至p型電晶體的源極/汲極區800中。可佈植n型雜質如磷或砷至n型電晶體的源極/汲極區800中。在一些實施例中，可在成長磊晶源極/汲極區800時進行原位摻雜。
圖9對應圖2A的步驟214，係半導體裝置300於多種製作階段之一的剖視圖，其包括層間介電層900。一些實施例在形成層間介電層900之前，可形成接點蝕刻停止層902於圖9所示的結構上。接點蝕刻停止層902可在後續的蝕刻製程中作為蝕刻停止層，且可包含合適材料如氧化矽、氮化矽、氮氧化矽、上述之組合、或類似物，且其形成方法可為合適的形成方法如化學氣相沉積、物理氣相沉積、上述之組合、或類似方法。
接著可形成層間介電層900於接點蝕刻停止層902之上與虛置閘極結構600之上。在一些實施例中，層間介電層900的組成可為介電材料如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。
之後可進行閘極後製製程(有時可視作置換閘極製程)，以將虛置閘極結構600各自的虛置閘極604與虛置閘極介電層602，置換成主動閘極(其亦可視作置換閘極或金屬閘極)。
圖10對應圖2A的步驟216，係半導體裝置300於多種製作階段之一的剖視圖，其移除虛置閘極結構600 (圖9)以形成個別溝槽1000。接著可移除側壁閘極間隔物700的較上側部分以水平地擴大閘極溝槽1000的上側部分，使閘極溝槽1000各自具有上側溝槽1000U與下側溝槽1000L，且上側溝槽1000U在水平方向比下側溝槽1000L寬。閘極溝槽1000的形成方法將詳述於下。
在一些實施例中，為了移除虛置閘極結構600，可進行一或多道蝕刻步驟以移除虛置閘極604與直接位於虛置閘極604之下的虛置閘極介電層602，以形成閘極溝槽1000 (亦可視作凹陷)於個別的側壁閘極間隔物700之間。每一閘極溝槽1000露出鰭狀物404的通道區。在蝕刻移除虛置閘極604時，虛置閘極介電層602可作為蝕刻停止層。在移除虛置閘極604之後，可移除虛置閘極介電層602。
接著進行非等向蝕刻製程如乾蝕刻製程，以移除側壁閘極間隔物700的上側部分。一些實施例進行的非等向蝕刻製程，其採用的蝕刻劑對第一閘極間隔物702的材料具有選擇性(比如具有較高的蝕刻速率)，使第一閘極間隔物702凹陷(比如移除其上側部分)而實質上不攻擊第二閘極間隔物704與接點蝕刻停止層902。在移除第一閘極間隔物702的上側部分之後，可露出第二閘極間隔物704的上側側壁。在一些實施例中，亦可移除第二閘極間隔物704的上側側壁。
如圖10所示，在移除第一閘極間隔物702的上側部分(以及一些實施例中的第二閘極間隔物704的上側部分)之後，閘極溝槽1000可各自具有上側溝槽1000U與下側溝槽1000L。下側溝槽1000L位於第一閘極間隔物702的保留的下側部分之間。上側溝槽1000U位於下側溝槽1000L上，且可由第二閘極間隔物704的上側側壁定義(如劃定邊界，若未移除第二閘極間隔物704的上側側壁)。上側溝槽1000U的寬度可介於3 nm至30 nm之間。
圖11對應圖2A的步驟218，一些層間介電結構1010配置於第一區1100A中，而其他的層間介電結構1010配置於第二區1100B中。層間介電結構1010可包括圖10所示的結構如側壁閘極間隔物700與層間介電層900。因此層間介電結構1010的第一層間介電結構具有第一溝槽位於其間且配置於第一區1100A中，而層間介電結構1010的第二層間介電結構具有第二溝槽位於其間且配置於第二區1100B中。如上所述，層間介電結構1010包括層間介電層900與保留的側壁閘極間隔物700。相鄰的層間介電結構1010之間的溝槽1000包括上側溝槽1000U，其比下側溝槽1000L寬。第一區1100A中的溝槽1000可比第二區1100B中的至少一些溝槽1000窄，使第一區1100A中的層間介電結構1010的密度大於第二區1100B中的層間介電結構1010的密度。此密度差異在沉積塗層1200於半導體裝置之上時(圖12)，可能造成負載效應，使第二區1100B中的塗層1200的高度低於第一區1100A中的塗層1200的高度。圖11所示的第一區1100A中的四個層間介電結構1010與第二區1100B中的三個層間介電結構1010用於說明。然而第一區1100A與第二區1100B中的的層間介電結構1010的數目，可分別為四與三以外的數目。
圖12對應圖2A的步驟220，其形成製程層1202於層間介電結構1010的側壁上，接著形成塗層1200於製程層1202上。製程層1202可為單層或包括多個子層。一旦移除足夠的塗層1200而露出製程層1202，即可對製程層1202進行蝕刻或其他製程。
舉例來說，製程層1202可包括閘極介電層1204於層間介電結構1010的側壁上，以及p型金屬層1206 (如p型功函數金屬)於閘極介電層1204上。製程層1202一般可包括不同種類的材料如導體、半導體、或絕緣材料。
在實施例中，閘極介電層1204包括高介電常數的介電材料。在這些實施例中，閘極介電層1204的介電常數可大於約7.0，且可包括鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層1204的形成方法可包括分子束沉積、原子層沉積、電漿輔助化學氣相沉積、或類似方法。
接著形成(如順應性地形成) p型金屬層1206於閘極介電層1204上。p型金屬層1206所包含的p型功函數金屬的例子可為氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的p型功函數材料、或上述之組合。p型金屬層1206的沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、及/或其他合適製程。
塗層1200的組成可為光阻層，且可額外或替代地包含底抗反射塗層。舉例來說，底抗反射塗層可為有機的熱交聯材料。光阻與底抗反射塗層可旋轉塗佈、沉積、或由其他方式形成於第一區1100A與第二區1100B上。如圖12所示，第一區1100A中的塗層1200的高度因負載而較大，且第一區1100A的層間介電結構1010的密度大於第二區1100B中的層間介電結構1010的密度。
圖13對應圖2A的步驟222，以此方式蝕刻塗層1200，使第一區1100A中的塗層1200的上表面的高度與第二區1100B中的塗層1200的上表面的高度相同。如圖所示，蝕刻塗層1200使其上表面靠近層間介電結構1010的上表面。
舉例來說，圖13中的蝕刻可為乾蝕刻，其蝕刻條件使蝕刻塗層1200的步驟發生在溝槽1000之外的區域，且實質上不發生在溝槽中(雖然可能在溝槽1000中發生一些蝕刻)。在此考量下，可對塗層1200施加平坦化製程氣體，只實質上蝕刻溝槽1000之外的塗層1200。蝕刻目的為減少第一區1100A與第二區1100B中的塗層1200之高度差異。舉例來說，可在電漿腔室中進行乾蝕刻。平坦化製程氣體可包括蝕刻氣體(傾向於蝕刻塗層1200)與沉積氣體(傾向於沉積材料)。施加平坦化製程氣體至塗層1200的組成與偏壓，只蝕刻溝槽1000之外的區域中的塗層1200。蝕刻因重沉積而止於溝槽1000中，因此對塗層1200進行的製程與化學機械研磨類似，只保留塗層1200於溝槽1000中，進而消除第一區1100A與第二區1100B之間的塗層負載。舉例來說，沉積氣體可包括氦氣、甲烷、或氫氣，且蝕刻氣體可包括氨。
舉例來說，沉積氣體可為甲烷，而蝕刻氣體可包括氨。氨流速可介於50 sccm至200 sccm之間。氬氣流速可介於100 sccm至400 sccm之間。甲烷流速可介於100 sccm至300 sccm之間。壓力可介於50 mTorr至200 mTorr之間。電漿功率可介於50瓦至300瓦之間。
圖14對應圖2A的步驟224，以順應性蝕刻的方式蝕刻塗層1200而自上側溝槽1000U移除塗層1200，並保留塗層1200於第一區1100A與第二區1100B中的下側溝槽1000L中。在順應性蝕刻中，可蝕刻塗層1200使塗層1200的上表面靠近上側溝槽1000U與下側溝槽1000L之間的界面，且第一區1100A中的塗層1200的高度與第二區1100B中的塗層的高度實質上相同。舉例來說，高度差異可為0 nm至10 nm。
舉例來說，圖14中的蝕刻可為乾蝕刻，其蝕刻條件可蝕刻塗層1200，以自上側溝槽1000U移除塗層1200，並保留塗層1200於下側溝槽1000L中。在此考量下，可施加順應性的蝕刻製程氣體至塗層1200，使蝕刻塗層1200的步驟自上側溝槽1000U移除塗層1200，並保留塗層1200於下側溝槽1000L中。舉例來說，可在電漿腔室中進行乾蝕刻。
順應性蝕刻所用的製程氣體可包括蝕刻氣體(傾向蝕刻塗層1200)與沉積氣體(清相沉積材料)。施加順應性蝕刻至塗層1200所用的製程氣體的組成與偏電壓，使蝕刻塗層1200的步驟自上側溝槽1000U移除塗層1200，並保留塗層1200於下側溝槽1000L中。對順應性蝕刻而言，沉積氣體可包括氦氣、甲烷、碳氟化物、氯、溴化氫、氯化硼、氫氣、或氬氣，且蝕刻氣體可包括氨與氮氣。
在順應性蝕刻的例子中，蝕刻氣體可包含氨與氮氣。氨的流速可介於50 sccm至200 sccm之間。氮氣的流速可介於300 sccm至1000 sccm之間。壓力可介於50 mTorr至200 mTorr之間。電漿功率可介於50瓦至300瓦之間。
圖15對應圖2A的步驟226，其蝕刻圖14所示的順應性蝕刻所露出的區域中的p型金屬層1206。具體而言，可露出上側溝槽1000U中的p型金屬層1206，但不露出保留塗層1200於其中的下側溝槽1000L中的p型金屬層1206。蝕刻p型金屬層1206以自上側溝槽1000U移除p型金屬層1206。舉例來說，可由濕式拉回蝕刻製程蝕刻p型金屬層1206，其可選擇性地蝕刻閘極介電層1204上的p型金屬層1206。雖然圖15顯示蝕刻p型金屬層1206而不蝕刻閘極介電層1204，但相同步驟中亦可蝕刻p型金屬層1206與閘極介電層1204。
可在濕蝕刻製程中蝕刻p型金屬層1206。在一些實施例中，可採用含鹼與氧化劑的化學劑進行濕蝕刻製程，舉例來說，採用的化學劑可為氫氧化銨與過氧化氫的混合物，其中氫氧化銨作為鹼，而過氧化氫作為氧化劑。在一些實施例中，氫氧化銨與過氧化氫的混合比例(如體積比例)可介於約1:1至1:2001之間以用於濕蝕刻製程。濕蝕刻製程的溫度可介於約40℃至約70 ℃間並歷時約1分鐘至約5分鐘，或採用終點檢測製程以停止濕蝕刻製程。
圖16及17對應圖2A的步驟228，在圖15的濕蝕刻之後移除塗層1200。移除塗層1200所用的蝕刻劑取決於塗層1200所用的材料。舉例來說，若塗層1200包括光阻與底抗反射塗層，則可採用灰化製程暴露塗層1200至氧氣以移除塗層1200。
圖17顯示半導體裝置300的一部分，其具有兩個層間介電結構1010，且溝槽1000位於兩個層間介電結構1010之間。圖17至21所示的兩個層間介電結構1010與兩者之間的溝槽1000用於簡化圖式。一般而言，半導體裝置300可具有超過兩個層間介電結構1010與對應的溝槽。
圖18對應圖2A的步驟230，其移除上側溝槽1000U中的閘極介電層1204的一部分。在其他實施例中，可由圖15的蝕刻步驟蝕刻閘極介電層1204。採用濕蝕刻溶液的濕蝕刻製程可移除閘極介電層1204的部分。舉例來說，濕蝕刻溶液可包括蝕刻劑與氧化劑置於溶劑中。
舉例來說，蝕刻劑可為胺類，其化學式可為R-NH 2、R-NH-R’、NR 1R 2R 3、上述之組合、或類似物，其中R、R’、R 1、R 2、及R 3可各自為烷基、苯基、或類似官能基。在其他實施例中，蝕刻劑可為胺類如氫氧化四甲基銨、氫氧化銨、氫氧化四丁基銨、上述之組合、或類似物。然而可採用任何合適的蝕刻劑。
在一些實施例中，氧化劑可為氟為主的酸與一或多個酸(如過氯酸、氯酸、次氯酸、亞氯酸、過碘酸、碘酸、次碘酸、亞碘酸、過溴酸、溴酸、次溴酸、亞溴酸、硝酸、上述之組合、或類似物)的混合物。然而可採用任何合適的氧化劑。
圖19對應圖2B的步驟232，其形成n型金屬層1900 (如n型功函數金屬)與黏著層1910於層間介電結構1010與p型金屬層1206上。
n型金屬層1900可形成於(如順應性地形成於)層間介電結構1010與p型金屬層1206上。n型金屬層1900的例子可為鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型金屬功函數材料、或上述之組合。n型金屬層1900的沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、及/或其他合適製程。
接著形成(如順應性地形成)黏著層1910於n型金屬層1900上。黏著層1910可作為下方層(如n型金屬層1900)與後續形成於黏著層1910上的材料(如鎢層2000)之間的黏著層。黏著層1910的組成可為合適材料如氮化鈦，其形成方法可採用合適的沉積方法如化學氣相沉積、物理氣相沉積、原子層沉積、或類似方法。依據下側溝槽1000L的寬度與之前形成於溝槽中的層狀物的厚度，黏著層1910可填入下側溝槽1000L的其餘部分，如圖19所示。此外，依據上側溝槽1000U的寬度；下側溝槽1000L的寬度、與之前形成於閘極溝槽中的層狀物厚度，黏著層1910可填入整個溝槽1000。
圖20對應圖2B的步驟234，其回蝕刻層間介電結構1010上的黏著層1910與n型金屬層1900，並形成鎢層2000於回蝕刻的黏著層1910與n型金屬層1900上。
在一些實施例中，以黏著層拉回製程自溝槽1000的上側溝槽1000U移除黏著層1910的一部分。在一些實施例中，進行濕蝕刻製程如黏著層拉回製程，以自上側溝槽1000U選擇性移除黏著層1910，而不攻擊(如損傷或移除)下方層如n型金屬層1900。在一些實施例中，可採用含酸與氧化劑的化學劑進行濕蝕刻製程。舉例來說，採用的化學劑可為氯化氫與過氧化氫的混合物，其中氯化氫作為酸而過氧化氫作為氧化劑。在一些實施例中，濕蝕刻製程所用的氯化氫與過氧化氫的混合比例(如體積比例)可介於約1:1至1:20之間。進行濕蝕刻製程的溫度可介於約40至約70並歷時約1分鐘至約5分鐘，或採用終點檢測製程以停止濕蝕刻製程。
如圖20所示，在黏著層1910的拉回製程之後，上側溝槽1000U中可露出n型金屬層1900的至少一部分，而黏著層1910的其餘部分仍填入下側溝槽1000L。
舉例來說，上側溝槽1000U中可露出n型金屬層1900，但下側溝槽1000L中不露出n型金屬層1900，且可在濕蝕刻中蝕刻n型金屬層1900的露出部分。可蝕刻n型金屬層1900，以自上側溝槽1000U移除n型金屬層1900。舉例來說，可在濕式拉回蝕刻製程中蝕刻n型金屬層1900。
在一些實施例中，可採用含鹼與氧化劑的化學劑進行濕蝕刻製程。舉例來說，採用的化學劑可為氫氧化銨與過氧化氫的混合物，氫氧化銨可作為鹼，而過氧化氫可作為氧化劑。在一些實施例中，濕蝕刻製程所用的氫氧化銨與過氧化氫之間的混合比例(如體積比例)可介於約1:1至1:2001之間。濕蝕刻的溫度可介於約40℃至約70℃之間且歷時約1分鐘至約5分鐘，或改用終點檢測製程以停止濕蝕刻製程。
舉例來說，鎢層2000可形成於n型金屬層1900與黏著層1910上，其形成方法可為物理氣相沉積或化學氣相沉積。可形成鎢層2000以直接接觸n型金屬層1900與黏著層1910。
圖21對應圖2B的步驟236，形成介電層2100於鎢層2000上的溝槽1000中。介電層2100 (如氧化矽、氮化矽、低介電常數的介電材料、或類似物)形成於溝槽1000中，其形成方法可採用合適的形成方法如物理氣相沉積、化學氣相沉積、或類似方法。
如圖21所示的一些實施例，形成與蝕刻p型金屬層1206、閘極介電層1204、與n型金屬層1900，使p型金屬層1206的頂部低於閘極介電層1204的頂部與n型金屬層1900的頂部。在此例中，閘極介電層1204可接觸個別的層間介電結構1010的側壁，p型金屬層可接觸閘極介電層1204的內側側壁，而n型金屬層1900可接觸p型金屬層1206的內側側壁，其中n型金屬層1900的頂部高於p型金屬層1206的頂部。在一些實施例中，n型金屬層1900的頂部可直接位於p型金屬層1206的頂部上。
本發明一實施例揭露半導體裝置的製作方法。方法包括在負載條件下沉積塗層於第一區與第二區上，使第一區中的塗層的高度大於第二區中的塗層的高度。施加製程氣體至塗層以移除塗層的上側部分，使第一區中的塗層的高度與第二區中的塗層的高度實質上相同。
在一些實施例中，第一區的結構密度大於第二區的結構密度，且結構隔有溝槽。
在一些實施例中，負載條件依據結構密度的差異。
在一些實施例中，塗層包括光阻或底抗反射塗層。
在一些實施例中，製程氣體包括沉積氣體。
在一些實施例中，製程氣體包括蝕刻氣體。
在一些實施例中，蝕刻氣體包括氨。
在一些實施例中，第一區具有第一層間介電結構，第二區具有第二層間介電結構，第一層間介電結構具有第一溝槽位於相鄰的第一層間介電結構之間，且第二層間介電結構具有第二溝槽位於相鄰的第二層間介電結構之間。
在一些實施例中，方法更包括：形成高介電常數的介電層於層間介電結構上，並形成功函數金屬於高介電常數的介電層上。
在一些實施例中，第一區具有第一結構以及與第一結構相鄰的第一溝槽，第一溝槽具有第一上側部分與第一下側部分，第一上側部分比第一下側部分寬，其中第二區具有第二結構以及與第二結構相鄰的第二溝槽，第二溝槽具有第二上側部分與第二下側部分，且第二上側部分比第二下側部分寬。
在一些實施例中，方法更包括順應性蝕刻塗層以自第一上側部分與第二上側部分移除塗層，使第一區與第二區中的塗層具有實質上相同的高度，並保留塗層於第一下側部分與第二下側部分中。
在一些實施例中，方法更包括對與第一上側部分與第二上側部分相鄰的閘極介電層與功函數金屬結構進行濕式拉回蝕刻。
在一些實施例中，方法更包括在進行濕式拉回蝕刻之後，移除塗層的保留部分。
在一些實施例中，移除圖層的保留部分的步驟包括灰化塗層。
在一些實施例中，方法更包括移除塗層的保留部分。
在一些實施例中，方法更包括形成金屬閘極層於第一區與第二區中的溝槽中。
本發明另一實施例揭露半導體裝置的製作方法。方法包括在負載條件下沉積塗層於第一區與第二區上，使第一區中的塗層的第一部分與第二區中的塗層的第二部分具有高度差異。第一區的第一溝槽具有第一上側部分與第一下側部分。第二區的第二溝槽具有第二上側部分與第二下側部分。第一上側部分比第一下側部分寬，且第二上側部分比第二下側部分寬。施加沉積氣體與蝕刻氣體至塗層以移除塗層的上側部分而減少高度差異。自第一上側部分與第二上側部分移除塗層，但不自第一下側部分與第二下側部分移除塗層。
在一些實施例中，沉積氣體包括氦氣、甲烷、或氫氣，而蝕刻氣體包括氨。
本發明又一實施例揭露半導體裝置的製作方法。方法包括在負載條件下沉積塗層於第一區與第二區上，使第一區中的塗層的第一部分與第二區中的塗層的第二部分具有高度差異。第一區的第一溝槽具有第一上側部分與第一下側部分。第二區的第二溝槽具有第二上側部分與第二下側部分。第一上側部分比第一下側部分寬，且第二上側部分比第二下側部分寬。施加沉積氣體與蝕刻氣體至塗層，以移除塗層的上側部分而減少高度差異。
在一些實施例中，沉積氣體包括氦氣、甲烷、或氫氣，而蝕刻氣體包括氨。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
X-X,Y-Y:剖面 100:鰭狀場效電晶體裝置 200:方法 202,204,206,208,210,212,214,216,218,220,222,224, 226,228,230,232,234,236:步驟 300:半導體裝置 302:基板 404:鰭狀物 411:溝槽 500:隔離區 600:虛置閘極結構 602:虛置閘極介電層 604:虛置閘極 700:側壁閘極間隔物 702:第一閘極間隔物 704:第二閘極間隔物 800:源極/汲極區 900:層間介電層 902:接點蝕刻停止層 1000:溝槽 1000L:下側溝槽 1000U:上側溝槽 1010:層間介電結構 1100A:第一區 1100B:第二區 1200:塗層 1202:製程層 1204:閘極介電層 1206:p型金屬層 1900:n型金屬層 1910:黏著層 2000:鎢層 2100:介電層
圖1係一些實施例中，半導體裝置如鰭狀場效電晶體裝置的透視圖。 圖2A及2B係一些實施例中，製造半導體裝置的方法的流程圖。 圖3至21係一些實施例中，以圖2A及2B的方法製造的鰭狀場效電晶體裝置或其部分於多種製作階段的剖視圖。
200:方法
202,204,206,208,210,212,214,216,218,220,222,224,226,228,230:步驟

Claims (1)

  1. 一種半導體裝置的製作方法，包括： 在一負載條件下沉積一塗層於一第一區與一第二區上，使該第一區中的該塗層的高度大於該第二區中的該塗層的高度；以及 施加一製程氣體至該塗層以移除該塗層的上側部分，使該第一區中的該塗層的高度與該第二區中的該塗層的高度實質上相同。
TW111119197A 2021-08-30 2022-05-24 半導體裝置的製作方法 TW202310003A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,135 US11942532B2 (en) 2021-08-30 2021-08-30 Fin field-effect transistor and method of forming the same
US17/461,135 2021-08-30

Publications (1)

Publication Number Publication Date
TW202310003A true TW202310003A (zh) 2023-03-01

Family

ID=85288592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119197A TW202310003A (zh) 2021-08-30 2022-05-24 半導體裝置的製作方法

Country Status (2)

Country Link
US (2) US11942532B2 (zh)
TW (1) TW202310003A (zh)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645851B1 (en) * 2002-09-17 2003-11-11 Taiwan Semiconductor Manufacturing Company Method of forming planarized coatings on contact hole patterns of various duty ratios
KR100532427B1 (ko) * 2003-03-27 2005-11-30 삼성전자주식회사 강유전체 메모리 소자의 제조 방법
US7629690B2 (en) * 2005-12-05 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process without an etch stop layer
US7935627B1 (en) * 2009-03-05 2011-05-03 Yakov Shor Forming low dielectric constant dielectric materials
US9087725B2 (en) * 2009-12-03 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with different fin height and EPI height setting
JP5515816B2 (ja) * 2010-02-09 2014-06-11 富士通株式会社 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム
US8673788B2 (en) * 2010-07-28 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a layer on a semiconductor substrate having a plurality of trenches
US9159832B2 (en) * 2013-03-08 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor fin structures and methods for forming the same
US20140273524A1 (en) * 2013-03-12 2014-09-18 Victor Nguyen Plasma Doping Of Silicon-Containing Films
US20140273530A1 (en) * 2013-03-15 2014-09-18 Victor Nguyen Post-Deposition Treatment Methods For Silicon Nitride
US9230854B2 (en) * 2013-04-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9847249B2 (en) * 2014-11-05 2017-12-19 Sandisk Technologies Llc Buried etch stop layer for damascene bit line formation
US9355893B1 (en) * 2015-01-20 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing extreme low-K (ELK) dielectric layer from being damaged during plasma process
CN106298500B (zh) * 2015-06-02 2020-07-21 联华电子股份有限公司 降低微负载效应的蚀刻方法
US9524974B1 (en) * 2015-07-22 2016-12-20 Sandisk Technologies Llc Alternating sidewall assisted patterning
US10297555B2 (en) * 2016-07-29 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having crown-shaped semiconductor strips and recesses in the substrate from etched dummy fins
US11022886B2 (en) * 2017-05-17 2021-06-01 Taiwan Semiconductor Manufacturing Co,, Ltd. Bottom-up material formation for planarization
US10354874B2 (en) * 2017-11-14 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Directional processing to remove a layer or a material formed over a substrate
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
US10777419B2 (en) * 2018-10-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with fin isolation and method of forming the same
US10840190B1 (en) * 2019-05-16 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN112447708A (zh) * 2019-08-30 2021-03-05 台湾积体电路制造股份有限公司 用于改进的鳍临界尺寸控制的结构和方法
US11676821B2 (en) * 2019-10-29 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning
US11515403B2 (en) * 2019-11-27 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11443095B2 (en) * 2020-07-10 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Hotspot avoidance method for manufacturing integrated circuits
US11842933B2 (en) * 2021-01-15 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN113013076B (zh) * 2021-02-25 2022-06-10 长鑫存储技术有限公司 套刻标记的形成方法及半导体结构

Also Published As

Publication number Publication date
US20230062257A1 (en) 2023-03-02
US11942532B2 (en) 2024-03-26
US20240250154A1 (en) 2024-07-25

Similar Documents

Publication Publication Date Title
TW202013519A (zh) 半導體裝置與其形成方法
TW202020949A (zh) 半導體裝置與其形成方法
TWI828962B (zh) 半導體裝置及其形成方法
TW202008433A (zh) 半導體裝置的形成方法
TWI725557B (zh) 半導體裝置的製造方法
TWI739147B (zh) 半導體裝置及其形成方法
TWI777530B (zh) 半導體裝置與其形成方法
TW202205436A (zh) 半導體裝置
TW202201558A (zh) 製造半導體裝置的方法
TW202129837A (zh) 半導體結構
TWI807706B (zh) 半導體裝置及其製造方法
TW202331846A (zh) 半導體裝置與其形成方法
US11615965B2 (en) Semiconductor FinFET device and method
TW202310161A (zh) 半導體裝置
TW202303686A (zh) 半導體裝置
TW202230606A (zh) 半導體裝置
TW202131519A (zh) 半導體裝置
TW202310003A (zh) 半導體裝置的製作方法
TWI792269B (zh) 半導體裝置與其製作方法
TWI821654B (zh) 半導體裝置與其製造方法
US11855167B2 (en) Structure and formation method of semiconductor device with nanosheet structure
US12002719B2 (en) Gapfill structure and manufacturing methods thereof
TWI760947B (zh) 半導體裝置及其形成方法
CN115249739A (zh) 半导体装置
TW202119484A (zh) 半導體結構的形成方法